JP2008004713A - 発光素子駆動信号検出回路 - Google Patents

Abstract

【課題】複数のＬＥＤの駆動信号が十分なレベルであるか否かを一つの比較器で判定することができるＬＥＤ駆動信号検出回路を提供する。
【解決手段】順序回路２５によりスイッチ素子２２〜２４を順次オンさせ、複数のＬＥＤ１６〜１８の端子１９〜２１の電圧Ｖｉ１〜Ｖｉ３が設定値Ｖ７を超えているか否かを順次時系列的に、比較器２７で比較する。比較器２７の出力はフリップフロップ２８及び２９にて保持され、カウンタ回路３１によってカウントされる。カウント値があらかじめ設定したカウント数を満たした場合、出力信号Ｖｏにパルスを出力する。この構成により、複数の並列に並んだＬＥＤの駆動信号が十分な信号レベルであるか否かを検知することができる。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザーダイオードなどの発光素子を駆動する発光素子駆動回路において、発光素子を駆動するために必要な駆動信号レベルが不足しているか否かを検出するための発光素子駆動信号検出回路に関するものである。

近年、携帯電話等の電子機器においては、表示等の目的で複数のＬＥＤが利用されているが、各ＬＥＤについて駆動信号のレベルを検出する回路を備えることによって、ＬＥＤ駆動信号のレベルが不足してＬＥＤが消灯することを防いでいることが多い。

従来のＬＥＤ駆動信号検出回路として、例えば特許文献１には、図５に示すような構成の回路が開示されている。図５において、符号４０はＬＥＤ端子監視回路を示し、符号５０はアナログ信号選択回路を示す。この回路では、３つのＬＥＤ６０ａ，６０ｂ，６０ｃの駆動信号を検出する。図示は省略しているが、各ＬＥＤ６０ａ〜６０ｃは、アノードが昇圧コンバータの出力端子のような電源端子に接続され、カソードが定電流回路に接続されている。各ＬＥＤ６０ａ，６０ｂ，６０ｃのカソード電位をそれぞれＶｄ１，Ｖｄ２，Ｖｄ３とする。

３つのＬＥＤ６０ａ，６０ｂ，６０ｃのカソード端子の電位を駆動信号と呼んでいるのは、以下のような理由があるからである。ＬＥＤのカソードは定電流回路に接続されている。定電流回路にはカレントミラー回路があり、ＬＥＤのカソードはカレントミラー回路を構成するＮＭＯＳトランジスタのドレインに接続されている。よって、ＮＭＯＳトランジスタのドレイン電圧が低下すると定電流回路が動作できなくなるので、電流をひっぱることができず、ＬＥＤが消灯してしまう。以上の理由からＬＥＤのカソード端子の電位を駆動信号と表現している。

ＬＥＤ端子監視回路４０は、未接続端子判定ブロック４１と最小電圧選択ブロック４２と定電流値可変信号判定ブロック４３とを備えている。

未接続端子判定ブロック４１では、ＬＥＤ６０ａ〜６０ｃと同数のコンパレータ４１ａ１〜４１ａ３が、各電位（Ｖｄ１，Ｖｄ２，Ｖｄ３）とＬＥＤ未接続端子判定電圧とを比較しており、その比較結果は出力監視信号Ｐｒｎが出力された時点でＡＮＤ回路４１ｂ１〜４１ｂ３から出力され、フリップフロップ４１ｃ１〜４１ｃ３に設定される。そして、各フリップフロップ４１ｃ１〜４１ｃ３のＱ出力がそれぞれＬＥＤ６０ａ〜６０ｃの未接続判定信号として出力される。一方、３つのコンパレータ４１ａ１〜４１ａ３の各出力は、定電流値可変信号判定ブロック４３に入力され、出力監視信号Ｐｒｎの有無にかかわらず、電位（Ｖｄ１，Ｖｄ２，Ｖｄ３）のすべてがＬＥＤ未接続端子判定電圧を越えた時点で未接続端子の判定が終了するようにしている。

ＬＥＤ端子監視回路４０はこれらの電位（Ｖｄ１，Ｖｄ２，Ｖｄ３）と、ＬＥＤ未接続端子判定電圧とを個別に比較する。もし、各ＬＥＤ６０ａ〜６０ｃが接続されていれば、いずれかは駆動電流が流れ、ＬＥＤ端子監視回路４０における入力端の電位は少なくともグランドレベルよりはある程度高い値となっている。ＬＥＤ未接続端子判定電圧はグランドレベルよりは高く、想定されうる電位（Ｖｄ１，Ｖｄ２，Ｖｄ３）の最小値よりも低くなるように設定されている。したがって、各ＬＥＤ６０ａ〜６０ｃのいずれかが未接続であれば、ＬＥＤ端子監視回路４０における入力端の電位はグランドレベルのままとなり、ＬＥＤ端子監視回路４０はそのように判断する。

最小電圧選択ブロック４２とアナログ信号選択回路５０は、対をなして構成されており、最小電圧選択ブロック４２が出力する２出力により、アナログ信号選択回路５０は各電位（Ｖｄ１，Ｖｄ２，Ｖｄ３）の中から同２出力によって表される最小の電位を出力することになる。すなわち、コンパレータ４２ａ１、４２ａ２と、排他的論理和回路４２ｂ１、４２ｂ２と、論理和回路４２ｃ１、４２ｃ２と、論理積回路４２ｄとからなる最小電圧選択ブロック４２は、３つの電位（Ｖｄ１，Ｖｄ２，Ｖｄ３）と、３つの未接続判定信号を入力としつつ、未接続でなく最小の電位となっている信号線を示すために２つの排他的論理和回路４２ｂ１、４２ｂ２から信号を出力している。このとき、上記未接続判定信号は、最小電圧選択ブロック４２において、電位（Ｖｄ１，Ｖｄ２）の大小を比較するコンパレータ４２ａ１の出力と、電位（上記Ｖｄ１，Ｖｄ２のうちの低い方、Ｖｄ３）の大小を比較するコンパレータ４２ａ２の出力とに対して、適宜その判断を除外するような論理回路の入力となっている。

一方、４つのアナログスイッチ５１ａ１〜５１ａ４と、インバータ５２ａ１、５２ａ２とからなるアナログ信号選択回路５０は、上記排他的論理和回路４２ｂ１、４２ｂ２から２出力を受け、未接続の信号線を除きつつ各電位（Ｖｄ１，Ｖｄ２，Ｖｄ３）の中における最小の電位を出力する。

上記のアナログ信号選択回路５０の出力は、ＬＥＤ６０ａ〜６０ｃのアノード側に接続される昇圧コンバータを制御するのに使用される。また、定電流値可変信号判定ブロック４３の出力はＬＥＤ６０ａ〜６０ｃのカソード側に接続される定電流回路を制御するのに使用される。
特開２００５−１１６１９９号公報

従来のＬＥＤ駆動信号検出回路においては、並列にならんだ複数のＬＥＤの駆動信号のレベルが十分か否かを検出する場合、それぞれの信号線の電圧を計測して最小電圧の信号線を特定し、その信号線の電圧があらかじめ設定されたＬＥＤを駆動するのに必要な電圧値を超えているか否かを判断するために、複数個の比較器が必要になる。このため回路規模または集積化した場合の回路面積が増大するといった問題があった。また、比較器の個数が多いため、消費電力も大きいという問題があった。

したがって、本発明の目的は、１つの比較器で複数の発光素子の駆動信号を検出することができ、回路規模または集積化した場合の回路面積を小さくすることができる発光素子駆動信号検出回路を提供することである。

上記課題を解決するために、本発明の発光素子駆動信号検出回路は、複数の発光素子を電流制御する発光素子駆動回路に設けられる発光素子駆動信号検出回路であって、複数の発光素子の各々の駆動信号を順次時系列的に検出して出力する検出部と、検出部の出力と所定値とを比較する一つの比較器とを備えている。

この構成によれば、検出部が複数の発光素子の各々の駆動信号を順次時系列的に検出して出力するので、一つの比較器で、複数の発光素子の駆動信号を検出することができ、回路規模または集積化した場合の回路面積を小さくすることができる。

また上記検出部は、複数の発光素子の各々の端子に一端がそれぞれ接続され他端が共通に接続された複数のスイッチ素子と、所定の周期内で複数のスイッチ素子を順次オンしていく制御信号を生成する信号生成回路と、複数のスイッチ素子の他端から得られる信号が入力されるローパスフィルタとを備えることが好ましい。

この構成によれば、発光素子の駆動信号にノイズが発生した場合、ローパスフィルタを備えることにより検出信号の誤検出を回避することができる。

さらに上記信号生成回路は、所定のクロック信号に基づいて動作する順序回路からなり、所定の周期を設定するカウンタ用クロックと、カウンタ用クロックの周期内において複数のスイッチ素子を順次オンしていく制御信号と、カウンタ用クロックの周期内でかつ制御信号の発生後において出現するリセット信号とを生成する。また、この構成では、リセット信号が入力されるまで比較器の出力を保持する保持回路と、保持回路の出力をカウンタ用クロック毎にカウントするカウンタ回路とをさらに備えることが好ましい。

この構成によれば、各発光素子駆動信号の検出レベルが検出後に変動した場合でも、保持回路により検出値を保持することができるため、所定の周期を有するクロックで動作するカウンタ回路にはノイズ等の影響による各発光素子駆動信号の検出レベル変動要因が排除された値でカウントすることが可能となる。

また上記構成における発光素子駆動回路は、発光素子の一端に接続した電圧源と、発光素子の他端に接続した電流源とからなり、発光素子の駆動信号が発光素子の他端に現れる端子電圧である。

本発明の発光素子駆動信号検出回路によれば、複数の発光素子の駆動信号として、複数の発光素子のそれぞれを電流制御で駆動するのに十分な信号レベルを供給することができるか否かを検知することができる。また、時間管理で、つまり順次時系列的に発光素子の駆動信号のレベルを検知することにより、一つの比較器を備えることで複数の発光素子の駆動信号を検知することができるため、省電力化を図ることができる。また、このため回路規模または集積化した場合の回路面積を小さくできるといった効果も奏でる。

以下、本発明の発光素子駆動信号検出回路に係る好適な実施形態について添付の図面を参照しつつ説明する。

図１は本発明の発光素子駆動信号検出回路の実施形態であり、発光ダイオード（以下、ＬＥＤと略す）駆動信号検出回路の構成を示す回路図である。図１において、ＬＥＤ駆動信号の検出の対象となるＬＥＤ１６〜１８のアノード端子は、例えばＤＣ−ＤＣコンバータからなる昇圧回路１の出力ＶＯＵＴに共通接続されている。昇圧回路１は、制御端子ＶＣＯＮにカウンタ回路３１のＶｏパルスが入力される毎に、出力可能な上限電圧ＶＤＣＭＡＸよりも低い開始電圧ＶＤＣＳＴから、一定電圧ΔＶＤＣＣずつの出力ＶＯＵＴの昇圧動作を行ない、出力ＶＯＵＴは開始電圧ＶＤＣＳＴから上限電圧ＶＤＣＭＡＸに徐々に近づいていく。そして、カウンタ回路３１のＶｏパルスが制御端子ＶＣＯＮに入力されなくなると、出力ＶＯＵＴは最後にＶｏパルスが入力された後の電圧に保持される。

具体的には、昇圧回路１のＶｏパルス一回あたりの出力電圧上昇値を
ΔＶＤＣＣ＝（ＶＤＣＭＡＸ−ＶＤＣＳＴ）／Ｍ （ただし、Ｍは任意の正整数）
とした場合、ＶｏパルスがＮ回（ただし、０≦Ｎ≦Ｍの整数）印加された後の出力ＶＯＵＴは、
ＶＯＵＴ＝ＶＤＣＳＴ＋Ｎ×ΔＶＤＣＣ
となる。Ｖｏパルスが一度も印加されない場合にはＮ＝０であるので、開始電圧ＶＤＣＳＴが保持される。また、ＶｏパルスがＭ回印加された後（Ｎ＝Ｍ）は上限電圧ＶＤＣＭＡＸが保持される。

また、ＬＥＤ１６〜１８の各カソード端子１９〜２１は定電流源回路２６に接続され、ＬＥＤ１６〜１８にそれぞれ所定の定電流が流れるようになっている。ここで、ＬＥＤ１６〜１８の各カソード端子１９〜２１の電圧をＶｉ１〜Ｖｉ３とする。

このＬＥＤ駆動信号検出回路では、順序回路２５は、基準クロック信号源５が生成するクロック信号ＣＬＫ１を入力として動作し、順次ハイレベルとなる制御信号Ｖ１〜Ｖ３を出力する。上記のスイッチ素子２２〜２４は、順序回路２５から出力される制御信号Ｖ１〜Ｖ３により順次オンするように制御される。

また、この順序回路２５は、後述するフリップフロップ２９のリセット信号Ｖ４とカウンタ回路用クロックＶ５とを出力する。

図４は順序回路２５の内部回路の一例を示す。図４において、基準クロック信号源５のクロック信号ＣＬＫ１によりカウンタ回路３８とデコーダ回路３９を動作させ、スイッチ素子２２,スイッチ素子２３、スイッチ素子２４の制御電圧Ｖ１、Ｖ２、Ｖ３及び図１におけるデータ保持用のフリップフロップ２９のリセット信号Ｖ４を出力する。またフリップフロップ４０は、制御電圧Ｖ３の反転信号をクロックパルスとし、さらに制御電圧Ｖ４をリセット信号とする制御電圧Ｖ５を出力する。

なお、ＬＥＤ１６〜１８の点灯消灯の切り替えは、定電流回路２６の定電流をオンオフすることにより行なう。

また図１において各スイッチ素子２２〜２４の一端はＬＥＤ１６〜１８の各カソード端子１９〜２１に接続され、他端はｐｎｐトランジスタ１２のベースに接続される。ｐｎｐトランジスタ１２のベース電位をＶｉとする。

また、ｐｎｐトランジスタ１２のエミッタは、抵抗８とコンデンサ７とを直列に介して電源３に接続されている。この抵抗８とコンデンサ７とは駆動信号Ｖｉ１〜Ｖｉ３のノイズ対策のためのローパスフィルタを形成している。

また、電流源１４がコンデンサ７と並列に接続されていて、ｐｎｐトランジスタ１２がオフした場合に、電流源１４とコンデンサ７の閉ループでコンデンサ７が充電される。また、ｐｎｐトランジスタ１２がオンした場合、電流源１４はｐｎｐトランジスタ１２を駆動するための電流源として作用する。

ここで、ローパスフィルタの出力端、すなわち、抵抗８とコンデンサ７の接続点に現れる電圧を検出信号Ｖ６とする。

ＬＥＤの各カソード端子１９〜２１の電圧Ｖｉ１〜Ｖｉ３が設定値を超えているか否かを判断するため、比較器２７を備えている。この比較器２７の反転入力端子には、検出信号Ｖ６が入力される。

また、基準電圧源４から与えられる基準電圧ＶＲＥＦを抵抗９、１０によって分圧して設定値Ｖ７を生成している。設定値Ｖ７は、さらに電流源１５と抵抗１１とｐｎｐトランジスタ１３とからなる直列回路によって基準信号電圧Ｖ８に変換されて、比較器２７の非反転入力端子に入力される。ここで、比較器２７の出力信号をＶ９とする。

比較器２７の出力信号を保持するためにフリップフロップ２８，２９が設けられる。具体的には、比較器２７の出力端にフリップフロップ２８のＤ入力が接続され、フリップフロップ２８のＱ出力にフリップフロップ２９のＣＫ入力が接続されている。フリップフロップ２８のＣＫ端子には、クロック信号源６が生成する高速のクロック信号が供給され、同じくＲ端子にはリセット信号３０が入力される。フリップフロップ２９のＲ端子には、順序回路２５からリセット信号Ｖ４が入力される。上記のリセット信号３０は、電源投入時にリセット状態を解除するための初期リセット信号である。クロック信号源６が生成する高速のクロック信号は、ＬＥＤ駆動信号Ｖｉ１〜Ｖｉ３の２倍以上の周期をもつクロック信号である。

フリップフロップ２９のＱ出力は、カウンタ回路３１に入力される。カウンタ回路３１は、フリップフロップ２８，２９で保持したデータをカウントする。ここで、フリップフロップ２９のＱ出力を検出信号Ｖ１０とする。カウンタ回路３１には、フリップフロップ２８，２９で保持したデータをカウントするために、フリップフロップ２９のＱ出力の他に、基準クロック信号源５からクロック信号が入力され、さらに順序回路２５からカウンタ回路用クロックＶ５が入力され、図示はしていないがリセット信号も入力される。カウンタ回路３１の出力信号Ｖｏは出力端子２より外部へ出力される。

図２は、カウンタ回路３１の具体的な構成を示す回路図である。図２において、符号３２，３３，３４，３５はそれぞれフリップフロップを示し、符号３６，３７はそれぞれＡＮＤ回路を示す。

以下、回路構成を具体的に説明する。フリップフロップ３２のＤ入力にフリップフロップ２９のＱ出力である検出信号Ｖ１０が入力され、フリップフロップ３２のＱ出力がフリップフロップ３３のＤ入力に入力される。フリップフロップ３２，３３の両Ｑ出力がＡＮＤ回路３６に入力される。フリップフロップ３４のＤ入力にＡＮＤ回路３６の出力が入力され、フリップフロップ３４のＱ出力がフリップフロップ３５のＤ入力に入力される。フリップフロップ３４のＱ出力とフリップフロップ３５のＱ反転出力がＡＮＤ回路３７に入力され、ＡＮＤ回路３７の出力がカウンタ回路３１の出力信号Ｖｏとなる。

フリップフロップ３２，３３のＣＫ端子には、順序回路２５からカウンタ回路用クロックＶ５が入力され、フリップフロップ３４，３５のＣＫ端子には基準クロック信号源５からクロック信号ＣＬＫ１が入力される。また、フリップフロップ３２〜３５のＲ端子にはリセット信号が入力される。ここで、入力されるリセット信号は、初期リセット信号３０と同じものである。

このカウンタ回路３１は、検出信号Ｖ１０つまりフリップフロップ２９のＱ出力がカウンタ回路用クロック信号Ｖ５の２周期分、ハイレベル信号となった場合、出力信号Ｖｏを出力する回路構成となっている。

図１において、スイッチ素子２２〜２４の制御信号Ｖ１〜Ｖ３が各々ハイレベルとなると、スイッチ素子２２〜２４がそれぞれアクティブ（オン状態）となり、ローレベルのときは非アクティブ（オフ状態）となる。

制御信号Ｖ１がハイレベルの時、スイッチ素子２２がオンとなり、同タイミングでは制御信号Ｖ２と制御信号Ｖ３とはローレベルとなるので、スイッチ素子２３とスイッチ素子２４はオフとなる。

また、スイッチ素子２２がオンの時は、ｐｎｐトランジスタ１２のベース電圧ＶｉはＶｉ＝Ｖｉ１となる。抵抗８の抵抗値をＲ１、電流源１４により生成される電流をＩ１、ｐｎｐトランジスタ１２のベース−エミッタ間電圧をＶＢＥ１とすると、検出信号Ｖ６は次式のように表される。

Ｖ６＝Ｖｉ＋ＶＢＥ１＋Ｒ１・Ｉ１ （１）
また、抵抗９の抵抗値をＲ２、抵抗１０の抵抗値をＲ３とすると、設定値Ｖ７は次式のように表される。

Ｖ７＝Ｒ３・ＶＲＥＦ／（Ｒ２＋Ｒ３） （２）
また、抵抗１１の抵抗値をＲ４、電流源１５により生成される電流をＩ２、ｐｎｐトランジスタ１３のベース−エミッタ間電圧をＶＢＥ２とすると、比較器２７に入力される基準信号電圧Ｖ８は次式のように表される。

Ｖ８＝Ｖ７＋ＶＢＥ２＋Ｒ４・Ｉ２
＝Ｒ３・ＶＲＥＦ／（Ｒ２＋Ｒ３）＋ＶＢＥ２＋Ｒ４・Ｉ２ （３）
ここで、ＶＢＥ１＝ＶＢＥ２、Ｒ１＝Ｒ４、Ｉ１＝Ｉ２とすると、比較器２７では信号Ｖｉと設定値Ｖ７とを比較することができる。

順序回路２５によりスイッチ素子２２〜２４を順次オンさせるため、設定値Ｖ７と比較する信号Ｖｉは時間によりＬＥＤ１６の駆動信号Ｖｉ１、ＬＥＤ１７の駆動信号Ｖｉ２、ＬＥＤ１８の駆動信号Ｖｉ３となる。

スイッチ素子２２、スイッチ素子２３、スイッチ素子２４がすべて一度オフになった後に、次のスイッチ素子２３がオンとなり、同様の動作を繰り返す。また、同時にＬＥＤ１６〜１８の駆動信号Ｖｉ１〜Ｖｉ３のノイズ対策として抵抗８とコンデンサ７でフィルタを形成している。ＬＥＤ１６〜１８の駆動信号Ｖｉ１〜Ｖｉ３が１つでも十分ではない場合、つまり、駆動信号Ｖｉ１〜Ｖｉ３のローレベルの電位が電圧Ｖ７より低い場合、比較器２７の出力信号Ｖ９がハイレベルとなり、フリップフロップ２８、２９によってハイレベルのデータが保持され、フリップフロップ２９のＱ出力である検出信号Ｖ１０がハイレベルとなる。このハイレベルの検出信号Ｖ１０がカウンタ回路３１へ入力される。

また、フリップフロップ２９のリセット信号Ｖ４は、順序回路２５で生成しており、スイッチ素子２２〜２４の制御信号Ｖ１〜Ｖ３が順次オンとなった後、一度、フリップフロップ２９にリセットをかけ、フリップフロップ２９で保持していたデータをクリアする。データをクリアした後、再度、順序回路２５によりスイッチ素子２２〜２４を順次オンさせＬＥＤ１６〜１８の駆動信号Ｖｉ１〜Ｖｉ３のレベルを検出する。フリップフロップ２９より出力される検出信号Ｖ１０はカウンタ回路３１へ入力され、順序回路２５で生成したカウンタ回路用クロック信号Ｖ５の周期でハイレベル信号をカウントし、あらかじめ設定したカウント数を満たした場合、出力信号Ｖｏにパルス信号を出力する。

カウンタ回路３１は、図２にその構成を示したように、検出信号Ｖ１０がカウンタ回路用クロック信号Ｖ５の２周期分、ハイレベルとなった場合に、出力信号Ｖｏを出力する回路構成となっている。

以上の構成により、ＬＥＤ駆動信号Ｖｉ１〜Ｖｉ３があらかじめ設定した信号Ｖ７を超えているか否かを検知できることを図３の各動作波形を用いて説明する。ここで、ＬＥＤ駆動信号Ｖｉ１〜Ｖｉ３と信号Ｖ７の関係によりＬＥＤの駆動信号が十分であるか否かを検出している。Ｖｉ１＜Ｖ７の場合は定電流回路２６が正常に動作しないため、ＬＥＤは消灯する。また、Ｖｉ１＞Ｖ７の場合は定電流回路２６が正常に動作するため、ＬＥＤは点灯する。

図３には、基準クロック信号源５が生成するクロック信号ＣＬＫ１と、スイッチ素子２２〜２４の制御信号Ｖ１〜Ｖ３と、フリップフロップ２９のリセット信号Ｖ４と、カウンタ回路用クロックＶ５と、ＬＥＤ駆動信号Ｖｉ１、Ｖｉ２、Ｖｉ３と、設定値Ｖ７と、比較器２７の出力信号Ｖ９と、フリップフロップ２９のＱ出力である検出信号Ｖ１０と、カウンタ回路３１の出力信号Ｖｏが示されている。

ここで、ＬＥＤ１６のカソード端子１９の電位が低下し、ＬＥＤ１７、ＬＥＤ１８のカソード端子２０および２１の電位が低下していないという条件、すなわちＶ７＞Ｖｉ１、Ｖ７＜Ｖｉ２、Ｖ７＜Ｖｉ３が成立しているものとする。

（ａ）まず、時刻ｔ１〜ｔ７について説明する。

基準クロック信号源５から順序回路２５に入力されるクロック信号ＣＬＫ１は、デューティ比５０％のパルスであり、順序回路２５が出力する各スイッチ素子２２〜２４の制御信号Ｖ１〜Ｖ３はこのクロック信号ＣＬＫ１から生成される。

スイッチ素子２２〜２４の制御信号Ｖ１〜Ｖ３にはデッドタイムｔ３―ｔ２、ｔ５―ｔ４が設けられて、ｔ２−ｔ１、ｔ４−ｔ３、ｔ６−ｔ５で順次ハイレベルとなる。時刻ｔ６において制御信号Ｖ３がローレベルになると同時に、カウンタ回路用クロックＶ５がｔ７−ｔ６の間だけハイレベルとなる。さらにｔ２−ｔ１においてＶ７＞Ｖｉ１であるため、Ｖ９およびＶ１０がハイレベルとなりカウンタ回路３１は、１回目のカウントが行われる。しかしながら１回のカウント動作では、カウンタ回路出力Ｖｏは出力されない。したがって昇圧回路１は昇圧動作を行わない。

（ｂ）つぎに時刻ｔ７〜ｔ１５について説明する。

スイッチ素子２２〜２４の制御信号Ｖ１〜Ｖ３にはデッドタイムｔ１０―ｔ９、ｔ１２―ｔ１１が設けられて、ｔ９−ｔ８、ｔ１１−ｔ１０、ｔ１４−ｔ１２で順次ハイレベルとなる。時刻ｔ１４において制御信号Ｖ３がローレベルになると同時に、カウンタ回路用クロックＶ５がｔ１５−ｔ１４の間だけハイレベルとなる。さらにｔ９−ｔ８においてＶ７＞Ｖｉ１であるため、Ｖ９およびＶ１０がハイレベルとなりカウンタ回路３１は、２回目のカウントが行われる。このときカウンタ回路出力Ｖｏは区間ｔＰにハイレベルを出力する。したがって昇圧回路１は昇圧動作を行い昇圧回路１のＶＯＵＴが一定電圧上昇する。

（ｃ）時刻ｔ１６以降は、時刻ｔ１からの動作と同じ動作を行う。

（ｄ）記号ｔ１３はカウンタ回路用クロックＶ５の１周期を示している。

以上のように本実施の形態のＬＥＤ駆動信号検出回路によれば、時間管理により順次、スイッチ素子をオンさせ複数のＬＥＤの駆動信号、つまりＬＥＤの端子電圧が十分なレベルであるか否かを順番に比較するため、１つの比較器２７で複数のＬＥＤ駆動信号を検出することができる。したがって、省電力化を図ることができる。また、このため回路規模または集積化した場合の回路面積を小さくできるといった効果も奏でる。

ここで、ＬＥＤ駆動信号検出回路の出力信号の使用態様の一例について説明する。ＬＥＤ１６〜１８が点灯するには定電流回路２６が正常に動作する必要がある。電源１の電圧がＬＥＤ１６〜１８の飽和電圧と定電流回路２６を構成するＮＭＯＳトランジスタの飽和電圧との和より小さくなった場合、ＬＥＤ１６〜１８は消灯してしまうので、電源１の電圧が低下し、Ｖｉ＜Ｖ７となった場合、検出信号がハイパルスを出力し、ＤＣ−ＤＣコンバータ等からなる昇圧回路１により電源電圧を昇圧する。昇圧動作によりＬＥＤ駆動信号を駆動するのに十分なレベルまであげ、ＬＥＤ１６〜１８の消灯を防ぐ。

本発明の発光素子駆動信号検出回路は、例えば複数のＬＥＤを有する電子機器に有用である。

本発明の実施の形態１に係るＬＥＤ駆動信号検出回路の構成を示す回路図である。 カウンタ回路の具体構成を示す回路図である。 本発明の実施の形態１に係るＬＥＤ駆動信号検出回路の動作波形図である。 順序回路２５の内部回路の一例を示す回路図である。 従来のＬＥＤ端子監視回路の構成を示す回路図である。

符号の説明

１ 昇圧回路
２ 出力端子
３、４ 基準電圧源
５ 基準クロック信号源
６ クロック信号源
７ コンデンサ
８,９,１０,１１ 抵抗
１２,１３ ｐｎｐトランジスタ
１４,１５ 電流源
１６,１７,１８ ＬＥＤ
１９,２０,２１ カソード端子
２２,２３,２４ スイッチ素子
２５ 順序回路
２６ 定電流源回路
２７ 比較器
２８，２９，３２〜３５，４１ フリップフロップ
３０ リセット信号
３１ カウンタ回路
３６,３７ ＡＮＤ回路
３８ カウンタ回路
３９ デコーダ回路
４０ ＬＥＤ端子監視回路
５０ アナログ信号選択回路

Claims (4)

1. 複数の発光素子を電流制御する発光素子駆動回路に設けられる発光素子駆動信号検出回路であって、
   前記複数の発光素子の各々の駆動信号を順次時系列的に検出して出力する検出部と、前記検出部の出力と所定値とを比較する一つの比較器とを備えた発光素子駆動信号検出回路。
2. 前記検出部は、複数の発光素子の各々の端子に一端がそれぞれ接続され他端が共通に接続された複数のスイッチ素子と、所定の周期内で前記複数のスイッチ素子を順次オンしていく制御信号を生成する信号生成回路と、前記複数のスイッチ素子の他端から得られる信号が入力されるローパスフィルタとを備えた請求項１記載の発光素子駆動信号検出回路。
3. 前記信号生成回路は、所定のクロック信号に基づいて動作する順序回路からなり、前記順序回路は、前記所定の周期を設定するカウンタ用クロックと、前記カウンタ用クロックの周期内において前記複数のスイッチ素子を順次オンしていく制御信号と、前記カウンタ用クロックの周期内でかつ前記制御信号の発生後において出現するリセット信号とを生成し、
   前記リセット信号が入力されるまで前記比較器の出力を保持する保持回路と、前記保持回路の出力を前記カウンタ用クロック毎にカウントするカウンタ回路とをさらに備えた請求項２記載の発光素子駆動信号検出回路。
4. 前記発光素子駆動回路は、前記発光素子の一端に接続した電圧源と、前記発光素子の他端に接続した電流源とからなり、前記発光素子の駆動信号は前記発光素子の他端に現れる端子電圧である請求項１記載の発光素子駆動信号検出回路。

Images