JP2007534015A - アクティブマトリクス発光ディスプレイ用低電力回路およびその動作方法 - Google Patents

Abstract

本発明の実施形態は、複数の画素を有するフラットパネルディスプレイを提供するものであり、各画素は、発光素子に流れる電流に応じて光を放出するように構成された発光素子と、発光素子に接続され、トランジスタの制御端子に印加されるランプ電圧に応じて増加するように、発光素子に流れる電流を供給するように構成されたトランジスタと、特定レベルに到達した発光素子の輝度に応じてスイッチオフになり、これによりトランジスタからランプ電圧を切り離して、明るさを特定レベルに固定するように構成されたスイッチング素子とを備える。さらに、スイッチング素子は、オフ状態のままとなって、画素が別のフレームで書き換えられるまで、発光素子の輝度を特定レベルに維持できるように構成される。

Description

（関連出願）
本願は、米国仮(Provisional)特許出願番号６０／５６１４７４、名称「アクティブマトリクス発光フラットパネルディスプレイ用低電力回路」、２００４年４月１２日出願、の優先権を主張するものであり、その開示全体は参照によりここに組み込まれる。

本発明は、下記出願と関連している。通常に譲渡された米国特許出願代理人事件番号、１８６３５１／ＵＳ／２／ＲＭＡ／ＪＪＺ（４７４１２５−３５）、名称「パネルディスプレイ用のセンサアレイ集積化カラーフィルタ」、２００５年４月６日出願。通常に譲渡された米国特許出願番号１０／８７２３４４、名称「アクティブマトリクスディスプレイの制御方法および装置」、２００４年６月１７日出願。通常に譲渡された米国特許出願番号１０／８４１１９８、名称「画素発光の制御方法および装置」、２００４年５月６日出願。これらの出願は参照によりここに組み込まれる。

本発明は、アクティブマトリクス発光ディスプレイに関し、特に、アクティブマトリクス発光ディスプレイ用低電力回路およびその動作方法に関する。

アクティブマトリクスディスプレイは、ディスプレイでの各画素が直接にアドレス指定可能である、各画素での薄膜回路を採用している。典型的なアクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）において、図１に示すように、各画素回路は、データラインＶ_ｄａｔａと液晶ディスプレイセルＬＣＤおよび蓄積キャパシタＣの対との間に接続されたデータ薄膜トランジスタ（ＴＦＴ）Ｔ１を含む。薄膜トランジスタは、イネーブル電圧Ｖ_{ｅｎａｂｌｅ}に接続された制御ゲートＧ１を有する。

動作時に、トランジスタＴ１のドレインＤがデータ電圧Ｖ_ｄａｔａになり、ゲートＧ１が活性化されると、データ電圧Ｖ_ｄａｔａがＴＦＴ Ｔ１を通じて蓄積キャパシタＣおよび液晶セルＬＣＤに伝達される。キャパシタＣおよび液晶ディスプレイセルＬＣＤの充電中に消費される電力は、通常は無視できる。ＡＭＬＣＤでの電力問題は、一般に、ＬＣＤが変調する光を供給するバックライト回路にある。アクティブマトリクス発光ディスプレイ、特に、アクティブマトリクス有機発光ディスプレイ（ＡＭＯＬＥＤ）の場合、画素からの発光を生成するために、著しい量の電力が消費される。そして、発光を制御するアクティブマトリクスの駆動回路を動作させるために、追加の電力が必要になる。

図２を参照して、有機発光ダイオード（ＯＬＥＤ）アクティブマトリクス発光ディスプレイの典型的な駆動回路は、電源Ｖ_ＤＤとグランドとの間に互いに直列接続されたＯＬＥＤ Ｄ１とパワーＴＦＴ Ｔ２とを含む。ＴＦＴ Ｔ２は、ＯＬＥＤ Ｄ１に接続されたソースＳ、電源Ｖ_ＤＤに接続されたドレインＤおよび、ＴＦＴ Ｔ１に接続されたゲートＧ２をを有する。ＯＬＥＤ Ｄ１は、寄生抵抗Ｒ_Ｄと寄生キャパシタＣ_Ｄを有する。ＴＦＴ Ｔ２は、電流Ｉ_ＤをＯＬＥＤ Ｄ１に供給する。ＯＬＥＤ Ｄ１からの発光レベル、より科学的な用語を用いてＯＬＥＤ Ｄ１の輝度は、電流Ｉ_Ｄに比例する。ＴＦＴ Ｔ２およびＯＬＥＤ Ｄ１両端の電圧はＶ_ＤＤに等しいため、ＴＦＴ Ｔ２およびＯＬＥＤ Ｄ１で消費される電力Ｐは、Ｖ_ＤＤ×電流Ｉ_Ｄに等しい。電源Ｖ_ＤＤは、ＴＦＴ Ｔ２およびＯＬＥＤ Ｄ１の間で分圧されるとともに、同じ電流Ｉ_Ｄが両方に流れる。従って、電力Ｐは、両者間で分圧された電圧Ｖ_ＤＤに比例して、ＴＦＴ Ｔ２およびＯＬＥＤ Ｄ１の間で分割される。

ＴＦＴ Ｔ２により何らかの電流がＯＬＥＤ Ｄ１に供給される前は、ＴＦＴ Ｔ２のソースＳは、グランド状態となり、電圧Ｖ_ＤＤはＴＦＴ Ｔ２のほぼ全体に印加される。ＯＬＥＤ Ｄ１での電流Ｉ_Ｄが増加すると、ＴＦＴ Ｔ２両端の電圧Ｖ_Ｄは減少する。一方、ＯＬＥＤ Ｄ１両端の電圧と電圧Ｖ_Ｄの合計は、Ｖ_ＤＤに等しい。ＯＬＥＤ Ｄ１がＴＦＴ Ｔ２の負荷であり、この負荷は動作中に変化して、ＯＬＥＤ Ｄ１からの全ての輝度レベルが特定の電流Ｉ_Ｄを必要とし、これはＴＦＴ Ｔ２に対する異なる負荷を表すことから、ある問題が生ずる。データ電圧Ｖ_ｄａｔａを、特定の電流Ｉ_ＤおよびＶ_ｄａｔａに対応したＯＬＥＤ Ｄ１の特定の輝度に忠実に変換するためには、ＯＬＥＤ Ｄ１の輝度変化に起因したＴＦＴ Ｔ２の負荷変化は、ＴＦＴ Ｔ２から出力される電流Ｉ_Ｄの変化を生じさせるべきでない。即ち、ＴＦＴ Ｔ２は、電流源として動作して、負荷が変化しても、電流出力を変化させるべきでない。ＴＦＴ Ｔ２が電流源として動作するためには、ＴＦＴ Ｔ２両端の電圧Ｖ_Ｄは、ＴＦＴ Ｔ２を飽和モードにバイアスする必要がある。図３に示すように、飽和モードは、各Ｉ_Ｄ−Ｖ_Ｄカーブの平坦部分に対応する。一方、平坦部分にに至るまでの急峻なスロープは、非飽和モードに対応する。

飽和モードにおいて、Ｉ_Ｄは、下記式（１）に示すように、ＴＦＴ Ｔ２のゲートＧでの電圧であるＶ_Ｇにほぼ全体的に依存する。

ここで、μ，ε_０，ε_ｒ，ｗ，ｌ，ｄ，Ｖ_ｔｈは、ＴＦＴ Ｔ２に関連したパラメータであり、μは有効電子移動度、ε_０は自由空間の誘電率、ε_ｒはゲート誘電体の誘電定数、ｗはＴＦＴチャネル幅、ｌはＴＦＴチャネル長、ｄはゲート誘電体の厚さ、Ｖ_ｔｈは閾値電圧である。

ＴＦＴが飽和モードとなるには、Ｖ_Ｄは、Ｖ_Ｇ−Ｖ_ｔｈより大きくなる必要がある。特定の電流Ｉ_Ｄに関して、

典型的には、１μＡの電流が、ＯＬＥＤ画素からの明るい発光を与えるのに充分である。下記のものは、ＴＦＴパラメータの例である。

Ｖ_ｔｈ≒１Ｖ、μ≒０．７５ｃｍ^２／Ｖ・ｓｅｃ、ε_ｒ≒４、ｗ≒２５μｍ、ｌ≒５μｍ、ｄ≒０．１８μｍ。

これより、Ｉ_Ｄ＝１μＡについて、Ｖ_Ｄ＞Ｖ_Ｇ−Ｖ_ｔｈ≒５．２０６Ｖと見積もられる。

このことは、ＴＦＴ Ｔ２を飽和モードにするのに必要な最小Ｖ_Ｄは、１μＡのドレイン電流、即ち、Ｉ_Ｄ＝１μＡで約５．２Ｖであり、ＴＦＴ Ｔ２で消費される電力は約５．２μＷであることをを意味する。この見積もりは理想的な状況についてのものである。実際は、ＯＬＥＤの経年変化とともに、１μＡの電流をＯＬＥＤに流すのに必要となるＯＬＥＤ両端の電圧がより大きくなる。例えば、ＯＬＥＤが新しい場合、１μＡの電流を流すのにＯＬＥＤ両端で約４Ｖしか必要としないが、経年変化により、この電圧は６Ｖ程度まて増加することがある。このことは、ディスプレイ寿命の間、ＴＦＴ Ｔ２を飽和モードに保つためには、一般には余分の２ＶをＶ_ＤＤに加算すべきことを意味する。さらに、より高いＯＬＥＤ輝度が望ましい場合、飽和を確保するためにはより高いＶ_Ｄが必要になる。

さらに、アモルファスシリコンＴＦＴの場合にしばしば発生する閾値電圧ドリフトに起因して、ＴＦＴ Ｔ２を飽和状態に維持するためには、より高いＶ_Ｄが必要になることがある。こうして全体で必要な電圧Ｖ_Ｄは、１μＡのドレイン電流が飽和モードで発生する理想の場合についての約５．２Ｖ、それに加算して、閾値電圧ドリフトについての約２Ｖ、ＯＬＥＤ経年変化および最大ＯＬＥＤ明るさ(brightness)についての追加の約２Ｖとなる。このことは、Ｖ_ＤＤは約１３．２Ｖ程度に高くする必要があることを意味する。このことはまた、ディスプレイが新しい場合、ＯＬＥＤ Ｄ１に流れる１μＡの電流について、ＯＬＥＤ両端で約４Ｖとなり、ＯＬＥＤで消費される電力が約４μＷになり、一方、ＴＦＴ Ｔ２両端で約９．２Ｖとなり、ＴＦＴで消費される電力が約９．２μＷになり、これはＯＬＥＤ自体の電力消費の２倍より多くなることを意味する。

こうして、パワーＴＦＴによる余分な電力消費無しで、画素輝度の良好な制御を提供するディスプレイへのニーズがある。

本発明の実施形態は、複数の画素を有するディスプレイを提供する。各画素は、発光素子に流れる電流に応じて光やフォトンを放出するように構成された発光素子を備える。発光素子の輝度は、発光素子に流れる電流に依存する。各画素はさらに、発光素子に接続され、トランジスタの制御端子に印加されるランプ電圧に応じて増加するように、発光素子に流れる電流を供給するように構成されたトランジスタと、特定レベルに到達した発光素子の輝度に応じてスイッチオフになり、これによりトランジスタからのランプ電圧を切り離して、明るさ(brightness)を特定レベルに固定するるように構成されたスイッチング素子とを備える。スイッチング素子は、オフ状態のままとなって、画素が次のフレームで書き換えられるまで、発光素子の輝度を特定レベルに維持できるように構成される。

幾つかの実施形態では、トランジスタおよび発光素子は、可変電圧源とグランドとの間で直列接続される。可変電圧源は、ディスプレイの経年変化とともに変化する電圧を出力するように構成される。可変電圧源からの電圧出力は、ディスプレイの幾つか又は全ての画素において、発光素子からの光が特定の明るさレベルに到達するのに要するランプ(ramp)電圧の変化についての統計的な評価に基づいて変化する。

本発明の実施形態はまた、ディスプレイの画素の明るさを制御するための方法を提供する。この方法は、第１制御電圧を第１制御端子に、第２制御電圧をスイッチング素子の第２制御端子に印加することによって、スイッチング素子上でスイッチングすること、ランプ電圧を、スイッチング素子を介して、発光素子と直列接続されたトランジスタのゲートに印加して、ランプ電圧とともに発光素子から放出される光を明るさで増加させることとを含む。発光素子からの光は光センサを照射し、光の明るさが変化すると、光センサに関連した電気パラメータを変化させて、そして第２制御電圧は、電気パラメータに依存しており、発光素子の輝度が画素での特定の明るさに到達すると、異なる値に変化し、これによりスイッチング素子をスイッチオフにする。

幾つかの実施形態では、トランジスタおよび発光素子は、可変電圧源とグランドとの間で直列接続される。この方法はさらに、ディスプレイの経年変化とともに、可変電圧源からの電圧出力を変化させることを含む。ディスプレイの各画素での発光素子が画素での特定の明るさレベルに到達するのに必要なランプ電圧の値を記録して、ディスプレイでの幾つかまたは全ての画素について記録した値の変化から統計的な尺度を計算して、何時、どのように電圧出力を変化させるかを決定することによって、電圧出力を変化させる。

ここに説明した実施形態は、ディスプレイ画素でのＯＬＥＤ等の発光素子に電流を供給するパワーＴＦＴを、その電流−電圧特性に関連した非飽和領域で動作させることによって、著しい電力節減をもたらす。理由は、本発明の実施形態に係る発光素子の明るさが、パワーＴＦＴの電流−電圧関係に依存しなくなり、画素明るさそれ自体に依存するからである。更なる電力節減は、可変電圧源を用いた実施形態において達成される。

本発明の実施形態は、発光ディスプレイ用低電力回路およびその動作方法を提供する。ここで説明する実施形態は、パワーＴＦＴを非飽和領域で動作させることによって、ディスプレイでの発光素子に電流を供給するパワーＴＦＴにより消費される電力を節減する。

図４Ａは、本発明の一実施形態に係る、フラットパネルディスプレイ等のディスプレイの例示的な回路１００の一部のブロック図である。図４Ａに示すように、ディスプレイ回路１００は、発光源１１０と、発光源１１０の輝度を変化させるように構成された発光ドライバ１２０と、発光源１１０から放出された光の一部を受けるように位置決めされ、受けた光に依存する関連の電気パラメータを有する光センサ１３０と、センサ１３０の電気パラメータの変化に基づいて、ドライバ１２０を制御するように構成された制御ユニット１４０と、発光源１１０での所望の明るさレベルに対応した信号を、制御ユニット１４０へ供給するように構成されたデータ入力ユニット１５０とを備える。必要に応じて、ディスプレイ回路１００はさらに、発光源１１０のための電力源である可変電圧源１７０で生成される電力の量を調整して、ディスプレイ回路１００での発光源および他の回路要素の変動に対処するように構成された電力調整ユニット１６０を備えてもよい。

センサ１３０は、受光した発光に依存する、抵抗、静電容量、インダクタンスなどの測定可能な特性を有する任意のセンサ材料を含むことができる。一例として、センサ１３０は、入射フォトン束とともに変化する抵抗値が変化する感光性抵抗を備える。他の例として、センサ１３０は、較正したフォトン束積分器を備え、これは、通常に譲渡された米国特許出願番号１１／０１６３７２、名称「アクティブマトリクスィスプレイおよびフィードバック安定化フラットパネルディスプレイ用の画素構造」、２００４年１２月１７日出願、に開示されたもの等であり、この内容は、参照により全体としてここに組み込まれる。センサ１３０はまた、あるいは代替として、これに限定されないが、光ダイオード及び／又は光トランジスタなどの、１つ又はそれ以上の他の放射感度を持つセンサを備えてもよい。こうしてセンサ１３０は、材料表面に入射したり衝突する放射強度に応じて変化する１つ又はそれ以上の電気パラメータを有する、少なくとも１つのタイプの材料を備えてもよい。こうした材料は、これに限定されないが、アモルファスシリコン（ａ−Ｓｉ）、 セレン化カドミウム（ＣｄＳｅ）、シリコン（Ｓｉ）、セレン（Ｓｅ）等である。センサ１３０はまた、より詳細に後述するように、アクティブマトリクスィスプレイにおける複数のセンサ１３０同士のクロストークを防止するための分離(isolation)トランジスタなど、他の回路要素を備えてもよい。

制御ユニット１４０は、ハードウエア、ソフトウエアあるいはこれらの組合せで動作してもよい。一実施形態では、制御ユニット１４０は、電圧コンパレータを用いて動作する。他の比較回路やソフトウエアも代替として用いてもよい。ドライバ１２０は、駆動信号を発光源１１０へ供給するのに適した、任意のハードウエア、ソフトウエア、ファームウエアあるいはこれらの組合せを含んでもよい。ドライバ１２０は、発光源１１０が形成されたディスプレイ基板とともに集積化してもよく、あるいはディスプレイ基板から分離していてもよい。幾つかの実施形態では、ドライバ１２０の部分がディスプレイ基板に形成される。

ディスプレイ回路１００の動作の際、データ入力１５０は、発光源１１０からの光の所望の明るさに対応した画像電圧データを受信して、画像電圧データを、制御ユニット１４０での使用のための参照電圧に変換する。画素ドライバ１２０は、センサ１３０での電気パラメータが参照電圧に対応した一定の値に到達するまで、発光源１１０からの発光を変化させるように構成され、その時点で、制御ユニット１４０は、制御信号をドライバ１２０に結びつけて、発光の変動を停止する。ドライバ１２０はまた、発光の変動が停止した後、発光源１１０からの発光を所望の明るさに維持するための機構を備える。任意ではあるが、発光源１１０からの発光が変化すると、電力調整ユニットでの電気的な尺度もそれに応じて変化し、制御ユニット１４０からの制御信号はまた電力調整ユニット１６０に結びつけられて、電気的な尺度の変動を停止させる。電気的な尺度が停止したときの値に基づいて、電力調整ユニット１６０は、より詳細に後述するように、例えば、統計的技法を用いて、可変電圧源１７０を調整するかどうか、そしてどれぐらいの調整が必要になるかを決定する。

図５は、図４Ａの実施形態でのディスプレイ回路１００の一態様を示す。図５に示すように、ディスプレイ回路１００は、トランジスタ５１２と、発光源１１０として発光素子５１４を備える。ディスプレイ回路１００はさらに、ドライバ１２０の一部としてスイッチング素子５２２およびキャパシタ５２４と、センサ１３０として光センサ（ＯＳ）５３０および任意の分離素子５３２と、制御ユニット１４０の一部として分圧抵抗５４２およびコンパレータ５４４とを備える。ＯＳ５３０は、ラインセレクタ出力電圧Ｖ_ＯＳ１に接続され、分圧抵抗５４２は、Ｖ_ＯＳ１とグランドの間にＯＳ５３０と接続される。コンパレータ５４４は、データ入力ユニットに接続された第１入力Ｐ１と、ＯＳ５３０と分圧抵抗５４２の間に回路ノード５４６に接続された第２入力Ｐ２と、出力Ｐ３とを有する。スイッチング素子５２２は、Ｖ_ＯＳ１に接続された第１制御端子Ｇ１ａと、コンパレータ５４４の出力Ｐ３に接続された第２制御端子Ｇ１ｂと、ランプ電圧出力ＶＲに接続された入力ＤＲ１と、トランジスタ５１２の制御端子Ｇ２に接続された出力Ｓ２とを有する。キャパシタ５２４は、制御端子Ｇ２と、トランジスタ５１２と発光素子５１４の間の回路ノードＳ２との間に接続される。キャパシタ５２４は、代替として、トランジスタ５１２の制御端子Ｇ２とグランドの間に接続してもよい。

各ＯＳ５３０は、受光した発光に依存する、抵抗、静電容量、インダクタンスなどのパラメータや性質、特性など、測定可能な特性を有する任意の適切なセンサでもよい。ＯＳ２３０の例は、入射フォトン束とともに抵抗値が変化する感光性抵抗である。他の例として、各ＯＳ２３０は、較正したフォトン束積分器を備え、これは、通常に譲渡された米国特許出願番号１１／０１６３７２、名称「アクティブマトリクスィスプレイおよびフィードバック安定化フラットパネルディスプレイ用の画素構造」、２００４年１２月１７日出願、に開示されたもの等であり、この出願は、参照により全体としてここに組み込まれる。各ＯＳ２３０は、材料表面に入射したり衝突する放射強度に応じて変化する１つ又はそれ以上の電気パラメータを有する、少なくとも１つのタイプの材料を備えてもよい。こうした材料は、これに限定されないが、アモルファスシリコン（ａ−Ｓｉ）、 セレン化カドミウム（ＣｄＳｅ）、シリコン（Ｓｉ）、セレン（Ｓｅ）等である。代替として、これに限定されないが、光ダイオード及び／又は光トランジスタなど、他の放射感度を持つセンサもまた使用してもよい。

分離トランジスタなどの分離素子５３２を、光センサ５３０を分離するために設けてもよい。分離トランジスタ５３２は、第１端子、第２端子および制御端子を有する任意のタイプのトランジスタとすることができ、第１端子と第２端子の間の導電率が、制御端子に印加される制御電圧によって制御可能である。一実施形態では、分離素子５３２は、第１端子がドレインＤＲ３、第２端子がソースＳ３、制御端子がゲートＧ３であるＴＦＴである。分離トランジスタ５３２は、Ｖ_ＯＳ１とグランドの間にＯＳ５３０と直列接続され、Ｇ３の制御端子がＶ_ＯＳ１と接続される。一方、第１端子と第２端子は、抵抗５４２とＯＳ５３０に、あるいはＯＳ５３０とＶ_ＯＳ１にそれぞれ接続される。下記の説明では、ＯＳ５３０と分離トランジスタ５３２は、センサ１３０として参照することがある。

発光素子５１４は、一般に、素子に流れる電流または素子両端の電圧などの電気的尺度に応じて、発光などの放射を生成する公知の任意の発光素子でよい。発光素子５１４の例は、これに限定されないが、いずれかの波長または複数の波長で光を放射する、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）等である。エレクトロルミネセンス・セル、無機発光ダイオード、および真空蛍光ディスプレイ、電界発光ディスプレイ、プラズマディスプレイで用いられるもの等の他の発光素子を使用してもよい。一実施形態では、発光素子５１４としてＯＬＥＤを用いている。

以下、発光素子５１４は、時々、ＯＬＥＤ５１４と称している。本発明は、発光素子５１４としてＯＬＥＤの使用に限定されないことは理解されよう。さらに、本発明は、時々、フラットパネルディスプレイに関して説明しているが、ここに記載した実施形態の多くの態様が、フラットでなかったり、パネルとして構築されてなかったりするディスプレイへの応用が可能であることは理解されよう。

トランジスタ５１２は、第１端子、第２端子および制御端子を有する任意のタイプのトランジスタとすることができ、第１端子と第２端子の間の電流は、制御端子に印加される制御電圧に依存している。一実施形態では、トランジスタ５１２は、第１端子がドレインＤ２、第２端子がソースＳ２、制御端子がゲートＧ２であるＴＦＴである。トランジスタ５１２および発光素子５１４は電源Ｖ_ＤＤとグランドの間に直列接続され、トランジスタ５１２の第１端子はＶ_ＤＤに接続され、トランジスタ５１２の第２端子は発光素子５１４に接続され、制御端子は、スイッチング素子５２２を介してランプ電圧出力ＶＲに接続されている。

一実施形態では、スイッチング素子５２２は、ダブルゲートＴＦＴ、即ち、単一のチャネルで２つのゲートＧ１ａ，Ｇ１ｂを持つＴＦＴである。ダブルゲートは、ロジック回路でのＡＮＤ関数のように動作する。理由は、ＴＦＴ５２２が導通するには、論理ハイレベルが両方のゲートに同時に印加される必要があるからである。ダブルゲートＴＦＴが好ましいが、ロジック回路でのＡＮＤ関数を実施する任意のスイッチング素子が、スイッチング素子５２２として使用に適している。例えば、２つの直列接続したＴＦＴや他のタイプのトランジスタをスイッチング素子５２２として使用してもよい。ダブルゲートＴＦＴまたは、ロジック回路でのＡＮＤ関数を実施する他の素子をスイッチング素子５２２として使用することは、より詳細に後述するように、画素間のクロストークを減少させるのを支援する。クロストークが心配でなかったり、クロストークを減少または除去するのに他の手段を用いる場合は、図７に示すように、ゲートＧ１ａおよびＶ_ＯＳ１への接続は必要とされず、コンパレータ５４４の出力Ｐ３に接続された単一の制御ゲートを持つＴＦＴを、スイッチング素子５２２として使用してもよい。

本発明の一実施形態において、ディスプレイ１００は、図４Ｂに示すように、各々がドライバ１２０および発光源１２０を有する複数の画素１１５と、各々が画素に対応している複数のセンサ１３０とを備える。ディスプレイ１００はさらに、列(column)制御回路４４と、行(row)制御回路４６とを備える。各画素１１５は、列ライン５５を介して列制御回路４４に接続され、行ライン５６を介して行制御回路４６に接続される。各センサ１３０は、センサ行ライン７０を介して行制御回路４６に接続され、センサ列ライン７１を介して列制御回路４４に接続される。一実施形態では、制御ユニット１４０の少なくとも一部、データ入力ユニット１５０および電力調整ユニット１６０が、列制御回路４４に備えられる。

一実施形態では、各センサ１３０は、個々の画素１１５に関連付けられており、画素から放出された光の一部を受けるように位置決めされる。画素は、図４Ｂに示すように、一般には正方形であるが、長方形、円、楕円、六角形、多角形または他の任意の形状など、任意の形状とすることができる。ディスプレイ１１がカラーディスプレイである場合、画素３３は、グループに組織されて、各グループが画素に対応しているサブ画素としてもよい。グループでのサブ画素は、ある個数（例えば、３個）のサブ画素を含み、各々が対応画素として設計したエリアの一部を占めるものとすべきである。例えば、各画素が正方形の形状である場合、サブ画素は、一般に、画素と同じ高さで、正方形の幅のある割合（例えば、１／３）となる。サブ画素は、同じサイズや形状でもよく、異なるサイズや形状でもよい。各サブ画素は、画素１１５と同じ回路要素を含んでもよく、ディスプレイでのサブ画素は、図４Ｂに示した画素１１５のように、相互にそして列制御回路４４および行制御回路４６に接続可能である。カラーディスプレイでは、センサ１３０が各サブ画素と関連付けられる。下記の説明では、画素の参照は、画素またはサブ画素の両方を意味することがある。

行制御回路４６は、例えば、センサの選択行を行制御回路４６と接続している、選択したセンサ行ライン７０での電圧を上昇させることによって、センサ６０の選択行を活性化するように構成される。列制御回路４４は、センサの選択行に関連した電気パラメータでの変化を検出し、電気パラメータの変化に基づいて、対応した行の画素１１５の輝度を制御するように構成される。こうして、センサ１３０からのフィードバックに基づいて、各画素の輝度を特定のレベルに制御することができる。他の実施形態では、センサ１３０は、画素輝度のフィードバック制御とは別にあるいは追加として使用してもよく、そしてディスプレイでの画素またはサブ画素１１５より多くの又は少ないセンサ１３０としてもよい。

センサおよび画素は、同じ基板上に形成してもよく、あるいは別々の基板上に形成してもよい。一実施形態では、ディスプレイ１００は、図４Ｃに示すように、センサ構成部分１００と、ディスプレイ構成部分１１０とを備える。ディスプレイ構成部分１１０は、第１基板上に形成された、画素１１５と、列制御回路４４と、行制御回路４６と、列ライン５５と、行ライン５６とを備え、センサ構成部分１００は、第２基板上に形成された、センサ１３０と、センサ行ライン７０と、センサ列ライン７１とを備える。関連した特許出願代理人事件番号、１８６３５１／ＵＳ／２／ＲＭＡ／ＪＪＺ（４７４１２５−３５）に記載したように、センサ１３０をディスプレイ用のカラーフィルタと共に一体化した場合、センサ構成部分１００はカラーフィルタ要素２０，３０，４０を備えてもよい。

ディスプレイ１１を形成するために、２つの構成部分が合体した場合、ディスプレイ構成部分１１０での電気接触パッドやピン１１４は、点線ａａで示すように、フィルタ／センサプレート１００にある電気接触パッド１０４と係合して、センサ行ライン７０を行制御回路４６と接続させる。同様にして、ディスプレイ構成部分１１０での電気接触パッドやピン１１６は、点線ｂｂで示すように、フィルタ／センサプレート１００にある電気接触パッド１０６と係合して、センサ列ライン７１を列制御回路４４と接続させる。ディスプレイ構成部分１１０は、これに限定されないが、ＬＣＤ、エレクトロルミネセンス・ディスプレイ、プラズマディスプレイ、ＬＥＤ、ディスプレイベースのＯＬＥＤ、デジタル光プロジェクタなどのディスプレイベースのマイクロ電気機械システム（ＭＥＭＳ）等の何れのタイプのディスプレイの１つであることが理解される。説明の容易のため、ディスプレイ構成部分１１０について１組の列ライン５５および１組の行ライン５６だけを図１Ｂに示している。実際は、ディスプレイ構成部分１１０に関連して、１組以上の列ライン５５及び／又は１組以上の行ライン５６が存在してもよい。例えば、ＯＬＥＤベースのアクティブマトリクス発光ディスプレイでは、後述するように、ディスプレイ構成部分１１０は、各画素３３を接触パッド１１４の個々の１つに接続する別の組の列ラインを備えてもよい。

図６は、ディスプレイ１００の一実施形態の一例を示す。図６に示すように、ディスプレイ１００は、行および列に配列した複数の画素５００を備え、画素ＰＩＸ１，１、ＰＩＸ１，２等が行１に存在し、画素ＰＩＸ２，１、ＰＩＸ２，２等が行２に存在し、ディスプレイでの他の行についても同様である。各画素５００は、トランジスタ５１２、発光素子５１４、スイッチング素子５２２、キャパシタ５２４とを備える。図６はまた、行および列に配列した複数のセンサを含むセンサアレイを示しており、各々のセンサが、画素に対応していて、光センサＯＳ５３０と分離トランジスタ５３２とを含む。

図６を参照して、ディスプレイ１００はさらに、ランプ電圧ＶＲを受け取って、行ラインＶＲ１，ＶＲ２等のうちの１つを選択し、ランプ電圧ＶＲを出力するように構成されたランプ(ramp)セレクタ（ＲＳ）６１０を備える。各行ラインＶＲ１，ＶＲ２等は、対応する行の画素５００の各々におけるスイッチング素子５２２のドレインＤ１に接続される。回路１００はさらに、ライン選択電圧Ｖ_ＯＳを受け取って、センサ行ラインＶ_ＯＳ１，Ｖ_ＯＳ２等のうちの１つを選択肢、ライン選択電圧Ｖ_ＯＳを出力するように構成されたラインセレクタ（Ｖ_ＯＳＳ）を備える。各ラインＶ_ＯＳ１，Ｖ_ＯＳ２等は、光センサ５３０に接続され、そして、対応する行の画素５００の各々におけるスイッチング素子５２２のゲートＧ１ａに接続される。ＲＳ６１０およびＶ_ＯＳＳ６２０は、行制御回路４６の一部であり、シフトレジスタを用いて実施可能である。

ＯＳ５３０およびＴＦＴ５３２を備える各センサは、ディスプレイでの画素の一部となって、画素が形成されたものと同じ基板上に形成してもよい。代替として、センサは、図４Ｃに示すように、画素が形成された基板と異なる基板上に組み立ててもよい。この場合、他の組または行ライン（不図示）が設けられ、２つの基板が合体した場合、ゲートＧ１ａが接触パッド１１４およびセンサ行ラインＶ_ＯＳ１，Ｖ_ＯＳ２等に接続可能となる。

図６は、ディスプレイは、ある列の画素５００に関連した、複数のコンパレータ５４４および抵抗５２２を備える。図６はさらに、データ入力ユニット１５０のブロック図を示し、これは、受信した画像電圧データを対応したデジタル値に変換するように構成されたアナログデジタル変換器（Ａ／Ｄ）６３０と、Ａ／Ｄ６３０に接続され、デジタル値に対応した階調レベルを生成するように構成された光学階調レベル計算機（ＧＬ）６３１と、画像電圧データに関する行番号および列番号を生成するように構成された行列追跡(tracker)ユニット（ＲＣＮＴ）６３２と、ＲＣＮＴ６３２に接続され、行番号および列番号に対応したディスプレイ回路１００でのアドレスを出力するように構成された較正ルックアップテーブルアドレス器（ＬＡ）６３３と、ＧＬ６３１およびＬＡ６３３に接続された第１ルックアップテーブル（ＬＵＴ１）６３５とを備える。データ入力ユニット１５０はさらに、ＬＵＴ１ ６３５に接続されたデジタルアナログ変換器（ＤＡＣ）６３６と、ＤＡＣ６３６に接続された第１ラインバッファ（ＬＢ１）６３７とを備える。一実施形態では、コンパレータ５４４、抵抗５２２、データ入力ユニット１５０の少なくとも一部は、列制御回路４４に含まれている。

一実施形態では、ＬＵＴ１ ６３５は、既知の輝度を有する光源に対して、ディスプレイ回路１００における各光センサを較正するための較正手順の際に得られる較正データを保存している。上記の関連特許出願番号１０／８７２３４４、１０／８４１１９８は、例示的な較正手順を記載しており、この内容は参照によりここに組み込まれる。較正手順は、各画素ごとに各階調レベルに関して、回路ノード５４６での電圧レベルの分圧器を生じさせる。非限定的な例として、８ビット階調は、０〜２５６レベルの輝度を有し、第２５５レベルが選んだレベル、例えば、テレビスクリーンに関して３００ニト(nit)となる。残りの２５５個の各輝度レベルは、人間の眼の対数応答に従って割り当てられる。ゼロレベルは、無発光に対応している。明るさの各値は、光センサＯＳ５３０と分圧抵抗５４２との間の回路ノード５４６において特定の電圧を生成するようになる。これらの電圧値は、較正データとしてルックアップＬＵＴ１に保存される。こうしてＬＡ６３３によって供給されるアドレスとＧＬ６３１によって供給される階調レベルに基づいて、ＬＵＴ１ ６３５は、保存した較正データから較正電圧を生成して、較正電圧をＤＡＣ６３６に供給する。ＤＡＣ６３６は、較正電圧をアナログ電圧値に変換して、アナログ電圧値をＬＢ１ ６３７にダウンロードする。ＬＢ１ ６３７は、アナログ電圧値を参照電圧として、アドレスに対応した列に関連したコンパレータ５４４の入力Ｐ１に供給する。

初期では、全てのラインＶ_ＯＳ１，Ｖ_ＯＳ２等は、ゼロであったり、特定の応用に応じて負の電圧であったりする。各画素５００でのスイッチング素子５２２は、コンパレータ５４４の出力Ｐ３がどうであっても、オフである。各画素での分離トランジスタ５３２もオフであり、コンパレータ５４４のＰ２に接続されているセンサは無い。コンパレータ５４４のＰ２での電圧がゼロ（またはグランド）であり、理由は、グランドに接続された抵抗５４２に流れる電流が無いことに留意する。一実施形態では、コンパレータ５４４は、２つの入力Ｐ１，Ｐ２での電圧レベルを比較して、その出力Ｐ３において、Ｐ１がＰ２より大きい場合に正の供給レール(rail)（例えば、＋１０Ｖ）を発生し、Ｐ１がＰ２より等しいか小さい場合に負の供給レール（例えば、０Ｖ）を発生する電圧コンパレータである。正の供給レールは、スイッチング素子５２２について論理ハイに対応し、負の供給レールは、スイッチング素子５２２について論理ローに対応している。初期では、ＯＬＥＤ５１４が光を放出する前に、ＯＳ５３０は、電流に対して最大抵抗値を有し、分圧抵抗５４２の抵抗値ＲがＯＳ５３０の抵抗値と比べて小さいことから、ＶＣ５４４の入力ピンＰ２での電圧は最小になる。画素ＰＩＸ１，１、ＰＩＸ１，２等を含む第１行（行１）についての参照電圧がラインバッファ６５７に書き込まれると、画素でのゲートＧ１ｂの全てがオープンになり、理由は、各コンパレータ５４４での入力Ｐ１に参照電圧が供給され、各コンパレータ５４４での入力Ｐ２は接地されるためであり、これによりコンパレータ５４４は、出力Ｐ３において正の供給レールを発生する。

ディスプレイ１００の行１についての画像データ電圧は、Ａ／Ｄ変換器６３０にシリアルで送信され、それぞれが参照電圧に変換され、ＬＢ６３７に保存され、これは、ＬＢが行の全画素についての参照電圧を保存するまで行われる。ほぼ同じ時に、シフトレジスタＶ_ＯＳ６２０は、Ｖ_ＯＳ電圧（例えば、＋１０Ｖ）をラインＶ_ＯＳ１に送って、行１での各スイッチング素子５２４のゲートＧ１ｂ、そしてスイッチング素子５２４自体をオンにする（ゲートＧ１ｂは既にオンである）。ラインＶ_ＯＳ１での電圧は、画素の第１行にあるＯＳ５３０およびトランジスタ５３２のゲートＧ３にも印加され、トランジスタ５３２を導通して、ＯＳ５３０に電流が流れる。さらに、ほぼ同じ時に、シフトレジスタ６１０は、ランプ電圧ＶＲ（例えば、０〜１０Ｖ）をラインＶＲ１に送って、このランプ電圧は、行１での各画素にある蓄積キャパシタ５２４およびトランジスタ５１２のゲートＧ２に印加される。理由は、スイッチング素子５２２が導通しているからである。ラインＶＲ１での電圧が上昇すると、キャパシタ５２４はますます充電され、第１行の各画素でのトランジスタ５１２およびＯＬＥＤ５１４に流れる電流が増加し、ＯＬＥＤからの発光も増加する。行１の各画素でのＯＬＥＤ５１４からの増加した発光が、画素に関連したＯＳ５３０に入射して、ＯＳ５３０に関連した抵抗値を減少させるると、抵抗５４２の両端電圧またはコンパレータ５４４の入力Ｐ２での電圧が増加する。

これは、行１の各画素で続行して、ランプ電圧ＶＲの増加とともに、画素でのＯＬＥＤ５１４は輝度を上昇させ、これは、ＯＬＥＤ５１４が画素について所望の輝度に到達し、入力Ｐ２での電圧がコンパレータ５４４の入力Ｐ１での参照電圧と等しくなるまで行われる。これに応じて、コンパレータ５４４の出力Ｐ３は、正の供給レールから負の供給レールに変化して、画素でのスイッチング素子５２２のゲートＧ１ｂ、そしてスイッチング素子自体をオフにする。スイッチング素子５２２がオフになると、ＶＲの更なる増加は、画素でのトランジスタ５１２のゲートＧに印加されなくなり、ゲートＧ２とトランジスタ５１２の第２端子Ｓ２との間の電圧は、画素でのキャパシタ５２４によって一定に保持される。従って、画素でのＯＬＥＤ５１４からの発光レベルは、画素に関連した電圧コンパレータ５４４のピンＰ１における較正した参照電圧によって決定されるように、所望のレベルに停止または固定される。

ランプ電圧が最大の値まで増加するのにかかる期間は、ラインアドレス時間と呼ばれる。５００ラインを有し、毎秒６０フレームで走査するディスプレイでは、ラインアドレス時間は、ほぼ３３マイクロ秒またはそれより短い。従って、第１行の全画素は、ラインアドレス時間の終わりまでに、個々の所望の発光レベルになる。そして、これは、ディスプレイ１００での行１の書き込みを完了させる。行１の書き込み後、水平シフトレジスタＶ_ＯＳＳ６２０およびＲＳ６１０の両方がラインＶＲ１，Ｖ_ＯＳ１をそれぞれオフにして、スイッチング素子５２２および分離トランジスタ５３２をオフにし、蓄積キャパシタ５２４の電圧を固定し、行１での光センサ５３０を各列に関連した電圧コンパレータ５４４から分離する。これが生ずると、各コンパレータ５４４のピンＰ２での電圧がグランドになり、抵抗Ｒに流れる電流が無くなって、電圧コンパレータ５４４の出力Ｐ３は正の供給レールに戻って、各関連画素でのスイッチング素子５２２のゲートＧ１ｂをオンに戻して、ディスプレイ１００での第２行の書き込みの準備をする。

第２行の書き込みの際、第２行に関連した画像データはＡ／Ｄ６３０に供給され、ランプセレクタＲＳ６１０は、ラインＶＲ２を選択して、ランプ電圧ＶＲを出力し、ラインセレクタＶ_ＯＳＳ６２０は、ラインＶ_ＯＳＳを選択して、ラインセレクト電圧Ｖ_ＯＳを出力し、そして、前回の動作が、第２行の画素に関してオンになるまで繰り返される。ランプセレクタＲＳ６１０およびＶ_ＯＳＳ６２０は、３つ目の行などに移動し、これはディスプレイの全ての行がオンになるまで行われ、そして、フレームが繰り返す。図６に示した実施形態では、各スイッチング素子５２２は、ゲートＧ１ａとゲートＧ１ｂのダブルゲートを有し、行１での各スイッチング素子５２２のゲートＧ１ａは、ラインＶ_ＯＳ１によって保持される。後続の行の書き込みの際、ゲートＧ１ｂは導通したとしても、Ｖ_ＯＳ１は選択されていないため、行１でのスイッチング素子５２２はオフに維持される。こうして行１での各画素のキャパシタ５２４は、行１での他の画素のキャパシタ５２４から非接続に維持される。このことは、書き込まれたばかりの、行の別々の画素にあるキャパシタ５２４間のクロストークを除去し、行での各画素は、後続行の書き込みの際に、所望の発光レベルを出力し続ける。

ディスプレイ１００での各画素５００の輝度は、トランジスタ５１２に関連した電圧−電流の関係に依存しておらず、特定の画像階調レベルおよび画素輝度自体のフィードバックによって制御されるため、上述した実施形態は、トランジスタ５１２を非飽和領域で動作させることができ、ディスプレイ１００の動作に関する電力を節減できる。背景セクションで説明した例示的なＯＬＥＤおよびＴＦＴパラメータを用いて、ディスプレイ１００を動作させるためには、９Ｖ程度に低いＶ_ＤＤで充分となる。理由は、トランジスタＴＦＴ５１２は飽和モードで動作する必要がないためである。９Ｖのうち、ＯＬＥＤ５１４の最大経年変化で約６ＶがＯＬＥＤ５１４で１μＡを生成するのに用いられ、追加の約２Ｖがディスプレイ寿命に渡る閾値電圧ドリフトに必要となり、最小の約１Ｖがトランジスタ５１２のソース／ドレイン間電圧として用いられる。こうしてパワーＴＦＴの電力消費は、従来のパワーＴＦＴの飽和モード動作が要する約９．２μＷではなく、約５μＷとなる。これは、パワーＴＦＴにつき約４６％の著しい電力節減となる。

典型的なパワーＴＦＴに関連した下記パラメータを用いて、典型的なパワーＴＦＴ５１２が１μＡの電流で非飽和領域で動作する最大ゲート電圧Ｖ_Ｇ２は、約１５Ｖであると見積ることができる。

Ｖ_ｔｈ≒１Ｖ、μ≒０．７５ｃｍ^２／Ｖ・ｓｅｃ、ε_ｒ≒４、ｗ≒２５μｍ、ｌ≒５μｍ、ｄ≒０．１８μｍ。

ここで、μは有効電子移動度、ε_０は自由空間の誘電率、ε_ｒはゲート誘電体の誘電定数、ｗはＴＦＴチャネル幅、ｌはＴＦＴチャネル長、ｄはゲート誘電体の厚さ、Ｖ_ｔｈは閾値電圧である。こうしてランプ電圧ＶＲの最大値は、約１５Ｖに設定すべきことになる。パワーＴＦＴ５１２について必要なゲート電圧は、ＴＦＴ５１２が非飽和領域で動作する場合、高くなるが、このことは著しい電力消費問題を生じさせない。

上述したように、追加の電圧や電圧範囲の能力は、ＯＬＥＤ１の効率での劣化およびパワーＴＦＴ５１２での閾値電圧ドリフトを許容するように、都合良く電源Ｖ_ＤＤに含ませることができる。これらの追加の電圧は、３〜４Ｖ程度に達することがあり、著しい電力消費をもたらす。更なる電力節減は、可変電圧源を用いることによって達成することができ、これは、電圧Ｖ_ＤＤを、初期は低く設定し、画素の経年変化や閾値電圧ドリフトあるいはその両方に応じて、増加するようにすることができる。

図７は、本発明の一実施形態に係る、ディスプレイ１００での電力調整ユニット１６０を示す。図７に示すように、電力調整ユニット１６０は、それぞれ列に関連した複数のトランジスタ７１０と、個々のトランジスタ７１０に接続された複数のキャパシタ７１２とを備える。各トランジスタ７１０は、第１端子、第２端子および制御端子を有し、第１端子と第２端子の間の導電率が制御端子に印加された電圧により制御可能である何れのトランジスタでよい。一実施形態では、各トランジスタ７１０は、第１端子がドレインＤＲ４、第２端子がソースＳ４、制御端子がゲートＧ４であるＴＦＴである。各キャパシタ７１２は、個々のＴＦＴ７１０のソースＳ４とグランドとの間に接続されている。ＴＦＴ７１０のゲートＧ４は、個々の電圧コンパレータ５４４の出力Ｐ３に接続され、ＴＦＴのドレインＤＲ４は、ランプ電圧出力ＶＲに接続されている。

電力調整ユニット１６０はさらに、ラインバッファ（ＬＢ２）７２０と、ランプ論理ブロック（ＲＬ）７３０と、ルックアップテーブル（ＬＵＴ２）を保存する記憶媒体７４０と、差分ランプ電圧テーブル（ＤＲＶ）を保存する記憶媒体７５０とを備える。動作時は、ランプ電圧値が、アドレス指定行における画素での蓄積キャパシタ５２４に固定されるたびに、同じ電圧が、該画素を含む列の先頭にある蓄積キャパシタ７１２に固定される。これらの固定されたランプ電圧は、ＬＢ２ ７２０にアップロードされる。

ディスプレイを使用する最初のとき、何れかの画素劣化またはＴＦＴ閾値電圧ドリフトが発生する前は、ＬＢ２ ７２０にロードされたランプ電圧の組はディスプレイの初期かつ新しい状態を表す。この初期のランプ電圧の組は、ルックアップテーブルＬＵＴ２ ７４０に保存される。初期のランプ電圧は、ランプ論理ブロックＲＬ ７３０によってルックアップテーブルＬＵＴ２ ７４０に案内される。続くディスプレイ使用の際、ＬＢ２にロードされたランプ電圧は、ルックアップテーブルＬＵＴ２に保存された初期のランプ電圧の組と比較され、差分がＤＲＶ７５０に保存される。ディスプレイが経年変化すると、ＯＬＥＤ５１４に同じ電流あるいはＯＬＥＤ５１４の同じ明るさを生成するには、パワーＴＦＴ５１２でより高いゲート電圧が必要となるであろう。従って、ＤＲＶ７５０での値の組は、ディスプレイの経年変化を表し、これらの値は、ディスプレイ１００の連続使用とともに増えることになる。

差分ランプ電圧が増加すると、知られた技術を用いて可変電源１７０からの電圧Ｖ_ＤＤ出力も増加して、画素の経年変化およびパワーＴＦＴ閾値電圧ドリフトを補償する。Ｖ_ＤＤを何時、どれぐらい増やすべきかを決定するために多くの手法がある。非限定の例として、ＤＲＶ７５０に保存された差分ランプ電圧の一定の割合（例えば、２０％）が一定量以上（例えば、０．２５Ｖ）だけそれぞれ変化した場合に、Ｖ_ＤＤは、一定の増加量（例えば、０．２５Ｖ）で増やすことができる。他の例として、ＤＲＶ７５０に保存された差分ランプ電圧の平均が一定量（例えば、０．２５Ｖ）だけ変化した場合に、Ｖ_ＤＤは、一定の増加量（例えば、０．２５Ｖ）で増やすことができる。

上述したように、本発明の特定の実施形態をここでは説明の目的で記載したが、本発明の精神および範囲から逸脱せずに種々の変更が可能であることは理解されるであろう。従って、本発明は、添付した請求項以外では限定されない。

従来のＡＭＬＣＤ画素駆動回路を示す図である。 従来のＡＭＬＣＤ画素駆動回路を概略で示す回路図である。 パワーＴＦＴでのドレイン電流対ソース・ドレイン間電圧のグラフである。 本発明の一実施形態に係る、ディスプレイにおける発光フィードバック回路のブロック図である。 本発明の一実施形態に係る、複数の画素を有するディスプレイにおける発光フィードバック回路のブロック図である。 本発明の一実施形態に係る発光フィードバック回路における２つの別個の構成部品のブロック図である。 本発明の一実施形態に係るディスプレイ回路の一部の概略図である。 本発明の一実施形態に係るディスプレイ回路のより大きな部分の図である。 本発明の更なる実施形態に係るディスプレイ回路における電力調整ユニットを示す図である。

Claims (20)

1. 複数の画素を有するディスプレイであって、
   各画素は、発光素子に流れる電流に応じて光を放出するように構成され、発光素子の輝度は発光素子に流れる電流に依存している発光素子と、
   発光素子に接続され、トランジスタの制御端子に印加されるランプ電圧に応じて増加するように、発光素子に流れる電流を供給するように構成されたトランジスタと、
   発光素子の輝度が特定レベルに到達するのに応じてスイッチオフになり、これによりトランジスタからランプ電圧を切り離すようにした第１スイッチング素子とを備え、
   第１スイッチング素子は、オフ状態のままとなって、画素が書き換えられるまで、発光素子の輝度を特定レベルに維持できるように構成されているディスプレイ。
2. 発光素子は、有機発光ダイオードである請求項１記載のディスプレイ。
3. 各画素は、トランジスタに接続され、ランプ電圧がトランジスタから切り離された後、発光素子の輝度を特定レベルに維持するように構成されたキャパシタをさらに備える請求項１記載のディスプレイ。
4. 各画素に関連した光センサであって、発光素子からの光の一部を受けるように位置決めされ、発光素子の輝度に依存した電気パラメータを有する光センサをさらに備える請求項１記載のディスプレイ。
5. 画素は、行および列で配列されており、
   ディスプレイは、各列に関連した抵抗であって、列の各画素での光センサと直列接続された抵抗をさらに備える請求項４記載のディスプレイ。
6. 各画素は、光センサと直列接続され、行画素に関連した導電ラインに接続された制御端子を有する第２スイッチング素子をさらに備える請求項５記載のディスプレイ。
7. 第１スイッチング素子および第２スイッチング素子は、薄膜トランジスタである請求項６記載のディスプレイ。
8. 画素は、行および列で配列されており、
   各画素での第１スイッチング素子は、行画素に関連した導電ラインと接続された第１制御端子と、発光素子の輝度に依存した電圧に接続された第２制御端子とを有する請求項４記載のディスプレイ。
9. 各列画素に関連した電圧コンパレータであって、列の各画素での第１スイッチング素子の第２制御端子に接続された出力と、列での画素の特定の輝度に対応した参照電圧を受ける第１入力と、列での各画素に関連した光センサに接続された第２入力とを有する電圧コンパレータをさらに備える請求項８記載のディスプレイ。
10. ディスプレイでの画素の明るさを制御する方法であって、
    第１制御電圧を第１制御端子に、第２制御電圧をスイッチング素子の第２制御端子に印加することによって、スイッチング素子上でスイッチングすることと、
    ランプ電圧を、スイッチング素子を介して、発光素子と直列接続されたトランジスタのゲートに印加して、ランプ電圧とともに発光素子から放出される光の輝度を増加させることと、
    発光素子からの光で光センサを照射し、光センサに関連した電気パラメータを、発光素子の輝度に従って変化させることとを含み、
    第２制御電圧は、電気パラメータに依存しており、発光素子の輝度が画素での特定レベルに到達すると、異なる値に変化し、これによりスイッチング素子をスイッチオフにするようにした方法。
11. トランジスタに接続されたキャパシタをランプ電圧で充電し、キャパシタは、スイッチング素子がスイッチオフの後、光の明るさを特定レベルに維持することをさらに含む請求項１０記載の方法。
12. 第１制御電圧を変化させて、スイッチング素子をオフに維持し、光の明るさを特定レベルに維持するようにすることをさらに含む請求項１０記載の方法。
13. トランジスタおよび発光素子は、可変電圧源とグランドとの間で互いに直列接続されており、
    ディスプレイの経年変化とともに、可変電圧源からの電圧出力を変化させることをさらに含む請求項１０記載の方法。
14. 電圧出力を変化させることは、
    ディスプレイの各画素での発光素子が画素での特定の輝度レベルに到達するのに必要なランプ電圧の値を記録することと、
    ディスプレイでの幾つかまたは全ての画素について記録した値の変化から計算した統計的な尺度に基づいて、電圧出力を変化させることとを含む、請求項１３記載の方法。
15. 複数の画素を有するディスプレイであって、
    各画素は、発光素子に流れる電流に応じて光を放出するように構成され、発光素子の輝度は電流に依存している発光素子と、
    電流源の制御端子に印加されるランプ電圧に応じて増加するように、電流を発光素子に供給するように構成されたトランジスタと、
    発光素子の輝度が特定レベルに到達するのに応じて、トランジスタからランプ電圧を切り離すように構成された第１スイッチング素子とを備え、
    トランジスタおよび発光素子は、可変電圧源とグランドとの間で互いに直列接続されているディスプレイ。
16. 可変電圧源は、ディスプレイの経年変化とともに変化する電圧を出力するように構成される請求項１５記載のディスプレイ。
17. 可変電圧源からの電圧出力は、ディスプレイでの幾つかまたは全ての画素において発光素子の輝度が特定レベルに到達するのに必要なランプ電圧での変化についての統計的な評価に基づいて、変化するようにした請求項１６記載のディスプレイ。
18. ランプ電圧により充電されるように構成された蓄積キャパシタと、
    発光素子の輝度が特定レベルに到達するのに応じて、キャパシタから第２ランプ電圧を切り離すように構成された第２スイッチング素子と、
    蓄積キャパシタが第２ランプ電圧から切り離された後、蓄積キャパシタ両端の電圧を記録するように構成されたバッファとをさらに備える請求項１５記載のディスプレイ。
19. トランジスタ接続されたキャパシタであって、発光素子の輝度が特定レベルに到達するまでランプ電圧により充電され、発光素子の輝度を特定レベルに維持するように構成されたキャパシタをさらに備える請求項１５記載のディスプレイ。
20. 複数の画素を有するディスプレイであって、
    各画素は、発光素子と、
    発光素子の輝度がランプ電圧とともに増加するように、発光素子に流れる電流を制御するランプ電圧を供与するための手段と、
    輝度が特定レベルに到達するのに応じて、ランプ電圧を発光素子から切り離すための手段と、
    ランプ電圧が切り離された後、輝度を特定レベルに維持するための手段とを備え、
    該維持するための手段は、ディスプレイにおいて該画素を他の画素から分離するための手段を備えるディスプレイ。

Images