JP2007522469A - 位相同期ループを試験する方法及び装置 - Google Patents
位相同期ループを試験する方法及び装置 Download PDFInfo
- Publication number
- JP2007522469A JP2007522469A JP2006552726A JP2006552726A JP2007522469A JP 2007522469 A JP2007522469 A JP 2007522469A JP 2006552726 A JP2006552726 A JP 2006552726A JP 2006552726 A JP2006552726 A JP 2006552726A JP 2007522469 A JP2007522469 A JP 2007522469A
- Authority
- JP
- Japan
- Prior art keywords
- locked loop
- phase
- signal
- input
- periodic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims description 26
- 230000008859 change Effects 0.000 claims abstract description 30
- 238000005259 measurement Methods 0.000 claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims abstract description 15
- 230000000737 periodic effect Effects 0.000 claims description 33
- 238000010998 test method Methods 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000002950 deficient Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 24
- 230000007547 defect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003745 diagnosis Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
- G01R31/2824—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits testing of oscillators or resonators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
fout=N*fref (1)
であり、ここでNは実数であって、出力信号Voutと基準信号Vrefとの間の周波数関係を表している。
Claims (18)
- 電源入力を有する位相同期ループを試験する試験装置であって、
− 変化プロファイルを有する電源信号を前記位相同期ループの前記電源入力に供給する電源ユニットであって、前記変化プロファイルの幅及び高さは、電圧制御発振器が発振出力信号を出力するのを防止される仕方で形成されている電源ユニットと、
− 前記位相同期ループがオープンループモードで動作されるように、前記位相同期ループの位相比較器へのフィードバック信号を使用不可能にする手段と、
− 前記電源信号が前記電源入力に供給されている間、前記位相同期ループの測定信号を測定するメータと、
を有する試験装置。 - 前記位相同期ループは位相比較器を有し、該位相比較器はフィードバック入力及び基準入力を有する、請求項1に記載の位相同期ループを試験する試験装置であって、
− 前記フィードバック入力と前記基準入力との両方がアースに接続されている、
試験装置。 - 同じ周波数を有する周期的入力信号を前記フィードバック入力及び前記基準入力に供給する周期的信号発生器を有する、請求項1又は2に記載の位相同期ループを試験する試験装置。
- 前記メータが、前記位相同期ループの前記電源入力に供給される電流、出力電圧及び/又は発振器制御電圧を測定する、請求項1、2又は3に記載の位相同期ループを試験する試験装置。
- 前記電源ユニットが周期的電源信号を供給する請求項1、2、3又は4に記載の位相同期ループを試験する試験装置。
- 前記電源ユニット及び前記周期的信号発生器の両方が、同じ周波数を有する周期的信号を供給する、請求項1、2、3、4又は5に記載の位相同期ループを試験する試験装置。
- 前記電源ユニットと前記周期的信号生成器との両方が、前記周期的電源信号と前記周期的入力信号との間に位相差を有する周期的信号を供給し、該位相差は、前記周期的電源信号と前記周期的入力信号との両方の周期をTとして、0、T/4又は3T/4に等しい、請求項1ないし6の何れか一項に記載の位相同期ループを試験する試験装置。
- − 前記電源入力に供給される前記電流をフィルタリングするハイパスフィルタと、
− フィルタリングされた前記電源電流を積分する積分器であって、積分された電源電流が欠陥のある位相同期ループの指標となる積分器と、
を有する、請求項4に記載の試験装置。 - 請求項1ないし8の何れか一項に記載の試験装置を有する位相同期ループ。
- 電源入力を有する位相同期ループを試験する方法であって、
− 前記位相同期ループをオープンループモードで動作させるステップと、
− 変化プロファイルを有する電源信号を、前記位相同期ループの前記電源入力に供給するステップであって、前記変化プロファイルの幅及び高さは、前記電圧制御発振器が、発振出力信号を出力するのを防止される仕方で形成されるステップと、
− 前記位相同期ループの測定信号を測定するステップであって、前記電源信号は、前記位相同期ループの電源入力に供給されるステップと、
を有する方法。 - 前記電源信号の前記変化プロファイルが上昇端を有し、該上昇端は、前記電圧制御発振器が発振出力信号を出力するのを防止するのに十分短い、請求項10に記載の位相同期ループを試験する方法。
- 前記電源信号の前記変化プロファイルが下降端を有し、該下降端は、前記電圧制御発振器が発振出力信号を出力するのを防止するのに十分短い、請求項10又は11に記載の位相同期ループを試験する方法。
- 請求項10、11又は12に記載の位相同期ループを試験する方法であって、前記位相同期ループは位相比較器を有し、該位相比較器はフィードバック入力及び基準入力を有し、
− 前記フィードバック入力及び前記基準入力の両方はアースに接続されている、
方法。 - 前記フィードバック入力及び前記基準入力が、同じ周期的入力信号を受け取る、請求項10、11又は12に記載の位相同期ループを試験する方法。
- 前記測定信号は、前記位相同期ループの前記電源入力に供給される電流、出力電圧及び/又は発振器制御電圧である、請求項1ないし14の何れか一項に記載の位相同期ループを試験する方法。
- 前記電源信号は周期的電圧信号である、請求項1ないし15の何れか一項に記載の位相同期ループを試験する方法。
- 前記周期的電源信号と前記基準入力への周期的入力信号とは同じ周波数を有する、請求項15又は16に記載の位相同期ループを試験する方法。
- 前記周期的電源信号と前記周期的入力信号との間の位相差が、前記周期的電源信号と前記周期的入力信号との両方の期間をTとして、0、T/4又は3T/4に等しい、請求項17に記載の位相同期ループを試験する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04100593 | 2004-02-13 | ||
PCT/IB2005/050343 WO2005078464A1 (en) | 2004-02-13 | 2005-01-27 | Method and device for testing a phase locked loop |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007522469A true JP2007522469A (ja) | 2007-08-09 |
Family
ID=34854698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006552726A Pending JP2007522469A (ja) | 2004-02-13 | 2005-01-27 | 位相同期ループを試験する方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7477110B2 (ja) |
EP (1) | EP1716423A1 (ja) |
JP (1) | JP2007522469A (ja) |
CN (1) | CN100559200C (ja) |
WO (1) | WO2005078464A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101498761B (zh) * | 2008-02-02 | 2011-11-16 | 北京芯慧同用微电子技术有限责任公司 | 锁相环系统的阶跃响应性能的测试方法 |
DE102010040890A1 (de) * | 2010-09-16 | 2012-03-22 | Robert Bosch Gmbh | Radarsensor mit phasengeregeltem Oszillator |
DE102011004288A1 (de) * | 2011-02-17 | 2012-08-23 | Robert Bosch Gmbh | Anordnung und Verfahren zur Verbindungsabrisserkennung an einem Schaltungsteil mit kapazitivem Verhalten |
CN107169476B (zh) * | 2017-06-20 | 2020-06-16 | 电子科技大学 | 一种基于神经网络的频率识别系统 |
CN107991600A (zh) * | 2017-11-29 | 2018-05-04 | 成都锐成芯微科技股份有限公司 | 自动测试方法及其测试系统 |
CN116204031A (zh) * | 2017-12-12 | 2023-06-02 | 康杜实验室公司 | 用于动态调节电源电压的装置和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3790689B2 (ja) * | 2001-08-23 | 2006-06-28 | 富士通株式会社 | 位相同期ループのテスト装置および方法 |
US7023230B1 (en) * | 2003-11-03 | 2006-04-04 | Lsi Logic Corporation | Method for testing IDD at multiple voltages |
-
2005
- 2005-01-27 US US10/588,939 patent/US7477110B2/en not_active Expired - Fee Related
- 2005-01-27 JP JP2006552726A patent/JP2007522469A/ja active Pending
- 2005-01-27 WO PCT/IB2005/050343 patent/WO2005078464A1/en not_active Application Discontinuation
- 2005-01-27 EP EP05702798A patent/EP1716423A1/en not_active Withdrawn
- 2005-01-27 CN CNB2005800047789A patent/CN100559200C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070132525A1 (en) | 2007-06-14 |
CN100559200C (zh) | 2009-11-11 |
US7477110B2 (en) | 2009-01-13 |
CN1918476A (zh) | 2007-02-21 |
WO2005078464A1 (en) | 2005-08-25 |
EP1716423A1 (en) | 2006-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5430816B2 (ja) | デューティサイクルを測定する方法 | |
US7696771B2 (en) | Test apparatus and test method | |
JP2007522469A (ja) | 位相同期ループを試験する方法及び装置 | |
TWI698063B (zh) | 用於共振頻率偵測的電路系統、裝置及方法 | |
US7619908B2 (en) | Prognostic health monitoring in switch-mode power supplies with voltage regulation | |
US7778319B2 (en) | Jitter measuring apparatus, jitter measuring method and test apparatus | |
US8068538B2 (en) | Jitter measuring apparatus, jitter measuring method and test apparatus | |
Ince et al. | Digital built-in self-test for phased locked loops to enable fault detection | |
US20140125419A1 (en) | Method and system for testing oscillator circuit | |
JP4824319B2 (ja) | 故障検出装置及び方法、並びに信号抽出回路 | |
US11280846B1 (en) | Voltage quality monitor | |
EP3584593B1 (en) | Self-testing of an analog mixed-signal circuit using pseudo-random noise | |
US7539589B2 (en) | Testing radio frequency and analogue circuits | |
EP1875258B1 (en) | Test prepared integrated circuit with an internal power supply domain | |
Coyette et al. | Automatic generation of autonomous built-in observability structures for analog circuits | |
JP3092590B2 (ja) | 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体 | |
DE102017109266A1 (de) | Gesundheitsüberwachung eines Schaltkreises | |
DE60026865T2 (de) | Ladungs-basierter integrierter frequenzmessungsselbsttest | |
Tiwari et al. | Implementation of a novel 2-stage DFT structure for CMOS pixel sensors utilizing on-chip CP-PLL clock (for retinal implant system) | |
De Gyvez et al. | Power supply ramping for quasi-static testing of PLLs | |
JP2009103461A (ja) | 半導体回路の故障検出方法およびこれを用いた故障検出装置 | |
JP2004342161A (ja) | 半導体試験装置および方法 | |
JPH0915283A (ja) | コンパレータ回路のヒステリシス検査方法 | |
KR20110077500A (ko) | 주파수 측정이 가능한 위상 동기화 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |