JP2007511126A - 周波数オフセットエラーを決定する装置及びそれに基づく受信機 - Google Patents

周波数オフセットエラーを決定する装置及びそれに基づく受信機 Download PDF

Info

Publication number
JP2007511126A
JP2007511126A JP2006537473A JP2006537473A JP2007511126A JP 2007511126 A JP2007511126 A JP 2007511126A JP 2006537473 A JP2006537473 A JP 2006537473A JP 2006537473 A JP2006537473 A JP 2006537473A JP 2007511126 A JP2007511126 A JP 2007511126A
Authority
JP
Japan
Prior art keywords
signal
digital
offset
frequency
demodulated signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006537473A
Other languages
English (en)
Other versions
JP4807645B2 (ja
Inventor
ローランド エゴン リター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007511126A publication Critical patent/JP2007511126A/ja
Application granted granted Critical
Publication of JP4807645B2 publication Critical patent/JP4807645B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/142—Compensating direct current components occurring during the demodulation and which are caused by mistuning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0089—In-band signals
    • H04L2027/0093—Intermittant signals
    • H04L2027/0095—Intermittant signals in a preamble or similar structure

Abstract

周波数オフセットエラーを決定する装置(20)が、デジタルコード化された周波数復調信号(demod_lp2)を受信する入力(24.1)を有する。周波数復調信号(demod_lp2)は、相関を行うデジタル手段(35)と、最小最大評価を行うデジタル手段(36)とにより処理される。相関基準と最小最大基準とが満たされるかどうかを決定するために、装置(20)は、その周波数復調信号(demod_lp2)の現在のオフセットを計算し、両方の基準が満たされる場合その現在のオフセットを打ち消すデジタル処理手段(38)を有する。

Description

本発明は、周波数変調方式(例えば、ガウス周波数偏移変調、GFSK)を用いて、通信システムにおける変調受信信号(modulated received signal)に含まれる周波数オフセットエラーを決定する装置及びそれに基づく受信機に関する。特に、本発明はBluetooth(登録商標)受信機に適用される。
多くの受信機は、受信機がプリアンブル又は所定のデリミタを検出することを可能にする検出手段を必要とする。これは、特に送信機と受信機とが非同期モードで動作する通信システムにおいては重要である。受信機は、ペイロードを伴う信号(本書では信号バーストとも呼ばれる)をいつ期待すべきかが分からないので、ペイロードは通常、受信機により検出可能なプリアンブル又はスタートデリミタに先行される。
特に、Bluetooth(登録商標)通信システムは、プリアンブルフェーズが非常に短く(わずか４ビット)、信号バーストの開始時に、受信機に対する手続を非常に高速に安定させる必要がある。Bluetooth(登録商標)アプリケーションにおいて、情報はパケットの形式で送信される。Bluetooth(登録商標)パケットは、４ビットのプリアンブル、６４ビットの「シンクワード(sync word)」、４ビットのトレイラ(trailer)を伴うアクセスコードを持つ。このアクセスコードは、ランダムなペイロードデータ(更にヘッダを付加したもの)に先行する。「シンクワード」は、受信デバイスを含む無線接続に固有である。すなわち、受信デバイスは、そのシンクワードを接続の固有のワードに対して(受信機のダウンストリームを処理する回路内の相関回路を介して)相関させることにより、そのアンテナで受信されたパケットがその受信デバイス(又は他の受信デバイス)へ送信されたものかどうかを把握する。
受信信号は、通常、ある周波数オフセットを示す。そのため、受信機は、シンクワードを含むパッケージを確実に復調することが困難になる。これは、シンクワードに先立って数マイクロ秒のうちに、少なくともおおまかに周波数オフセットが除去されるべきであることを意味する。同時に、受信シンボルの中間近くで、シンボルクロック信号のエッジが、おおよそ安定した状態にあるべきであることを意味する。
Bluetooth(登録商標)GFSK変調されたアンテナ信号における周波数オフセットを素早く除去するには、通常MaxMin DC 抽出回路が実装される。このMaxMin検出に加えて、通常リーケージ(leakage)機構がノイズの効果を減らすために使用される。
例えば、通常のアナログBluetooth(登録商標)復調器において使用されるのと同じMaxMin検出方式のような、知られたプリアンブル検出方式が、デジタル実装に非常にうまく適しているわけではない。ある種のプリアンブル検出方式は、受信機が信号バーストを示す特殊なトリガ信号(triggering signal)を伴い与えられることを必要とする。それぞれの受信機構造は複雑である。
先行するノイズが、必要なプリアンブル安定化プロセスを低下させないことが重要である。従来技術のBluetooth(登録商標)受信機において使用されるMaxMinアルゴリズムは、通常、先行するノイズのためフェールする(fail)。フェールするとは本書では、パッケージエラー率(PER)が余りに高すぎることを意味する。アクセスコード内に余りに多くのビットエラーが存在する場合、受信したパッケージがパッケージエラーであると考えられ拒絶される。
ロウの(low)アンテナ信号が受信されると仮定する場合、検索されるプリアンブルシーケンス(例えば、「1010」)のロケーション(location)は、低いS/N比により特に悪化される。この場合、受信機のフロントエンドのノイズが、希望波(wanted signal)を低下させる。
MaxMinアルゴリズムに基づく、知られたBluetooth(登録商標)手法の更なる不利な点は、補償が誤りの可能性のある履歴値(potential wrong historical value)に依存する場合があることである。これにより、従来のBluetooth(登録商標)受信機を動作させた後、しかし信号バーストの前に、周波数復調信号(frequency demodulated signal)が、MaxMinアルゴリズムに対する誤った初期値を生成することになることである。知られたリーケージコンセプト(leakage concept)を使用してもなお、オフセットの計算が遅くなるか又は精度が劇的に減少するかのいずれかとなる。
本発明の目的は、例えばFSK又はDFSK通信において使用されるプリアンブルを素早くかつ確実に検出し、オフセットを推定及び／又は除去することを可能にする改良された装置を提供することである。
本発明の別の目的は、このような改良された装置を有する改良された受信機を提供することである。
これら及び他の目的は、請求項１に記載の装置及び請求項１４に記載の受信機により達成される。その装置の更なる有利な実現が請求項２−１３に記載される。その受信機の更なる有利な実現が請求項１５及び１６に記載される。
本書で提案される発明は、非常に短い時間期間でおおまかなオフセットを決定することを可能にする。本発明によれば、これは、周波数復調信号を用いて、信号バーストの開始を正確に把握することなく達成される。一例として、周波数復調信号は、通信チャネルを介して受信されるFSK又はGFSK変調された信号(本書においてアンテナ信号と呼ばれる)から得られる。他の周波数変調方式が同様に用いられることもできる。
本発明によれば、いわゆるアナログのI及びQ信号をデジタルドメインへ変換するため、アナログデジタル・コンバータ(ADC)の代わりに比較器を用いる簡略化された受信機構造が使用されることができる。簡略化された受信機の構造は、I及びQ信号から周波数情報(ω０(t))のみを抽出する。周波数情報を運ぶ又は表す信号は、本書では周波数復調信号と呼ばれる。
簡略化された受信機は、周波数情報のみを抽出するので、信号バーストの開始を示すトリガ信号は利用できない。信号バーストの開始の正確なタイミングが分からないという事実により、受信機は、信号バーストに先行して一定時間(数マイクロ秒)動作させられなければならない。そして、その受信機のバックエンド部は、短いプリアンブルフェーズにおいて周波数オフセットエラーを決定するための特殊な手法をとる必要がある。
高速なオフセット補償のための提案されるデジタル装置は、相関器に基づく。アンテナ信号においてプリアンブルフェーズに対応するシーケンス「1010」が発生すると、デジタル周波数オフセット値が直ちに計算され、デジタル周波数復調信号から減じられる。上述したように、検索対象のプリアンブルシーケンスのロケーションは低いS/N比によって特に悪化させられる。本発明によるデジタル装置は、こうした不利な条件下においてさえ動作することができる。
本発明によれば、２つの基準が満たされなければならない。第１に、500 kHzの時間有限(時間窓が2サイクル＝4マイクロ秒に対応する)サイン波信号との相関が所定の限界を超えていなければならない。第２に、正及び負の半波において予想されるピークが、一定の距離を持たなければならない。提案されるデジタル装置が、対応するプリアンブルシーケンスを検出する度に、オフセットエラーが新たに計算され、減じられる。知られているMaxMinアルゴリズムと比べると、誤っている可能性のある履歴値に補償が依存することはもはやない。従来のBluetooth(登録商標)受信機は、こうして、MaxMinアルゴリズムに対する誤った初期値を生成することがあった。
本発明が、以下、対応する図面を参照して、例を介して一層詳細に説明されることになる。
GFSK復調用にデザインされた、本発明によるBluetooth(登録商標)無線受信機１０が図１と図２とに説明される。図１に表されるそれぞれのBluetooth(登録商標)受信機１０は、通常、アンテナフィルタ１２と低ノイズアンプ(LNA)１３とを備えるアナログフロントエンド部１１を有する。RFからLIF(低中間周波数、ここではIF=1 MHz)への直接変換用の直交ミキサ１４が、低ノイズアンプ１３のすぐ後に続く。直交ミキサ１４の出力でのベースバンドI及びQ信号(IMIX、OUT及びQMIX、OUT)は多相フィルタ１５に与えられ、多相フィルタ１５の出力I_NZIF及びQ_NZIFは、受信機のバックエンドブロック１６に接続される。受信機１０は、フロントエンド部１１から比較器１７までアナログである。比較器１７から後のバックエンドブロック１６は、デジタルである。アンテナフィルタ１２の入力１２．１でのアンテナ信号VAntennaは、例えば2.5 GHz信号であってよい。直交ミキサ１４の出力におけるベースバンドのI及びQ信号(IMIX、OUT及びQMIX、OUT)は、約1 MHzの平均周波数を持つことができる。
受信機１０のバックエンドブロック１６(復調器とも呼ばれる)が図２に表される。それは、リミッタ(limiter)として機能する２つの比較器１７を有する。比較器１７のそれぞれは、異なる入力を持つ。これらの２つの比較器１７は、実際の信号I_NZIFとQ_NZIF(ここで、x(t)=I_NZIF(t)+jQ_NZIF(t)である)とが複素平面において直交するかを決定する。これは、信号I_NZIF及びQ_NZIFのそれぞれをゼロと比較することにより行われる。１つの直交から次への遷移はそれぞれ、X-ORゲート１８の入力側で出力信号(有限I_NZIF及びQ_NZIF信号と呼ばれる)のエッジを生成する。X-ORゲート１８は、有限I_NZIF及びQ_NZIF信号を再結合する。ゲートの出力１８．１で結合された信号はフリップフロップ１９によりクロック信号ｃｌｋ２６と同期される。本実施形態においては、26 MHz信号(ｃｌｋ２６)が、その結合された信号を26 MHzで同期させるためのクロック信号として使用される。シフトレジスタ２１は、遅延ブロックとして機能する。それは、フリップフロップの出力１９．１において結合され同期化された状態にある信号にTsの10倍(10 times Ts)の遅延を与える。反転出力を伴う別のX-ORゲート２２が、フリップフロップ１９の出力１９．１において結合され同期化された状態の信号からの遅延信号を乗算するために使用される。これは、その結合され同期化された状態の信号から周波数情報を抽出するために行われる。X-ORゲート２２の出力信号を平均化するために、ロウパス(low-pass)フィルタ２３(LP)が使用される。有限インパルス応答(FIR)フィルタがロウパスフィルタ２３として機能することができる。フィルタ２３は例えば３２タップを持つことができる。６４タップを持つフィルタを使用することもできる。
ロウパスフィルタ２３の出力バス２３．１で、周波数情報を表すデジタル信号demod_lpが与えられる。本実施形態において、バス２３．１は、9ビット幅(9ビット分解能)である。加算器２４は、(IF=1000 KHzに対応する)デジタル値１３８を信号demod_lpから減算するために使用される。これは、中心周波数がゼロにセットされること可能にする。加算器の出力バス２４．１において、デジタルコード化された周波数復調信号demod_lp2が利用可能にされる。この周波数復調信号demod_lp2は、本発明の中核を実現する高速オフセット補償ブロック２０に与えられる。
バックエンドブロック１６は、更に、いかなる残余オフセットをも減らす低速オフセット補償ブロック２９を有することができる。その後段には、低速オフセット補償ブロック２９の出力２９．４に与えられる、ゼロ閾値スライサとして機能する比較器２９．１と信号demod_socからビットクロックを抽出するクロックリカバリユニット２９．２とが続く。送信された情報を表すビット(アクセスコード、ヘッダ及びペイロード)を与えるようフリップフロップ２９．３が使用される。フリップフロップ２９．３により出力されるビットは、RxDataと呼ばれる。
バックエンドブロック１６は、ベースバンドのI及びQ信号であるI_NZIF及びQ_NZIFからデータビット(又はシンボル)を抽出する。I_NZIF及びQ_NZIF信号において十分なゼロクロッシング(zero-crossing)を得るために、LIF構造が適用される。例えば中間周波数が０であれば、結果として一層少ないゼロクロッシングを生じることになり、従って、比較器１７に基づくリミッタの概念が、もはや適用できなくなる。プロセス展開(process spread)及び感度の観点から、前者の構造には多くの利点がある。つまり、I及びQ比較器１７の後段で、バックエンド回路全体が真にデジタルになる。
ベースバンドのI_NZIF及びQ_NZIF信号に対して単純な比較器１７を用いる概念の欠点は、利用可能な情報が減ることである。比較器１７の後段において、アンテナ信号VAntennaの振幅情報がもはや利用できないので、特にプリアンブルコードを含むバースト信号の開始が、正確に位置決めするには、かなりわかりにくくなる(tricky)。
高速オフセット補償ブロック２０の第１の実施形態の詳細が図３Ａに表される。装置２０は、デジタルコード化された周波数復調信号demod_lp2の周波数オフセットエラーを決定し、このエラーを打ち消すことを可能にする。高速オフセット補償ブロック２０は、周波数復調信号demod_lp2を受信する入力２４．１を有する。この信号は、相関を行うデジタル手段２５と、最小最大評価(minimum-maximum evaluation)のためのデジタル手段２６とで処理される。周波数復調信号demod_lp2が相関基準と最小最大基準とを同時に満たすかどうかを決定するため、装置２０は更にデジタル処理手段２７、２８を有する。これらのデジタル処理手段２７、２８は、周波数復調信号demod_lp2の現在のオフセットを計算し、両方の基準が満たされている場合には、現在のオフセットを打ち消す。オフセットは、相関基準と最小最大基準とが同時に満たされている場合に限り打ち消される。この目的のため、ok_crit1信号とok_crit2信号とがそれぞれ接続２７．１及び２７．２を介してデジタル処理手段２７に与えられる。減じられた又は打ち消された周波数オフセットの出力信号demod_focが出力バス２０．１に与えられる。
高速オフセット補償ブロック２０の第２の実施形態の詳細が図３Ｂに表される。図３Ｂには概略的に示されており、高速オフセット補償ブロック２０は、マイクロプロセッサ４１と、それに関連付けられるROM４２、RAM４３、バス４６、パラレル入力ポート４４及びパラレル出力ポート４５とを用いて実現されることもできる。高速オフセット補償機能は、コードブロック４２．１、４２．２及び４２．３により概略的に示される、ROM４２に格納されるプログラムコードにより制御される。コードブロック４２．１は、プロセッサ４１で実行されるとき相関基準が適用されることをもたらし、コードブロック４２．２は、プロセッサ４１で実行されるとき最小最大基準が適用されることをもたらす。両方の基準が満たされる場合、コードブロック４２．３は、プロセッサ４１が現在のオフセットを決定し、それを打ち消すことをもたらす。減じられた周波数オフセットを伴う出力信号demod_focは出力２０．１に与えられる。
第３の実施形態の更なる詳細が図４に表される。図４は、装置２０の可能な実現の詳細を示す。装置２０は、相関を行うデジタル手段３５を有する。これらの手段３５は、相関器３５．１、ピーク検出器３５．２及び比較器３５．３を有する。相関器３５．１は、連続的に動作し、デジタルコード化された信号として利用可能な復調信号demod_lp2(図１１参照)を伴い与えられる。ここで、fs=26 MHzはビット／シンボルあたり26サンプルに対応する(本実施形態においてTbit=26 Tsであることに留意されたい)。復調信号demod_lp2の振幅分解能は9ビットである。相関は、復調された信号demod_lp2を500 kHzの時間有限(時間窓は2サイクル=4マイクロ秒に対応する)のサイン波信号に乗算し、4倍のTbit(4 times Tbit)にわたり積分することで達成される。乗算の結果として生じるもの(resulting product)は、4マイクロ秒(プリアンブルフェーズの持続時間)にわたり積分され、相関値(図１２の実線を参照)を与える。相関出力は、出力線３５．４で与えられる。後段に比較器３５．３を伴うピーク検出器３５．２は、潜在的な(potential)「1010」シーケンスを識別するために使用される。出力線３５．４で連続的に動作する相関出力のピークで、所定の値(threshold_1)を超えるものはすべて検出される(図１２参照。そこでは、点線の垂直線が比較器出力信号ok_crit1が論理「１」である時間点をすべて示す)。比較器３５．３の出力３５．５での出力信号ok_crit1はオフセットメモリ３７．２に対する入力制御信号であり、シーケンス「1010」に対する第１の基準が満たされていることを示す。比較器入力におけるピークがthreshold_1を超える場合、出力信号ok_crit1は、実装に応じて、論理「１」又は論理「０」になる。比較器入力におけるピークがthreshold_1を超えない場合、プリアンブルの検出に対する潜在的な候補とはみなされない。
装置２０(図４参照)は、相関器３５．１と同じ時間窓、つまり4マイクロ秒を用いて復調信号demod_lp2の平均値を連続的に生成する(スライディング)平均検出器３７．１を有する。平均値は、出力３７．３に与えられる。時間窓を回転又はスライドすると「1010」シーケンスを含む(つまり、第１及び第２の基準が満たされる)場合、平均は、オフセットエラーにこの時間窓におけるノイズの平均を加えたものに対応する。ノイズが大きくなればなるほど、決定されるオフセットの精度は低くなる。
後段に比較器３６．３及び３６．４を伴う減算器Ａ及びＢである３６．１及び３６．２が存在する。冒頭で述べたように、信頼性のある「1010」シーケンスの検出には、相関のみでは十分ではない。ピーク検出器３５．２と比較器３５．３とを伴う相関器３５．１は、「1010」シーケンスでないのにo.k.信号(ok_crit1)を与えることがある。例えば、検索されたシーケンスより大きな信号スイング(swing)を持つシーケンス「1110」が、第２のシンボル＝１が成立したとしても、結果として大きな相関値を生じることがありうる。従って、誤った解釈を導く場合がある(図１３における点線の水平線の参照)。
この種の「誤った」検出を選別するため、(相関時間窓において)受信したシンボルの４つすべてを対応する振幅と比較するため、２つの減算を計算することにより第２の基準が選択される。１つの可能性のある実現が図５に示される。sub_Aとsub_Bとの差が、threshold_2と呼ばれる所定の値を超える場合、比較器３６．３及び３６．４は、ok_crit2A及びok_crit2Bで表される、２つの追加的なo.k.信号を生成する。これら２つの追加的なo.k.信号もまた、図４に示されるオフセットレジスタ３７．２に印加される。比較器３６．３及び３６．４はthreshold_2を調整することによりチューン(tune)されることができる。
オフセットレジスタ３７．２はゼロで初期化され、常に、つまりプレバースト及びアクセスコードフェーズの間、すべての基準(相関及び正波(positive waves)と負波(negative waves)との間の所定の距離)が満たされる場合、平均検出器３７．１から来る値で更新される。オフセットの更新手続は、結果として、以前の値(former value)を完全に緩める(total loosing)ことを生じ、プレバーストフェーズの間に計算される、誤った値を直ちに除去するという利点を持つ。この値は受信されるノイズを反映するランダムな数であり(更新されたオフセット値を持つ図１４参照)、周波数オフセットエラーとは無関係である。受信機１０のベースバンド部から来る制御信号を動作させ、アクセスコードの終わり(end_of_access_code)を示した後、オフセットレジスタ３７．２の値は信号バーストの終わりまで凍結される(frozen up)。end_of_access_codeは、オフセットレジスタ３７．２の入力３７．４に印加されることができる。オフセットレジスタ３７．２はレジスタであり、出力３７．３で与えられる平均値は一度このレジスタへシフトされる。
オフセット補償器３８が、オフセットレジスタ３７．２に格納された値を復調信号demod_lp2から連続的に減算するために使用される。結果は、信号demod_focと呼ばれ、大きな周波数オフセットエラーから解放される。信号demod_focはまだいくらかのノイズを有する。この残りの小さなエラーは、図２に示される連続的な低速オフセット補償ブロック２９で減じられることができる。
減算器５０Ａ及びＢのフリップフロップを伴うゲートレベルでの１つの可能な実現が図５に示される。減算器５０は、連続する遅延ユニット５０．１を有することができる。入力信号demod_lp2はステップ毎に遅延される。出力信号sub_Aは遅延信号の１つを後の信号から減算することで与えられる。出力信号sub_Bは遅延信号の別の１つを、また別の信号から減算することで与えられる。
図３Ａ及び図３Ｂと図４とを組み合わせて説明されるように、装置２０の構成ブロックは、専用ロジックを用いて実現されることができるか、又はマイクロプロセッサ若しくはデジタル信号プロセッサ(DSP)を用いて実現されることができる。しかしながら、マイクロプロセッサ又はDSPによる実現の不利な点は、それらがロジックベースの実現よりも多くの電力と面積とを消費することである。
最小最大評価のためのデジタル手段２６又は３６は、第１の最小最大ペア間の距離がthreshold_2の値より大きいかどうかを決定する。第２の最小最大ペア間の距離もthresold_2の値より大きい場合、第２の基準(最小最大基準と呼ばれる)が満たされる。
最小最大基準と相関基準とが共にo.k.である場合にのみ、有効なプリアンブルが検出され、周波数オフセットが計算され、減じられる。
ノイズがなく、歪みのない信号である、シミュレーションされる(simulated)理想的なアンテナ信号VAntennaが図６に示される。プリアンブルフェーズは、楕円６０で示される。FSK信号(点線の曲線)とGFSK信号(実線の曲線)とが図６に示される。これら２つの変調方式間での唯一の差は、GFSKの場合、そのスペクトル幅を限定する信号を滑らかにするためにガウスフィルタが使用されることである。これは、パルスシェーピング(pulse shaping)と呼ばれる。
図７において、図６における信号に対する理想的なI及びQ信号が示される。信号バーストの到着以前において、信号IMIX、OUT及びQMIX、OUTはゼロに等しい。I(t)信号は実線の曲線として示され、Q(t)信号は点線の曲線として示される。電力もまた、図７における別の曲線として示される。
図８において、２つの帯域有限のI及びQ信号が示される。多相フィルタ１５による歪みが図８に表される。
帯域有限ノイズを伴う２つの帯域有限のI及びQ信号が図９に示される。
アンテナ信号VAntennaより得られる典型的なIF GFSK信号が図１０に示される。本実施形態におけるこの信号は、点線の水平線１００で示されるように150 kHzの周波数オフセットを持つ。実線の水平線１０１で示されるように公称の中心周波数IFは1000 kHzである。
図１１には、ロウパスフィルタリング後の復調信号demod_lp2が示される。この信号demod_lp2は、本発明によるデジタル装置の入力信号として機能する。水平線１０１で示されるように、公称の中心周波数IFは1000 kHzである。第１の差１０２と第２の差１０３とは、示されるように、最小最大ペア間で決定される。
図１２は、垂直な点線を用いて第１の基準−いわゆる相関基準−が満たされる時間点を示す。これらの時間点は、上述されたようにサイン波との相関を用いて選出される。この図１２より明らかとなるように、プリアンブルシーケンスの終わりを示すように思われる多くの潜在的な候補者が存在する。相関値は図１２の実線として示される。
図１３は、最小最大評価のためのデジタル手段２６又は３６の動作を示し、及び説明するために使用される。図１３における実線の水平線は、第１の基準が満たされる時間窓に対応し、sub_Aとsub_Bとの値(図４参照)は、threshold_2より大きい。図１３における点線の水平線は第２の基準(最小最大基準)を満たさないため、選別される無効なオフセット値を示す。
図１４において、オフセットレジスタ３７．２の出力が実線１０３として示される。
入力GFSK変調信号(アンテナ信号VAntennna)からのシンボルを復調するというメインタスクの他に、例えばクロックリカバリや周波数オフセット補償といった何らかの信号処理が必要である。両方の通信相手の基準周波数間にミスマッチがあれば、周波数オフセットが生成され、復調信号demod_lpにおける非希望DC成分を結果として生じる。
費用及び電力消費を減少させるために、デジタル復調器が将来のBluetooth(登録商標)システムにおいては使用されることになるであろう。それぞれデジタルで実現される受信機のバックエンドの主な問題は、知られたMaxMinアルゴリズムを用いる高速周波数オフセット補償である。時には、計算されたオフセットが非常に不正確であり(又は完全に間違っており)、高いパッケージエラー率を結果として生じる。プリアンブルフェーズは４シンボルしかなく非常に短いので、受信機における非常に高速の安定手段が必要とされる。更に、プリアンブルシーケンスの正確な開始は未知であり、従って、(受信機部を動作させた後だが、バーストの前に)復調周波数信号がMaxMinアルゴリズムに対する誤った初期値を生成する。このエラーは、巨大な周波数振幅を含むノイズ信号により(信号バーストの前に)もたらされる。誤った初期値の効果を減らす、知られたリーケージ概念を使用しても、(所定時間後)PERに対する要求が満たされることはなかった。
本発明による周波数オフセット補償に対する装置は、図１及び図２に示されるもののような、デジタル復調器と共に用いられるのに非常にうまく適している。本書で提案される発明は、信号バーストの開始を正確に知ることなく、周波数復調信号を用いて非常に短時間におおまかなオフセットを決定することを可能にする。選択される単純な受信機構造(例えば図１及び図２)は、アナログI及びQ信号をデジタルドメインに変換するのにADCの代わりに比較器を用い、アンテナ信号から周波数情報を抽出する。
上述されたように、高速オフセット補償のために提案されるデジタル装置は、相関器に基づいている。アンテナ信号において、Bluetooth(登録商標)プリアンブルフェーズに対応する、シーケンス「1010」が発生すると、オフセット値が直ちに計算され、その信号から減じられる。正確な(right)検出の信頼性を高めるために、上述されたように、２つの基準が満たされなければならない。最小相関値は別として、正及び負の半波のピークは一定の距離を持たなければならない。両方の基準が満たされる(即ち、回路が対応するシーケンスを検出した)ときはいつでも、オフセットエラーが新たに計算され、減じられる。
本発明の別の利点は、プリアンブルフェーズの実際の位置についての知識が受信機のクロックリカバリを改善することも可能にすることである。本発明によるデジタル装置を用いて一旦プリアンブルが検出されると、デジタル・フェーズ・ロック・ループ(DPLL)を初期化するのに使用されることができる入力受信信号の粗いフェーズ情報が利用可能になる。
本発明は、周波数偏移変調(FSK)方式を用いるすべての通信標準規格、例えば、DECT、Pager及びBluetooth(登録商標)標準規格に適用されることができる。しかしながら、DECTアプリケーションにおけるオフセット計算に対する速度要求は、例えば、プリアンブルフェーズ(DECTは16プリアンブルシンボルを持つ)が一層長いことによりBluetooth(登録商標)に比べて緩和される。従って、相関基準が調査されるだけの一層簡単な手順が適用されることができる。本発明のDECT実現において、相関基準に加えて最小最大基準を適用する必要はない場合がある。
本発明は、携帯電話、他の携帯デバイスなどにおいて使用されることもできる。
図面及び明細書において、本発明の好ましい実施形態が説明されてきた。そこでは、特定の語句が使用されているが、こうした所与の説明は一般的な用語を、記述的な意味においてのみ使用しており、限定する目的のものではない。
GFSK受信機のフロントエンド及びバックエンドの概略表示である。 本発明によるGFSK受信機のバックエンドの概略表示である。 本発明による第１の高速オフセット補償ユニットの概略表示である。 本発明による第２の高速オフセット補償ユニットの概略表示である。 本発明による第３の高速オフセット補償ユニットの概略表示である。 本発明による図４の減算器Ａ及びＢの１つの可能性のある実現を示す概略表示である。 Bluetooth(登録商標)プリアンブルを持つFSK及びGFSKアンテナ信号を示す概略的なグラフである。 図６のGFSKアンテナ信号における理想的なI及びQ信号を示す概略的なグラフである。 受信機の多相フィルタによりもたらされる歪みが生じたI及びQ信号を示す概略的なグラフである。 帯域有限ノイズ(band-limited noise)と150 kHzの周波数オフセットとを伴う、歪みが生じたI及びQを示す概略的なグラフである。 帯域有限ノイズを伴うLIF GFSK信号を示す概略的なグラフである。 本発明による高速オフセット補償ユニットの入力信号であり、本書においてデジタルコード化された周波数復調信号(demod_lp2)と呼ばれる信号を示す概略的なグラフである。 検出されたピークを伴う相関と第１の基準が満たされている時間点とを示す概略的なグラフである。 デジタルコード化された周波数復調信号(demod_lp2)と、第１の基準及び第２の基準が満たされている時間期間とを示す概略的なグラフである。 デジタルコード化された周波数復調信号(demod_lp2)とスライサ閾値信号とを示す概略的なグラフである。

Claims (16)

  1. 周波数オフセットエラーを決定する装置であって、デジタルコード化された周波数復調信号を受信する入力を有し、該周波数復調信号が、
    −相関基準が満たされているかを決定するため相関を行うデジタル手段と、
    −最小最大基準が満たされているかを決定するため最小最大評価を行うデジタル手段とにより処理され、
    該装置は更に、前記周波数復調信号の現在のオフセットを計算し、両方の基準が満たされる場合前記現在のオフセットを打ち消すデジタル処理手段を有する装置。
  2. 相関を行う前記デジタル手段は、相関器と、ピーク検出器と、比較器とを有する、請求項１に記載の装置。
  3. 最小最大評価を行う前記デジタル手段は、２つの減算器と２つの比較器とを有する、請求項１又は２に記載の装置。
  4. 前記デジタル処理手段は、平均検出器と、オフセットレジスタと、前記オフセットレジスタに格納される前記現在のオフセットを前記周波数復調信号から減じるオフセット補償器とを有する、請求項１、２又は３に記載の装置。
  5. 相関を行う前記デジタル手段と最小最大評価を行う前記デジタル手段とは共に、前記デジタル処理手段が前記現在のオフセットを打ち消すことをもたらすよう、前記デジタル処理手段に信号を与える、請求項１に記載の装置。
  6. 周波数偏移変調された変調信号から前記周波数復調信号を抽出するよう構成された構成ブロックが後段に続き、リミッタとして機能する２つの比較器を有する、請求項１に記載の装置。
  7. 相関を行う前記デジタル手段が、
    −前記周波数復調信号を時間有限のサイン波信号と相関させ、
    −該相関の結果が特定の閾値を超えるかどうかを決定する、請求項１又は２に記載の装置。
  8. 相関を行う前記デジタル手段は、知られたシーケンスに対する基準が満たされていることを示す出力信号を与える、請求項１に記載の装置。
  9. 最小最大評価を行う前記デジタル手段は、前記周波数復調信号の正及び負の半波における予想ピークが所定の距離を持つかどうかを決定する、請求項１に記載の装置。
  10. 最小最大評価を行う前記デジタル手段は、４つの受信シンボルを対応する振幅と比較するために、２つの減算を計算する、請求項１に記載の装置。
  11. 前記周波数復調信号は、デジタルコード化された信号である、請求項１乃至１０のいずれか一項に記載の装置。
  12. 前記オフセット補償器は、前記オフセットレジスタに格納された値を前記周波数復調信号から連続的に減じるために使用される、請求項４に記載の装置。
  13. 前記平均検出器は、前記周波数復調信号の平均値を連続的に生成するスライディング平均検出器である、請求項４に記載の装置。
  14. 請求項１乃至１３の１つ又は複数に記載の装置を有する受信機。
  15. アナログフロントエンドとデジタルバックエンドとを有し、前記装置が、前記デジタルバックエンドの一部である周波数オフセットエラーを決定する、請求項１４に記載の受信機。
  16. FSK又はGFSK変調されたアンテナ信号を受信し及び処理するようデザインされる、請求項１４又は１５に記載の受信機。
JP2006537473A 2003-11-03 2004-10-29 周波数オフセットエラーを決定する装置及びそれに基づく受信機 Expired - Fee Related JP4807645B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03300192.6 2003-11-03
EP03300192 2003-11-03
PCT/IB2004/003562 WO2005043852A1 (en) 2003-11-03 2004-10-29 Apparatus for determining a frequency offset error and receiver based thereon

Publications (2)

Publication Number Publication Date
JP2007511126A true JP2007511126A (ja) 2007-04-26
JP4807645B2 JP4807645B2 (ja) 2011-11-02

Family

ID=34530848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006537473A Expired - Fee Related JP4807645B2 (ja) 2003-11-03 2004-10-29 周波数オフセットエラーを決定する装置及びそれに基づく受信機

Country Status (8)

Country Link
US (1) US7733991B2 (ja)
EP (1) EP1683316B1 (ja)
JP (1) JP4807645B2 (ja)
KR (1) KR101096635B1 (ja)
CN (1) CN1879373B (ja)
AT (1) ATE381837T1 (ja)
DE (1) DE602004010840T2 (ja)
WO (1) WO2005043852A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041138A (ja) * 2008-07-31 2010-02-18 Icom Inc Ｆｓｋ受信機
JP2012175291A (ja) * 2011-02-18 2012-09-10 Lapis Semiconductor Co Ltd Ｆｓｋ復調回路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807645B2 (ja) 2003-11-03 2011-11-02 エスティー‐エリクソン、ソシエテ、アノニム 周波数オフセットエラーを決定する装置及びそれに基づく受信機
BRPI0415940A (pt) * 2003-11-11 2007-01-02 Ciba Sc Holding Ag composições de pigmento para sistemas de tinta de impressão litográfica com base em óleo
CN101651644B (zh) * 2008-08-12 2012-09-05 博通集成电路（上海）有限公司 用于解调被调制信号的电路和方法
JP5356060B2 (ja) * 2009-02-13 2013-12-04 シャープ株式会社 受信装置、通信システム、受信方法及び通信方法
TW201032517A (en) * 2009-02-17 2010-09-01 Ralink Technology Corp Packet detection method for wireless communication device and related device
JP5579536B2 (ja) * 2009-09-03 2014-08-27 富士フイルム株式会社 着色硬化性組成物及びその調製方法、カラーフィルタ及びその製造方法、並びに固体撮像素子
US8500071B2 (en) 2009-10-27 2013-08-06 Invensys Rail Corporation Method and apparatus for bi-directional downstream adjacent crossing signaling
US8660215B2 (en) * 2010-03-16 2014-02-25 Siemens Rail Automation Corporation Decoding algorithm for frequency shift key communications
CN102694571A (zh) * 2012-06-25 2012-09-26 上海高清数字科技产业有限公司 载波频率偏差估计的方法及系统
CN104469236B (zh) * 2013-09-25 2017-11-07 扬智科技股份有限公司 采样频偏的纠正装置与纠正方法
CN104980177B (zh) * 2015-06-12 2017-05-17 清华大学 一种用于零中频gfsk解调器中的位同步电路
KR101824399B1 (ko) * 2015-12-30 2018-02-01 어보브반도체 주식회사 개선된 패킷 검출 및 심볼 타이밍 포착 기법을 사용하는 블루투스 수신 방법 및 장치
CN107707323B (zh) * 2017-07-10 2019-05-28 深圳市锐能微科技股份有限公司 一种时钟校准的方法及时钟校准设备
WO2020232171A1 (en) 2019-05-14 2020-11-19 Space Exploration Technologies Corp. Over-the-air calibration of antenna system
CN113411093B (zh) * 2020-03-17 2022-04-08 瑞昱半导体股份有限公司 具有抗射频干扰机制的信号接收装置及方法
US11489252B2 (en) 2020-07-05 2022-11-01 Space Exploration Technologies Corp. System and method for over-the-air antenna calibration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237317A (ja) * 1995-02-28 1996-09-13 Fujitsu Ltd 復調回路及び受信装置
JP2001326699A (ja) * 2000-05-15 2001-11-22 Hitachi Kokusai Electric Inc プリアンブルパターン識別方法及びプリアンブルパターン識別装置
US6356608B1 (en) * 1998-06-29 2002-03-12 Telefonaktiebolaget Lm Ericsson (Publ) Method, apparatus, and system for determining a location of a frequency synchronization signal
US20030043937A1 (en) * 2001-08-28 2003-03-06 Hitachi, Ltd. Semiconductor integrated circuit device and wireless communication system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888744A (en) * 1988-11-15 1989-12-19 American Home Products Pulsed directional doppler frequency domain output circuit
US5894593A (en) * 1996-11-04 1999-04-13 Motorola, Inc. Method and apparatus for enhancing the detection of the presence of an FM signal using a coded pattern
US6657986B1 (en) * 1998-07-10 2003-12-02 Hyundai Electronics America Variable clock rate correlation circuit and method of operation
JP3519291B2 (ja) * 1998-11-06 2004-04-12 松下電器産業株式会社 Ｏｆｄｍ通信装置及び方法
KR100335443B1 (ko) * 1999-06-15 2002-05-04 윤종용 직교주파수분할다중변조 신호의 심볼 타이밍 및 주파수 동기 장치 및 방법
WO2001024415A1 (en) * 1999-09-27 2001-04-05 Parthus Technologies Plc Method and apparatus for offset cancellation in a wireless receiver
DE60019773T2 (de) * 2000-12-20 2006-01-19 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Erkennung von Präambeln von Datenpacketen
US6671379B2 (en) * 2001-03-30 2003-12-30 Think-A-Move, Ltd. Ear microphone apparatus and method
US6771720B1 (en) * 2001-03-30 2004-08-03 Skyworks Solutions, Inc. Amplification control scheme for a receiver
US20030043947A1 (en) * 2001-05-17 2003-03-06 Ephi Zehavi GFSK receiver
US6891905B1 (en) * 2001-08-23 2005-05-10 National Semiconductor Corporation Apparatus and method for FSK demodulation with integrated time and frequency tracking
US6934524B2 (en) * 2002-04-25 2005-08-23 Agere Systems Inc. Fine-stage automatic frequency compensation in post-detection short-range wireless applications
US6642797B1 (en) * 2002-04-25 2003-11-04 Agere Systems, Inc. Normalization methods for automatic requency compensation in bluetooth applications
JP4807645B2 (ja) 2003-11-03 2011-11-02 エスティー‐エリクソン、ソシエテ、アノニム 周波数オフセットエラーを決定する装置及びそれに基づく受信機

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08237317A (ja) * 1995-02-28 1996-09-13 Fujitsu Ltd 復調回路及び受信装置
US6356608B1 (en) * 1998-06-29 2002-03-12 Telefonaktiebolaget Lm Ericsson (Publ) Method, apparatus, and system for determining a location of a frequency synchronization signal
JP2001326699A (ja) * 2000-05-15 2001-11-22 Hitachi Kokusai Electric Inc プリアンブルパターン識別方法及びプリアンブルパターン識別装置
US20030043937A1 (en) * 2001-08-28 2003-03-06 Hitachi, Ltd. Semiconductor integrated circuit device and wireless communication system
JP2003069658A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 通信用半導体集積回路および無線通信システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041138A (ja) * 2008-07-31 2010-02-18 Icom Inc Ｆｓｋ受信機
JP2012175291A (ja) * 2011-02-18 2012-09-10 Lapis Semiconductor Co Ltd Ｆｓｋ復調回路

Also Published As

Publication number Publication date
DE602004010840D1 (de) 2008-01-31
DE602004010840T2 (de) 2008-12-11
CN1879373A (zh) 2006-12-13
EP1683316B1 (en) 2007-12-19
WO2005043852A1 (en) 2005-05-12
WO2005043852A9 (en) 2006-04-13
JP4807645B2 (ja) 2011-11-02
EP1683316A1 (en) 2006-07-26
CN1879373B (zh) 2011-01-19
KR101096635B1 (ko) 2011-12-30
US7733991B2 (en) 2010-06-08
KR20060128882A (ko) 2006-12-14
ATE381837T1 (de) 2008-01-15
US20070041479A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP4807645B2 (ja) 周波数オフセットエラーを決定する装置及びそれに基づく受信機
US8238494B2 (en) Apparatus and method for RF packet detection and symbol timing recovery
EP0381637B1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
WO2004068815A1 (en) Method and apparatus for frequency offset compensation
EP1484880B1 (en) Demodulation device and demodulation method for wireless data communication
JPH057169A (ja) 受信機
JPH06205062A (ja) 遅延検波回路
KR100554194B1 (ko) 널-파일럿 심볼 이용 고속 자동 주파수 제어
US6366574B1 (en) Method and device for recovering synchronization on a signal transmitted to a mobile-telephone receiver
JPH10164152A (ja) Ｆｓｋ受信機用中心誤差検出回路
EP3549267B1 (en) Demodulators
WO2001008368A1 (fr) Appareil de detection de decalage de frequence
KR100547770B1 (ko) 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법
US10530905B1 (en) Frame delimiter detection
JPH1023081A (ja) 信号検出回路
KR20220039570A (ko) 뱅크 상관기들을 포함하는 반송파 주파수 오차 추정기
KR20030056314A (ko) 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법
JP3792477B2 (ja) フレーム同期検出器
JPH0823361A (ja) Ｔｄｍａデータ受信装置
JP2003198494A (ja) バースト波検出装置
JPH1041993A (ja) ゼロクロス二値化回路
JP2000286912A (ja) ディジタル復調回路及びディジタル復調方法
JPH1117754A (ja) 復調装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees