JP2007335628A - Contact-hole forming method - Google Patents
Contact-hole forming method Download PDFInfo
- Publication number
- JP2007335628A JP2007335628A JP2006165696A JP2006165696A JP2007335628A JP 2007335628 A JP2007335628 A JP 2007335628A JP 2006165696 A JP2006165696 A JP 2006165696A JP 2006165696 A JP2006165696 A JP 2006165696A JP 2007335628 A JP2007335628 A JP 2007335628A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- contact hole
- opening
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は半導体集積回路等の絶縁膜にコンタクトホールを形成するコンタクトホール形成方法に関するものである。 The present invention relates to a contact hole forming method for forming a contact hole in an insulating film such as a semiconductor integrated circuit.
従来のコンタクトホール形成方法を図3により説明する。まず、図3(a)に示すように、半導体基板1上に金属膜2を形成し、金属膜2上に絶縁膜であるSiO2膜3を形成し、SiO2膜3上にレジスト膜4を形成する。つぎに、図3(b)に示すように、フォトリソグラフィによりレジスト膜4にコンタクトホール形成用の開口部5を形成する。つぎに、図3(c)に示すように、レジスト膜4をマスクにして、CF4、C2F6などのエッチングガスを用いた反応性イオンエッチング(RIE)によりSiO2膜3を選択的に除去して、コンタクトホール6を形成する。つぎに、図3(d)に示すように、レジスト膜4を除去する。
しかし、このようなコンタクトホール形成方法においては、コンタクトホール6の側壁が半導体基板1の表面に対して直角であるから、コンタクトホール6へ埋め込む配線用金属にボイドやクラックが生じ、配線の信頼性が低下するという課題があった。そして、コンタクトホール6の側壁の半導体基板1の表面に対する傾斜角度を小さくできれば、配線用金属をコンタクトホール6に埋め込み時のボイドやクラックの発生を抑制することが可能となる。また、SiO2膜3を選択的に除去する際に、エッチングガスの種類を変えるなどエッチング条件を変更し、エッチングを等方的に進行させることで、コンタクトホール6の側壁の垂直性を緩和し、すり鉢状の開口形状を得ることは期待できるが、SiO2膜3を等方的にエッチングすることが困難な場合もある。
However, in such a contact hole forming method, since the side wall of the contact hole 6 is perpendicular to the surface of the
また、従来のコンタクトホール形成方法では、エッチングガスとレジスト膜4との反応生成物がSiO2膜3上から開口部5の側壁にかけて付着し、SiO2膜3の選択的除去を完全にするためのオーバーエッチングにより、コンタクトホール6の底面に露出する金属膜2を由来とした残渣が発生し、反応生成物と同様に付着する。このため、半導体集積回路の製造においては、これら反応性生物や残渣の除去工程が反応性イオンエッチング後に必要であり、酸素プラズマによる灰化処理や、剥離液によるウェット洗浄処理が不可欠である。しかし、これらの処理による反応生成物や残渣の除去は必ずしも完全でなく、反応生成物や残渣の除去を優先するために、使用するエッチングガスやRFパワーなどエッチング条件に制限が生じ、コンタクトホール6の形状の制御が困難になる。
In the conventional contact hole forming method, since the reaction product of an etching gas and the
本発明は上述の課題を解決するためになされたもので、すり鉢状のコンタクトホールを容易に形成することができるコンタクトホール形成方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a contact hole forming method capable of easily forming a mortar-shaped contact hole.
この目的を達成するため、本発明においては、絶縁膜上に第1のレジスト膜を形成し、上記第1のレジスト膜上に上記第1のレジスト膜とは種類の異なる第2のレジスト膜を形成し、第1のフォトリソグラフィにより上記第2のレジスト膜に第1の開口部を形成し、上記第1のレジスト膜のみ感光させる光源を用いた第2のフォトリソグラフィにより、上記第2のレジスト膜をマスクとして、第1のレジスト膜に第2の開口部を形成して、上記第2のレジスト膜にオーバーハング部を形成し、反応性イオンエッチングによって上記絶縁膜を選択的に除去して、すり鉢状のコンタクトホールを形成する。 In order to achieve this object, in the present invention, a first resist film is formed on an insulating film, and a second resist film having a different type from the first resist film is formed on the first resist film. Forming a first opening in the second resist film by first photolithography, and performing the second resist using a light source that exposes only the first resist film. Using the film as a mask, a second opening is formed in the first resist film, an overhang is formed in the second resist film, and the insulating film is selectively removed by reactive ion etching. A mortar-shaped contact hole is formed.
この場合、上記第1のレジスト膜として、紫外線により感光するものを用い、上記第2のレジスト膜として、i線またはg線により感光するものを用いてもよい。 In this case, the first resist film may be one that is sensitive to ultraviolet rays, and the second resist film may be one that is sensitive to i-line or g-line.
これらの場合、上記絶縁膜としてSiO2膜を用いてもよい。 In these cases, a SiO 2 film may be used as the insulating film.
また、上記絶縁膜としてベンゾシクロブテン膜を用いてもよい。 A benzocyclobutene film may be used as the insulating film.
本発明に係るコンタクトホール形成方法においては、第2のレジスト膜にオーバーハング部が形成されているから、第2のレジスト膜の第1の開口部の直下の絶縁膜のエッチングが進行すると同時に、エッチングガスの回り込みにより、第1のレジスト膜の第2の開口部の内側に露出した絶縁膜に対してもエッチングを進行させることができるので、すり鉢状のコンタクトホールを容易に形成することができる。 In the contact hole forming method according to the present invention, since the overhang portion is formed in the second resist film, the etching of the insulating film immediately below the first opening of the second resist film proceeds, Etching can be performed on the insulating film exposed to the inside of the second opening of the first resist film by the etching gas flowing in, so that a mortar-shaped contact hole can be easily formed. .
図1、図2により本発明に係るコンタクトホール形成方法を説明する。まず、図1(a)に示すように、半導体基板11上に金属膜12を形成し、金属膜12上に絶縁膜であるSiO2膜13を形成し、SiO2膜13上に紫外線に感光する第1のレジスト膜14を形成し、レジスト膜14上にi線に感光する第2のレジスト膜15を形成する。つぎに、図1(b)に示すように、i線を露光用光源として用いる露光を行なったのち現像を行なう第1のフォトリソグラフィにより、レジスト膜15にコンタクトホール形成用の第1の開口部16を形成する。つぎに、図1(c)に示すように、開口部16を有するレジスト膜15を露光用マスクとして、レジスト膜14のみ感光させる露光用光源すなわち紫外線を用いた第2のフォトリソグラフィにより、レジスト膜14にコンタクトホール形成用の第2の開口部17を形成する。この際、露光エネルギー、現像時間を最適化することによって、開口部16よりも大きい開口部17を形成する。この結果、レジスト膜15にオーバーハング部18が形成され、開口部16、17の開口パターン側壁形状がオーバーハング形状となる。つぎに、図2(a)に示すように、レジスト膜14、15をマスクにして、CF4、C2F6などのエッチングガスを用いた反応性イオンエッチングによりSiO2膜13を選択的に除去して、コンタクトホール19を形成する。つぎに、図2(b)に示すように、レジスト膜14、15を除去する。
The contact hole forming method according to the present invention will be described with reference to FIGS. First, as shown in FIG. 1A, a
このコンタクトホール形成方法においては、レジスト膜15にオーバーハング部18が形成されているから、レジスト膜15の開口部16の直下のSiO2膜13のエッチングが進行すると同時に、エッチングガスの回り込みにより、レジスト膜14の開口部17の内側に露出したSiO2膜13に対しても、開口部16の直下のエッチングよりも遅い速度ながらもエッチングを進行させることができる。このとき、開口部17の側壁に近い部分へのエッチングガスの回りこみ量は開口部16の側壁に近い部分へのエッチングガスの回りこみ量よりも少なくなるから、開口部16の側壁に近い部分のエッチングの進行が速く、開口部17の側壁に近い部分のエッチングの進行が遅くなるので、すり鉢状のコンタクトホール19を形成することができるため、配線用金属をコンタクトホール19に埋め込み時のボイドやクラックの発生を抑制することが可能となる。しかも、従来と同種のエッチングガス、エッチング条件を用いた場合でも、すり鉢状のコンタクトホール19を形成することができ、また反応性生物や残渣の発生が抑制されるため、エッチング条件への制限が緩和され、期待するコンタクトホール19の形状を得るためのエッチング条件の最適化が行ないやすくなり、さらに発生する反応生成物、残渣は主にレジスト膜15に付着することとなるため、有機洗浄によるレジスト除去工程で反応生成物、残渣を同時に簡単に除去することができるから、すり鉢状のコンタクトホール19を容易に形成することができる。
In this contact hole forming method, since the
なお、上述実施の形態においては、絶縁膜としてSiO2膜13を用いたが、絶縁膜としてベンゾシクロブテン(BCB)などを用いても同様の効果を得ることができる。また、上述実施の形態においては、レジスト膜15としてi線により感光するものを用いたが、第2のレジスト膜としてg線により感光するものを用いてもよい。また、第2のレジスト膜のオーバーハング量を調整することで、コンタクトホールの側壁の傾斜角度を制御することが可能であり、第2のレジスト膜のオーバーハング量が多いほど、コンタクトホールの側壁の傾斜角度は小さくなる。
In the above-described embodiment, the SiO 2
13…SiO2膜
14…第1のレジスト膜
15…第2のレジスト膜
16…第1の開口部
17…第2の開口部
18…オーバーハング部
19…コンタクトホール
13 ... SiO 2 film 14 ... first resist
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006165696A JP2007335628A (en) | 2006-06-15 | 2006-06-15 | Contact-hole forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006165696A JP2007335628A (en) | 2006-06-15 | 2006-06-15 | Contact-hole forming method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007335628A true JP2007335628A (en) | 2007-12-27 |
Family
ID=38934805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006165696A Pending JP2007335628A (en) | 2006-06-15 | 2006-06-15 | Contact-hole forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007335628A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109117A (en) * | 2008-10-30 | 2010-05-13 | New Japan Radio Co Ltd | Semiconductor device and method of manufacturing same |
US8138094B2 (en) | 2009-12-25 | 2012-03-20 | Elpida Memory, Inc. | Method for manufacturing mask |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63207032A (en) * | 1987-02-24 | 1988-08-26 | Ise Electronics Corp | Manufacture of fluorescent character display tube |
JPH03263834A (en) * | 1990-03-14 | 1991-11-25 | Matsushita Electron Corp | Manufacture of semiconductor device |
JPH0722395A (en) * | 1993-06-23 | 1995-01-24 | Matsushita Electron Corp | Manufacture of semiconductor device |
-
2006
- 2006-06-15 JP JP2006165696A patent/JP2007335628A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63207032A (en) * | 1987-02-24 | 1988-08-26 | Ise Electronics Corp | Manufacture of fluorescent character display tube |
JPH03263834A (en) * | 1990-03-14 | 1991-11-25 | Matsushita Electron Corp | Manufacture of semiconductor device |
JPH0722395A (en) * | 1993-06-23 | 1995-01-24 | Matsushita Electron Corp | Manufacture of semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109117A (en) * | 2008-10-30 | 2010-05-13 | New Japan Radio Co Ltd | Semiconductor device and method of manufacturing same |
US8138094B2 (en) | 2009-12-25 | 2012-03-20 | Elpida Memory, Inc. | Method for manufacturing mask |
US8383511B2 (en) | 2009-12-25 | 2013-02-26 | Elpida Memory, Inc. | Method for manufacturing mask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009218556A (en) | Method of lithography patterning | |
JP2009152243A (en) | Manufacturing method for semiconductor device | |
JP2007158306A (en) | Process for fabricating semiconductor integrated circuit device | |
JP2007300125A (en) | Method for fabricating fine pattern in semiconductor device | |
JP2008218999A (en) | Method of manufacturing semiconductor device | |
JP2009239030A (en) | Method of manufacturing semiconductor device | |
CN107403719B (en) | Method for forming pattern in semiconductor device | |
JP2007335628A (en) | Contact-hole forming method | |
JP3585039B2 (en) | Hole forming method | |
JP5164446B2 (en) | Method for forming fine pattern of semiconductor element | |
JP4095588B2 (en) | Method for defining a minimum pitch that exceeds photolithographic resolution in an integrated circuit | |
JP3685832B2 (en) | Manufacturing method of semiconductor device | |
US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
JP2011176042A (en) | Method for forming of semiconductor circuit pattern | |
JP2009170863A (en) | Method of forming pattern of semiconductor device | |
TW201304056A (en) | Method for forming an opening in a semiconductor device | |
KR19980057105A (en) | Contact hole formation method of semiconductor device | |
US6541387B1 (en) | Process for implementation of a hardmask | |
JP2002075961A (en) | Method for fabricating semiconductor device | |
KR20010060984A (en) | Manufacturing method for contact hole in semiconductor device | |
US20120302062A1 (en) | Method for via formation in a semiconductor device | |
JP2004158538A (en) | Method for manufacturing semiconductor device | |
JP2006041364A (en) | Wiring forming method, and electronic-device manufacturing method | |
JP2005109035A (en) | Manufacturing method for semiconductor device | |
JPH07135198A (en) | Etching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080911 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20090520 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20090520 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090910 |
|
A521 | Written amendment |
Effective date: 20090910 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100323 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
A02 | Decision of refusal |
Effective date: 20100803 Free format text: JAPANESE INTERMEDIATE CODE: A02 |