JP2007333745A

JP2007333745A - パターン形状評価方法、評価装置、及び半導体装置の製造方法

Info

Publication number: JP2007333745A
Application number: JP2007196889A
Authority: JP
Inventors: Atsuko Yamaguchi; 敦子山口; Hiroshi Fukuda; 宏福田; Hiroki Kawada; 洋揮川田; Tatsuya Maeda; 達哉前田
Original assignee: Hitachi High Technologies Corp; Hitachi High Tech Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2007-07-30
Filing date: 2007-07-30
Publication date: 2007-12-27

Abstract

【課題】微細ラインパターン上のエッジラフネスのうち、デバイスの作成上あるいは材料
やプロセスの解析上特に評価が必要となる空間周波数の成分を抽出し、指標で表す。
【解決手段】エッジラフネスのデータは十分長い領域に渡って取得し、パワースペクトル
上で操作者が設定した空間周波数領域に対応する成分を積算し、測長SEM上で表示する。
または、十分長い領域のエッジラフネスデータを分割し、統計処理と理論計算によるフィ
ッティングを行って、任意の検査領域に対応する長周期ラフネスと短周期ラフネスを算出
し測長SEM上で表示する。
【選択図】図９

Description

本発明は走査型顕微鏡を用いた非破壊観測及び画像処理による詳細な形状計測あるいは
寸法計測による微細パターンの検査方法、検査装置、および半導体装置の製造方法に関す
る。

近年、半導体その他の産業における微細加工技術の向上に伴い、パターンの設計値から
のわずかなずれが問題になってきた。特に、上面観察でも見てとれるような二次元的な形
状の劣化や寸法変動は、デバイスの性能に大きな影響を与える。そこで、エッジラフネス
やＣＤ変動量（ウエハ面内のＣＤ均一性やウエハ間のＣＤばらつきなど）をより正確に計
測・評価する必要が生じた。例えば、トランジスタのゲートに発生するエッジラフネスは
、第一に、局所的な短チャネル効果を生じる。そのためトランジスタ内の平均ゲート長が
設計値通りであっても、トランジスタ性能は設計値よりも悪くなる。第二に、トランジス
タ内の平均ゲート長自体が、設計値からずれてしまう。

上に述べたエッジラフネス、特にラインパターン上のエッジラフネス（ラインエッジラ
フネス）のトランジスタ性能への影響は、例えば非特許文献１から７に記すように、近年
活発に議論されるようになった。その結果、計測装置においても、従来の寸法計測に加え
てラインエッジラフネスの計測という課題が生じた。一般には、ラインエッジ位置あるい
はライン幅を一定間隔で計測した系列データを統計処理して得られる、最大値と最小値の
差や分布の標準偏差の３倍などが、ラインエッジラフネスの指標とされている。しかしこ
れらの指標一種類による判断には、二つ問題がある。第一には、サンプリング条件が異な
るデータを比較することができない。非特許文献７に述べられているように、指標の値は
データのサンプリング条件（ラフネスの程度を算出するための計測領域のサイズやエッジ
点を抽出するサンプリング間隔）に大きく依存するからである。例えばＡ，Ｂ二種類のパ
ターンを異なる観察倍率で計測した場合１ピクセルあたりの長さや分解能が異なるため、
ラインエッジラフネスを求めるためのエッジ点の検出間隔や計測領域を二種類の画像に対
して等しくなるように設定するのは非常に困難である。

このためラフネスの大小については議論をあきらめて再度計測しなおすことが多かった
。このような問題は研究開発段階において生じやすい。第二に、１種類の指標ではラフネ
スの周期は表現できない。例えば初めに述べたゲート上のラインエッジラフネスの場合、
第一の例として述べた局所的な短チャネル効果を生むラフネスは、比較的周期の短いもの
である。一方第二の例で述べた、平均ゲート長のずれを生むラフネスは、周期が長い。ゲ
ート幅が短いトランジスタを作る工程では、相対的に周期の長いラフネスが大きくなる。
そのため、一個一個のトランジスタの性能は劣化しないものの、全体として性能ばらつき
が大きくなる。一方、ゲート幅が長いトランジスタの作成工程では、性能ばらつきは少な
いものの、いずれのトランジスタにおいても短チャネル効果が生じやすくなる。

半導体量産システムにおいて高い生産性を実現するためには、製品の性質やトランジス
タ構造に合った評価を行う必要がある。そのためには、いつも一定計測条件の下でライン
エッジラフネスの程度のみを計測するのではなく、空間周期の特徴を含んだ指標が必要に
なる。
ラインエッジラフネスの空間周期の特徴を表すには、ラインエッジ位置あるいはライン幅
を一定間隔で計測した系列データをフーリエ変換し、フーリエスペクトル（振幅スペクト
ルないしはパワースペクトル）を表示すればよい。これは前述の第二の課題を解決するも
のであるが、同時に第一の課題も解決できる。系列データの計測条件によらず、フーリエ
スペクトルの各周波数成分の大小を比較することで、ラフネスの大小関係を判定すること
ができる。

研究開発においてはこれらの手法がとられており、非特許文献７から９に記すように、
実際の報告例もある。しかしノイズの影響が大きいこれらのスペクトルから、目視で周波
数分布に関するラインエッジラフネスの特徴を瞬時に把握することは難しい。ノイズの多
いフーリエスペクトルを目視で比較検討することは、時間がかかる上、見る人によって異
なる結果が得られる可能性がある。簡単に周波数分布の特徴を表す指標が必要になる。特
に大量生産における検査工程では、そのニーズはより大きい。
また従来のＣＤ計測は、ラインエッジラフネスの存在を前提としていない。例えばライン
エッジラフネスの存在下では、ライン上のどこを計測するかによって、ＣＤ値も変わる。
このためウエハ面内のＣＤ均一性やウエハ間のＣＤ変動量の計測値がランダムに発生する
ラインエッジラフネスに左右されるようになり、アニール温度のばらつきや下地膜厚ばら
つきに起因するＣＤばらつきを正しく計測できなくなっている。ＣＤ計測方法自体にも対
策が必要となりつつある。

尚、ラインエッジラフネスという言葉は、ラインパターンのエッジ位置のばらつきを意
味する言葉であるが、しばしば、エッジの位置のばらつきとライン幅のラインに沿ったば
らつきの両方に対して、使われる言葉である。以下、特にエッジ位置のばらつきに限った
言葉としては、狭義のラインエッジラフネス、という表現を用いることとする。また特に
ライン幅のラインに沿ったばらつきについては、ライン幅ラフネスという表現を用いるこ
ととする。

ダイジェストオブエスアイエスピーエーディー 2000年、第131頁から第134頁（Digest of SISPAD 2000 (2000), pp131-134）

アイイーディーエムテクニカルダイジェスト 2000年、第563頁から第567頁(IEDM Technical Digest 2000 (2000), pp563-567) アイイーイーイーエレクトロンデバイスレターズ第22巻（2001年）、第287頁から第289頁（IEEE Electron Device Letters, 22(2001), pp287-289）プロシーディングスオブエス・ピー・アイ・イー 4689巻（2002年）、第733頁から第741頁（Proc. SPIE 4689(2002)，pp733-741）アイイーディーエムテクニカルダイジェスト 2002年、第303頁から第306頁(IEDM Technical Digest 2002 (2002), pp303-306) アイイーディーエムテクニカルダイジェスト 2002年、第307から第310頁(IEDM Technical Digest 2002 (2002), pp307-310) プロシーディングスオブエス・ピー・アイ・イー 5038巻（2003年）、第689頁から第696頁（Proc. SPIE 5038(2003)，pp689-696）

上に述べたような背景から、ラインエッジラフネスのフーリエスペクトルの特徴を集約
した指標が必要である。またラインエッジラフネス以外のＣＤ変動要因を正しく計測する
ために、ラインエッジラフネスの影響をうけないＣＤ計測方法が必要である。
本発明が解決しようとする課題は、ラインエッジラフネスの周波数分布の特徴や、ライ
ンエッジラフネスの成分を除いたライン幅で表される、微細ラインパターン形状の特徴を
求めるための方法及び装置を提供することである。

本発明における最も簡単なものは、特定の周波数帯に属する成分を抜き出して表示する
、というものである。微細パターンの境界となる点の位置ないしは微細パターンの寸法を
基準となる直線に沿って一定間隔で計測した結果即ち、パターンエッジの系列データない
しはパターン寸法の系列データをフーリエ変換して得られるフーリエ級数の絶対値の二乗
すなわちパワースペクトルをＰ（ｆ）と書くことにする。ここでｆは空間周波数である。
単位をμｍ^−１とする。このとき、元の系列データの統計的な標準偏差σとＰ（ｆ）との
間には次の関係がある。

次にこの右辺の積算範囲のうち、着目するｆの範囲を、操作者が設定する。操作者がｆ
の積算範囲をａμｍ^−１からｂμｍ^−１まで、と指定したら、この領域の成分σ_ｃは以下
の式により計算される。

即ち、ａ≦ｆ≦ｂを満たす全てのＰ（ｆ）の和がσ_ｃ ^２となる。

大量のサンプルについてこの量を計算したい場合は、検査用の観測装置上であるいは観
測結果を呼び出せるよう設定したコンピュータ上で上記の手順を実行できるようにしてお
く。またａ，ｂの値は検査のたびに入力しなくて済むよう、前もって設定し、その値を繰
り返し自動的に呼び出して計算を行うことを可能にしておけばよい。
指標としては、σ_ｃ ^２、σ_ｃ、２σ_ｃ、３σ_ｃ、６σ_ｃが適当である。このうちσ_ｃ ^２は
上記の計算により直接求めることができる、残りの量はσ_ｃ ^２の平方根を求め、各々それ
の１倍、２倍、３倍、６倍を求めればよい。尚、操作者がどの指標を用いるかは予め設定
しておく。１つの系列データと、設定されたａ，ｂの値から得られる指標の値は検査用の
観測装置あるいはコンピュータ上に表示される。また自動的に電子ファイルとして記録す
ることが可能である。

このような方法を用いれば、予め設定された任意の周波数領域帯のラフネスの成分を迅
速に、操作者の判断を必要とせずに求め、その結果をあとでチェックできるように保存し
ておくことができる。
また、用いる対象パターンとしてはさまざまなパターンが可能であるが、特にラインパタ
ーンを用いるとよい。これは、データを取得する間隔が任意に設定できるためである。例
えば密集ホールパターンの直径を系列データとして用いる場合は、データ間の間隔をパタ
ーンの周期と等しくとらねばならない。

また、用いる系列データとしては、２μｍ以上の長さに渡る領域から得られたデータが
よい。十分長い周期のラフネス成分が解析できるからである。この値の根拠は非特許文献
７に示されている。この文献によれば、ラインエッジラフネスの大きさは、計測を行う領
域のライン方向の長さＬ（本発明においては、系列データの長さに相当する）に大きく依
存するが、その依存性はＬが２μｍ以上になると極めて小さくなる。これは、ラフネスを
解析する際には２μｍ程度までの領域を計測すればよく、また逆に、２μｍ程度までの領
域を計測しなければ長周期のラフネス成分の挙動は分からないということを示している。
また、系列データを取得する際の間隔は１０ｎｍより小さい値がよい。これは十分短い周
期の成分が解析できるからである。非特許文献７によれば、Ｌ＝２μｍの領域のラフネス
を観測する際に誤差５％以下でラフネスの大きさを求めるためには、１０〜２０ｎｍ間隔
でエッジの形状を抽出する必要がある。したがってここでは、１０ｎｍ以下のサンプリン
グ間隔が推奨される。

また、前述の方法で、積算範囲を０.５μｍ^−１からある一定の値までとした指標の値
を長周期成分ないしは低周波数成分と定義することが可能である。また一方、積算範囲を
ある一定の値から１００μｍ^−１までとした指標の値を短周期成分ないしは高周波数成分
と定義することが可能である。ここで述べた長周期成分計算のための積算範囲の上限や短
周期成分計算のための積算範囲の下限としては、１以上１０以下の値を用いるとよい。な
ぜならば、ラインエッジラフネスの空間周波数分布（フーリエ振幅スペクトル）は多くの
場合図１に示すように、振幅が空間周波数の逆数に比例する領域と、振幅が空間周波数の
ｍ乗（ただしｍの値は０から高々０.３程度）に比例する領域とから成っており、このふ
たつの領域の境界となる周波数（ｆ_０）が１μｍ^−１から１０μｍ^−１の間にあるからで
ある（尚、図１のグラフは横・縦軸とも対数プロットである）。この由来は不明だが、こ
の領域を境に、ラフネスの発生メカニズムが変わるものと予測される。従って、ラフネス
をこの境界で分離し、それぞれ数値化することは、ラフネス解析の立場から見て妥当であ
る。このように積算範囲を統一することで、積算範囲の値の設定を簡略化できるという効
果がある。尚、積算範囲の決定方法としては、他にもある。例えば、着目されるトランジ
スタのゲート幅ｗｇの逆数を長周期成分計算のための積算範囲の上限や短周期成分計算の
ための積算範囲の下限として用いてもよい。これはラフネスの発生原因よりもむしろ、デ
バイスへの影響を考慮した方法といえる。

また、特にライン幅ラフネスに対してこの方法を適用している時には、同時にｆ＝０の
成分を取り出すと、ゆらぎの影響を取り除いたライン幅を得ることができる。この値はま
た、全ての系列データの相加平均と等しい。
周波数分布を反映したライン幅ラフネス評価方法としては、さらに次に示す方法がある
。即ち、そのラインパターンから作成される典型的なサイズのトランジスタの、性能劣化
を引き起こす短周期ラフネス成分即ち前述の第一のラフネスと、性能ばらつきを引き起こ
す長周期ラフネス成分即ち第二のラフネスとを算出するというものである。（この方法は
狭義のラインエッジラフネスの評価方法ではない。）おおよその手順は以下のようなもの
である。

まず、ラインパターン上で図２のようにライン幅の系列データｗ_１，ｗ_２，・・・ｗ
_Ｍ’を取得する。このデータが得られた観察範囲のラインに沿った方向の長さをＬ_１とす
る。このＭ’個の値ｗ_１，ｗ_２，・・・ｗ_Ｍ’の標準偏差を求め、σ_０と定義する。こ
の値は、ゲート幅Ｌ_１のトランジスタを作成したときに、トランジスタ領域内に発生する
ライン幅ラフネスの大きさの指標となる。
この系列データから、連続するＭ個のデータで構成されたグループを取り出す。グルー
プの数をＮとする。即ち、一番目のグループはｗ_１，ｗ_２，・・・ｗ_Ｍ、二番目のグル
ープはｗ_Ｍ＋１，ｗ_Ｍ＋２，・・・ｗ_２Ｍ、となる。ここでＮ及びＭは

を満たす。Ｍ個のデータを得る観察領域の長さをＬ_２とする。
次に、各グループについてデータの平均値と標準偏差を算出する。これによって標準偏
差の値がＮ個得られるので、これらの平均値を求め、σ_１と定義する。この値は、ゲート
幅Ｌ_２のトランジスタを作成したときに、トランジスタ領域内に発生するライン幅ラフネ
スの大きさの指標となる。平均ライン幅の値がＮ個得られるので、これらの標準偏差を求
め、σ_２と定義する。この値は、ゲート幅Ｌ_２のトランジスタを作成したときの、ＣＤ値
のトランジスタ間ばらつきの指標となる。
次に、上記の手順で得られた３点、Ｐ（Ｌ_１，σ_０）、Ｑ（Ｌ_２，σ_１）、Ｒ（Ｌ_２，
σ_２）を、以下のフィッティング曲線の組でフィッティングする。

ここでαはフィッティングパラメータ、ｇ（Ｌ）、ｈ（Ｌ）は理論計算に基づいて得られ
る関数である。これら二つの関数形を理論計算から求めた例を以下に記す。

まず図１に示した関数で、離散フーリエ係数の絶対値を仮定する。次に、離散フーリエ
係数の位相を乱数で与える。これにより離散フーリエ係数が仮定されるので、これをフー
リエ逆変換し、仮想的なライン幅ラフネスの系列データを作成することができる。実際に
１０μｍ以上の領域に対応する系列データを小さい間隔で取得することは難しいが、この
ような計算では、コンピュータシステムが許す限り、領域長Ｌを長く、間隔を小さくする
ことができる。

このようにして得られた仮想的な系列データ（長さＬ_ｍａｘの領域に対応）の標準偏差
をσ_ｍａｘとする。次にこの系列データから任意のゲート幅Ｌのトランジスタを作成した
ときの、トランジスタ領域内のライン幅ラフネス指標σ_intra（Ｌ）、ＣＤ値のトランジ
スタ間ばらつき指標σ_inter（Ｌ）を計算し、

と定義する。但しこの場合、ｇ（Ｌ）及びｈ（Ｌ）は離散フーリエ係数を仮定した際に用
いられるパラメータｍ及びｆ_０の関数となる。この場合、フィッティングパラメータはα
、ｍ、ｆ_０となる。尚、例としてｍ＝０.１の時に得られるｇ（Ｌ）及びｈ（Ｌ）を図３
に示す。
さらにフーリエ振幅スペクトルを他の関数形で仮定することで、より適切なフィッティ
ング関数ｇ（Ｌ）、ｈ（Ｌ）を得ることも可能である。

次に、検査対象となるパターンから作成するトランジスタのゲート幅ｗ_ｇと、得られた
フィッティングパラメータとから、短周期ラフネスの指標３σ_intra（ｗ_ｇ）と長周期ラ
フネスの指標３σ_inter（ｗ_ｇ）を算出する。但し、

である。

このようにして得られる３σ_intra及び３σ_interの値は、トランジスタ性能の分布と
直結している。例えば非特許文献７で議論されている短周期ラフネス、長周期ラフネスの
値として上記の具体的な手順で得られる３σ_intra及び３σ_interの値を用い同文献に記
されている計算手順によって、容易にトランジスタ性能の分布を見積もることができる。
またこのとき、フィッティングの信頼性を高く保つためには第一に、十分長い領域の観測
結果が必要であり、これには元の系列データを取得する領域の長さは２μｍ以上とするこ
とが適当である。第二に、標準偏差を求めるという統計的処理をするにあたって十分なサ
ンプル数が必要であり、これにはグループの数Ｎを６以上とすることが適切である。

本発明のパターン形状評価方法及びその装置は、ラインエッジラフネスのうち特にデバ
イス特性に重要な影響を及ぼす周波数成分を、取り出して数値化することを可能にする。
デバイス特性に影響する成分の周波数帯は、デバイス構造や最終的な製品の仕様に依存す
るため、装置のユーザーが容易に設定を変更できるものでなくてはならないが、本発明で
はそれが可能となり、製品に合ったオーダーメイドの検査が実現し、生産性が向上する。

本発明の第一の実施例を図４から図９を用いて説明する。図４は本実施例で用いた検査
装置の構成を表す模式図、図５は本実施例において検査されたチップのウエハ上の位置を
表す模式図、図６は観察の結果得られた二次元信号強度分布を解析する部分の手順を示す
フロー、図７は検査装置のディスプレイに表示されたフーリエスペクトル、図８は測定結
果の系列データをフーリエ変換して、フーリエ係数の絶対値の二乗の値を積算する範囲を
指定入力するためのウインドウ、図９は図７に示されたスペクトル上に積算範囲およびパ
ワースペクトルの積分値σ_ｃ ^２から得られるラフネス指標３σ_ｃが示された図であり、一
つのラインパターンの解析が終了したときに検査装置のディスプレイに表示される評価結
果である。

本実施例では、半導体素子生産時の検査工程にて本発明装置を用いた検査を実施し、長
周期ラフネスをモニターすることによって製造の歩留まりを向上した例を示す。
本実施例で記述される半導体製造プロセスでは、短チャネル効果が生じにくい構造をもつ
トランジスタを生産していた。そのため、周期の短いライン幅ラフネスの影響は比較的小
さかった。しかし周期の長いラフネスによるトランジスタ性能のばらつきは無視できず、
致命的な歩留まり低下を招く恐れがあり、リソグラフィ工程終了後の寸法検査時に長周期
ラフネスをモニターする必要があった。ラフネスの指標が一定値以下のウエハは次工程に
回されるが、一定値を超えたウエハはレジスト剥離を経て再度リソグラフィを行う。

以下、本実施例の具体的な手順を示す。
まずリソグラフィ工程を終えたウエハを図４に示す検査装置に投入した。ウエハ４０７は
ステージ４０８上に載せられ、電子線４０３を照射される。ウエハ上の、検査されるチッ
プは図５の斜線部分に示されるように決められていた。このチップ上の同じ相対座標に存
在する長さ５μｍ、幅約１００ｎｍのラインパターンが検査対象となるパターンである。
これらの各パターン上のほぼ中心位置を視野中心とするよう、ステージ４０８や照射電子
線４０３が移動して、各パターンに関して検査を行った。この検査の手順は図６に示され
る。

まず、工程６０１にてラインパターンの二次元信号強度分布を得た。ここでは二次元の
画像として表示した。この際、ｘ方向（画像向かって水平方向）は倍率１５万倍、ｙ方向
（ｘ方向に垂直な方向）は倍率５万倍であり、得られる像の視野はｘ方向に９００ｎｍ、
ｙ方向に２７００ｎｍであった。ラインパターンがｙ方向にほぼ平行になるよう画像が調
整されてあった。この画像に対してノイズ低減処理（工程６０２）を行った後、画像中央
部に検査領域を設定し（工程６０３）、ライン幅の計測を行った（工程６０４）。計測箇
所のｙ方向の間隔は７．８１２５ｎｍで計測箇所数は２５６箇所、計測を行った領域（検
査領域）のｙ方向の長さは２０００ｎｍであった。こうして得られるライン幅の系列デー
タをｗ_１，ｗ_２，・・・ｗ_２５６とする。

次に、工程６０５にてこれらの系列データはフーリエ変換され、フーリエ係数の絶対値
Ａ（ｆ）が得られた。ｆは以下の式で表される空間周波数で、ここではその単位をμｍ^−１とした。

Ｌは検査領域のｙ方向の長さで、この実施例の場合は２.０である。

次に工程６０６に進み、検査装置ディスプレイ上にフーリエ振幅スペクトルと、積算範
囲入力ウィンドウが表示された。またフーリエ振幅スペクトル上には、ｆ＝０に相当する
フーリエ振幅から算出したライン幅平均値とライン幅分布の標準偏差の３倍即ち３σとが
、それぞれＣＤ及びＬＷＲとして示された。前者は、ライン幅の変動成分を除いた値であ
る。これらを図７、図８に示す。

図８に示すように積算範囲入力ウインドウを用いて、計算量（図中 Outputと表示）、
積算したい空間周波数領域の下限、上限を設定できる。計算量はマウス操作によりデータ
のばらつきの標準偏差σ_ｃ、その２倍（２σ_ｃ）、３倍（３σ_ｃ）、６倍（６σ_ｃ）、あ
るいは分散（σ_ｃ ^２）から選択できるようになっているが、デフォルトは３σ_ｃであった
。これは半導体製造においてラインエッジラフネスの程度を標準偏差の３倍で示すことが
一般的になっていることによる。また空間周波数領域の下限欄のデフォルト値は０.５と
なっていた。これは前述のように、ラフネスをラインに沿って２μｍ以上の長さの領域で
計測することが望ましいためである。また上限欄のデフォルト値は５となっていた。これ
は一般に長周期ラフネスを計測する必要が生じるようなゲート幅の小さいトランジスタを
対象として本発明がなされたという背景による。近年のトレンドによれば、メモリなどの
小さいデバイスではゲート幅が２００ｎｍ程度となっている。そのため対応する空間周波
数５μｍ^−１をデフォルト値とした。

次に図８に示された積算範囲入力ウィンドウに、積算したい空間周波数領域の下限と上
限を入力した（工程６０７）。ここでは下限値はデフォルト値を用い０.５とし、一方上
限は２と入力した。これらの値は以下のような考え方で決められた。まず前者の０.５と
いう値は周期に換算すると２μｍで、検査領域の長さに相当する。なるべく長周期ラフネ
スを正確に計測するため、積算範囲の下限をこれに相当する値とした。またここで用いら
れたレジスト材料では、そのパターンのラインエッジラフネスのフーリエ振幅スペクトル
が多数求められており、パラメータｆ_０が２程度になることが確認されていた。この生産
工場においてはさまざまなゲート幅のデバイスを同時に作成しており、ゲート幅Ｗ_ｇに応
じて長・短周期の境界を変えて寸法検査を行うことができなかっため、デバイススペクト
ル形状においてＡ（ｆ）のｆ依存性が変わる周波数ｆ_０を長・短周期ラフネスの境界と定
め、全てのデバイスの寸法検査において、１／ｆ_０より長い周期の成分を長周期ラフネス
と定義していた。

積算範囲が入力されると、工程６０８に進み、図７に示されたスペクトル上のｆ＝０.
５からｆ＝２に相当する領域がハッチで示され、同時に画面上にパワースペクトルの積分
値σ_ｃ ^２から得られるラフネス指標３σ_ｃが示された。この様子を図９に示す。計測結果
は検査装置の記憶領域に保存され、このパターンの検査は終了した。
この図６に示された工程の検査が、図５に示されたチップ上の予定された全てのラインパ
ターンに対して行われた。次に、ウエハの良否判定がなされた。

本実施例の半導体製造工程では、ＣＤ値は９５から１０５ｎｍを合格とした。これは検
査パターンがゲート長１００ｎｍのゲートパターンであり、ゲート長とデバイス性能との
関係を予めシミュレーションした結果から、必要な性能（しきい値電圧）を得るためには
ゲート長が９５から１０５ｎｍの範囲にあるものだけを合格とすべきであることが分かっ
ていたためである。また３σは１０ｎｍ以下を合格基準とした。これは、この基準を満た
さないパターンは次工程のドライエッチングにおいてパターン形状が劣化しショートが発
生することが経験的に確認されていたためである。また長周期ラフネス成分３σ_ｃは２.
５ｎｍ以下を合格基準とした。これは予めシミュレーションした結果から、この基準を満
たさないチップでは含まれるトランジスタのうち１０％以上が必要な性能をもたず、デバ
イスとして機能しないことが予測されていたからである。検査されたチップのパターン合
計１０個について、全部がこの基準を満たしている場合にウエハを良品と判定、次工程に
回していた。これは歩留まり９０％以上を達成するための目安として、ウエハ内で選んだ
１０個のチップすべてが合格となる必要があったためである。本ウエハでは上記のチップ
において良品の基準を満たさなかったため、このウエハはリソグラフィ工程をやり直すこ
とになった。

このように本発明を実施することにより、早い段階で不良品になる可能性の高いウエハ
を取り除き、製造をやり直すことが可能になったため、歩留まりが向上するとともに廃棄
ウエハが大幅に減少し環境への負荷が減らされた。
また上記の手順で得られたＣＤ値はラインエッジラフネスの影響を殆ど受けない。その
ため、ウエハ面内のＣＤ均一性やウエハ間のＣＤばらつきを算出する際にこれらの値を用
いて、より精確にこれらの量を算出することができた。

尚、上記の手順を操作者なしで自動的に行うことも可能である。その場合には積算領域
の入力は予めなされており、検査パターンごとに図８において数値を入力する必要はない
。またチップごとに得られた検査結果は自動的にファイル化され保存される。
また上記の手順においてはディスプレイ上に表示されるスペクトルをフーリエ振幅スペ
クトルとしたが、パワースペクトルでもよい。実際に行う計算はパワースペクトル上の積
分であることから、パワースペクトルを表示させるとより直感的に理解がしやすく、誤操
作に気づきやすいという利点がある。

本発明の第二の実施例を図４及び図１０を用いて説明する。図４は本実施例で用いた検
査装置の構成を表す模式図である。図１０は本実施例において観察の結果得られた二次元
信号強度分布を解析する部分の手順を示すフローである。

本実施例では、半導体素子生産時の検査工程にて本発明装置を用いた検査を実施し、長
周期に加えて短周期ラフネスをモニターすることによって製造の歩留まりを向上した例を
示す。
本実施例で記述される半導体製造プロセスでは、主としてゲート幅ｗ_ｇが３００ｎｍ程度
のトランジスタを作成しており、周期が３００ｎｍよりも長いラフネスによるトランジス
タ性能のばらつきが、歩留まり低下を招く恐れがあった。同時に、周期１００ｎｍ以下の
細かいラフネスがレジストパターン上に存在すると、ドライエッチング時にその部分がダ
メージを受けて大きく削れてしまうという現象が見いだされた。このため、リソグラフィ
工程終了後の寸法検査時に、周期３００ｎｍ以上の長周期ラフネスと同時に周期１００ｎ
ｍ以下の短周期ラフネスをモニターする必要が生じた。

以下、本実施例の具体的な手順を示す。尚使用した検査装置、ウエハ上のチップ配置、
検査対象となるパターンは全て第一の実施例と同じである。
第一の実施例と同じように、まずリソグラフィ工程を終えたウエハを図４に示す検査装置
に投入した。検査されるパターンやその位置は第一の実施例と同じであった。
各パターンに対して行われた検査内容を、図１０を用いて説明する。

まず、工程１００１にてラインパターンの電子顕微鏡観察像を得た。観察倍率や視野の
サイズは第一の実施例の工程６０１における値と同じである。この画像に対してノイズ低
減処理（工程１００２）を行い、検査領域を適切に設定した（工程１００３）。次に工程
１００４に示すようにライン幅系列データを取得した。この際の条件も第一の実施例の工
程６０４と同じである。次に工程１００５に進み系列データはフーリエ変換され、工程１
００６にてそのスペクトルが表示された。また同時に積算範囲入力ウィンドウが表示され
た。

次に示された積算範囲入力ウィンドウに、積算空間周波数領域の下限と上限を入力した
（工程１００７）。ここではまず長周期ラフネス指標の計算領域として各々０.５、３.３
とした。これらの値は以下のような考え方で決められた。まず前者の０.５という値は周
期に換算すると２μｍで、検査領域の長さに相当する。これまでの研究によれば、ラフネ
スは２μｍ程度の周期までを計測すればおおよその傾向がつかめる。そこで検査領域長を
２μｍとし、積算範囲の下限もこれに相当する値とした。また、本ウエハ上では主として
ゲート幅３００ｎｍのトランジスタを作成していたため、それよりも周期が長い成分を長
周期ラフネスとして観測したかった。３．３という値は周期３００ｎｍに対応する空間周
波数である。
積算範囲が入力されると、工程１００８に進み、ｆ＝０.５からｆ＝３.３に相当する領
域のパワースペクトルの積分値σ_ｃ ^２が計算され、この値から得られるラフネス指標３σ
_ｃが示された。

次に、短周期ラフネス指標も求めたかったためここで終了せず（工程１００９でＮを選
択）、工程１００７に進んだ。積算領域入力ウインドウに別の値を入れた。入力した下限
値は１０、上限値は１００であった。この下限値はドライエッチング後のパターンに大き
な影響を与えると考えられる最大周期（１００ｎｍ）が対応する周波数である。またノイ
ズ低減によって周期が１０ｎｍよりも短い成分はフィルタリングされていたため、積算領
域の上限をこの値が対応する周波数に設定した。
これらの数値を入力すると、工程１００８に進み、短周期ラフネス指標が表示された。こ
のパターンに対する検査はこれで終了したため工程１０１０に進み、上記全ての評価結果
が検査装置の記憶領域に保存され、本パターンに関する検査は終了した。
この検査が、図５に示されたチップ上の予定された全てのラインパターンに対して行われ
た。次に、ウエハの良否判定がなされた。

本実施例の半導体製造工程では、ＣＤ値は９５から１０５ｎｍ、３σは１０ｎｍ以下、
長周期ラフネス３σ_ｃは５ｎｍ以下、短周期ラフネス３σ_ｃは２.５ｎｍ以下を合格基準
とし、検査されたチップのパターン合計１０個について、全部がこの基準を満たしている
場合にウエハを良品と判定、次工程に回していた。本ウエハでは全てのチップにおいてこ
れらの基準が満たされたため、本ウエハは次工程であるドライエッチングに回された。
このように本発明を実施することにより、早い段階で不良品になる可能性の高いウエハを
取り除き、製造をやり直すことが可能になったため、歩留まりが向上するとともに廃棄ウ
エハが大幅に減少し環境への負荷が減らされた。

本発明の第三の実施例を図６、図１１及び図１２を用いて説明する。図６は本実施例に
おいて電子顕微鏡観察像を解析する部分の手順を示すフロー、図１１は本実施例において
検査したサンプルのレジスト膜の下層パターン、図１２は本実施例において検査したレジ
ストパターンの例である。

本実施例では、半導体素子生産時の検査工程にて本発明装置を用いた検査を実施し、特
定の周波数をもつライン幅変動をモニターすることによって製造の歩留まりを向上した例
を示す。
本実施例で記述される半導体製造プロセスでは、重要なラインパターンの層を加工するス
テップより前に、その下地層に、図１１に示すようにゲート用のラインと垂直な方向に走
る金属材料のラインパターンを形成していた。この金属パターンの上に絶縁材料を製膜し
平坦になるよう加工した後、反射防止膜を形成し、レジスト膜を塗布形成し、このレジス
ト膜をライン状に加工する。

しかし反射防止が不十分であると、下地の金属パターンからの反射がレジストパターン
に影響し、図１２に示すように、ライン幅が変動してしまう。図中の１２０１は反射防止
膜の下層にある金属のラインパターンであり、レジストパターン１２０２は金属の上にあ
たる部分で細っている。そのためリソグラフィ工程終了後の寸法検査時に、下地の金属パ
ターンの周期と同期するライン幅変動の成分をモニターする必要が生じた。尚、本実施例
における金属パターンの画像内ｙ方向のピッチは０.４μｍであった。

以下、本実施例の具体的な手順を示す。
本検査では、第一の実施例で述べた各パターンに対する検査を行った。その手順は第一の
実施例と同じく図６で表される。検査対象となるパターン上に視野を移し、工程６０１で
二次元信号強度分布を取得した。観察倍率や視野のサイズは第一の実施例と同じであった
。
次に工程６０２に進んでノイズを低減した後、工程６０３で検査領域を設定した。次に
工程６０４でライン幅の系列データを取得した。ここでも計測パラメータは第一の実施例
と全て同じであった。次に工程６０５でフーリエ変換を施した結果が工程６０６で積算範
囲入力ウィンドウとともに検査装置モニター上に表示された。
ここで工程６０７にて、積算範囲の下限を２、上限を３と入力し、この成分の抽出を行
ったところ、全体のラフネス指標（３σ）は１０.２ｎｍであるのに対し、この成分３σ
_ｃは４.７ｎｍとなった。これらの数値は検査装置の記憶領域に保存された。

上記の値はピッチ０.４μｍに対応する周波数のライン幅変動が極めて大きいことを意
味している。本実施例では、上記の積算範囲で算出される３σ_ｃと全体のラフネス指標３
σとの比が０.４以上の値となった時に反射防止が不十分であると判定することにしてい
た。従って反射防止が不十分であると結論された。

本発明により、特定の原因によるライン幅の変動をモニタリングすることが可能であっ
た。またこの結果から、反射防止膜の製膜工程を検査したところ、反射防止膜の材料が有
効期限を切れており、そのため粘性にむらが生じたものと分かった。このように、ラフネ
ス発生の原因を特定し対策することが可能になった。

本発明の第四の実施例を図４、図５、図１３及び図１４を用いて説明する。図４は本実
施例で用いた検査装置の構成を表す模式図、図５は本実施例において検査されたチップの
ウエハ上の位置を表す模式図、図１３は本実施例において観察の結果得られた二次元信号
強度分布を解析する部分の手順を示すフロー、図１４は本実施例の解析の結果画面に表示
されるウィンドウの概略図である。

本実施例では、半導体素子生産時の検査工程にて本発明装置を用いた検査を実施し、着
目するゲート幅のトランジスタについて、その性能劣化を引き起こす短周期ラフネスと、
性能ばらつきを引き起こす長周期ラフネスの両方をモニターすることによって製造の歩留
まりを向上した例を示す。
本実施例で記述される半導体製造プロセスでは、主としてゲート幅ｗ_ｇが５００ｎｍ程度
のトランジスタを作成しており、周期が５００ｎｍよりも長いラフネスによるトランジス
タ性能のばらつきが、歩留まり低下を招く恐れがあった。同時に、トランジスタ性能の劣
化に関係するトランジスタ領域内のラフネスも迅速に評価する必要があった。このため、
リソグラフィ工程終了後の寸法検査時に、検査時間を増やさずに長周期ラフネスと短周期
ラフネスをモニターする必要が生じた。

以下に具体的な手順を示す。まずリソグラフィ工程を終えたウエハを図４に示す検査装
置に投入した。ウエハ４０７はステージ４０８上に載せられ、電子線４０３を照射される
。ウエハ上の、検査されるチップは図５の斜線部分に示されるように決められていた。こ
のチップ上の同じ相対座標に存在する長さ３μｍ、幅約６０ｎｍのラインパターンが検査
対象となるパターンである。これらの各パターン上のほぼ中心位置を視野中心とするよう
、ステージ４０８や照射電子線４０３が移動して、検査装置のソフトウエハにより、各パ
ターンに関して検査が行われた。この検査の手順は図１３に示される。

まず、工程１３０１にてラインパターンの二次元信号強度分布を得た。ここでは二次元
の画像として表示した。この際、ｘ方向（画像向かって水平方向）は倍率２０万倍、ｙ方
向（ｘ方向に垂直な方向）は倍率６万倍であり、得られる像の視野はｘ方向に６７５ｎｍ
、ｙ方向に２２５０ｎｍであった。ラインパターンはｙ方向にほぼ平行になるよう画像が
調整された。この画像に対してノイズ低減処理（工程１３０２）を行った後、画像中央部
に検査領域が設定された（工程１３０３）。すると自動的に計測が行われ、系列データが
取得された（工程１３０４）。計測箇所のｙ方向の間隔は１０ｎｍで計測箇所数は２００
箇所、計測を行った領域（検査領域）のｙ方向の長さは２０００ｎｍであった。こうして
得られるライン幅の系列データをｗ_１，ｗ_２，・・・ｗ_２００とする。次に工程１３０
５でこれら２００個のデータの標準偏差σ_０が計算された。この値は３.５ｎｍであった
。

次に工程１３０６に進む。ここでは２００個のデータが２０個ずつ合計１０個のグルー
プに分割された。２０個のデータは連続していなければならない。即ち、第一のグループ
に含まれるデータはｗ_１，ｗ_２，・・・ｗ_２０、第二のグループではｗ_２１，ｗ_２２，・・・ｗ_４０となり、第十のグループではｗ_１８１，ｗ_１８２，・・・ｗ_２００であ
る。ここで新しくできたグループは、長さ２００ｎｍに相当する領域のライン幅系列デー
タとなる。次に工程１３０７に進み、前工程で得られた１０個のグループについて、グル
ープ内の２０個のデータの平均値と標準偏差が算出された。これらの標準偏差をσ_１，１， σ_１，２，・・・σ_１，１０、平均値をＣＤ_１，ＣＤ_２，・・・ＣＤ_１０、とする
。さらにこれら１０個の標準偏差の平均値σ_１、１０個の平均値の標準偏差σ_２が求めら
れた。次の工程１３０８では、これらの計算結果が観察画像表示ウィンドウに示された。
本製造プロセスでは従来、標準偏差ではなく標準偏差の３倍の値を判断基準として用いて
いたため、３σ_０、３σ_１、３σ_２が表示された。

次に工程１３０９に進み、三つの値の組（Ｌ_１，σ_０）、（Ｌ_２，σ_１）、（Ｌ_２，σ
_２）を理論曲線ｇ（Ｌ）、ｈ（Ｌ）を用いて（数４）に示す関数とフィッティングパラメ
ータとでフィッティングした。ここでＬ_１＝２００ｎｍ、Ｌ_２＝２０００ｎｍである。用
いた理論曲線ｇ（Ｌ）、ｈ（Ｌ）の組は予め検査装置の記憶領域に保存してあった。これ
らの理論曲線はシミュレーションにより求めたものであった。

フィッティングパラメータの値が決定した後工程１３１０に進み、着目するトランジス
タのゲート幅ないしは長・短周期の境界として定義したい長さｗ_ｇを設定した。ここでは
５００ｎｍとした。次に工程１３１１にて、（数６）から、短周期ラフネスの指標３σ_i
ntra（ｗ_ｇ）と長周期ラフネスの指標３σ_inter（ｗｇ）の値がそれぞれ、７.４ｎｍ、
７.６ｎｍと求まった。これらの結果は工程１３１２にて画面に表示されるとともに、検
査装置の記憶領域に保存された。この様子を図１４に示す。

この検査が、図５に示されたチップ上の予定された全てのラインパターンに対して行わ
れた。次に、ウエハの良否判定がなされた。
本実施例の半導体製造工程では、ＣＤ値は５５から６５ｎｍ、３σは１２ｎｍ以下、短周
期ラフネス３σ_intra（ｗ_ｇ）は９ｎｍ以下、長周期ラフネスの指標３σ_inter（ｗ_ｇ）
は８ｎｍ以下を基準とし、検査されたチップのパターン合計１０個について、全部がこの
基準を満たしている場合にウエハを良品と判定、次工程に回していた。本ウエハでは全て
のチップにおいてこれらの基準が満たされたため、本ウエハは次工程であるドライエッチ
ングに回された。

尚、上記の例では検査ごとにｗ_ｇの値を入力していたが、予めこの値を設定しておくこ
とによって操作者がｗ_ｇの値を入力する工程を省くことが可能であった。この場合、検査
時間が短縮される。
また、上記の短・長周期ラフネス指標を用いて、例えば非特許文献１や非特許文献７に
記されている手法でラフネス起因のトランジスタ性能劣化やばらつきを簡単に見積もるこ
とができる。具体的には３σ_intraの結果から、トランジスタの内部のゲート長分布を中
心値が設計値で分散がσ_intra^２となるガウス分布であると仮定し、しきい値電圧の低下
や暗電流の増加を計算することができる。また３σ_interの結果から、前述のゲート長分
布の中心値がσ_inter程度の幅をもったガウス分布になると仮定し、トランジスタが複数
個あった場合のしきい値電圧の分布を算出することができる。

本発明の第五の実施例を図１５を用いて説明する。図１５は本実施例で得られたパワー
スペクトルの概略図である。
本実施例では、半導体素子生産工程を構築するための研究開発段階において、観察条件の
異なる２枚のパターン画像に対して本発明を適用し、ラフネスの大小を判定した例を示す
。
本実施例では、実施例１で用いた装置を用いた。本例を実施した際には装置にウエハサン
プルはロードされておらず、装置は、コンピュータ内部の記憶領域に保存されている２枚
の画像を解析する目的で用いられた。これら２枚の観察画像に写っているパターンは１本
のラインパターンであり、画像のほぼ中央にあった。

まず記憶領域から第一の観察結果を呼び出し、画面上に表示した。この画像の観倍率は
ｘ方向ｙ方向倍率とも１５万倍であった。画像に映っている領域の寸法は縦・横とも９０
０ｎｍであった。画像は縦横とも５１２ピクセルで構成されており、ライン幅などの計測
はピクセル上に対応する位置で行う必要があった。画像にノイズ低減処理を施した結果、
ｙ方向の実質的な分解能は５.３ｎｍとなった。この画像内のラインパターンの局所ライ
ン幅を５.３ｎｍ間隔で１２８箇所計測し、１２８個のデータからなる第一の系列データ
を得た。計測間隔は実質的な分解能（ここでは５．３）より小さくしても意味がないがで
きるだけ高周波成分まで正確に計測することが望ましいため、実質的な分解能に等しくし
た。第二に、系列データの数を１２８としたのは高速フーリエ変換を行うためには２のベ
キ乗の数値である必要があり、また計測間隔との積が９００ｎｍを超えない範囲でできる
だけ多くしたためである。この系列データはライン上、６７５ｎｍの長さに相当する。こ
のデータをフーリエ変換し、パワースペクトルを表示した。

次に記憶領域から第二の観察結果を呼び出し、表示した。この画像の観察倍率はｘ方向
１５万倍、ｙ方向４万倍であった。画像に映っている領域の寸法は縦３３７５ｎｍ、横９
００ｎｍであった。画像にノイズ低減処理を施した結果、ｙ方向の実質的な分解能は１３
.２ｎｍとなった。この画像内のラインパターンの局所ライン幅を１３.２ｎｍ間隔で１２
８箇所計測し、第二の系列データを得た。これらの値の選び方は第一の画像の場合と同様
である。このデータはライン上、１６８７.５ｎｍの長さに相当する。第一の系列データ
のパワースペクトルと同じグラフ上にこの系列データのパワースペクトルも表示した。こ
の様子を図１５に示す。

積算範囲の値は、第一・第二のスペクトルに共通の周波数領域を用いればよい。これは
パワースペクトルをみれば簡単に判断できる。ここでは、２μｍ^−１から３０μｍ^−１と
し、この値をそれぞれのデータの積算範囲入力ウインドウに入力したところ、第一の系列
データでは３σ_ｃは４.２ｎｍ、第二の系列データでは６.３ｎｍという結果が得られ、第
一の画像のパターンのほうがラフネスが小さいことがわかった。

積算範囲を設定して積分値３σ_ｃを計算することは系列データのサンプリング条件（全
体の長さとサンプリング間隔）を決めて系列データを求め、そのデータから３σを求める
ことに等しい。しかし本機能を用いない場合、異なる条件で観察された２枚の画像に対し
て同じ条件のサンプリングを行うことは手順が煩雑で困難である。本発明により、簡単な
手順で積算範囲を決め、ふたつのデータを比較することが可能になった。

本発明のパターン形状評価方法及びその装置は、半導体製造時の検査工程において、ラ
インエッジラフネスのうち特にデバイス特性に重要な影響を及ぼす周波数成分を評価する
。これによりデバイス構造や最終的な製品の仕様に合ったパターン形状検査が可能となり
、生産性が向上する。

一般的なラインエッジラフネスのフーリエ振幅スペクトルの関数形を現す概略図。本発明で解析されるライン幅の系列データの取得方法を現す概念図。本発明で用いられる、長周期ラフネスと短周期ラフネスの大きさの検査領域長依存性を表す関数の例。本発明の第一、第二及び第四の実施例の装置構成を表す概念図。本発明の第一、第二及び第四の実施例で検査を行ったチップのウエハ上の位置を示す概念図。本発明の第一及び第三の実施例における手順の一部を表すフローチャート。本発明の第一の実施例で解析されたフーリエ振幅スペクトル。本発明の第一の実施例において検査装置画面上に現れる積算範囲入力ウィンドウ。本発明の第一の実施例で得られた解析結果の表示の概念図。本発明の第二の実施例における手順の一部を表すフローチャート。本発明の第三の実施例において解析されるレジストパターンの下層に形成された金属材料のラインパターンの概念図。本発明の第三の実施例において解析されるレジストパターンと、その下層に形成された金属材料のラインパターンの概念図。本発明の第四の実施例における手順の一部を表すフローチャート。本発明の第四の実施例で得られた解析結果の表示の概念図。本発明の第五の実施例で得られたパワースペクトル。

符号の説明

401 走査型電子線顕微鏡の筐体
402 電子銃
403 電子線
404 収束レンズ
405 偏向器
406 対物レンズ
407 観察ウエハ
408 ステージ
409 二次電子
410 検出器
411 走査型電子線顕微鏡の制御系
412 検査を行うコンピュータ
501 パターンが形成されたウエハ
601 二次元信号強度分布の取得
602 ノイズ低減
603 検査領域設定
604 系列データ取得
605 フーリエ変換
606 フーリエスペクトルと積算範囲入力ウィンドウの表示
607 積算範囲の設定
608 計算、計算結果の表示及び結果の保存
1001 二次元信号強度分布の取得
1002 ノイズ低減
1003 検査領域設定
1004 系列データ取得
1005 フーリエ変換
1006 フーリエスペクトルと積算範囲入力ウィンドウの表示
1007 積算範囲の設定
1008 計算及び計算結果の表示
1009 現状データの評価を終了するか続けるかの選択
1010 計算結果の保存
1101 金属材料から成るラインパターン
1102 絶縁材料から成るラインパターン
1201 レジスト膜下層の金属材料から成るラインパターン
1202 レジストパターン
1301 二次元信号強度分布の取得
1302 ノイズ低減
1303 検査領域設定
1304 系列データ取得
1305 s₀の計算
1306 系列データの分割
1307 s₁及びs₂の計算
1308 計算結果の画面上への表示
1309 理論曲線によるフィッティング
1310 W_g設定
1311 ラフネス指標の計算
1312 全結果の表示と保存
1401 取得した観察画像
1402 検査対象のラインパターン
1403 検査領域を表す枠線
1404 結果表示領域。

Claims

パターンが形成された半導体試料に電子線を照射しながら走査し、当該評価対象試料から放出される二次電子または反射電子を検出して、その強度の２次元分布情報を取得する工程と、
前記パターンの境界となる点の位置を基準直線に沿って長さ方向に２μｍ以上、かつ１０ｎｍ以下の間隔で計測して、パターンエッジの系列データを生成する工程と、
前記系列データを離散フーリエ変換する工程と、
当該系列データを離散フーリエ変換して得られるフーリエ係数の絶対値の二乗和を所定の周波数範囲内で計算することにより、前記パターンの形状の特徴を表す指標を算出する工程とを備えたことを特徴とする半導体試料の評価方法。
請求項１に記載の半導体試料の評価方法において、
前記指標として、前記合計値、前記合計値の平方根、前記合計値の平方根の２倍、前記合計値の平方根の３倍、および前記合計値の平方根の６倍の、いずれか１つを用いることを特徴とする半導体試料の評価方法。
半導体試料上に形成された微細パターンの寸法を、基準直線に沿って一定間隔で計測して、前記パターン寸法の系列データを生成する工程と、
前記系列データの分布の標準偏差σ_０を算出する工程と、
前記系列データを連続するＭ個のデータずつＮ個のグループに分ける工程と、
前記各グループ内のＭ個のデータの平均値と標準偏差を算出する工程と、
前記工程で得られたＮ個の標準偏差の平均値σ_１を得るとともに、前記工程で得られたＮ個の平均値の標準偏差σ_２を算出する工程と、
前記σ_０、σ_１、およびσ_２の値を予め求めておいた基準曲線でフィッティングする工程と、
前記得られたフィッティング曲線と、設定された寸法Ｌとから、長さＬの領域内のパターン寸法のばらつきの予測値と、長さＬの領域の代表寸法値を複数領域について求めたときの代表寸法値間のばらつきの予測値とを算出する工程とを含むことを特徴とする半導体試料の評価方法。
請求項３に記載の半導体試料の評価方法において、
前記計測されたパターン領域の基準となる直線に沿った長さが２μｍ以上であり、前記Ｎが６以上であることを特徴とする半導体試料の評価方法。
パターンが形成された半導体ウエハを検査する工程を備えた半導体装置の製造方法において、
前記パターンを視野に収めるように電子線を照射しながら走査して、前記ウエハから放出される二次電子または反射電子を検出して、その強度の２次元分布を取得する工程と、
前記パターンの境界となる点の位置を基準直線に沿って長さ方向に２μｍ以上、かつ１０ｎｍ以下の間隔で計測して、パターンエッジの系列データを生成する工程と、
前記系列データのＣＤ値および標準偏差を算出する工程と、
前記系列データを離散フーリエ変換する工程と、
当該系列データを離散フーリエ変換して得られるフーリエ係数の絶対値の二乗和を所定の周波数範囲内で計算することにより、前記パターンの形状の特徴を表す指標を算出する工程と、
前記ＣＤ値、前記標準偏差および前記評価指標が、予め設定された基準値を満たす場合に、前記半導体ウエハの合否を判定する工程とを備え、
前記ＣＤ値、前記標準偏差および前記評価指標が合格であった場合には、前記ウェハを次の半導体製造プロセスへ投入し、
不合格であった場合には、前記半導体ウェハのパターンを再形成プロセスへ投入することを特徴とする半導体装置の製造方法。