JP2007333623A - 故障検知機能付交流出力回路 - Google Patents

Abstract

【課題】列車や車両の安全性を確保する信号灯を制御する、２個のスイッチ素子を直列に接続した構成の交流デジタル出力回路において、信号灯をちらつかせることなく、簡易な構成でスイッチ素子の故障検知を行なう手段を提供する。
【解決手段】本発明の交流デジタル出力回路は、出力を制御する２個の直列に接続されたスイッチ素子６及び８と、スイッチ素子間に接続された故障検知回路とから成る。故障検知回路は、故障検知動作を行なうのに必要な電荷を蓄積するためのコンデンサ４、コンデンサから交流電源への電荷の逆流を防止するためのダイオード２、コンデンサから流れる電流を制限する抵抗３、故障検知動作を開始させるためのスイッチ素子５、コンデンサから故障したスイッチ素子へと流れる電流を検知する電流検知回路７から構成される。
【選択図】図１

Description

本発明は信号灯を制御する交流出力回路に関し、特に、簡易な構成で、高速に故障検知が可能な故障検知機能付交流出力回路に関するものである。

列車や車両の安全性を確保する信号灯では、点灯、消灯を制御するデジタル出力回路故障時の動作として、誤点灯が危険側動作であり、誤消灯が安全側動作である。このデジタル出力回路を構成するスイッチ素子単体の故障が、即、信号灯の誤点灯という危険側動作につながらない様にするため、２個のスイッチ素子を直列に接続する構成が一般に行なわれる。

２個のスイッチ素子を直列に接続した構成のデジタル出力回路では、スイッチ素子１個が短絡故障したとしても、他のスイッチ素子が正常である限り、信号灯の誤点灯といった危険側動作を引き起こさない。ただし、スイッチ素子の短絡故障が検出できず潜在化させてしまった場合、正常であった側のスイッチ素子が短絡故障し、スイッチ素子が２個とも短絡故障した際に信号灯を誤点灯させてしまう。このため、信号灯を制御するデジタル出力回路にはスイッチ素子の故障検知回路を設け、２個のスイッチ素子を個別にオン、オフさせて短絡故障検知を行なっている。

２個のスイッチ素子を個別にオン、オフさせて短絡故障検知を行なう際、１個のスイッチ素子が短絡故障していた場合、正常な方のスイッチ素子をオンさせるとデジタル出力回路は誤出力し、信号灯を誤点灯させてしまう。特に交流出力により信号灯制御を行なっている場合、交流電源の位相によって、瞬時電圧が０Ｖ（故障検知として電圧検知を行なっている場合）、または瞬時電流が０Ａ（故障検知として電流検知を行なっている場合）となるゼロクロス付近では故障検知回路が動作せず、故障を検知できない。交流電源として商用周波数である５０ヘルツを使用している場合、任意の位相で確実に故障検知回路を動作させるためには、半周期である１０ミリ秒以上の検知時間が必要になる。１０ミリ秒程度信号灯が誤点灯すると、肉眼で充分確認可能であり、信号灯のちらつきとして認識される。

この信号灯のちらつきを防止するために、デジタル出力回路を含む端末装置を２系並列接続する方式が特許文献１に提案されている。この方式では、上位装置である連動論理部からの制御情報に従って、各系の端末装置が交互に制御出力、故障検知を行なう。一方の系の端末装置が故障検知を行なっている間に、他方の系の端末装置が信号灯に対する制御を行なうため、故障検知動作によって端末装置内のデジタル出力回路が誤出力したとしても、信号灯の動作には影響を及ぼさない。
特開２００５−２３１３７９号公報

しかし、この構成では信号灯を制御する２系の端末装置及び上位装置である連動論理部が必要となり、大規模なシステム構成が要求される。また、一方の端末装置の故障検出中に他方の端末装置が故障すると誤出力を発生するという問題点があった。

本発明の目的は、簡易な構成で、信号灯をちらつかせず、スイッチ素子の故障検知が可能な、信号灯を制御する交流出力回路を提供することにある。

本発明は、複数個のスイッチ素子を直列に接続した構成から成る交流出力の出力回路において、スイッチ素子とスイッチ素子の間に、コンデンサとダイオードと抵抗と電流検知回路を備えた故障検知回路を接続したことを特徴とする。

本発明の交流デジタル出力回路は、簡易な構成で、かつ制御対象である信号灯をちらつかせずスイッチ素子の故障検知が可能である。

以下、本発明の実施の形態について、図面を用いて説明する。

図１は、本発明の実施例１の交流デジタル出力回路を示す。
図１において、交流デジタル出力回路は、出力を制御する２個の直列に接続されたスイッチ素子６及び８と、スイッチ素子間に接続された故障検知回路１００とから成る。故障検知回路１００は、故障検知動作を行なうのに必要な電荷を蓄積するためのコンデンサ４、コンデンサから交流電源への電荷の逆流を防止するためのダイオード２、コンデンサから流れる電流を制限する抵抗３、故障検知動作を開始させるためのスイッチ素子５、コンデンサから故障したスイッチ素子へと流れる電流を検知する電流検知回路７から構成される。

通常時、交流電源１からダイオード２、抵抗３を経由してコンデンサ４へ電荷が蓄積される。スイッチ素子６、８をオフ制御している状態で、スイッチ素子６、８の短絡故障検知を行なう場合、スイッチ素子５をオンする。この時スイッチ素子６が短絡故障していればコンデンサ４に蓄積された電荷が電流検知回路７、スイッチ素子６、交流電源１を経由して移動する。スイッチ素子８が短絡故障していればコンデンサ４に蓄積された電荷が電流検知回路７、スイッチ素子８、信号灯９を経由して移動する。いずれの場合も電流検知回路７が電流を検知する。

一連の故障検知動作は交流電源１の位相には無関係に、スイッチ素子５をオンさせるタイミングで開始される。このとき故障検知に要する時間は、電流検知回路７が動作するために必要な時間のみであり、通常必要な故障検知時間である交流電源１の半周期と比して、大幅な高速化が可能となる。故障検知時間が短くなった結果、故障検知時に信号灯９が誤点灯する時間を肉眼で確認可能な時間以下に抑えることが可能となり、信号灯をちらつかせず短絡故障検知が可能となる。

図２は、本発明の実施例２の交流デジタル出力回路の電子回路図である。図２では、信号灯９の点灯、消灯をスイッチ素子６、８のオン、オフで制御する。このスイッチ素子は半導体接点リレーでも機械接点リレーでもよい。

故障検知回路１００は、故障検知動作を行なうのに必要な電荷を蓄積するためのコンデンサ４、コンデンサから交流電源への電荷の逆流を防止するためのダイオード２、コンデンサから流れる電流を制限する抵抗３、故障検知動作を開始させるためのスイッチ素子５、コンデンサから故障したスイッチ素子へと流れる電流を検知する。故障検知回路１００の電流検知は、直流電圧ＤＣ３Ｖと接地電位ＧＮＤ間に設けられた抵抗１１とフォトカプラ１０を用いて行う。また、故障検知回路１０１は、抵抗１２と直流電圧ＤＣ３Ｖと接地電位ＧＮＤ間に設けられた抵抗１４とフォトカプラ１４から構成される。

スイッチ素子６、８の故障検知は以下の手順で行なう。まず、スイッチ素子６、８をオフ制御する。この時、スイッチ素子６が短絡故障していれば、抵抗１２、フォトカプラ１３を経由して電流が流れ、端子１６がＧＮＤと同電位（以下ＬＯＷレベルと表記する）になり、故障検知が可能である。

次にスイッチ素子６、８をオフ制御した状態においてスイッチ素子５をオン制御する。もし、スイッチ素子８が短絡故障していれば、コンデンサ４から抵抗３、スイッチ素子５、フォトカプラ１０、スイッチ素子８、信号灯９に電流が流れる。フォトカプラ１０に電流が流れた結果、端子１５がＬＯＷレベルとなり、故障検知ができる。この故障検知には、コンデンサ４に蓄積された電荷を使用するため、交流電源１の位相、周波数の影響を受けず、任意のタイミングで短時間に行なうことができる。従って、信号灯９に電流が流れ、誤点灯したとしても、点灯時間を肉眼で確認可能な時間以下に抑えることができ、信号灯がちらつかない。

次に、スイッチ素子８をオフ制御したまま、スイッチ素子６をオン制御する。スイッチ素子６が開放故障していれば、抵抗１２、フォトカプラ１３には電流は流れず、端子１６はＤＣ３Ｖと同電位（以下ＨＩＧＨレベルと表記する）となり、故障検知が可能である。本実施例の回路ではスイッチ素子６、スイッチ素子８といった故障部位の特定が可能である。

図３は、本発明の実施例３を表す電子回路図である。図３では、故障検知回路１０２は、ダイオード２、抵抗３、コンデンサ４、フォトカプラ１０から構成される。フォトカプラ１０の出力である割り込み信号１８は、ＣＰＵ１７へ接続する。

スイッチ素子６、８をオフに制御した状態において、スイッチ素子６が短絡故障した場合、コンデンサ４から抵抗３、フォトカプラ１０、スイッチ素子６を経由して交流電源１へ電流が流れる。スイッチ素子８が短絡故障した場合は、コンデンサ４から抵抗３、フォトカプラ１０、スイッチ素子８、信号灯９へ電流が流れる。いずれの場合もフォトカプラ１０に電流が流れ、割り込み信号線１８がＬＯＷレベルとなり、ＣＰＵ１７へ割り込み信号として伝達される。本実施例の回路では、スイッチ素子６、８いずれかの短絡故障が発生した瞬間に故障検知が可能である。

なお、上記各実施例では、スイッチ素子６とスイッチ素子８の２つのスイッチ素子が接続された出力回路の例が示されたが、本発明は、スイッチ素子の数は２個に限定されず、複数個のスイッチ素子を接続した出力回路に適用することができ、各スイッチ素子の間に故障検知回路を接続することができる。また、複数個のスイッチ素子を接続した出力回路の場合、最後段のスイッチ素子とその前のスイッチ素子との間に故障検知回路を接続する場合が特に有効である。

本発明の実施例１の構成を示す回路図である。 本発明の実施例２の電子回路図である。 本発明の実施例３の電子回路図である。

符号の説明

１ 交流電源
２ ダイオード
３ 抵抗
４ コンデンサ
５ スイッチ素子
６ スイッチ素子
７ 電流検知回路
８ スイッチ素子
９ 信号灯
１０ フォトカプラ
１１ 抵抗
１２ 抵抗
１３ フォトカプラ
１４ 抵抗
１５ 端子
１６ 端子
１７ ＣＰＵ
１８ 割り込み信号線
１００ 故障検知回路
１０１ 故障検知回路
１０２ 故障検知回路

Claims (7)

1. 複数個のスイッチ素子を直列に接続した構成から成る交流出力の出力回路において、
   スイッチ素子とスイッチ素子の間に、コンデンサとダイオードと抵抗と電流検知回路を備えた故障検知回路を接続したことを特徴とする出力回路。
2. 複数個のスイッチ素子を直列に接続した構成から成る交流出力の出力回路において、
   スイッチ素子とスイッチ素子の間に、コンデンサとダイオードと抵抗と電流検知回路を備えた故障検知回路を接続し、前記電流検知回路はコンデンサに蓄積された電荷による電流を検知して各スイッチ素子の短絡故障を検知することを特徴とする出力回路。
3. 請求項１または請求項２記載の出力回路において、
   前記電流検知回路は、直流電圧と接地電圧間に接続された抵抗とフォトカプラと前記抵抗と前記フォトカプラ間に接続された出力端子とを備えており、前記電流検知回路に電流が入力されると前記フォトカプラは前記直流電圧と接地電圧間を導通して前記出力端子の電位を低下させて短絡故障の検知を行うことを特徴とする出力回路。
4. 請求項１ないし請求項３のいずれかに記載の出力回路において、
   前記電流検知回路は、前記スイッチ素子のオンオフの操作に対応した前記電流検知回路の前記出力端子の出力を検知して、各スイッチ素子の故障検知を行うことを特徴とする出力回路。
5. 請求項３に記載の出力回路において、
   前記電流検知回路の前記出力端子をＣＰＵに接続し、前記ＣＰＵは前記出力端子からの出力を割り込み信号そして信号処理することを特徴とする出力回路。
6. 請求項４記載の出力回路において、
   前記スイッチ素子をオフに制御した状態において、各スイッチ素子が短絡故障した場合、前記電流検知回路の前記出力端子の出力の低レベルの割り込み信号を前記ＣＰＵが検出して、前記各スイッチのいずれかの短絡故障が発生した瞬間に故障検知を行うことを特徴とする出力回路。
7. 請求項１ないし請求項６のいずれかに記載の出力回路において、
   前記複数個のスイッチ素子が、３個以上のスイッチ素子を直列に接続した構成から成り、
   前記故障検知回路が、前記３個以上のスイッチ素子の最後段のスイッチ素子とその前のスイッチ素子との間に接続されることを特徴とする出力回路。

Images