JP2007329261A - ウェハレベルｃｓｐの基板実装構造 - Google Patents

ウェハレベルｃｓｐの基板実装構造 Download PDF

Info

Publication number
JP2007329261A
JP2007329261A JP2006158648A JP2006158648A JP2007329261A JP 2007329261 A JP2007329261 A JP 2007329261A JP 2006158648 A JP2006158648 A JP 2006158648A JP 2006158648 A JP2006158648 A JP 2006158648A JP 2007329261 A JP2007329261 A JP 2007329261A
Authority
JP
Japan
Prior art keywords
wafer level
level csp
resin
substrate
csp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006158648A
Other languages
English (en)
Inventor
Hiroaki Akasaka
裕章 赤坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP2006158648A priority Critical patent/JP2007329261A/ja
Publication of JP2007329261A publication Critical patent/JP2007329261A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ウェハレベルＣＳＰを基板へ実装した後の補強目的の樹脂封止時に、樹脂の熱収縮によるウェハレベルＣＳＰの破壊を防止する。
【解決手段】シリコンウェハ１０上に回路パターン１１、及びアクセサリパターン１２と呼ばれる製造中の電気検査や、製造時の位置合わせに使用する回路パターン以外のパターンを、ダイシングを行う箇所を避けてパターニングする。回路パターン１１の上にアルミニウムパッド１３、及び絶縁保護膜のポリイミド層１４を設け、銅による配線１５を施し、樹脂モールド１６による封止を行ってから、はんだボール１７を取り付ける。その後、ダイシングブレードにより各個辺に切断したウェハレベルＣＳＰ１を裏返して基板２上に実装し、強度向上の為に４辺すべてに樹脂を塗布することにより、ウェハレベルＣＳＰ１の側面上部まで樹脂３のフィレットができるように樹脂封止を行い、硬化させる。
【選択図】図２

Description

本発明は、ウェハレベルＣＳＰ（Wafer Level Chip Size Package）に関し、特に基板上への実装の際に問題となる課題、及び該課題を解決するための技術に関する。
ウェハレベルＣＳＰは、ウェハの状態で回路パターンの形成、および樹脂封止と端子形成までの処理を行い、その後ダイシングによりチップ・サイズに切り分けた部品であり、そのまま基板に実装できるため、チップ・サイズに切り出してからパッケージに封止するパッケージ組み立て工程を不要にすることができ、製造工程の簡略化を図ることが可能である。
図６はこのようなウェハレベルＣＳＰの断面および基板への実装構造を示しており、図７はウェハレベルＣＳＰ製造時の最後の工程であるダイシングの箇所と、製造中の電気検査や、製造時の位置合わせ用として用いられるアクセサリパターンの位置関係を示している。
ウェハレベルＣＳＰの製造方法を説明すると、まずシリコンウェハ１０の上に回路パターン１１、及びアクセサリパターンと呼ばれる製造中の電気検査や、製造時の位置合わせに使用する、回路パターン以外のパターン１２がパターニングされる。そして、その回路パターンの上にアルミニウムパッド１３、及び絶縁保護膜のポリイミド層１４が設けられる。さらに銅による配線１５が施され、樹脂モールド１６による封止を行った後、はんだボール１７が取り付けられる。最後に図７に示すように、ダイシングブレードにより点線１９に沿ってそれぞれが回路パターン１１を有する各個辺に切断される。
このようにして製造されたウェハレベルＣＳＰ１を基板２へ搭載してはんだボール１７により基板上の配線と接続した後、図６に示すように、補強樹脂３で固定することにより基板２に実装されるが、その際、通常ＣＳＰの４辺のうち、例えば１辺に樹脂を塗布し、基板２とＣＳＰ１の下面の間へ流れ込ませる方法がとられる。しかし、この方法をとると、図６に示すように、樹脂を塗らなかった右辺のフィレットの高さが、樹脂を塗布した左辺の高さと比較して低くなり、この状態で、樹脂の熱硬化、及び冷却を行うと、樹脂の収縮ひずみにより、右辺では、樹脂３が塗布されている樹脂モールドのみが下側へ引っ張られる応力が働き、そのため、ＣＳＰ１の切断面におけるシリコンウェハ１０やポリイミド層１４と、樹脂モールド部１６との剥離が発生し、ウェハレベルＣＳＰ１が、この部分より破壊されてしまう問題が発生することがあった。
また、シリコンウェハ上にパターニングしたアクセサリパターン１２は、製造中の電気検査や、製造時の位置合わせ用である為に、製造終了後は必要が無いため、通常図７に示すように、製造時の最後の工程のダイシング時には、アクセサリパターン１２上をまたいで切断しており、切断面にアクセサリパターン部１２が露出していた。その為、上記樹脂のひずみによる応力が発生した際は、この露出したアクセサリパターン部１２に応力が集中し、より破壊しやすくなっていた。
従来、ベアチップを基板に実装する際に、基板上にフリップチップ実装したベアチップの１辺近傍に液状封止樹脂を塗布し、ベアチップと基板との間隙に毛細管現象を利用して封止樹脂を流し込み、流し込み完了後に封止樹脂を加熱硬化させると、半導体チップの隅部の封止樹脂フィレットが小さく基板反りおよび熱膨張係数差に基づく応力の緩和不十分に基づく応力が半導体チップの隅部のバンプ接続部に集中し接続信頼性が低くなる現象を改善するために、基板にフリップチップ実装した半導体チップの４隅から半導体チップと基板との間隙に封止樹脂を流し込むことにより、基板にフリップチップ実装した半導体チップの４隅の樹脂フィレットを半導体チップ辺部の樹脂フィレットより大きして半導体チップ４隅のバンプ接続部に集中する応力を緩和して接続信頼性を高める技術が特許文献１で提案されている。
特開平９−２８９２２１号公報
特許文献１に記載の技術では、基板にフリップチップ実装した半導体チップの４隅の樹脂フィレットを半導体チップ辺部の樹脂フィレットより大きして半導体チップ４隅のバンプ接続部に集中する応力を緩和するものであるが、特許文献１はその対象がベアチップであるため、半導体チップ辺部の樹脂フィレットによる問題点については特に考慮されていない。
一方、ウェハレベルＣＳＰの場合、図６に示すように、回路パターンの上にアルミニウムパッド１３、及び絶縁保護膜のポリイミド層１４が設けられ、さらに銅による配線１５が施され、樹脂モールド１６による封止を行った後、はんだボール１７が取り付けられ、最後に、ダイシングブレードにより各個辺に切断されるため、チップ辺部には、シリコンウェハ１０、ポリイミド層１４、樹脂モールド層１６からなる層が露出するとともに、ベアチップと比較してチップ上端までの高さも高くなるため、補強樹脂３の高さが図６の右側に示すような状態、あるいはチップ辺部側面の下端から上端までフィレットが存在している場合であってもチップ辺部の樹脂フィレットが少ない場合には、樹脂３が塗布されている樹脂モールド１６を下側へ引っ張る図６の矢印で示すような引張応力が強く働き、この引張応力によりウェハレベルＣＳＰ１の切断面におけるシリコンウェハ１０やポリイミド層１４と、樹脂モールド部１６との剥離が発生し、ウェハレベルＣＳＰ１がこの部分より破壊されてしまうことがある。
また、ダイシング加工時にアクセサリパターン１２が切断されると、ウェハレベルＣＳＰ１の切断面にアクセサリパターン部１２が露出する為、上記の樹脂のひずみによる応力が発生した際には、この露出したアクセサリパターン部１２に応力が集中し、より破壊しやすくなるという問題がある。
本発明の目的は、上記問題点に鑑み、ウェハレベルＣＳＰを基板へ実装した後の補強目的の樹脂封止時に、樹脂の熱収縮によるウェハレベルＣＳＰの破壊を防止することにある。
本発明は、ウェハレベルＣＳＰ製造時の位置合わせで使用するシリコンウェハ上のアクセサリパターンの配置の改良、及び基板実装時の樹脂塗布方法の改良によって、基板実装時にウェハレベルＣＳＰを破壊せずに樹脂封止を可能とするものである。
具体的には、本発明のダイシング加工されたウェハレベルＣＳＰを基板に実装するウェハレベルＣＳＰの実装構造は、前記ウェハレベルＣＳＰの製造中の電気検査や製造時の位置合わせに使用されるアクセサリパターンが前記ウェハレベルＣＳＰの切断面から離れた位置に配置されているとともに、前記基板に実装された前記切断面の全てに塗布されて前記基板面から前記ウェハレベルＣＳＰの上面に達する補強樹脂のフィレットが形成されていることを特徴としている。
そのため、本発明で用いられるウェハレベルＣＳＰは、ウェハレベルＣＳＰの製造中の電気検査や製造時の位置合わせに使用されるアクセサリパターンが、ダイシングブレードによる前記ウェハレベルＣＳＰの切断面から露出しないように該切断面から離れた位置に配置されていることを特徴としている。
また、本発明のダイシング加工されたウェハレベルＣＳＰを基板に実装するウェハレベルＣＳＰの実装方法は、製造中の電気検査や製造時の位置合わせに使用されるアクセサリパターンがその切断面から露出しないようにダイシングブレードにより個々に切断したウェハレベルＣＳＰを前記基板上に実装するとともに、前記ウェハレベルＣＳＰの前記ダイシング加工による切断面の全てに、前記基板面から前記ウェハレベルＣＳＰの上面に達するフィレットができるように補強樹脂を塗布することを特徴としている。
また、本発明で用いられるウェハレベルＣＳＰの製造方法は、シリコンウェハ上に回路パターンをパターニングするとともに、製造中の電気検査や製造時の位置合わせに使用するアクセサリパターンをダイシングブレードによるダイシング箇所を避けてパターニングするステップと、前記回路パターンの上にアルミニウムパッド、及び絶縁保護膜のポリイミド層を設けるステップと、前記絶縁保護膜上に配線を施し、樹脂モールドによる封止を行ってから、はんだボールを取り付けるステップと、前記シリコンウェハを前記ダイシングブレードにより前記アクセサリパターンがその切断面から露出しないように各個辺に切断するステップを有していることを特徴としている。
本発明では、ウェハレベルＣＳＰ製造時のダイシング加工の際に、アクセサリパターンが切断されないようにアクセサリパターンの配置を改良し、かつ補強用の樹脂塗布の際に、４辺全てに補強樹脂を塗布することによってウェハレベルＣＳＰ側面上部までの樹脂フィレットを形成しているので、補強樹脂の収縮ひずみによるウェハレベルＣＳＰの側断面への応力を緩和することができ、ウェハレベルＣＳＰの切断面からの破壊を防止することが可能となる。
図１は、本発明の製造方法により製造されたウェハレベルＣＳＰの構成図である。シリコンウェハ１０の上面に回路パターン１１、及びアクセサリパターンと呼ばれる製造中の電気検査や、製造時の位置合わせに使用する、回路パターン以外のパターン１２がパターニングされている。回路パターン１１の上には、アルミニウムパッド１３、及び絶縁保護膜のポリイミド層１４がある。そして、銅の再配線１５により、基板との接続を行うはんだボール１７まで配線が引き回されている。また、シリコンウェハ１０から銅の配線１５までは、モールド樹脂１６により埋められている。
このウェハレベルＣＳＰ１を基板２上に搭載し、本発明の実装方法による補強用樹脂３の塗布を実施すると、図２に示した構成になる。ＣＳＰ１は四角形である為、周囲に４つの辺が存在するが、本発明では、その４辺すべてに補強用樹脂３を多めに塗布し、硬化させることで、ＣＳＰ側面上部まで、補強用樹脂３のフィレットを形成させている。
図１に示すウェハレベルＣＳＰを製造するには、まずシリコンウェハ１０の上に回路パターン１１、及びアクセサリパターンと呼ばれる製造中の電気検査や、製造時の位置合わせに使用する回路パターン以外のパターン１２をパターニングする。次に、その回路パターンの上にアルミニウムパッド１３、及び絶縁保護膜のポリイミド層１４を設ける。さらに銅による配線１５を施し、樹脂モールド１６による封止を行ってから、はんだボール１７を取り付ける。そして、最終的に図３に示すようにダイシングブレード２０により、各個辺に切断される。その際、図４に示すように、アクセサリパターン１２の配置箇所は、点線１９で示されているダイシングを行う箇所を避けて配置する。
このようにして製造されたウェハレベルＣＳＰ１を基板２に実装する際には、まず、ウェハレベルＣＳＰ１を基板２上に搭載してはんだボール１７と基板２上の配線接続を行った後、強度向上の為の樹脂封止を行うために、図２に示すように、ウェハレベルＣＳＰ１側面上部まで樹脂３のフィレットができるよう、ウェハレベルＣＳＰの４辺の切断面すべてに樹脂３を多めに塗布し、硬化させる。その結果、ウェハレベルＣＳＰ１の４辺の周囲には各切断面を完全に覆う比較的大きな樹脂フィレットが形成されるので、樹脂モールド１６とシリコンウェハ１０やポリイミド層１４を剥離させる方向の応力はほとんど生じず、樹脂封止時のウェハレベルＣＳＰ１の破壊を防止することが出来る。
さらに、アクセサリパターン１２はウェハレベルＣＳＰ１の切断面から露出していないので、アクセサリパターン１２とポリイミド層１４、あるいはアクセサリパターン１２とシリコンウェハ１０との接合部分の前記応力による剥離によって生ずるウェハレベルＣＳＰの破壊も防止することが出来る。
図５は、本発明の他の実施形態を示す基板実装されたウェハレベルＣＳＰの補強用樹脂塗布後の断面を示す構成図である。
上記実施形態においては、ウェハレベルＣＳＰ１として、シリコンウェハ上にモールド樹脂の層８があるウェハレベルＣＳＰを用いた場合について説明したが、図５に示すように、ポリイミド層１４内で配線の引き回しを行うことにより、モールド樹脂層を省いたウェハレベルＣＳＰに対しても、本発明を適用することができ、同様に、樹脂封止時の破壊を防止することが出来る。
本発明で用いられるウェハレベルＣＳＰの断面を示す構成図である。 本発明の実施形態を示す基板実装されたウェハレベルＣＳＰの補強用樹脂塗布後の断面を示す構成図である。 ダイシングブレードによるウェハレベルＣＳＰダイシング工程図である。 本発明におけるダイシング箇所とアクセサリパターン位置関係の例を示す図である。 本発明の他の実施形態を示す基板実装されたウェハレベルＣＳＰの補強用樹脂塗布後の断面を示す構成図である。 従来の基板実装されたウェハレベルＣＳＰの補強用樹脂塗布後の断面を示す構成図である。 従来のダイシング箇所とアクセサリパターンの位置関係を示す図である。
符号の説明
１ ウェハレベルＣＳＰ
２ 基板
３ 補強用樹脂
１０ シリコンウェハ
１１ 回路パターン
１２ アクセサリパターン
１３ アルミニウムパッド
１４ ポリイミド層
１５ 銅の再配線
１６ モールド樹脂
１７ はんだボール
１９ ダイシング箇所
２０ ダイシングブレード

Claims (4)

  1. ダイシング加工されたウェハレベルＣＳＰを基板に実装するウェハレベルＣＳＰの実装構造であって、
    前記ウェハレベルＣＳＰの製造中の電気検査や製造時の位置合わせに使用されるアクセサリパターンが前記ウェハレベルＣＳＰの切断面から離れた位置に配置されているとともに、前記基板に実装された前記切断面の全てに塗布されて前記基板面から前記ウェハレベルＣＳＰの上面に達する補強樹脂のフィレットが形成されていることを特徴とするウェハレベルＣＳＰの実装構造。
  2. 請求項１に記載のウェハレベルＣＳＰの実装構造に用いられるウェハレベルＣＳＰであって、
    前記ウェハレベルＣＳＰの製造中の電気検査や製造時の位置合わせに使用されるアクセサリパターンが、ダイシングブレードによる前記ウェハレベルＣＳＰの切断面から離れた位置に配置されていることを特徴とするウェハレベルＣＳＰ。
  3. ダイシング加工されたウェハレベルＣＳＰを基板に実装するウェハレベルＣＳＰの実装方法であって、
    製造中の電気検査や製造時の位置合わせに使用されるアクセサリパターンがその切断面から露出しないようにダイシングブレードにより個々に切断したウェハレベルＣＳＰを前記基板上に実装するとともに、前記ウェハレベルＣＳＰの前記ダイシング加工による切断面の全てに、前記基板面から前記ウェハレベルＣＳＰの上面に達するフィレットができるように補強樹脂を塗布することを特徴とするウェハレベルＣＳＰの実装方法。
  4. 基板に実装されるウェハレベルＣＳＰの製造方法であって、
    シリコンウェハ上に回路パターンをパターニングするとともに、製造中の電気検査や製造時の位置合わせに使用するアクセサリパターンをダイシングブレードによるダイシング箇所を避けてパターニングするステップと、前記回路パターンの上にアルミニウムパッド、及び絶縁保護膜のポリイミド層を設けるステップと、前記絶縁保護膜上に配線を施し、樹脂モールドによる封止を行ってから、はんだボールを取り付けるステップと、前記シリコンウェハを前記ダイシングブレードにより前記アクセサリパターンがその切断面から露出しないように各個辺に切断するステップを有していることを特徴とする基板に実装されるウェハレベルＣＳＰの製造方法。
JP2006158648A 2006-06-07 2006-06-07 ウェハレベルｃｓｐの基板実装構造 Withdrawn JP2007329261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006158648A JP2007329261A (ja) 2006-06-07 2006-06-07 ウェハレベルｃｓｐの基板実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006158648A JP2007329261A (ja) 2006-06-07 2006-06-07 ウェハレベルｃｓｐの基板実装構造

Publications (1)

Publication Number Publication Date
JP2007329261A true JP2007329261A (ja) 2007-12-20

Family

ID=38929536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158648A Withdrawn JP2007329261A (ja) 2006-06-07 2006-06-07 ウェハレベルｃｓｐの基板実装構造

Country Status (1)

Country Link
JP (1) JP2007329261A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009236804A (ja) * 2008-03-28 2009-10-15 Tdk Corp 角速度センサ素子
CN109817768A (zh) * 2018-11-09 2019-05-28 海迪科（南通）光电科技有限公司 一种csp光源的分离方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009236804A (ja) * 2008-03-28 2009-10-15 Tdk Corp 角速度センサ素子
CN109817768A (zh) * 2018-11-09 2019-05-28 海迪科（南通）光电科技有限公司 一种csp光源的分离方法
CN109817768B (zh) * 2018-11-09 2021-08-27 海迪科（南通）光电科技有限公司 一种csp光源的分离方法

Similar Documents

Publication Publication Date Title
JP5387685B2 (ja) 半導体装置の製造方法
KR101308100B1 (ko) 강화층을 구비한 반도체칩
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP2009099597A (ja) 半導体装置およびその製造方法
JP4110189B2 (ja) 半導体パッケージ
JP2011077108A (ja) 半導体装置
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
JP2006261485A (ja) 半導体装置およびその製造方法
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP2005129663A (ja) 多層配線基板
JP2011091453A (ja) 半導体装置および半導体装置の製造方法
JP4620553B2 (ja) 半導体装置の製造方法
US8098496B2 (en) Wiring board for semiconductor device
JP2009212474A (ja) 半導体装置及びその製造方法
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP2007329261A (ja) ウェハレベルｃｓｐの基板実装構造
JP2006228932A (ja) 半導体パッケージ
US8742575B2 (en) Semiconductor device and fabrication method thereof
JP2010135501A (ja) 半導体装置の製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP5284125B2 (ja) 半導体装置およびその製造方法
JP2007165402A (ja) 半導体装置
JP2009021366A (ja) 半導体装置
JP2011061055A (ja) 半導体装置の製造方法
TWI672771B (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090514

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090629

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100122