JP2007324258A - 有機薄膜トランジスタの製造方法 - Google Patents

有機薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2007324258A
JP2007324258A JP2006150927A JP2006150927A JP2007324258A JP 2007324258 A JP2007324258 A JP 2007324258A JP 2006150927 A JP2006150927 A JP 2006150927A JP 2006150927 A JP2006150927 A JP 2006150927A JP 2007324258 A JP2007324258 A JP 2007324258A
Authority
JP
Japan
Prior art keywords
organic
semiconductor layer
film transistor
organic semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006150927A
Other languages
English (en)
Inventor
Takeo Wakimoto
健夫 脇本
Izuru Kashima
出 鹿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2006150927A priority Critical patent/JP2007324258A/ja
Publication of JP2007324258A publication Critical patent/JP2007324258A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】有機薄膜トランジスタの特性を向上させ、良好な駆動を行うことができる有機薄膜トランジスタの製造方法を提供すること。
【解決手段】本発明に係る有機薄膜トランジスタの製造方法は、ソース電極103及びドレイン電極104を形成する電極形成工程と、ソース電極103及びドレイン電極104に接続される有機半導体層105を形成する有機半導体層工程と、有機半導体層105を加熱し、ソース電極103及びドレイン電極104間に交流電圧を印加するエージング工程とを含む。
【選択図】 図1

Description

本発明は、有機薄膜トランジスタの製造方法に関し、特に、有機薄膜トランジスタの製造工程におけるエージング方法に関する。
従来から、薄膜トランジスタ(以下、TFTとする。)を備えたFPD(Flat Panel Display)が実用化されている。TFTは、一般的に、ガラス基板上にa−Si(アモルファスシリコン)やp−Si(ポリシリコン)などの無機半導体材料からなる半導体層や、ソース電極、ドレイン電極、ゲート電極などの金属層を順次形成していくことで製造される。近年、FPDは、さらなる薄型化、軽量化、フレキシブル化などが要求されている。しかし、従来のようにTFTをa−Siなどの無機半導体材料を用いて製造すると、半導体層の形成に高温処理を伴うため、樹脂基板等の採用が制限されていた。
そこで、チャネル層として有機半導体を用いた有機薄膜トランジスタ(以下、有機TFTとする)の研究・開発が進められている(例えば、特許文献1参照)。有機TFTは、半導体層として有機半導体材料を使用している。このため、有機TFTは柔軟性に優れているという利点を有する。また、有機半導体材料は溶媒に対する溶解性が高い材料が多い。このため、有機半導体材料の溶液を塗布する、印刷法、インクジェット法などのいわゆる液相プロセスにより半導体層を形成することができる。これにより、製造工程の簡略化が期待できる。
更に、従来のように無機半導体材料を用いた場合と比較すると、より低温で形成することができる。このため、軽くて、割れにくい樹脂基板を用いることができ、更に樹脂フィルムを支持基板として用いることも可能である。結果、有機TFTを用いた場合、軽くて柔軟性のあるFPDを製造することができる。また、特許文献1では、有機TFTの特性劣化等を改善するため、有機半導体層を形成した後に熱処理を行っている。
特開2005−210087号公報
特許文献1では、有機半導体層を形成した後に、有機半導体層が蒸発又は分解するよりも低い温度を上限として加熱処理を行い、有機TFTのオンオフ比などの特性改善を行っている。しかしながら、有機半導体層を熱処理するだけでは、十分な特性改善を期待できない。また、有機TFTの問題点として、キャリア移動度が低いという問題がある。この問題を解決するために有機半導体材料として高キャリア移動度の材料を使用したり、有機半導体層を結晶化して高キャリア移動度を実現することも可能である。しかしながら、この場合には駆動電圧の高電圧化や、結晶粒界等による駆動の不安定化などの問題が発生してしまう。
本発明は上記のような事情を背景としてなされたものであり、本発明の目的は、有機薄膜トランジスタのキャリア移動度、オンオフ比、閾値などの特性を向上させ、低電圧で安定した良好な駆動を行うことができる有機薄膜トランジスタの製造方法を提供することである。
本発明の第1の態様に係る有機薄膜トランジスタの製造方法は、有機薄膜トランジスタの製造方法であって、ソース電極及びドレイン電極を形成する電極形成工程と、前記ソース電極及び前記ドレイン電極に接続される有機半導体層を形成する有機半導体層形成工程と、前記有機半導体層を加熱し、前記ソース電極及び前記ドレイン電極間に交流電圧を印加するエージング工程とを含む。これにより、有機薄膜トランジスタの特性を改善し、良好な駆動を行うことができる。
本発明の第2の態様に係る有機薄膜トランジスタの製造方法は、上記の製造方法において、前記有機半導体層を60℃以上転移温度以下に加熱する。これにより、有機半導体層の状態が変化し、有機薄膜トランジスタの特性が劣化するのを防止することができる。
本発明の第3の態様に係る有機薄膜トランジスタの製造方法は、上記の製造方法において、前記交流電圧は、絶対値が50V以下である。これにより、交流電圧の印加による有機薄膜トランジスタの破壊を防止することができる。
本発明の第4の態様に係る有機薄膜トランジスタの製造方法は、上記の製造方法において、前記エージング工程において、前記交流電圧のデューティ比が1/5〜1/20である。これにより、有機薄膜トランジスタの特性を効果的に改善することができる。
本発明の第5の態様に係る有機薄膜トランジスタの製造方法は、上記の製造方法において、前記エージング工程において、前記交流電圧の周波数は、1〜1000KHzである。これにより、有機薄膜トランジスタの特性を効果的に改善することができる。
本発明の第6の態様に係る有機薄膜トランジスタの製造方法は、上記の製造方法において、前記エージング工程において、前記交流電圧を印加する時間は、1分間以上5時間以下である。これにより、有機薄膜トランジスタの特性の経時変化を小さくすることができる。
本発明によれば、有機薄膜トランジスタの特性を向上させ、良好な駆動を行うことができる有機薄膜トランジスタの製造方法を提供することができる。
本発明の実施の形態に係る有機薄膜トランジスタの製造方法について、図を参照して説明する。まず、図1を参照して本実施の形態に係る有機薄膜トランジスタの構成について説明する。図1は、本実施の形態に係る有機薄膜トランジスタ(以下、有機TFTとする。)100の構成を示す図である。ここでは、ボトムゲート型の有機TFTについて説明する。なお、トップゲート型の有機TFTなど他の有機TFTについても本発明は適用可能である。
図1に示すように、本実施の形態に係る有機TFT100は、ゲート電極101、ゲート絶縁膜102、ソース電極103、ドレイン電極104、有機半導体層105、シール材106、封止基板107を有している。
本実施の形態においては、ゲート電極101としては、n型にドープされたシリコン基板を用いることができる。なお、ガラスや樹脂などの絶縁性基板上にゲート電極を形成してもよい。ゲート電極上には、ゲート絶縁膜102が形成されている。ゲート絶縁膜102としては、SiOを用いることができる。ゲート絶縁膜102は、CVD法や、スパッタ法などにより形成することができる。
ゲート絶縁膜102の上には、ソース電極103及びドレイン電極104が形成されている。ソース電極103及びドレイン電極104としては、蒸着法により形成されるCr/Auの堆積物を用いることができる。また、ソース電極103及びドレイン電極104としては、金属や金属化合物のほか、導電性高分子などを用いてもよい。導電性高分子を用いた場合、スクリーン印刷法、インクジェット法、スピンコート法などで形成することができる。ソース電極103及びドレイン電極104は、後述する有機半導体層105とオーミックコンタクトされる。
ゲート絶縁膜102、ソース電極103及びドレイン電極104上には、有機半導体層105が形成されている。本実施の形態においては、有機半導体層105の材料としては、(1)に示されるペンタセンを用いた。
Figure 2007324258
(1)
なお、有機半導体層105の材料としては、上記のものに限定されない。例えば、(2)に示される銅フタロシアニンや、(3)に示されるP3HT(poly(3-hexylthiophene-2,5-diyl))、(4)に示されるF8T2(poly(9-9'dioctyfiuorene-co-bithiophene))、(5)に示されるペンタセン前駆体などを用いることができる。これらの材料は、結晶になりやすいため、有機半導体層として好適に用いることができる。有機半導体層105を結晶化することにより、キャリア移動度を向上させることができる。
Figure 2007324258
(2)
Figure 2007324258
(3)
Figure 2007324258
(4)
Figure 2007324258
(5)
有機半導体層105の形成方法としては、ペンタセンや銅フタロシアニンなどのように低分子系材料の場合には真空蒸着法などの気相プロセスを用いることができる。本実施の形態においては、p型の有機半導体材料であるペンタセンを真空蒸着した。また、P3HTやF8T2などのような高分子系材料の場合には、スピンコート法やインクジェット法などの液相プロセスを用いることができる。また、ペンタセン前駆体は、低分子系材料ではあるものの、その構造の一部に官能基をつけることにより溶媒に可溶となるため、液相プロセスを適用することができる。
また、上記の化合物以外にも、以下(6)〜(37)に示すp型の有機半導体材料を用いてもよい。
Figure 2007324258
(6)
Figure 2007324258
(7)
Figure 2007324258
(8)
Figure 2007324258
(9)
Figure 2007324258
(10)
Figure 2007324258
(11)
Figure 2007324258
(12)
Figure 2007324258
(13)
Figure 2007324258
(14)
Figure 2007324258
(15)
Figure 2007324258
(16)
Figure 2007324258
(17)
Figure 2007324258
(18)
Figure 2007324258
(19)
Figure 2007324258
(20)
Figure 2007324258
(21)
Figure 2007324258
(22)
Figure 2007324258
(23)
Figure 2007324258
(24)
Figure 2007324258
(25)
Figure 2007324258
(26)
Figure 2007324258
(27)
Figure 2007324258
(28)
Figure 2007324258
(29)
Figure 2007324258
(30)
Figure 2007324258
(31)
Figure 2007324258
(32)
Figure 2007324258
(33)
Figure 2007324258
(34)
Figure 2007324258
(35)
Figure 2007324258
(36)
Figure 2007324258
(37)
また、上記のp型の有機半導体材料以外にも、(38)〜(50)に示すn型の有機半導体材料を用いてもよい。
Figure 2007324258
(38)
Figure 2007324258
(39)
Figure 2007324258
(40)
Figure 2007324258
(41)
Figure 2007324258
(42)
Figure 2007324258
(43)
Figure 2007324258
(44)
Figure 2007324258
(45)
Figure 2007324258
(46)
Figure 2007324258
(47)
Figure 2007324258
(48)
Figure 2007324258
(49)
Figure 2007324258
(50)
なお、有機半導体層105の形成前処理として、被形成面に対してプラズマ処理を行ったり、密着性や界面状態を向上させるための配向膜等を形成してもよい。
図1においては図示していないが、ゲート電極101、ソース電極103、ドレイン電極104には、金線からなる配線が銀ペーストにより接続されている。配線は、ゲート電極101、ソース電極103と同じ金属や金属化合物で形成されていてもよい。また、図1に示すように、ゲート電極101上には、ゲート絶縁膜102、ソース電極103、ドレイン電極104、有機半導体層105を囲むようにシール材106が配置されている。そして、ゲート電極101の有機半導体層105形成面に対向するように封止基板107が配置されている。ゲート電極101と封止基板107とは、シール材106により接着されている。これにより、有機半導体層105は、ゲート電極101と封止基板107とシール材106とで形成される気密空間内に封止されている。この気密空間内に、不活性ガスあるいは支燃性ガスを封入してもよい。これにより、有機半導体層105の劣化を抑制することができる。
ここで、図2を参照して、本実施の形態に係る有機薄膜トランジスタ100の製造方法について説明する。図2は、本実施の形態に係る有機薄膜トランジスタ100の製造方法を説明するためのフロー図である。図1に示すように、ゲート電極101上に、ゲート絶縁膜102、ソース電極103、ドレイン電極104、有機半導体層105からなる有機TFTを形成する(ステップS1)。そして、シール材106により封止基板107とゲート電極101とを貼り合せる(ステップS2)。
その後、形成した有機半導体層105にエージング処理を行う(ステップS3)。具体的には、有機半導体層105を加熱しながら、ソース電極102とドレイン電極103の間に交流電圧を印加する。このとき、有機半導体層105の加熱温度は、60℃以上の高温であることが好ましい。有機半導体層105を高温に加熱することにより、より効果的に有機TFTの特性改善を行うことができる。
また、有機半導体層105の加熱温度は、有機半導体層105の転移温度以下であることが好ましい。ここで、転移温度とは、有機半導体層105が状態変化する温度のことを言う。例えば、ガラス転移温度、融点、昇華点をいう。本実施の形態においては、有機半導体層105としてペンタセンを用いている。この場合、ペンタセンの融点が300℃であるため、有機半導体層105の加熱温度を300℃以下とする。また、例えば、(50)に示すAlq3を有機半導体層として用いた場合には、Alq3の融点が417℃であるため、有機半導体層105の加熱温度を417℃以下とする。
また、加熱温度は、特に好ましくは、有機半導体層105の転移温度よりも10℃以上低く設定する。これにより、有機TFT100の特性の劣化を防止することができる。更に好ましくは、有機半導体層105の結晶粒界が成長しない温度とする。これにより、結晶粒界等によって駆動中に有機TFT100の特性が変化し、駆動が不安定となるのを防止することができる。
なお、ここでは、ペンタセン1層からなる有機半導体層105を形成した場合について説明したが、これに限定されるものではない。例えば、複数の有機半導体材料を積層形成してもよい。この場合、エージング工程における有機半導体層105の加熱温度は、複数の有機半導体層材料の中の最も低い転移温度以下とする。これにより、有機半導体層105の状態変化は発生せず、有機TFTの特性が劣化してしまうのを防止することができる。
そして、有機半導体層105を60℃以上転移温度以下に加熱した状態で、ソース電極103とドレイン電極104との間に交流電圧を印加する。すなわち、ソース電極103に対して、正の電圧及び負の電圧をドレイン電極104に交互に印加する。つまり、有機半導体層105に交流電圧を印加する。これにより、有機半導体層105とソース電極103、ドレイン電極104との界面の結晶状態が変化し、密着性が向上する。このため、注入障壁を小さくすることができ、有機TFT100のキャリア移動度を向上させることができる。
また、ソース電極103に対するドレイン電極104に供給する電圧の絶対値は、50V以下であることが好ましい。50V以上の電圧を有機半導体層105に印加すると、破壊してしまうおそれがある。また、ソース電極103に対するドレイン電極104に供給する電圧の絶対値は、10Vより大きいことが好ましく、特に15V以上であることが好ましい。これにより、効率よく有機TFT100の特性改善を行うことができる。
ソース電極103とドレイン電極104間に印加する交流電圧の周波数は、1〜1000KHzであることが好ましく、Duty比は1/5〜1/20であることが好ましい。また、エージング処理時間は、1分間〜5時間とする。このように、有機TFT100を形成した後に、高温環境下で有機半導体層105に交流電圧を印加するエージング処理を行うことによって、有機半導体層105の劣化が抑制されるとともに、有機半導体層105とソース電極103とドレイン電極104との界面の密着性が向上する。これにより、キャリア移動度、オンオフ比等の特性が改善された有機TFT100を製造することができる。
実施例1.
以下、本発明の実施例について説明する。発明者は、実際に本発明に係る製造方法にてボトムゲート型の有機薄膜トランジスタを製造し、キャリア移動度及びオンオフ比などの有機TFT100の特性について試験を行った。まず、n型に高ドープされたシリコン基板をゲート電極101として用いた。そして、ゲート電極上に、SiOからなるゲート絶縁膜102を膜厚が300nmとなるように形成した。その上に、リフトオフ法にて、チャネル長50μm、チャネル幅50nmのソース電極103及びドレイン電極104をそれぞれ形成した。ソース電極103及びドレイン電極104は、膜厚5nmのCrと膜厚100nmのAuを積層して形成した。
その上に、ペンタセンを、基板温度25℃、6.67×10−4Paの環境下で、蒸着基板から10cm離した昇華金属ボードから蒸着速度0.5nm/sで膜厚300nmになるまで堆積し、有機半導体層105を形成した。そして、ゲート電極101、ソース電極103、ドレイン電極104の各電極にそれぞれ、0.1mmφの金線を銀ペーストで接続して配線した。その後、有機TFTを囲むように封止基板107を接着するためのシール材106を2mm幅で塗布し、封止基板107を押し付けてシール材106を硬化させ、封止基板107とゲート電極101とを接着することにより、電界硬化型の有機TFT101を作製した。その後、ソース電極103−ドレイン電極104間に−30/30Vの交流電圧を、20KHz、Duty比1/10で2時間印加した。比較例として、エージング処理を行わずに、上記と同様な方法で有機TFTを作製した。
そして、ゲート電極101に印加するゲート電圧を0V〜50Vと変化させ、ソース電極103−ドレイン電極104間の電圧を0V〜50Vとして、ドレイン電流を測定し、キャリア移動度μを算出した。また、オンオフ比は、ソース電極103−ドレイン電極104間の電圧が30Vのときに、ゲート電極101に30V印加した場合のドレイン電流と、0V印加した場合のドレイン電流の比で算出した。
移動度は、エージング処理を行わない場合にはμ=1.4×10−1[m/Vs]であったところ、エージング処理を行うとμ=8.3×10[m/Vs]に改善することができた。また、オンオフ比は、エージング処理を行わない場合には10であったところ、エージング処理を行うと10に改善することができた。このように、本発明によれば、有機TFTの特性が向上することが確認された。
このような有機TFT100は、液晶表示装置のスイッチング素子として用いることができる。たとえばソース電極、ドレイン電極のいずれか一方に画素電極(ITOや金属膜)を形成し、液晶層を設けることにより液晶表示装置を作製することができる。また、発光素子を有する表示装置のスイッチング素子等に、本発明の有機TFTを用いることも可能である。
本発明に係る有機薄膜トランジスタの構成を示す断面図である。 本発明に係る有機薄膜トランジスタの製造方法の工程を示すフロー図である。
100 有機薄膜トランジスタ
101 ゲート電極
102 ゲート絶縁膜
103 ソース電極
104 ドレイン電極
105 有機半導体層
106 シール材
107 封止基板

Claims (6)

  1. 有機薄膜トランジスタの製造方法であって、
    ソース電極及びドレイン電極を形成する電極形成工程と、
    前記ソース電極及び前記ドレイン電極に接続される有機半導体層を形成する有機半導体層形成工程と、
    前記有機半導体層を加熱し、前記ソース電極及び前記ドレイン電極間に交流電圧を印加するエージング工程とを含む有機薄膜トランジスタの製造方法。
  2. 前記有機半導体層を60℃以上転移温度以下に加熱する請求項1に記載の有機薄膜トランジスタの製造方法。
  3. 前記交流電圧は、絶対値が50V以下である請求項1又は2に記載の有機薄膜トランジスタの製造方法。
  4. 前記エージング工程において、前記交流電圧のデューティ比が1/5〜1/20である請求項1、2又は3に記載の有機薄膜トランジスタの製造方法。
  5. 前記エージング工程において、前記交流電圧の周波数は、1〜1000KHzである請求項1〜4のいずれか1項に記載の有機薄膜トランジスタの製造方法。
  6. 前記エージング工程において、前記交流電圧を印加する時間は、1分間以上5時間以下である請求項1〜5のいずれか1項に記載の有機薄膜トランジスタの製造方法。
JP2006150927A 2006-05-31 2006-05-31 有機薄膜トランジスタの製造方法 Pending JP2007324258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006150927A JP2007324258A (ja) 2006-05-31 2006-05-31 有機薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006150927A JP2007324258A (ja) 2006-05-31 2006-05-31 有機薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2007324258A true JP2007324258A (ja) 2007-12-13

Family

ID=38856805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006150927A Pending JP2007324258A (ja) 2006-05-31 2006-05-31 有機薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2007324258A (ja)

Similar Documents

Publication Publication Date Title
JP6078218B2 (ja) 薄膜トランジスタ及びその製造方法
TW574387B (en) Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
TWI577029B (zh) 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法
JP2013249537A (ja) 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法
JP4433746B2 (ja) 有機電界効果トランジスタ及びその製造方法
CN103999201A (zh) 有机晶体管及其制造方法
KR20110088390A (ko) 박막 트랜지스터 및 그 제조 방법
JP2006261507A (ja) 有機薄膜トランジスタおよびそれを備えた表示装置。
JP4419425B2 (ja) 有機薄膜トランジスタ素子
TWI422086B (zh) A field effect transistor and its manufacturing method
JP5403614B2 (ja) 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法
KR101216642B1 (ko) 알루미늄 산화물 게이트 절연막이 형성된 산화물 박막 트랜지스터 및 그 제조방법
JP2007324258A (ja) 有機薄膜トランジスタの製造方法
JP2010118445A (ja) 薄膜トランジスタ及びその製造方法
JP2006060169A (ja) 電界効果型トランジスタ及びその製造方法
JP2006339473A (ja) 有機半導体層の形成方法、有機半導体構造物及び有機半導体装置
JP2006028055A (ja) 有機半導体材料、有機トランジスタ、電界効果トランジスタ及びスイッチング素子
Fukui et al. 18.4 L: Late‐News Paper: Full Color Flexible Top‐emission AMOLED Display on Polyethylene Naphthalate (PEN) Foil with Metal Oxide TFTs Backplane
JP2007180131A (ja) 有機fetおよびその製造方法
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP2004165257A (ja) 有機薄膜トランジスタ素子
JP2010258126A (ja) 薄膜トランジスタ及びその製造方法
KR20090033715A (ko) 보호층을 지닌 산화물 박막 트랜지스터 및 그 제조 방법
JP4922563B2 (ja) 有機薄膜トランジスタ
JP2007110007A (ja) 有機電界効果トランジスタ