JP2007316244A - Manufacturing method for element substrate and manufacturing method for liquid crystal display device - Google Patents

Manufacturing method for element substrate and manufacturing method for liquid crystal display device Download PDF

Info

Publication number
JP2007316244A
JP2007316244A JP2006144340A JP2006144340A JP2007316244A JP 2007316244 A JP2007316244 A JP 2007316244A JP 2006144340 A JP2006144340 A JP 2006144340A JP 2006144340 A JP2006144340 A JP 2006144340A JP 2007316244 A JP2007316244 A JP 2007316244A
Authority
JP
Japan
Prior art keywords
defect
correction
stage
manufacturing
element substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006144340A
Other languages
Japanese (ja)
Inventor
Yoshimitsu Tajima
善光 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006144340A priority Critical patent/JP2007316244A/en
Publication of JP2007316244A publication Critical patent/JP2007316244A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To easily and accurately correct a defect which is detected by electric inspection. <P>SOLUTION: A manufacturing method comprises: an electric inspection process S12 for detecting existence of the defect in a unit region by detecting electric charge held in a capacitance element after supplying the charge to a capacitance element of an element substrate which is mounted on a first stage; and a correction process S16 for correcting the defect on a second stage. The electric inspection process S12 includes a coordinate detection process S13 for detecting a position coordinate of the unit region including the defect, when the defect of the unit region is detected. In a correction process S16, a position of the unit region including the defect in the second stage by position coordinate, is specified and the defect of the unit region is corrected. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、素子基板の製造方法及び液晶表示装置の製造方法に関するものである。   The present invention relates to a method for manufacturing an element substrate and a method for manufacturing a liquid crystal display device.

近年、液晶表示装置等の薄型表示装置の需要が急拡大しており、その表示品位や信頼性に対するニーズも日増しに高まっている。薄型表示装置には例えばアクティブマトリクス駆動させて表示を行う方式が好適に用いられている。このアクティブマトリクス駆動型の薄型表示装置には、例えば複数の薄膜トランジスタ(以下、TFTと略称する)がマトリクス状に複数配置された素子基板であるTFT基板と、このTFT基板に対向して配置された対向基板と、これらTFT基板及び対向基板の間に介装された表示媒体層とを有している。   In recent years, demand for thin display devices such as liquid crystal display devices has been rapidly expanding, and needs for display quality and reliability are increasing day by day. For the thin display device, for example, a method of performing display by active matrix driving is suitably used. In this active matrix driving type thin display device, for example, a TFT substrate, which is an element substrate in which a plurality of thin film transistors (hereinafter abbreviated as TFTs) are arranged in a matrix, and the TFT substrate are arranged opposite to each other. It has a counter substrate and a display medium layer interposed between the TFT substrate and the counter substrate.

液晶表示装置を例に挙げて説明すると、その液晶表示装置を製造する場合には、TFT基板及び対向基板をそれぞれ形成した後、これらをシール部材及び液晶層を介して互いに貼り合わせる。その製造工程において、種々の検査が行われる。   A liquid crystal display device will be described as an example. In manufacturing the liquid crystal display device, after a TFT substrate and a counter substrate are formed, they are bonded to each other through a seal member and a liquid crystal layer. Various inspections are performed in the manufacturing process.

例えば、TFT基板及び対向基板を貼り合わせて液晶表示パネルを形成した後に、そのパネルを点灯させて検査を行うセル点灯検査が、一般に知られている。点灯検査では、予め用意された画像パターンを表示するために、検査用の駆動信号をデータ線端子及び走査線端子に印加することにより、画素欠陥、色むら、又はコントラスト等を視覚的に検査する。   For example, a cell lighting inspection is generally known in which after a TFT substrate and a counter substrate are bonded together to form a liquid crystal display panel, the panel is turned on for inspection. In the lighting inspection, in order to display a prepared image pattern, a pixel defect, color unevenness, contrast, or the like is visually inspected by applying a driving signal for inspection to the data line terminal and the scanning line terminal. .

また、対向基板に貼り合わせる前にTFT基板を予め検査するTFTアレイ検査も知られている。すなわち、TFTアレイ検査では、まず、データ線に電荷書き込み電圧を、また、走査線に電圧をかけることにより、検査対象となっている画素容量に対して電荷を書き込む。次に、一定時間経過後にその電荷を測定する。電荷の測定値により、信号線のショート、断線、及び画素不良を判断することができる。   A TFT array inspection is also known in which a TFT substrate is inspected in advance before being bonded to a counter substrate. That is, in the TFT array inspection, first, a charge write voltage is applied to the data line and a voltage is applied to the scanning line, whereby the charge is written to the pixel capacitor to be inspected. Next, the charge is measured after a lapse of a certain time. Based on the measured value of the electric charge, it is possible to determine whether the signal line is short-circuited, disconnected, or defective.

また、TFT基板を光学的に検査するAOI等の光学的検査が知られている。この検査では、TFT基板の所定の領域毎に拡大して認識できるようにし、基板に形成されているパターンの形状を連続的に検査を行う。   Further, optical inspection such as AOI for optically inspecting a TFT substrate is known. In this inspection, each predetermined region of the TFT substrate can be enlarged and recognized, and the shape of the pattern formed on the substrate is continuously inspected.

光学的検査は、任意の工程において行うことが可能であり、基板の状態を時間差なく把握することができる。例えば、フォトレジストの現像検査に光学的検査を適用すれば、エッチング加工前の段階で不具合を発見することができ、簡単にレジストの形成のみをやり直すことにより、基板の歩留まりの低下を抑制することが可能になる。   The optical inspection can be performed in an arbitrary process, and the state of the substrate can be grasped without time difference. For example, if optical inspection is applied to photoresist development inspection, defects can be found in the stage before etching processing, and the reduction in substrate yield can be suppressed by simply redoing resist formation. Is possible.

ところが、フォト工程の後にダストがパターンの上に軽く乗っているだけで、実際にはパターン不良にはならないような場合もある。この場合には、光学的検査では確実に判別することは難しく、検出作業にも手間がかかるという問題がある。数μm程度のピンホールの検出は、サイズの微小化に伴って指数関数的に増加する上乗りダストとの識別に莫大な労力が必要となるため、経済的に現実的ではない。   However, there is a case where the dust does not come into a pattern defect in actuality only by lightly riding on the pattern after the photo process. In this case, there is a problem that it is difficult to make a reliable determination by optical inspection, and the detection work is troublesome. Detection of a pinhole of about several μm is not economically practical because it requires a great deal of effort to distinguish it from overlying dust that increases exponentially with the miniaturization of the size.

特許文献1では、液晶表示装置の検査システムとして、検査対象である液晶パネルのゲート線及びデータ線に制御信号を供給する点灯制御部と、液晶パネル中の1フレーム分の画素のそれぞれの画素容量を測定する電荷測定部と、電気検査の開始を指示する検査スタート信号の入力に応じて、点灯制御部に接続されていた液晶パネルのデータ線を、1フレーム期間の間、電荷測定部に接続する検査切替部とを備えることが開示されている。そのことにより、液晶表示装置の電気検査及びその点灯検査を、同一条件で同時に行い得るようにしている。   In Patent Document 1, as an inspection system for a liquid crystal display device, a lighting control unit that supplies a control signal to a gate line and a data line of a liquid crystal panel to be inspected, and respective pixel capacities of pixels for one frame in the liquid crystal panel The data line of the liquid crystal panel connected to the lighting control unit is connected to the charge measurement unit for one frame period in response to the input of the charge measurement unit for measuring the voltage and the test start signal instructing the start of the electrical test. Including an inspection switching unit. As a result, the electrical inspection and the lighting inspection of the liquid crystal display device can be performed simultaneously under the same conditions.

特許文献2では、検査及び補修に要する時間を短縮するために、それぞれの検査機で発生した不良の内容を含んだファイルを統合し、全ての検査機が遂行された後に製造工程の最終段階で補修機が統合されたファイルを参照して一度に補修することが開示されている。   In Patent Document 2, in order to shorten the time required for inspection and repair, files including the contents of defects generated in each inspection machine are integrated, and after all inspection machines are executed, at the final stage of the manufacturing process. It is disclosed that a repair machine repairs at once by referring to an integrated file.

具体的には、補修システムは複数の検査機と補修機とにより構成されている。検査機は、それぞれの処理工程において所定のパターンが形成される基板を、各工程後に順次に光学的または電気的に検査し、検査結果を一定の形式でファイルに保存する。補修機は、複数の検査機に連結され、検査機によって保存されたファイルを取得し、ファイルに対するファイル統合作業を遂行した後、統合されたファイルを参照して補修作業を一括的に遂行している。
特開平11−38374号公報 特開2000−82729号公報
Specifically, the repair system includes a plurality of inspection machines and repair machines. The inspection machine optically or electrically inspects a substrate on which a predetermined pattern is formed in each processing step sequentially after each step, and stores the inspection result in a file in a certain format. The repair machine is connected to multiple inspection machines, acquires the files saved by the inspection machine, performs the file integration work on the files, then performs the repair work collectively with reference to the integrated files Yes.
Japanese Patent Laid-Open No. 11-38374 JP 2000-82729 A

ところで、上記TFTアレイ検査は、電気的な検査であるために光学的検査では識別しきれない数μm程度の微小なピンホール等の欠陥についても、上乗り出ダストの多少に影響されることなく確実に検出することができる。しかしながら、一般に、TFTアレイ検査で検出された欠陥を光学的に視認したり修正しようとすると、TFT基板をTFTアレイ検査を行ったステージから、異なる別のステージに移送させる必要がある。そのため、移送されたステージ上で改めてその欠陥の位置を特定して高精度に位置合わせするには、パネル化し点灯することで欠陥を表示させ位置特定するしかないという問題がある。   By the way, since the TFT array inspection is an electrical inspection, defects such as a minute pinhole of about several μm that cannot be identified by an optical inspection are not affected by the amount of overshooting dust. It can be detected reliably. However, generally, in order to optically visually recognize or correct a defect detected in the TFT array inspection, it is necessary to transfer the TFT substrate from the stage where the TFT array inspection is performed to another different stage. For this reason, there is a problem that in order to specify the position of the defect again on the transferred stage and align it with high accuracy, the defect can only be displayed and specified by turning on the panel.

本発明は、斯かる諸点に鑑みてなされたものであり、その主たる目的とするところは、電気検査により検出された欠陥を容易且つ効率良く修正しようとすることにある。   The present invention has been made in view of such various points, and a main object of the present invention is to easily and efficiently correct defects detected by electrical inspection.

上記の目的を達成するために、この発明では、第1のステージで電気検査を行うと共に欠陥を含む領域の位置座標を検出し、第2のステージにおいて位置座標により特定された欠陥を修正するようにした。   In order to achieve the above object, according to the present invention, an electrical inspection is performed on the first stage, a position coordinate of a region including a defect is detected, and a defect specified by the position coordinate is corrected on the second stage. I made it.

具体的に、本発明に係る素子基板の製造方法は、容量素子を有する単位領域が複数配置された素子基板を第1のステージに装着する第1装着工程と、上記第1のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に一定時間保持されている電荷を検出することによって、上記単位領域における欠陥の有無を検出する電気検査工程と、上記単位領域の欠陥が検出された場合に、上記素子基板を上記第1のステージから搬送して第2のステージに装着する第2装着工程と、上記第2のステージにおいて上記欠陥を修正する修正工程とを有し、上記電気検査工程には、上記単位領域の欠陥が検出された場合に、該欠陥を含む上記単位領域の位置座標を検出する座標検出工程が含まれ、上記修正工程では、上記位置座標によって上記第2のステージにおける上記欠陥を含む単位領域の位置を特定し、該単位領域の欠陥を修正する。   Specifically, the element substrate manufacturing method according to the present invention includes a first mounting step of mounting an element substrate on which a plurality of unit regions having capacitive elements are arranged on a first stage, and mounting the element substrate on the first stage. In addition, after supplying electric charge to the capacitive element of the element substrate, an electric inspection step for detecting the presence or absence of a defect in the unit region by detecting the electric charge held in the capacitive element for a certain period of time; and A second mounting step of transporting the element substrate from the first stage and mounting it on the second stage when a defect is detected; and a correcting step of correcting the defect in the second stage. The electrical inspection step includes a coordinate detection step of detecting a position coordinate of the unit region including the defect when a defect of the unit region is detected. In the correction step, the position coordinate Therefore locates unit area including the defect in the second stage, to correct defects of the unit area.

上記単位領域の欠陥が検出された場合に、該単位領域において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有することが好ましい。   When a defect in the unit area is detected, it is preferable to have a correction area prediction step of predicting a correction area in which a defect has occurred in the unit area and needs to be corrected.

上記修正領域予測工程では、上記欠陥を含む単位領域の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測してもよい。   In the correction region prediction step, a plurality of inspection pattern signals are input to the capacitive element of the unit region including the defect, and the correction region is selected according to a combination of output values from the capacitance element obtained for each inspection pattern signal. May be predicted.

上記修正領域は、予め決められたテーブルに基づいて予測することが好ましい。   The correction area is preferably predicted based on a predetermined table.

上記素子基板には、上記各単位領域を駆動する駆動回路が直接に作り込まれていることが好ましい。   It is preferable that a drive circuit for driving each unit region is directly built in the element substrate.

上記修正工程では、上記欠陥を含む単位領域を光学的に拡大して解析してもよい。   In the correction step, the unit region including the defect may be optically enlarged and analyzed.

上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正することが好ましい。   In the correction step, it is preferable to correct the defect by irradiating a laser along the optical axis at the time of the analysis.

上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた単位領域の状態を再度解析してもよい。   In the correction step, after the defect is corrected, the state of the unit region containing the defect may be analyzed again.

上記修正領域予測工程で予測された修正領域のデータは、上記第1のステージから上記第2のステージへデータ通信によって送信されるようにしてもよい。   The correction area data predicted in the correction area prediction step may be transmitted from the first stage to the second stage by data communication.

また、本発明に係る液晶表示装置の製造方法は、容量素子を有する画素が複数配置された素子基板と、上記素子基板に対向して配置された対向基板と、上記対向基板及び上記素子基板の間に設けられた液晶層とを備えた液晶表示装置を製造する方法であって、上記素子基板を第1のステージに装着する第1装着工程と、上記第1のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に保持されている電荷を検出することによって、上記画素における欠陥の有無を検出する電気検査工程と、上記画素の欠陥が検出された場合に、上記素子基板を上記第1のステージから搬送して第2のステージに装着する第2装着工程と、上記第2のステージにおいて上記欠陥を修正する修正工程とを備え、上記電気検査工程には、上記画素の欠陥が検出された場合に、該欠陥を含む上記画素の位置座標を検出する座標検出工程が含まれ、上記修正工程では、上記位置座標によって上記第2のステージにおける上記欠陥を含む画素の位置を特定し、該画素の欠陥を修正する。   In addition, a method for manufacturing a liquid crystal display device according to the present invention includes an element substrate on which a plurality of pixels each including a capacitive element are arranged, a counter substrate arranged to face the element substrate, the counter substrate, and the element substrate. A method of manufacturing a liquid crystal display device including a liquid crystal layer provided therebetween, the first mounting step of mounting the element substrate on a first stage, and the element mounted on the first stage An electrical inspection process for detecting the presence or absence of a defect in the pixel by detecting the charge held in the capacitive element after supplying the charge to the capacitive element on the substrate, and when a defect in the pixel is detected And a second mounting step of transporting the element substrate from the first stage and mounting the device substrate on the second stage, and a correction step of correcting the defect in the second stage. When a defect of the pixel is detected, a coordinate detection step of detecting a position coordinate of the pixel including the defect is included, and the correction step includes a pixel including the defect in the second stage based on the position coordinate. And the defect of the pixel is corrected.

上記画素の欠陥が検出された場合に、該画素において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有することが好ましい。   It is preferable that when a defect of the pixel is detected, there is a correction region prediction step of predicting a correction region in which the defect is generated and needs to be corrected.

上記修正領域予測工程では、上記欠陥を含む画素の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測してもよい。   In the correction region prediction step, a plurality of inspection pattern signals are input to the capacitor element of the pixel including the defect, and the correction region is determined according to a combination of output values from the capacitor element obtained for each inspection pattern signal. It may be predicted.

上記修正領域は、予め決められたテーブルに基づいて予測することが好ましい。   The correction area is preferably predicted based on a predetermined table.

上記素子基板には、上記各画素を駆動する駆動回路が直接に作り込まれていることが好ましい。   It is preferable that a drive circuit for driving each pixel is directly built in the element substrate.

上記修正工程では、上記欠陥を含む画素を光学的に拡大して解析してもよい。   In the correction step, the pixel including the defect may be optically enlarged and analyzed.

上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正することが好ましい。   In the correction step, it is preferable to correct the defect by irradiating a laser along the optical axis at the time of the analysis.

上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた画素の状態を再度解析してもよい。   In the correction step, after correcting the defect, the state of the pixel including the defect may be analyzed again.

上記修正領域予測工程で予測された修正領域のデータは、上記第1のステージから上記第2のステージへデータ通信によって送信されるようにしてもよい。   The correction area data predicted in the correction area prediction step may be transmitted from the first stage to the second stage by data communication.

欠陥修正で形成された修正跡を平坦化膜で保護して平坦化し、その後に画素電極を形成してもよい。   The correction mark formed by the defect correction may be protected and flattened by a flattening film, and then the pixel electrode may be formed.

−作用−
次に、本発明の作用について説明する。
-Action-
Next, the operation of the present invention will be described.

素子基板には、容量素子を有する単位領域(素子基板が液晶表示装置を構成する場合には、画素に相当する)が複数配置されている。素子基板を製造する場合には、第1装着工程と、電気検査工程を行う。素子基板の単位領域に欠陥が検出された場合には、座標検出工程、第2装着工程及び修正工程を行う。   A plurality of unit regions (corresponding to pixels when the element substrate constitutes a liquid crystal display device) having a capacitive element are arranged on the element substrate. When manufacturing an element substrate, a 1st mounting process and an electrical inspection process are performed. When a defect is detected in the unit region of the element substrate, a coordinate detection process, a second mounting process, and a correction process are performed.

第1装着工程では、素子基板を第1のステージに装着する。その後、電気検査工程では、第1のステージに装着された素子基板の容量素子に電荷を供給した後に、容量素子に保持されている電荷を検出する。そうして、検出された電荷量によって、単位領域における欠陥の有無を検出する。   In the first mounting step, the element substrate is mounted on the first stage. Thereafter, in the electrical inspection process, after charge is supplied to the capacitor element of the element substrate mounted on the first stage, the charge held in the capacitor element is detected. Then, the presence / absence of a defect in the unit region is detected based on the detected charge amount.

電気検査工程には、座標検出工程が含まれる。座標検出工程では、単位領域の欠陥が検出された場合に、欠陥を含む単位領域の位置座標を検出する。その後、第2装着工程を行い、素子基板を第1のステージから搬送して第2のステージに装着する。次に、修正工程を行い、第2のステージにおいて上記欠陥を修正する。このとき、上記位置座標によって欠陥を含む単位領域の位置を特定し、その単位領域の欠陥を修正する。こうして、欠陥の有無が検査されると共に欠陥が修正され、素子基板が製造される。   The electrical inspection process includes a coordinate detection process. In the coordinate detection step, when a defect in the unit area is detected, the position coordinates of the unit area including the defect are detected. Thereafter, a second mounting step is performed, and the element substrate is transported from the first stage and mounted on the second stage. Next, a correction process is performed, and the defect is corrected in the second stage. At this time, the position of the unit region including the defect is specified by the position coordinates, and the defect of the unit region is corrected. Thus, the presence or absence of defects is inspected and the defects are corrected, and the element substrate is manufactured.

さらに、単位領域の欠陥が検出された場合に、その単位領域において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を行うことが好ましい。すなわち、修正領域予測工程では、まず、位置座標が特定された欠陥を含む単位領域に対し、その容量素子に複数の検査パターン信号を入力する。その結果、検査パターン毎に得られる容量素子からの出力値の組合せに応じて、上記修正領域を予測する。修正領域は、予め決められたテーブルに基づいて予測することが可能である。   Furthermore, when a defect in the unit area is detected, it is preferable to perform a correction area prediction step of predicting a correction area in which the defect has occurred in the unit area and needs to be corrected. That is, in the correction region prediction step, first, a plurality of inspection pattern signals are input to the capacitive element for a unit region including a defect whose position coordinates are specified. As a result, the correction region is predicted according to the combination of output values from the capacitive elements obtained for each inspection pattern. The correction area can be predicted based on a predetermined table.

また、修正工程では、上記欠陥を含む単位領域を光学的に拡大して解析することが可能である。そのとき、解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正することが好ましい。そのことにより、解析のために位置合わせした光学軸を利用して、レーザによる修正を容易且つ効率的に行われる。   In the correction process, the unit region including the defect can be optically enlarged and analyzed. At that time, it is preferable to correct the defect by irradiating a laser along the optical axis at the time of analysis. As a result, correction by a laser can be easily and efficiently performed using an optical axis aligned for analysis.

修正作業に関しては、人的な介入なくして実施してもよい。   The correction work may be performed without human intervention.

ところで、レーザによる欠陥修正時に切り飛ばし等の除去屑が生じ、この除去屑が単位領域の他の部分に新たな欠陥を生じさせる虞れがある。そこで、上記修正工程において欠陥修正後の単位領域の状態を再度解析することが好ましい。このことにより、修正に伴って新たな欠陥が生じたとしても、容易に再度の修正を行うことができるため、工程の短縮と基板の歩留まりの向上を図ることが可能となる。   By the way, removal scraps such as cutting off are generated at the time of defect correction by the laser, and there is a possibility that the removal scraps may cause new defects in other portions of the unit region. Therefore, it is preferable to analyze again the state of the unit region after the defect correction in the correction step. As a result, even if a new defect occurs along with the correction, the correction can be easily performed again, so that the process can be shortened and the yield of the substrate can be improved.

修正後、平坦化膜により修正跡を埋めてしまうことで平坦化し、平坦性のよい画素電極を形成することによって、表示均質性を左右する配向力の均一性を保つことができ、表示品位の高い液晶表示装置を提供できることになる。   After correction, the flattening film is flattened by filling the correction marks, and by forming pixel electrodes with good flatness, the uniformity of the alignment force that affects the display uniformity can be maintained, and the display quality can be maintained. A high liquid crystal display device can be provided.

また、液晶表示装置を製造する場合には、上述のようにして製造した素子基板に対し、対向基板を素子基板に対向配置させて貼り合わせると共に、対向基板及び素子基板の間に液晶層を設ける。そのことにより、素子基板の検査及び修正がなされた液晶表示装置が製造される。   When manufacturing a liquid crystal display device, the counter substrate is bonded to the element substrate manufactured as described above, and the liquid crystal layer is provided between the counter substrate and the element substrate. . Thereby, a liquid crystal display device in which the element substrate is inspected and corrected is manufactured.

本発明によれば、第1のステージで電気検査を行うと共に欠陥を含む領域の位置座標を検出し、第2のステージにおいて位置座標により特定された欠陥を修正するようにしたので、電気検査により検出された欠陥を容易且つ精度良く修正することができる。   According to the present invention, the electrical inspection is performed on the first stage, the position coordinates of the region including the defect are detected, and the defect specified by the position coordinates on the second stage is corrected. The detected defect can be easily and accurately corrected.

以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiment.

《発明の実施形態1》
図1〜図7は、本発明の実施形態1を示している。本実施形態1では、液晶表示装置又は液晶表示装置を構成する素子基板であるTFT基板を製造する場合に、TFT基板の欠陥を検査すると共に修正する。
Embodiment 1 of the Invention
1 to 7 show Embodiment 1 of the present invention. In the first embodiment, when manufacturing a TFT substrate which is a liquid crystal display device or an element substrate constituting the liquid crystal display device, defects of the TFT substrate are inspected and corrected.

液晶表示装置は、図示を省略するが、TFT基板と、TFT基板に対向して配置された対向基板と、上記対向基板及び上記TFT基板の間に設けられた液晶層とを備えている。対向基板にはカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。   Although not shown, the liquid crystal display device includes a TFT substrate, a counter substrate disposed to face the TFT substrate, and a liquid crystal layer provided between the counter substrate and the TFT substrate. On the counter substrate, a color filter, a common electrode, a black matrix, and the like are formed.

一方、TFT基板は、いわゆるアクティブマトリクス基板に構成されている。TFT基板には、平面図である図4に拡大して示すように、単位領域である画素12が複数マトリクス状に配置されている。TFT基板10には、複数のゲート配線13が互いに平行に延びて形成されている。また、TFT基板10には、複数のソース配線14が互いに平行に形成されており、上記ゲート配線13と直交するように配置されている。そのことにより、TFT基板10には、ゲート配線13及びソース配線14からなる配線が規則正しく配列した状態でパターン形成されている。   On the other hand, the TFT substrate is configured as a so-called active matrix substrate. On the TFT substrate, as shown in an enlarged view in FIG. 4 which is a plan view, a plurality of pixels 12 as unit regions are arranged in a matrix. A plurality of gate wirings 13 are formed on the TFT substrate 10 so as to extend in parallel with each other. In addition, a plurality of source lines 14 are formed on the TFT substrate 10 in parallel with each other, and are arranged so as to be orthogonal to the gate lines 13. As a result, the TFT substrate 10 is formed with a pattern in which the wiring composed of the gate wiring 13 and the source wiring 14 is regularly arranged.

各画素12は、上記ゲート配線13とソース配線14とによって区画される矩形状の領域により形成されている。各画素12には、液晶層を駆動するための画素電極15が形成されている。画素電極15は、画素12の間に配置され、矩形状に形成されている。図4に示すように、平面視で、画素電極15とその周りの配線(ゲート配線13及びソース配線14)との間には所定の間隔が設けられている。   Each pixel 12 is formed by a rectangular region partitioned by the gate wiring 13 and the source wiring 14. Each pixel 12 is formed with a pixel electrode 15 for driving the liquid crystal layer. The pixel electrode 15 is disposed between the pixels 12 and has a rectangular shape. As shown in FIG. 4, a predetermined interval is provided between the pixel electrode 15 and the surrounding wiring (gate wiring 13 and source wiring 14) in plan view.

各画素12には、画素電極15をアクティブマトリクス駆動するスイッチング素子であるTFT(薄膜トランジスタ)16がそれぞれ設けられている。TFT16は、ゲート配線13に接続されたゲート電極17と、ソース配線14に接続されたソース電極18と、画素電極15に接続されたドレイン電極19とを備えている。そうして、走査電圧がゲート配線13を介してゲート電極17に印加された状態で、信号電圧がソース配線14からソース電極18及びドレイン電極19を介して画素電極15へ供給されるようになっている。   Each pixel 12 is provided with a TFT (thin film transistor) 16 which is a switching element for driving the pixel electrode 15 in an active matrix. The TFT 16 includes a gate electrode 17 connected to the gate wiring 13, a source electrode 18 connected to the source wiring 14, and a drain electrode 19 connected to the pixel electrode 15. Thus, the signal voltage is supplied from the source wiring 14 to the pixel electrode 15 via the source electrode 18 and the drain electrode 19 in a state where the scanning voltage is applied to the gate electrode 17 via the gate wiring 13. ing.

また、TFT基板10には、複数の容量配線20が各画素間を通るように、互いに平行に形成されている。容量配線20と画素電極15との間には絶縁膜が介在されており、これらによって補助容量とも称される容量素子21が形成されている。容量素子21は、各画素12にそれぞれ形成されており、ゲート16がオン状態からオフ状態にスイッチングする瞬間に発生する各画素12における表示電圧変動を少なくする働きを担っている。図4では、画素電極15と容量素子21を同一面で形成するものとして記述したが、別の層で以って形成しても構わない。さらに、TFT基板10には、上記各画素12を駆動する駆動回路(図示省略)が直接に作り込まれている。   In addition, a plurality of capacitor wirings 20 are formed on the TFT substrate 10 in parallel with each other so as to pass between the pixels. An insulating film is interposed between the capacitor wiring 20 and the pixel electrode 15, and a capacitor element 21, also called an auxiliary capacitor, is formed by these. The capacitive element 21 is formed in each pixel 12 and has a function of reducing display voltage fluctuation in each pixel 12 that occurs at the moment when the gate 16 switches from the on state to the off state. In FIG. 4, the pixel electrode 15 and the capacitor 21 are described as being formed on the same surface, but may be formed with different layers. Further, a driving circuit (not shown) for driving each pixel 12 is directly built in the TFT substrate 10.

ところで、各画素12には、製造段階において欠陥が生じることがある。ここで、例えば、画素電極15と、ゲート配線13又はソース配線14とが誤って電気的に接続された状態が、欠陥に該当する。また、例えば、ゲート配線13と、TFT16のドレイン電極19とが誤って電気的に接続された状態も、上記欠陥に該当する。また、例えば、画素電極15と容量配線20とが誤って電気的に接続された状態が、欠陥に該当する。このような欠陥が生じた場合には、その画素12が適正電荷を保持できず、表示不良を引き起こしてしまう。   Incidentally, each pixel 12 may be defective in the manufacturing stage. Here, for example, a state in which the pixel electrode 15 and the gate wiring 13 or the source wiring 14 are erroneously electrically connected corresponds to a defect. In addition, for example, a state where the gate wiring 13 and the drain electrode 19 of the TFT 16 are erroneously electrically connected also corresponds to the defect. For example, a state in which the pixel electrode 15 and the capacitor wiring 20 are erroneously electrically connected corresponds to a defect. When such a defect occurs, the pixel 12 cannot hold an appropriate charge, causing a display defect.

また、平面図である図3に示すように、TFT基板10は、その製造段階においてマザー基板11にマトリクス状に複数配置されている。つまり、複数のTFT基板10が1つのマザー基板11において一括して同時に形成される。   As shown in FIG. 3 which is a plan view, a plurality of TFT substrates 10 are arranged in a matrix on the mother substrate 11 in the manufacturing stage. That is, a plurality of TFT substrates 10 are simultaneously formed on one mother substrate 11 at the same time.

−製造方法−
次に、上記液晶表示装置及びTFT基板10の製造方法について説明する。
-Manufacturing method-
Next, a method for manufacturing the liquid crystal display device and the TFT substrate 10 will be described.

液晶表示装置の製造方法には、フローチャートである図2に示すように、TFT基板形成工程(ステップS1)と、パネル化工程(ステップS2)と、モジュール化工程(ステップS3)と、最終製品化工程(ステップS4)とが含まれる。   As shown in the flowchart of FIG. 2, the liquid crystal display manufacturing method includes a TFT substrate forming step (step S1), a panel forming step (step S2), a modularization step (step S3), and a final product. Process (step S4).

TFT基板形成工程(ステップS1)では、例えばガラス基板からなるマザー基板11に対し、金属膜や絶縁膜等の薄膜を形成すると共にレジスト処理、露光処理及びエッチング処理等を繰り返し行い、いわゆるフォトリソグラフィによって、画素電極15、TFT16、ゲート配線13及びソース配線14等をパターン形成する。その後、後に詳述するアレイ検査修正工程(ステップS10)を行う。そうして、複数のTFT基板が、マザー基板に含まれた状態で形成される。形成されたTFT基板に欠陥がない場合、及び欠陥が修正された場合には、次の工程に進む。   In the TFT substrate forming step (step S1), a thin film such as a metal film or an insulating film is formed on the mother substrate 11 made of, for example, a glass substrate, and a resist process, an exposure process, an etching process, and the like are repeatedly performed. The pixel electrode 15, the TFT 16, the gate wiring 13, the source wiring 14, and the like are formed in a pattern. Thereafter, an array inspection correction process (step S10), which will be described in detail later, is performed. Thus, a plurality of TFT substrates are formed while being included in the mother substrate. When the formed TFT substrate has no defect and when the defect is corrected, the process proceeds to the next step.

また、図2では省略しているが、TFT基板形成工程(ステップS1)とは別に、対向基板形成工程を行う。対向基板形成工程では、例えばガラス基板からなるマザー基板に対し、フォトリソグラフィによって、カラーフィルタやブラックマトリクスを形成すると共に、共通電極をITO等によって形成する。そのことにより、複数の対向基板を、マザー基板に含まれた状態で形成する。   Although omitted in FIG. 2, a counter substrate forming step is performed separately from the TFT substrate forming step (step S1). In the counter substrate forming step, for example, a color filter and a black matrix are formed by photolithography on a mother substrate made of a glass substrate, and a common electrode is formed by ITO or the like. Thereby, a plurality of counter substrates are formed in a state of being included in the mother substrate.

カラーフィルタはTFT基板の下層に形成してもよい。修正は基板膜面側から実施するため、レーザービームの焦点を絞り込み表層だけを切り飛ばすことで、カラーフィルタを傷つけることなく、修正による色抜けも発生しない。   The color filter may be formed in the lower layer of the TFT substrate. Since the correction is performed from the substrate film surface side, the focus of the laser beam is narrowed down and only the surface layer is cut off, so that the color filter is not damaged and the color loss due to the correction does not occur.

パネル化工程(ステップS2)では、上記TFT基板10及び対向基板の貼合せ面に、配向膜を形成して配向処理を施す。その後、これらTFT基板10及び対向基板を、シール部材を介して貼り合わせる。シール部材は、略矩形枠状に形成されると共に、その一部に液晶を注入するための開口部を有している。そうして、互いに貼り合わされたTFT基板10及び対向基板の間に、シール部材の開口部から液晶を注入する。   In the paneling step (step S2), an alignment film is formed on the bonding surface of the TFT substrate 10 and the counter substrate to perform an alignment process. Thereafter, the TFT substrate 10 and the counter substrate are bonded together via a seal member. The seal member is formed in a substantially rectangular frame shape, and has an opening for injecting liquid crystal in a part thereof. Then, liquid crystal is injected from the opening of the seal member between the TFT substrate 10 and the counter substrate bonded to each other.

液晶の封入は、TFT基板10と対向基板を貼り合せるときに同時に実施してもよい。   The liquid crystal may be sealed at the same time when the TFT substrate 10 and the counter substrate are bonded together.

続いて、互いに貼り合わされた一対のマザー基板を分断することにより、液晶表示装置を構成する各セル毎に分割して形成する。その後、各セル毎に点灯検査を行う。   Subsequently, the pair of mother substrates bonded to each other is divided to form each cell constituting the liquid crystal display device. Thereafter, a lighting inspection is performed for each cell.

次に、モジュール化工程(ステップS3)では、分断されたセルに対し、例えば、接続フィルム、コントロール基板、バックライトユニットやベゼル、光学的フィルム等を組み付けることにより、液晶表示装置を構成するモジュールとして形成する。その後、最終製品化工程(ステップS4)では、例えば携帯電話等の最終製品に対し、上記モジュール化された液晶表示装置を組み付けて完成させる。   Next, in the modularization process (step S3), for example, a connection film, a control board, a backlight unit, a bezel, an optical film, etc. are assembled to the divided cells as a module constituting a liquid crystal display device. Form. Thereafter, in the final product manufacturing step (step S4), for example, the modularized liquid crystal display device is assembled and completed with respect to the final product such as a mobile phone.

次に、上記アレイ検査修正工程(ステップS10)について、フローチャートである図1を参照して詳細に説明する。アレイ検査修正工程(ステップS10)には、第1装着工程(ステップS11)、電気検査工程(ステップS12)、修正領域予測工程(ステップS14)、第2装着工程(ステップS15)、及び修正工程(ステップS16)が含まれる。   Next, the array inspection correction step (step S10) will be described in detail with reference to FIG. The array inspection correction step (step S10) includes a first mounting step (step S11), an electrical inspection step (step S12), a correction region prediction step (step S14), a second mounting step (step S15), and a correction step ( Step S16) is included.

第1装着工程(ステップS11)では、TFT基板10をマザー基板11の状態で第1のステージ(図示省略)に装着する。すなわち、図1に示すように、まず、TFT基板10を搬送カセット等から第1のステージに搬送し、この第1のステージに装着する。第1のステージの装着面には、複数の吸着口が形成されており、真空力によってTFT基板10を吸着保持するようになっている。   In the first mounting step (step S11), the TFT substrate 10 is mounted on the first stage (not shown) in the state of the mother substrate 11. That is, as shown in FIG. 1, first, the TFT substrate 10 is transferred from a transfer cassette or the like to the first stage, and is mounted on the first stage. A plurality of suction ports are formed on the mounting surface of the first stage, and the TFT substrate 10 is sucked and held by a vacuum force.

次に、電気検査工程(ステップS12)では、TFT基板10の各画素12における欠陥の有無を検出する。すなわち、第1のステージに装着されたTFT基板10上の端子に、プローブピンを接触させて検査信号を入力することにより、各画素12の容量素子21に電荷を供給する。その後に、容量素子21に保持されている電荷を検出する。画素12に欠陥がない場合には周辺画素で読み出される電荷量と遜色ない電荷量が検出されるが、欠陥がある場合にはそれらとは異なる電荷量が検出される。したがって、検出される電荷の値によって欠陥の有無と性質を識別することができる。   Next, in the electrical inspection process (step S12), the presence or absence of a defect in each pixel 12 of the TFT substrate 10 is detected. That is, charges are supplied to the capacitive elements 21 of the respective pixels 12 by inputting the inspection signal by bringing the probe pins into contact with the terminals on the TFT substrate 10 mounted on the first stage. Thereafter, the charge held in the capacitor 21 is detected. When the pixel 12 has no defect, a charge amount that is comparable to the charge amount read by the peripheral pixels is detected, but when there is a defect, a charge amount different from those is detected. Therefore, the presence and nature of the defect can be identified by the detected charge value.

この電気検査工程(ステップS12)には座標検出工程(ステップS13)が含まれる。座標検出工程(ステップS13)では、上記画素12の欠陥が検出された場合に、その欠陥を含む画素12の画素座標から、基板11内での位置座標Xを求める。画素12の位置座標Xは、例えば、図4で画素12の左下の位置であって、ゲート配線13及びソース配線14が交差する領域の中央位置とする。   This electrical inspection process (step S12) includes a coordinate detection process (step S13). In the coordinate detection step (step S13), when a defect of the pixel 12 is detected, the position coordinate X in the substrate 11 is obtained from the pixel coordinates of the pixel 12 including the defect. The position coordinate X of the pixel 12 is, for example, the lower left position of the pixel 12 in FIG. 4 and the center position of the region where the gate wiring 13 and the source wiring 14 intersect.

続いて、上記電気検査工程(ステップS12)で画素12の欠陥が検出された場合には、修正領域予測工程(ステップS14)を行う。この修正領域予測工程(ステップS14)では、当該画素12において欠陥が生じていて修正が必要な領域である修正領域を予測する。すなわち、まず、欠陥を含む画素12の容量素子21に複数の検査パターン信号を入力する。そうして、検査パターン信号毎に得られる容量素子21からの出力値の組合せに応じて、修正領域を予測する。   Subsequently, when a defect of the pixel 12 is detected in the electrical inspection process (step S12), a correction area prediction process (step S14) is performed. In the correction area prediction step (step S14), a correction area that is an area where a defect has occurred in the pixel 12 and needs to be corrected is predicted. That is, first, a plurality of inspection pattern signals are input to the capacitive element 21 of the pixel 12 including a defect. Thus, a correction region is predicted according to a combination of output values from the capacitive element 21 obtained for each inspection pattern signal.

修正領域は、予め決められたテーブルに基づいて予測することが可能である。例えば、図5に示すように、4つの検査パターン信号を規定する。図5において、Term1〜3は、それぞれ赤表示、緑表示、及び青表示に相当する信号である。また、Blackは実駆動で黒表示する動作環境に相当し、Whiteは白表示する動作環境に相当する。   The correction area can be predicted based on a predetermined table. For example, as shown in FIG. 5, four inspection pattern signals are defined. In FIG. 5, Terms 1 to 3 are signals corresponding to red display, green display, and blue display, respectively. Black corresponds to an operating environment for displaying black in actual driving, and White corresponds to an operating environment for displaying white.

第1パターンは、Term1〜3の全てがBlackである検査パターン信号である。第2パターンは、Term1がBlackであり且つTerm2及び3がWhiteである検査パターン信号である。第3パターンは、Term2がBlackであり且つTerm1及び3がWhiteである検査パターン信号である。第4パターンは、Term3がBlackであり且つTerm1,2がWhiteである検査パターン信号である。   The first pattern is an inspection pattern signal in which all of Terms 1 to 3 are Black. The second pattern is an inspection pattern signal in which Term1 is Black and Term2 and 3 are White. The third pattern is an inspection pattern signal in which Term2 is Black and Term1 and 3 are White. The fourth pattern is an inspection pattern signal in which Term 3 is Black and Terms 1 and 2 are White.

欠陥を含む画素12に各検査パターン信号(第1〜第4パターン)を入力した場合、出力として得られる容量素子21に保持されている電荷量の値は、所定の正常値(OKと表記)又は異常値(例えばNG1〜4と表記:これらNG1〜4は互いに異なる値である)をとり得る。そして、本発明者は、上記4つの検査パターン信号を入力して得られる出力値の組合せによって、修正領域を予測できることを見出した。   When each inspection pattern signal (first to fourth patterns) is input to the pixel 12 including the defect, the value of the charge amount held in the capacitive element 21 obtained as an output is a predetermined normal value (denoted as OK). Or an abnormal value (For example, it describes as NG1-4: These NG1-4 are mutually different values) can be taken. The inventor has found that the correction area can be predicted by a combination of output values obtained by inputting the four inspection pattern signals.

すなわち、例えば、図6に示すように、第1〜第4パターンを入力したときの出力値の組合せが、(NG2、NG1、OK、OK)である場合には、図4に示す領域Aが修正領域であると予測する。第1〜第4パターンを入力したときの出力値の組合せが、(NG2、NG1、NG4、OK)である場合には、図4に示す領域Bが修正領域であると予測する。第1〜第4パターンを入力したときの出力値の組合せが、(NG1、NG1、OK、OK)である場合には、図4に示す領域Cが修正領域であると予測する。第1〜第4パターンを入力したときの出力値の組合せが、(NG3、NG3、NG3、NG3)である場合には、図4に示す領域Dが修正領域であると予測する。予測された修正領域のデータは、上記第1のステージから上記第2のステージへデータ通信によって送信される。   That is, for example, as shown in FIG. 6, when the combination of output values when the first to fourth patterns are input is (NG2, NG1, OK, OK), the region A shown in FIG. Predict that it is a correction area. When the combination of output values when the first to fourth patterns are input is (NG2, NG1, NG4, OK), it is predicted that the area B shown in FIG. 4 is a correction area. When the combination of output values when the first to fourth patterns are input is (NG1, NG1, OK, OK), it is predicted that the region C shown in FIG. 4 is a correction region. When the combination of output values when the first to fourth patterns are input is (NG3, NG3, NG3, NG3), it is predicted that the region D shown in FIG. 4 is a correction region. The predicted correction area data is transmitted from the first stage to the second stage by data communication.

このようにデータ処理を行った後に、プローブヘッドをTFT基板10から離脱させ、図1に示すように、第2装着工程(ステップS15)を行う。第2装着工程(ステップS15)では、上述のように画素12の欠陥が検出された場合に、TFT基板10を第1のステージから搬送して第2のステージに(図示省略)装着する。第2のステージには光学的な検査を行うための拡大レンズ等の光学系や、欠陥を修正するためのレーザ装置、及びこれらの駆動系等が設けられている。   After performing the data processing in this way, the probe head is detached from the TFT substrate 10 and the second mounting step (step S15) is performed as shown in FIG. In the second mounting step (step S15), when a defect of the pixel 12 is detected as described above, the TFT substrate 10 is transported from the first stage and mounted on the second stage (not shown). The second stage is provided with an optical system such as a magnifying lens for optical inspection, a laser device for correcting defects, and a drive system thereof.

次に、修正工程(ステップS16)では、第2のステージにおいて上記欠陥を修正する。このとき、上記位置座標Xによって第2のステージにおける欠陥を含む画素12の位置を特定する。すなわち、第2のステージを移動させることにより特定された画素12に上記拡大レンズ等の光学系を対向させる。そうして、欠陥を含む画素12を光学的に拡大して解析する。このように、所望の画素12の位置座標Xを予め取得しているため、拡大して解析すべき領域を容易に特定することができる。   Next, in the correction step (step S16), the defect is corrected in the second stage. At this time, the position of the pixel 12 including the defect in the second stage is specified by the position coordinate X. That is, the optical system such as the magnifying lens is made to face the pixel 12 specified by moving the second stage. Then, the pixel 12 including the defect is optically enlarged and analyzed. As described above, since the position coordinate X of the desired pixel 12 is acquired in advance, it is possible to easily specify a region to be enlarged and analyzed.

欠陥の修正は、上記修正領域予測工程(ステップS14)で予測した領域に対して行う。例えば図7に示すように、修正領域が領域Aである場合には、その領域Aをレーザを照射することにより修正する。同様に、修正領域が領域Bである場合には、その領域Bを修正し、修正領域が領域Cである場合には、その領域Cを修正する。この欠陥の修正は、解析時の光学軸に沿ってレーザを照射することにより行う。一方、修正領域が領域Dである場合には、その修正が困難であるとして、修正せずに当該TFT基板10を放棄する。   Defect correction is performed on the region predicted in the correction region prediction step (step S14). For example, as shown in FIG. 7, when the correction area is the area A, the area A is corrected by irradiating the laser. Similarly, when the correction area is the area B, the area B is corrected, and when the correction area is the area C, the area C is corrected. This defect is corrected by irradiating a laser along the optical axis at the time of analysis. On the other hand, if the correction area is the area D, it is difficult to correct the area, and the TFT substrate 10 is abandoned without correction.

さらに、この修正工程では、欠陥修正後に、当該欠陥を含んでいた画素12の状態を再度解析することが好ましい。そのことにより、レーザによる欠陥修正後に新たな欠陥が生じていないか確認することができる。仮に、新たな欠陥が生じていれば、当該画素12を解析しつつ、その欠陥を容易に修正することが可能になる。   Furthermore, in this correction process, it is preferable to analyze again the state of the pixel 12 containing the defect after the defect correction. This makes it possible to confirm whether a new defect has occurred after the defect correction by the laser. If a new defect has occurred, it is possible to easily correct the defect while analyzing the pixel 12.

続いて、第2のステージからTFT基板10を離脱させ、搬送カセットへ移動させる。その後、上述のパネル化工程(ステップS2)が行われる。   Subsequently, the TFT substrate 10 is detached from the second stage and moved to the transport cassette. Thereafter, the above paneling process (step S2) is performed.

−実施形態1の効果−
したがって、この実施形態1によると、第1のステージで電気的検査を行うことで欠陥判定しているので、AOI等の光学的検査では検出しきれない数μm程度の微小なピンホールに起因する欠陥等であっても、高精度に検出することができる。また、検出された異常画素を数値管理したり数値判定することで欠陥の有無ばかりでなく性質分類までが可能になる。
-Effect of Embodiment 1-
Therefore, according to the first embodiment, since the defect is determined by performing the electrical inspection at the first stage, it is caused by a minute pinhole of about several μm that cannot be detected by the optical inspection such as AOI. Even a defect or the like can be detected with high accuracy. In addition, by performing numerical management and numerical determination of detected abnormal pixels, not only the presence or absence of defects but also property classification can be performed.

さらに、第1のステージで電気検査工程(ステップS12)を行うと共に欠陥を含む画素12の位置座標Xを検出するようにしたので、第2のステージにおいて位置座標Xにより特定された欠陥を、効率よく光学的に解析できると共に、容易且つ効率良く修正することができる。   Furthermore, since the electrical inspection process (step S12) is performed in the first stage and the position coordinate X of the pixel 12 including the defect is detected, the defect specified by the position coordinate X in the second stage is efficiently processed. It can be analyzed optically well and can be easily and efficiently corrected.

さらにまた、修正工程(ステップS16)では、解析時の光学軸に沿ってレーザを照射するようにしたので、レーザの位置合わせを別途行う必要がなく、レーザによる欠陥修正を容易且つ正確に行うことができる。   Furthermore, in the correction step (step S16), since the laser is irradiated along the optical axis at the time of analysis, it is not necessary to separately align the laser, and defect correction by the laser can be easily and accurately performed. Can do.

また、レーザによる欠陥修正時に切り飛ばし等の除去屑が生じ、この除去屑が画素の他の部分に新たな欠陥を生じさせる虞れがある。これに対し、本実施形態によると、解析時の光学軸に沿ってレーザを照射するようにしているので、その修正後の画素の状態を再度解析することができる。したがって、新たな欠陥が生じたとしても容易に再度の修正を行うことができるため、工程の短縮と基板の歩留まりの向上を図ることが可能となる。   Further, removal scraps such as cutting off are generated at the time of defect correction by the laser, and the removal scraps may cause new defects in other parts of the pixel. On the other hand, according to the present embodiment, since the laser is irradiated along the optical axis at the time of analysis, the corrected pixel state can be analyzed again. Therefore, even if a new defect occurs, it can be easily corrected again, so that the process can be shortened and the yield of the substrate can be improved.

特に、本実施形態では、修正領域予測工程(ステップS14)において検査パターン信号を入力することにより、欠陥を含む画素12における修正領域を容易に予測することができる。そのため、欠陥修正を適切且つ容易に行うことが可能になる。   In particular, in the present embodiment, the correction region in the pixel 12 including the defect can be easily predicted by inputting the inspection pattern signal in the correction region prediction step (step S14). Therefore, defect correction can be performed appropriately and easily.

《その他の実施形態》
上記実施形態1では、素子基板として液晶表示装置のTFT基板を例に挙げて説明したが、本発明はこれに限らず、例えば、有機EL表示装置を構成する素子基板等、単位領域毎に容量素子を有する素子基板に適用することが可能である。
<< Other Embodiments >>
In Embodiment 1 described above, the TFT substrate of the liquid crystal display device has been described as an example of the element substrate. However, the present invention is not limited to this, and for example, a capacitance for each unit region such as an element substrate constituting the organic EL display device. It can be applied to an element substrate having elements.

当該修正は、基本的には人を介することなく実施できるものであるが、人的操作の補助として用いてもよい。   The correction can be basically performed without human intervention, but may be used as an aid for human operation.

以上説明したように、本発明は、素子基板の製造方法及び液晶表示装置の製造方法について有用であり、特に、電気検査により検出された欠陥を容易且つ精度良く修正する場合に適している。   As described above, the present invention is useful for a method for manufacturing an element substrate and a method for manufacturing a liquid crystal display device, and is particularly suitable for correcting defects detected by electrical inspection easily and accurately.

実施形態1のアレイ検査修正工程を示すフローチャートである。3 is a flowchart illustrating an array inspection correction process according to the first embodiment. 液晶表示装置の製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of a liquid crystal display device. マザー基板を示す平面図である。It is a top view which shows a mother board | substrate. TFT基板の画素を拡大して示す平面図である。It is a top view which expands and shows the pixel of a TFT substrate. 検査パターン信号の内容を示す表である。It is a table | surface which shows the content of a test | inspection pattern signal. 検査パターン信号と修正領域との関係を示す表である。It is a table | surface which shows the relationship between a test | inspection pattern signal and a correction area | region. 修正領域と修正箇所との関係を示す表である。It is a table | surface which shows the relationship between a correction area | region and a correction location.

符号の説明Explanation of symbols

A〜D 修正領域
X 位置座標
10 TFT基板(素子基板)
12 画素(単位領域)
13 ゲート配線
14 ソース配線
15 画素電極
16 TFT
17 ゲート電極
18 ソース電極
19 ドレイン電極
20 容量配線
21 容量素子(15と20の重なり領域)
A to D Correction area X Position coordinate 10 TFT substrate (element substrate)
12 pixels (unit area)
13 Gate wiring 14 Source wiring 15 Pixel electrode 16 TFT
17 Gate electrode 18 Source electrode 19 Drain electrode 20 Capacitive wiring 21 Capacitance element (overlapping region of 15 and 20)

Claims (18)

容量素子を有する単位領域が複数配置された素子基板を第1のステージに装着する第1装着工程と、
上記第1のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に保持されている電荷を検出することによって、上記単位領域における欠陥の有無を検出する電気検査工程と、
上記単位領域の欠陥が検出された場合に、上記素子基板を上記第1のステージから搬送して第2のステージに装着する第2装着工程と、
上記第2のステージにおいて上記欠陥を修正する修正工程とを有し、
上記電気検査工程には、上記単位領域の欠陥が検出された場合に、該欠陥を含む上記単位領域の位置座標を検出する座標検出工程が含まれ、
上記修正工程では、上記位置座標によって上記第2のステージにおける上記欠陥を含む単位領域の位置を特定し、該単位領域の欠陥を修正する
ことを特徴とする素子基板の製造方法。
A first mounting step of mounting an element substrate on which a plurality of unit regions having capacitive elements are arranged on a first stage;
An electrical inspection step of detecting the presence or absence of a defect in the unit region by detecting the charge held in the capacitive element after supplying the charge to the capacitive element of the element substrate mounted on the first stage When,
A second mounting step of transporting the element substrate from the first stage and mounting it on a second stage when a defect in the unit area is detected;
A correction step of correcting the defect in the second stage,
The electrical inspection step includes a coordinate detection step of detecting a position coordinate of the unit region including the defect when a defect of the unit region is detected,
In the correction step, the position of the unit region including the defect in the second stage is specified by the position coordinates, and the defect in the unit region is corrected.
請求項1において、
上記単位領域の欠陥が検出された場合に、該単位領域において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有する
ことを特徴とする素子基板の製造方法。
In claim 1,
A method of manufacturing an element substrate, comprising: a correction region prediction step of predicting a correction region in which a defect has occurred in the unit region and needs to be corrected when a defect in the unit region is detected.
請求項2において、
上記修正領域予測工程では、上記欠陥を含む単位領域の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測する
ことを特徴とする素子基板の製造方法。
In claim 2,
In the correction region prediction step, a plurality of inspection pattern signals are input to the capacitive element of the unit region including the defect, and the correction region is selected according to a combination of output values from the capacitance element obtained for each inspection pattern signal. A method for manufacturing an element substrate, wherein:
請求項3において、
上記修正領域は、予め決められたテーブルに基づいて予測する
ことを特徴とする素子基板の製造方法。
In claim 3,
The method of manufacturing an element substrate, wherein the correction region is predicted based on a predetermined table.
請求項1において、
上記素子基板には、上記各単位領域を駆動する駆動回路が直接に作り込まれている
ことを特徴とする素子基板の製造方法。
In claim 1,
A method for manufacturing an element substrate, wherein a drive circuit for driving each unit region is directly built in the element substrate.
請求項1において、
上記修正工程では、上記欠陥を含む単位領域を光学的に拡大して解析する
ことを特徴とする素子基板の製造方法。
In claim 1,
In the correcting step, the unit region including the defect is optically enlarged and analyzed, and the element substrate manufacturing method is characterized.
請求項6において、
上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正する
ことを特徴とする素子基板の製造方法。
In claim 6,
In the correction step, the defect is corrected by irradiating a laser along the optical axis at the time of the analysis, and the element substrate manufacturing method is characterized in that:
請求項7において、
上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた単位領域の状態を再度解析する
ことを特徴とする素子基板の製造方法。
In claim 7,
In the correcting step, after the defect is corrected, the state of the unit region containing the defect is analyzed again.
請求項2において、
上記修正領域予測工程で予測された修正領域のデータは、上記第1のステージから上記第2のステージへデータ通信によって送信される
ことを特徴とする素子基板の製造方法。
In claim 2,
The method of manufacturing an element substrate, wherein data of the correction region predicted in the correction region prediction step is transmitted from the first stage to the second stage by data communication.
容量素子を有する画素が複数配置された素子基板と、上記素子基板に対向して配置された対向基板と、上記対向基板及び上記素子基板の間に設けられた液晶層とを備えた液晶表示装置を製造する方法であって、
上記素子基板を第1のステージに装着する第1装着工程と、
上記第1のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に保持されている電荷を検出することによって、上記画素における欠陥の有無を検出する電気検査工程と、
上記画素の欠陥が検出された場合に、上記素子基板を上記第1のステージから搬送して第2のステージに装着する第2装着工程と、
上記第2のステージにおいて上記欠陥を修正する修正工程とを備え、
上記電気検査工程には、上記画素の欠陥が検出された場合に、該欠陥を含む上記画素の位置座標を検出する座標検出工程が含まれ、
上記修正工程では、上記位置座標によって上記第2のステージにおける上記欠陥を含む画素の位置を特定し、該画素の欠陥を修正する
ことを特徴とする液晶表示装置の製造方法。
A liquid crystal display device comprising: an element substrate on which a plurality of pixels having capacitive elements are arranged; a counter substrate arranged to face the element substrate; and a liquid crystal layer provided between the counter substrate and the element substrate A method of manufacturing
A first mounting step of mounting the element substrate on a first stage;
An electrical inspection step of detecting the presence or absence of a defect in the pixel by supplying charge to the capacitive element of the element substrate mounted on the first stage and then detecting the charge held in the capacitive element; ,
A second mounting step of transporting the element substrate from the first stage and mounting it on the second stage when a defect of the pixel is detected;
A correction step of correcting the defect in the second stage,
The electrical inspection step includes a coordinate detection step of detecting a position coordinate of the pixel including the defect when a defect of the pixel is detected,
In the correction step, the position of the pixel including the defect in the second stage is specified by the position coordinate, and the defect of the pixel is corrected.
請求項10において、
上記画素の欠陥が検出された場合に、該画素において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有する
ことを特徴とする液晶表示装置の製造方法。
In claim 10,
A method of manufacturing a liquid crystal display device, comprising: a correction region prediction step of predicting a correction region that needs to be corrected when a defect is detected in the pixel when a defect of the pixel is detected.
請求項11において、
上記修正領域予測工程では、上記欠陥を含む画素の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測する
ことを特徴とする液晶表示装置の製造方法。
In claim 11,
In the correction region prediction step, a plurality of inspection pattern signals are input to the capacitor element of the pixel including the defect, and the correction region is determined according to a combination of output values from the capacitor element obtained for each inspection pattern signal. A method of manufacturing a liquid crystal display device characterized by predicting.
請求項12において、
上記修正領域は、予め決められたテーブルに基づいて予測する
ことを特徴とする液晶表示装置の製造方法。
In claim 12,
The method of manufacturing a liquid crystal display device, wherein the correction area is predicted based on a predetermined table.
請求項10において、
上記素子基板には、上記各画素を駆動する駆動回路が直接に作り込まれている
ことを特徴とする液晶表示装置の製造方法。
In claim 10,
A manufacturing method of a liquid crystal display device, wherein a drive circuit for driving each pixel is directly formed on the element substrate.
請求項10において、
上記修正工程では、上記欠陥を含む画素を光学的に拡大して解析する
ことを特徴とする液晶表示装置の製造方法。
In claim 10,
In the correction step, the pixel including the defect is optically enlarged and analyzed, and the method for manufacturing a liquid crystal display device is characterized.
請求項15において、
上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正する
ことを特徴とする液晶表示装置の製造方法。
In claim 15,
In the correcting step, the defect is corrected by irradiating a laser along the optical axis at the time of the analysis, and a manufacturing method of a liquid crystal display device, characterized in that:
請求項16において、
上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた画素の状態を再度解析する
ことを特徴とする液晶表示装置の製造方法。
In claim 16,
In the correcting step, after correcting the defect, the state of the pixel including the defect is analyzed again.
請求項11において、
上記修正領域予測工程で予測された修正領域のデータは、上記第1のステージから上記第2のステージへデータ通信によって送信される
ことを特徴とする液晶表示装置の製造方法。
In claim 11,
A method of manufacturing a liquid crystal display device, wherein data of a correction area predicted in the correction area prediction step is transmitted from the first stage to the second stage by data communication.
JP2006144340A 2006-05-24 2006-05-24 Manufacturing method for element substrate and manufacturing method for liquid crystal display device Withdrawn JP2007316244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006144340A JP2007316244A (en) 2006-05-24 2006-05-24 Manufacturing method for element substrate and manufacturing method for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006144340A JP2007316244A (en) 2006-05-24 2006-05-24 Manufacturing method for element substrate and manufacturing method for liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2007316244A true JP2007316244A (en) 2007-12-06

Family

ID=38850177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006144340A Withdrawn JP2007316244A (en) 2006-05-24 2006-05-24 Manufacturing method for element substrate and manufacturing method for liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2007316244A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112883B2 (en) 2007-06-15 2012-02-14 Hitachi Displays, Ltd. Method and apparatus for manufacturing electronic circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8112883B2 (en) 2007-06-15 2012-02-14 Hitachi Displays, Ltd. Method and apparatus for manufacturing electronic circuit board

Similar Documents

Publication Publication Date Title
US9214105B2 (en) Display panel and testing method thereof
JP4984815B2 (en) Manufacturing method of electro-optical device
US8664964B2 (en) Display device and system for inspecting bonding resistance and inspecting method thereof
US7545162B2 (en) Method and apparatus for inspecting and repairing liquid crystal display device
WO2011080861A1 (en) Display device
US9983450B2 (en) GOA circuit module, method for testing the same, display panel and display apparatus
US7379040B2 (en) Display device and method for testing the same
JP5352066B2 (en) Electronic circuit board manufacturing equipment
JP2000082729A (en) Unified mending system as well as automatic defect detecting system and its control method
JP2000082729A5 (en)
KR101266717B1 (en) Vision Auto Probe
KR100996549B1 (en) System for testing a pattern of a liquid crystal display device and method of testing and repairing the pattern using thereof
WO2020107647A1 (en) Repairing method in manufacturing process for array substrate
JP2007316244A (en) Manufacturing method for element substrate and manufacturing method for liquid crystal display device
WO2005085938A1 (en) Board inspecting method, array board inspecting method and array board inspecting equipment
KR101102020B1 (en) Liquid Crystal Display Panel And Method For Fabricating Thereof
TW201303430A (en) System for display images and fabrication method thereof
KR20090006456A (en) Apparatus for inspecting liquid crystal display panel and method for inspecting it
JP2000292759A (en) Method for analyzing and inspecting liquid crystal panel
KR101250234B1 (en) System and method of testing liquid crystal display device and method of fabricating liquid crystal display device using thereof
CN112213894A (en) Method for manufacturing array substrate for display panel
JP2005091644A (en) Manufacturing method and inspection method for electrooptic device
KR100280640B1 (en) Integrated repair system and its control method
JPH02136761A (en) Inspecting device for liquid crystal display panel
KR20120130593A (en) liquid crystal display and method for an examination of a line of the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804