JP2007312366A - パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法 - Google Patents
パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法 Download PDFInfo
- Publication number
- JP2007312366A JP2007312366A JP2007102085A JP2007102085A JP2007312366A JP 2007312366 A JP2007312366 A JP 2007312366A JP 2007102085 A JP2007102085 A JP 2007102085A JP 2007102085 A JP2007102085 A JP 2007102085A JP 2007312366 A JP2007312366 A JP 2007312366A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- reproduction
- clock
- binarized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2338—Demodulator circuits; Receiver circuits using non-coherent demodulation using sampling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】時分割部103は、データ信号をクロック信号の立ち上がりエッジでサンプリングし、サンプリング後のデータ信号をそれぞれカウンタ104−1〜104−3へ出力する。カウンタ104−1〜104−3は、データ信号が所定期間内にHighレベルとなるHighレベル数をカウントし、最大値検出部105は、カウンタ104−1〜104−3のHighレベル数のうち、最大のHighレベル数が検出されたカウンタでカウントされたデータ列に関する最多データ列情報を、選択データ判定部106へ出力する。選択データ判定部106は、最多データ列情報から、どのタイミングでサンプリングされたデータ列を復調データ列として選択すべきか判定する。
【選択図】図1
Description
図1に、本発明の実施の形態1におけるパルス信号受信装置の要部構成を示す。また、図2に、パルス信号受信装置の各部におけるタイミング図を示す。
図4に、本発明の実施の形態2に係るパルス信号受信装置の要部構成を示す。図4の本発明の実施の形態2のパルス信号受信装置200において、図1と共通する構成部分には図1と同一の符号を付して説明を省略する。図4は、図1に対して、増幅部201と増幅率制御部202を追加した構成を採る。
本実施の形態では、受信信号がパルス化されたQPSK変調信号の場合について記載する。すなわち、本実施の形態は、主に、信号幅が極めて短いQPSK変調信号に対するパルス化QPSK信号受信装置に関する。本発明は、信号幅が極めて短いQPSK変調信号に対しても適用可能である。信号幅が極めて短いQPSK変調信号は、多くの処理でパルス変調信号と同様に扱うことが可能であり、本実施の形態では、これをパルス化QPSK信号という。
102、402 クロックデータリカバリ部
103、403 時分割部
104−1、104−2、104−3、404−1、404−2、404−3 カウンタ
105 最大値検出部
106 選択データ判定部
107、405 データ選択部
201 増幅部
202 増幅率制御部
301 閾値制御部
401 IQ分離部
Claims (8)
- パルス信号を受信する受信手段と、
前記パルス信号の電圧を閾値判定し、2値化信号へ変換する2値化手段と、
前記2値化信号に同期したクロックと、当該クロックを用いて前記2値化信号をサンプリングした再生データと、を得るクロックデータリカバリ手段と、
前記再生データを、複数のデータ列に時分割する時分割手段と、
所定期間内の前記再生データの有無を、前記各データ列毎にカウントするカウント手段と、
前記カウント手段によりカウントされたカウント値に基づいて、復調するデータ列を前記複数のデータ列から選択するデータ選択手段と、
を具備するパルス信号受信装置。 - 前記時分割手段は、1シンボル周期に含まれる前記クロックの周期の数おきに抽出した前記再生データを用いて、前記複数のデータ列を構成する
請求項1に記載のパルス信号受信装置。 - 前記データ選択手段は、前記カウント値に基づいて、所定期間内に前記再生データを最も多く含む最多データ列を検出する検出手段、を具備し、
前記最多データ列が所定回数連続して同一の場合に、当該最多データ列を選択する
請求項1に記載のパルス信号受信装置。 - 前記2値化手段は、前記データ列毎の前記再生データの数に基づいて、受信したパルス信号の電圧を調整する
請求項1に記載のパルス信号受信装置。 - 前記2値化手段は、前記データ列毎の前記再生データの数に基づいて、閾値判定に用いる閾値を変更する
請求項1に記載のパルス信号受信装置。 - パルス化されたQPSK変調信号を受信する受信手段と、
前記QPSK変調信号をI信号とQ信号とに分離する分離手段と、
前記I信号とQ信号とのそれぞれの電圧を閾値判定し、2値化信号へ変換する2値化手段と、
前記2値化信号に同期したクロックと、当該クロックで前記2値化信号をサンプリングして再生データを得るクロックデータリカバリ手段と、
前記再生データを、複数のデータ列に時分割する時分割手段と、
所定期間内の前記再生データの有無を、前記各データ列毎にカウントするカウント手段と、
前記カウント手段によりカウントされたカウント値に基づいて、復調するデータ列を前記複数のデータ列から選択するデータ選択手段と、
を具備するパルス化QPSK信号受信装置。 - 前記2値化手段は、前記I信号の電圧を閾値判定により2値化して、2値化I信号へ変換し、前記Q信号の電圧を閾値判定により2値化して、2値化Q信号へ変換し、
前記クロックデータリカバリ手段は、前記2値化I信号と前記2値化Q信号とのうち、少なくともいずれか一方に同期したクロックを得、更に、当該クロックを用いて前記2値化I信号及び前記2値化Q信号をサンプリングして、再生Iデータ及び再生Qデータを取得し、
前記時分割手段は、前記再生Iデータ及び前記再生Qデータを、複数のIQデータ列群に時分割し、
前記カウント手段は、前記所定期間内の前記再生Iデータ及び前記再生Qデータの有無を、前記IQデータ列群毎にカウントし、
前記データ選択手段は、前記カウント手段によりカウントされた前記IQデータ列群毎のカウント値に基づいて、復調するデータ列群を前記複数のIQデータ列群から選択する
請求項6に記載のパルス化QPSK信号受信装置。 - パルス信号を受信する工程と、
前記パルス信号の電圧を閾値判定し、2値化信号へ変換する工程と、
前記2値化信号に同期したクロックと、当該クロックを用いて前記2値化信号をサンプリングした再生データと、を得る工程と、
前記再生データを、複数のデータ列に時分割する工程と、
所定期間内の前記再生データの有無を、前記データ列毎にカウントする工程と、
カウントされたカウント値に応じて、復調するデータ列の候補を前記複数のデータ列から選択する工程と、
を有するパルス信号受信方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007102085A JP4964006B2 (ja) | 2006-04-19 | 2007-04-09 | パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法 |
PCT/JP2007/058093 WO2007123049A1 (ja) | 2006-04-19 | 2007-04-12 | パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法 |
US12/297,567 US8130883B2 (en) | 2006-04-19 | 2007-04-12 | Pulse signal reception device, pulsed QPSK signal reception device, and pulse signal reception method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006115759 | 2006-04-19 | ||
JP2006115759 | 2006-04-19 | ||
JP2007102085A JP4964006B2 (ja) | 2006-04-19 | 2007-04-09 | パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007312366A true JP2007312366A (ja) | 2007-11-29 |
JP4964006B2 JP4964006B2 (ja) | 2012-06-27 |
Family
ID=38624953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007102085A Expired - Fee Related JP4964006B2 (ja) | 2006-04-19 | 2007-04-09 | パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8130883B2 (ja) |
JP (1) | JP4964006B2 (ja) |
WO (1) | WO2007123049A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5519367B2 (ja) * | 2010-03-29 | 2014-06-11 | パナソニック株式会社 | 受電装置及び電力伝送システム |
US11316506B1 (en) * | 2020-10-14 | 2022-04-26 | Rohde & Schwarz Gmbh & Co. Kg | Signal analysis method and signal analysis module |
TWI769877B (zh) * | 2021-06-28 | 2022-07-01 | 國立陽明交通大學 | 時脈與資料回復之方法及系統 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031951A (ja) * | 1998-07-15 | 2000-01-28 | Fujitsu Ltd | バースト同期回路 |
JP2000174736A (ja) * | 1998-12-08 | 2000-06-23 | Sharp Corp | ビット同期回路 |
WO2001059982A1 (fr) * | 2000-02-14 | 2001-08-16 | Fujitsu Limited | Recepteur optique |
JP2003134097A (ja) * | 2001-08-27 | 2003-05-09 | Samsung Electronics Co Ltd | データ復元回路及びデータ復元方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6236697B1 (en) * | 1998-05-28 | 2001-05-22 | Integrated Device Technology, Inc. | Clock recovery for multiple frequency input data |
US7227918B2 (en) * | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Necエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
JP3586246B2 (ja) | 2002-01-31 | 2004-11-10 | 三菱電機株式会社 | パルスレーダ装置 |
US20030185312A1 (en) * | 2002-03-28 | 2003-10-02 | Adc Telecommunications Israel Ltd. | Clock recovery from a composite clock signal |
JP4057467B2 (ja) * | 2002-11-12 | 2008-03-05 | 株式会社リコー | 超広帯域通信用受信機および超広帯域通信用の再生データ生成方法 |
-
2007
- 2007-04-09 JP JP2007102085A patent/JP4964006B2/ja not_active Expired - Fee Related
- 2007-04-12 US US12/297,567 patent/US8130883B2/en not_active Expired - Fee Related
- 2007-04-12 WO PCT/JP2007/058093 patent/WO2007123049A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031951A (ja) * | 1998-07-15 | 2000-01-28 | Fujitsu Ltd | バースト同期回路 |
JP2000174736A (ja) * | 1998-12-08 | 2000-06-23 | Sharp Corp | ビット同期回路 |
WO2001059982A1 (fr) * | 2000-02-14 | 2001-08-16 | Fujitsu Limited | Recepteur optique |
JP2003134097A (ja) * | 2001-08-27 | 2003-05-09 | Samsung Electronics Co Ltd | データ復元回路及びデータ復元方法 |
Also Published As
Publication number | Publication date |
---|---|
US8130883B2 (en) | 2012-03-06 |
US20090252258A1 (en) | 2009-10-08 |
WO2007123049A1 (ja) | 2007-11-01 |
JP4964006B2 (ja) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101021390B1 (ko) | 에이에스케이 복조 장치 및 그것을 이용한 무선 장치 | |
JP4603559B2 (ja) | 無線受信装置および無線受信方法 | |
US6169751B1 (en) | OFDM receiving apparatus | |
EP0766393B1 (en) | PPM demodulation device | |
JP4964006B2 (ja) | パルス信号受信装置、パルス化qpsk信号受信装置、及びパルス信号受信方法 | |
US8121201B2 (en) | Pulse transmitter, pulse receiver, pulse transmitting method, and pulse demodulating method | |
JP2004015587A (ja) | 識別閾値設定回路及び直流レベルシフト回路 | |
US10848298B1 (en) | Method and apparatus for a selective pulse amplitude modulation signal phase detector | |
JP5178856B2 (ja) | 受信装置 | |
JP2007306128A (ja) | 受信装置、通信システム、および閾値制御方法 | |
CN114884782B (zh) | 一种应用于gfsk接收机的判决修正方法及装置 | |
JP2009060203A (ja) | 光受信信号断検出回路及び光受信信号断検出方法 | |
JP4508961B2 (ja) | シンボル判定装置、シンボル判定装置のシンボル判定方法、シンボル判定プログラム及び記録媒体 | |
JP2011119799A (ja) | 信号受信装置及び信号処理方法 | |
KR20010010001A (ko) | 4레벨 디지털 신호의 데이터 복원장치 | |
KR101034379B1 (ko) | 클록없이 동작하는 등화기를 이용한 데이터 복원장치 | |
JP2009284461A (ja) | シンボル同期方法及びデジタル復調装置 | |
JP3918969B2 (ja) | Ofdm復調装置及びofdm復調方法 | |
JP4180967B2 (ja) | 信号復調装置 | |
JP2000295193A (ja) | 同期検出装置 | |
JP2008072186A (ja) | 同期追従回路 | |
JP2007013505A (ja) | 変調信号のシンボル判定装置、変調信号のシンボル判定方法、変調信号のシンボル判定プログラム及び記録媒体 | |
JP2006148333A (ja) | Ppm同期回路およびppm復調装置 | |
JP2009239364A (ja) | デジタル無線機、制御方法及びプログラム | |
JP2005039597A (ja) | タイミング再生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |