JP2007304779A - 半導体メモリ装置 - Google Patents

Abstract

【課題】ユーザの要求に併せて使い方の選択が可能な汎用性を有し、容量を増設しても高速アクセスの維持が可能な半導体メモリ装置を提供する。
【解決手段】半導体メモリ装置１Ａは、装置自身にバックアップ用内部電源やメモリバックアップ装置を搭載せずに、データのバックアップやメモリ拡張用の外部装置と接続するための拡張Ｉ／Ｆ１７Ａを備える。更に、内部バスを光バスとし、光分岐伝送部１３Ａにより内部に搭載する半導体メモリ１５と拡張Ｉ／Ｆ１７Ａの配線を分岐する。
【選択図】図１

Description

本発明は、半導体メモリ装置に関し、特にユーザの要求に併せて使い方の選択が可能な汎用性を有する半導体メモリ装置に関する。

各種コンピュータ装置においては、様々なデータが随時処理されており、その際に必要なデータを格納する場所が必要となる。そのうち、ＯＳやアプリケーションの実行コードやデータを一時的に格納するメモリとしては、ＤＲＡＭ（Dynamic Random Access Memory）がある。

ＤＲＡＭは、そのようなデータを一時的に格納するものであるので、コンピュータ装置の駆動時にそれらのデータを記憶していればよく、システム終了時にはそれらのデータは不要になる。しかし、ＣＰＵがそれらのデータを必要とした際には素早くデータの読み書きをする必要があるので、高速アクセス性が要求される。コンピュータ装置に処理させるデータ量が増加すると、それに伴いＤＲＡＭに一時的に格納するデータも増加する。そのため、ＤＲＡＭの記憶容量が少ないと、コンピュータ装置の処理速度が低下してしまう。

この一時的なファイルがコンピュータ内部のＤＲＡＭに納まらなくなった場合、アクセス速度の遅いハードディスクなどの磁気ディスクにファイルを格納することになり、コンピュータの処理速度が上がらなくなってしまう。

このような状況を改善するために、磁気ディスクの代わりにＤＲＡＭを記憶素子として用いたいわゆる半導体メモリ装置を使うことが有効である。ＤＲＡＭは揮発性のメモリではあるが、上述したように一時ファイルなどの電源停止時に保存を要するデータを格納するものでなければ、通常、使用時には特に問題はない。

この半導体メモリ装置を、不揮発性の記憶素子と同様、電源を切った場合でもデータを消失したくないアプリケーションで使われる場合がある。このような場合は、例えば電源を停止する際に、データを一旦外部の不揮発性記憶素子に読み出して、再起動時に復帰させればよい。しかしながら予期せぬ電源停止時やトラブル発生時などが発生すると必要なデータが消失してしまうことがある。従って、そのようなトラブルを回避するためには無停電電源装置やデータバックアップ用の不揮発性メモリなどを搭載するという要求もある（例えば、特許文献１参照）。

また、より多くのメモリ容量を必要とする場合、半導体メモリ装置を増設すればよいが、一般的な増設方法としては、ＳＡＮ（ストレージエリアネットワーク）を組むか、ＦＣ（ファイバーチャンネル）の外部スイッチを使って新たな装置をハブ接続する方法が用いられる。
特開昭６２−２６９２５６号公報

特許文献１の発明においては、半導体メモリ装置にはバックアップ用の電源やバックアップ用の不揮発性メモリが必要となるため、半導体メモリ装置のサイズが大きくなると共に高コストとなる。

しかしながら、先に述べたようにすべてのユーザが、このようなバックアップ機能を必要とするものではないため、バックアップ機能を必要とするユーザと不要とするユーザとにおいて、それぞれ異なる構成の半導体メモリ装置を提供しなければならなかった。

また、バックアップ機能を備えた場合には、バックアップを行うために通常動作と異なるバックアップモードが必要であった。例えば電源投入時や停止時にファイルをバックアップ、リストアする方法や、動作中でファイルアクセスを行っていない時間にバックアップを行うなど、バックアップのための専用モードを実装することにより半導体メモリ装置のコストが上がるといった問題もある。

更に、メモリを増設する場合に、新たなメモリ装置を外部拡張した場合には、ＳＡＮやＦＣスイッチなどの装置が必要になり、またそれらの装置を経由してデータアクセスを行う必要があるためアクセスタイムが遅くなり、所望の性能が得られなくなるといった問題もあった。

したがって、本発明は、以上の問題点に鑑み、ユーザの要求に併せて使い方の選択が可能な汎用性を有し、容量を増設しても高速アクセスの維持が可能な半導体メモリ装置を提供することを目的とする。

本発明の一態様は、上記目的を達成するため、以下に示す半導体メモリ装置を提供する。

［１］ホストと接続してデータ等の送受信を行うための少なくとも１つの第１のインタフェース部と、前記第１のインタフェース部におけるデータ等の送受信の制御を行う第１のインタフェース制御部と、前記第１のインタフェース部を介して前記ホストから送信されたデータを格納する揮発性の半導体メモリ部と、前記半導体メモリ部におけるデータの読み書きを制御するメモリ制御部と、外部データ格納装置と接続してデータ等の送受信を行うための少なくとも１つの第２のインタフェース部と、前記第１のインタフェース制御部から送信される電気信号を光信号に変換する電気−光変換部と、前記光信号を前記メモリ制御部及び前記第２のインタフェース部との両方向へと分岐する光分岐部と、前記第１のインタフェース制御部、前記メモリ制御部及び前記第２のインタフェース部のそれぞれと前記光分岐部とを接続する光伝送路と、少なくとも前記メモリ制御部において、前記光伝送路からの光信号を電気信号に変換する光−電気変換部とを備えることを特徴とする半導体メモリ装置。

上記構成の半導体メモリ装置によれば、半導体メモリ装置自身にはバックアップ用内部電源やメモリバックアップ装置を搭載せずに省スペース化及び低コスト化が可能となると共に、拡張Ｉ／Ｆを介してデータのバックアップやメモリ増設が可能となる。

［２］前記第２のインタフェース部におけるデータ等の送受信の制御を行う第２のインタフェース制御部を備え、前記光分岐部と前記第２のインタフェース部との間で前記光伝送路からの光信号を電気信号に変換する光−電気変換武とを備え、前記送受信されるデータは前記第２のインタフェース制御部を介して行われる前記［１］に記載の半導体メモリ装置。

［３］前記第２のインタフェース制御部は、前記第１のインタフェース制御部から前記半導体メモリ部への書き込み要求があったとき、バックアップモードとして前記第１のインタフェースから前記光分岐部を介して受信したデータを前記外部データ格納装置に送信することを特徴とする前記[２]記載の半導体メモリ装置。この構成によれば、データのバックアップに際に専用のバックアップモードを不要とするため、コストを低減することが可能となる。

[４]前記第２のインタフェース制御部は、前記第１のインタフェース制御部から前記外部データ格納装置への書き込み要求があったとき、前記第１のインタフェースから前記光分岐部を介して受信したデータを前記第２のインタフェース部を介して前記外部データ格納装置に送信することを特徴とする前記[２]記載の半導体メモリ装置。この構成によれば、スイッチングハブ等を介さずに増設メモリが接続されるので、増設メモリへのアクセスタイムの高速化も可能となる。

［５］前記第２のインタフェース部は、前記外部データ格納装置との接続を光伝送路により接続するものである［１］に記載の半導体メモリ装置。この構成によれば、半導体メモリ装置と外部データ格納装置が光接続されているので、両装置間の通信の高速化及び安定化が図れる。

［６］前記第２のインタフェース部は、２つ以上備えられたものである前記［１］記載の半導体メモリ装置。この構成によれば、拡張インタフェース部を複数設けているので、データのバックアップとメモリの拡張とが、同時に可能となる。

［７］前記光分岐部は、前記第１のインタフェース制御部から送信される光信号を分波する第１の分岐部と前記第１のインタフェース制御部へ送信される光信号を合波する第２の分岐部とからなる前記［１］に記載の半導体メモリ装置。この構成によれば、２つの分岐部が通信方向別に備えられ、相対する方向へ送信される信号同士が干渉することがなくなるので、より伝送品質が向上する。

［８］前記光分岐部は、前記第１のインタフェース制御部から送信される光信号及び前記第１のインタフェース制御部へ送信される光信号の双方を同一方向から入力し、同一方向へ出力するものである前記［１］に記載の半導体メモリ装置。この構成によれば、分岐部における上りと下りの伝送方向が同一となり、更に入力と出力数が等しくなるので、分岐部における分岐効率を向上させることができる。

本発明によれば、半導体メモリ装置自身にバックアップ用内部電源やメモリバックアップ装置を搭載しないことで、省スペース化及び低コスト化が可能となると共に、データのバックアップを必要とするユーザに対しても、拡張Ｉ／Ｆを介してデータのバックアップを可能にすることができる。また、拡張Ｉ／Ｆをメモリ増設の目的としても使用することができる。従って、ユーザの要求に併せて使い方の選択が可能な汎用性を有し、容量を増設しても高速アクセスの維持が可能な半導体メモリ装置を提供することができる。

［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。

半導体メモリ装置１Ａは、内部電源装置やバックアップ用不揮発性メモリを搭載せず、ホスト２と接続され、更に、外部データ格納装置としてのバックアップ装置３Ａ又は第２の半導体メモリ装置４が接続可能となっている。

ホスト２は、サーバ、パーソナルコンピュータ（ＰＣ）、ワークステーション（ＷＳ）等であって、データ処理やデータの保存を行う機器である。

バックアップ装置３Ａは、半導体メモリ装置１Ａに内蔵された、後述する半導体メモリ１５に格納されたデータをバックアップするための装置であり、第２の半導体メモリ装置４は、半導体メモリ装置１Ａの記憶容量を超えるデータの格納が必要となった際の拡張用のメモリ装置である。

半導体メモリ装置１Ａは、外部インタフェース（Ｉ／Ｆ）１１、外部Ｉ／Ｆコントローラ１２、光分岐伝送部、１３Ａ、内部メモリコントローラ１４、半導体メモリ１５、拡張Ｉ／Ｆコントローラ１６及び拡張Ｉ／Ｆ１７Ａからなる。

（半導体メモリ装置の各部の構成）

外部Ｉ／Ｆ１１は、ホスト２と接続することにより半導体メモリ１５に格納されるデータの入出力を行う。

外部Ｉ／Ｆコントローラ１２は、外部Ｉ／Ｆ１１を介したホスト２との間におけるデータの送受信の制御を行う。

また、外部Ｉ／Ｆコントローラ１２は、外部Ｉ／Ｆ１１を介したホスト２との間におけるデータの送受信は電気信号で行う一方で、後述する内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６との間におけるデータの送受信は光信号で行うので、ホスト２から受信した電気信号からなるデータを内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６へ送信する際に光信号へ変換するＥ／Ｏ１２１と、内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６から受信した光信号からなるデータをホスト２へ送信する際に電気信号へ変換するＯ／Ｅ１２２とを備える。

光分岐伝送部１３Ａは、外部Ｉ／Ｆコントローラ１２から送信される光信号を内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６の２方向へそれぞれ分波し、内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６の２方向からそれぞれ送信される光信号を合波して外部Ｉ／Ｆコントローラ１２伝送する。

図２は、光分岐伝送部１３Ａの具体的な構成例を示す斜視図である。この光分岐伝送部１３Ａは、例えば、光分岐部としてのシート状導光路１３０を有し、シート状導光路１３０の外部Ｉ／Ｆコントローラ１２側の端面に２本の光伝送路としての光ファイバ１３１を光結合させ、シート状導光路１３０の他方の端面に４本の光伝送路としての光ファイバ１３２を光結合させることで構成することができる。

シート状導光路１３０は、厚さが一様のシート状の透明媒質からなり、例えば、ポリメチルメタクリレート，ポリカーボネート，アモルファスポリオレフィン等のプラスチック材料や、無機ガラス等から形成されている。なお、シート状導光路１３０は、その側面及び上下面にクラッド層を設けてもよい。

内部メモリコントローラ１４は、半導体メモリ１５に対しデータ書込み及び読出しの制御を行う。

また、内部メモリコントローラ１４は、光分岐伝送部１３Ａを介した外部Ｉ／Ｆコントローラ１２との間におけるデータの送受信は光信号で行う一方で、半導体メモリ１５との間におけるデータの送受信は電気信号で行うので、外部Ｉ／Ｆコントローラ１２から受信した光信号からなるデータを半導体メモリ１５へ送信する際に電気信号へ変換するＯ／Ｅ１４１と、半導体メモリ１５から受信した電気信号からなるデータを外部Ｉ／Ｆコントローラ１２へ送信する際に光信号へ変換するＥ／Ｏ１４２とを備える。

半導体メモリ１５は、ホスト２から送信されたデータを格納するものであり、揮発性メモリが用いられる。

拡張Ｉ／Ｆコントローラ１６は、後述する拡張Ｉ／Ｆ１７Ａを介したバックアップ装置３Ａ或いは第２の半導体メモリ装置４との間におけるデータの送受信を制御する。

また、拡張Ｉ／Ｆコントローラ１６は、光分岐伝送部１３Ａを介した外部Ｉ／Ｆコントローラ１２との間におけるデータの送受信は光信号で行う一方で、バックアップ装置３Ａ或いは第２の半導体メモリ装置４との間におけるデータの送受信は電気信号で行うので、外部Ｉ／Ｆコントローラ１２から受信した光信号からなるデータをバックアップ装置３Ａ或いは第２の半導体メモリ装置４へ送信する際に電気信号へ変換するＯ／Ｅ１６１と、バックアップ装置３Ａ或いは第２の半導体メモリ装置４から受信した電気信号からなるデータを外部Ｉ／Ｆコントローラ１２へ送信する際に光信号へ変換するＥ／Ｏ１６２とを備える。

拡張Ｉ／Ｆ１７Ａは、バックアップ装置３Ａ或いは第２の半導体メモリ装置４と接続することにより、これらに格納されるデータの入出力を行う。

（バックアップ装置）
バックアップ装置３Ａは、外部Ｉ／Ｆ３１Ａ、メモリコントローラ３２Ａ及び不揮発性メモリ３３からなる。

外部Ｉ／Ｆ３１Ａは、半導体メモリ装置１Ａと接続することにより不揮発性メモリ３３に格納されるデータの入出力を行う。

メモリコントローラ３２Ａは、外部Ｉ／Ｆ３１Ａを介した半導体メモリ装置１Ａとの間におけるデータの送受信の制御を行う。

不揮発性メモリ３３は、半導体メモリ装置１Ａから送信されたデータを格納するものである。

（第２の半導体メモリ装置）
第２の半導体メモリ装置４は、半導体メモリ装置１Ａと同一の構成を有しているものでもよく、半導体メモリ装置１Ａの構成のうち拡張Ｉ／Ｆコントローラ１６および拡張Ｉ／Ｆ１７Ａ等の拡張に関する構成を備えていないものでもよく、さらに、光分岐伝送部を有していない従来の半導体メモリ装置と同様の構成でもよい。

（第１の実施の形態における動作）
次に、第１の実施の形態に係る半導体メモリ装置１Ａの動作について説明する。半導体メモリ装置１Ａは、ホスト２と接続されることにより、ホスト２から受信したデータ等の格納や、格納されたデータ等のホスト２への送信等を行う。

（１）ホストと半導体メモリとの間のデータ送受信
半導体メモリ装置１Ａの外部Ｉ／Ｆコントローラ１２は、ホスト２から外部Ｉ／Ｆ１１を介して電気信号からなる半導体メモリ１５への書き込みデータを受信すると、当該データをまず半導体メモリ１５に格納するために、Ｅ／Ｏ１２１において当該データを光信号に変換した後、内部メモリコントローラ１４に向けて送信する。この時、光信号に書き込み対象である半導体メモリ１５のアドレスと書き込み命令の情報をヘッダーとして付与する。

外部Ｉ／Ｆコントローラ１２から内部メモリコントローラ１４に向けて送信された光信号は、光分岐伝送部１３Ａにおいて分岐伝送され、２つの受信部に同じ光信号を送信する。分岐伝送された光信号は、１つは内部メモリコントローラ１４へ、もう１つは拡張Ｉ／Ｆコントローラ１６へと送られる。しかし、当該データは、半導体メモリ１５に格納するヘッダーが付与されているので、拡張Ｉ／Ｆコントローラ１６はデータを受信しても特に特別な処理は行わず、内部メモリコントローラ１４のみが信号を受信して所望の書き込み動作を開始する。

当該光信号からなるデータを受信した内部メモリコントローラ１４は、Ｏ／Ｅ１４１において光信号を電気信号へ変換した後、半導体メモリ１５へ当該電気信号から成るデータを送信し、半導体メモリ１５は、当該データを格納する。

また、半導体メモリ１５に格納されたデータをホスト２が要求してきた場合には、該当するデータが半導体メモリ１５から読み出されて、内部メモリコントローラ１４に送信される。このときも半導体メモリ１５のアドレスと、読み出し情報をヘッダーとして光信号付与する。よって拡張Ｉ／Ｆコントローラ１６は特別な処理をせず、内部メモリコントローラ１４のみがデータ読み出し動作を開始する。

内部メモリコントローラ１４は、半導体メモリ１５から受信したデータをＥ／Ｏ１４２で電気信号から光信号へと変換した後、光分岐伝送部１３Ａを介して外部Ｉ／Ｆコントローラ１２に向けて送信する。

外部Ｉ／Ｆコントローラ１２は、内部メモリコントローラ１４から受信した光信号をＯ／Ｅ１２２において電気信号へと変換した後、外部Ｉ／Ｆ１１を介してホスト２へ送信する。

以上の様な動作により、ホスト２と半導体メモリ１５との間でデータの送受信が行われる。

（２）バックアップ装置へのバックアップ動作：拡張例１
半導体メモリ装置１Ａの起動中に、シャットダウンや停電が発生すると、半導体メモリ装置１Ａには電力が供給されなくなり、停止することになる。このとき、半導体メモリ装置１Ａはバックアップ用内部電源を搭載していないので、揮発性メモリである半導体メモリ１５は、格納されたデータを保存し続けることができず、データは消去される。

更に、半導体メモリ装置１Ａはデータバックアップ用の不揮発性メモリも搭載していないため、一時的にデータを不揮発性メモリに待避させることでデータ消去を避けることもできない。

しかし、半導体メモリ装置１Ａは、拡張Ｉ／Ｆ１７Ａを介してバックアップ装置３Ａを接続可能であるので、予めバックアップ装置３Ａを接続しておくことにより、シャットダウン時や停電時においても、データ消去を回避することができる。

ホスト２から半導体メモリ１５へ格納すべきデータが送信されると、外部Ｉ／Ｆコントローラ１２から送信されたデータが光分岐伝送部１３Ａにおいて分岐伝送され、２つの受信部に同じ信号を送信する。分岐伝送された光信号は、１つは内部メモリコントローラ１４へ、もう１つは拡張Ｉ／Ｆコントローラ１６へと送られる。

拡張Ｉ／Ｆコントローラ１６は、受信信号のヘッダーから外部Ｉ／Ｆコントローラ１２から半導体メモリ装置への書き込み命令だと判断し、受信したデータをＯ／Ｅ１６１において電気信号へ変換した後、拡張Ｉ／Ｆ１７Ａを介してバックアップ装置３Ａへ送信する。

バックアップ装置３Ａにおいては、メモリコントローラ３２Ａが、当該データを外部Ｉ／Ｆ３１Ａを介して受信した後、不揮発性メモリ３３に格納する。

（３）リストア
シャットダウンや停電により半導体メモリ装置１Ａが予期せぬ停止をした後に再起動した場合、消去されたデータのリストアが必要となる。

この場合、バックアップ装置３Ａにおいて不揮発性メモリ３３に格納されたバックアップデータを、メモリコントローラ３２Ａが読み出し、外部Ｉ／Ｆ３１Ａを介して半導体メモリ装置１Ａへ送信する。

半導体メモリ装置１Ａにおいては、拡張Ｉ／Ｆコントローラ１６が、バックアップデータを拡張Ｉ／Ｆ１７Ａを介して受信し、Ｅ／Ｏ１６２において光信号に変換する。その光信号は、光分岐伝送部１３Ａを介して外部Ｉ／Ｆコントローラ１２へ送られ、Ｏ／Ｅ１２２において再び電気信号に変換される。

当該データを受信した外部Ｉ／Ｆ１２は、半導体メモリ１５に格納すべきデータであると判断すると、再度Ｅ／Ｏ１２１において光信号へ変換した後、光分岐伝送部１３Ａを介して内部メモリコントローラ１４へ送信する。光分岐伝送部内部では双方向通信が可能なため、バックアップ装置からのメモリ読み出しと半導体メモリへの書き戻しが同時に行われる。

内部メモリコントローラ１４は受信したデータをＯ／Ｅ１４１において電気信号へ変換した後、半導体メモリ１５へ送信し、半導体メモリ１５に当該バックアップデータは格納され、シャットダウンや停電の発生前の状態へ回復される。

以上の様な動作により、半導体メモリ１５にデータを送信する際に、当該データのバックアップが同時に可能となり、特別なバックアップモードが不要となる。特別なバックアップモードとは、通常アクセスの空き時間を割いてバックアップ動作を行ったり、電源が停止する前に無停電電源装置などを使ってバックアップをする動作をさす。

（４）第２の半導体メモリ装置へのバックアップ動作：拡張例２
また、半導体メモリ１５のデータ空き領域が少ない状態において、当該空き領域を超える容量のデータがホスト２から送信されてきた際には、当該データを半導体メモリ１５に格納できない。このため、内部メモリコントローラ１４は、ホスト２から送信されるデータの容量と半導体メモリ１５のデータ空き領域とを比較し、送信されるデータ容量の方が大きいと判断した場合には、その旨を意味する信号を外部Ｉ／Ｆコントローラ１２に対して送信し、ホスト２からのデータの受信を拒絶させる。

ただし、拡張Ｉ／Ｆ１７Ａを介して第２の半導体メモリ装置４が接続されている場合には、半導体メモリ１５の容量不足を補うことができるので、当該データを第２の半導体メモリ装置４に格納することができる。

この場合、容量が少ないためにこれ以上のデータを半導体メモリ１５に格納できない旨の信号を内部メモリコントローラ１４から受信した外部Ｉ／Ｆコントローラ１２は、拡張Ｉ／Ｆコントローラ１６に対して、拡張Ｉ／Ｆ１７Ａを介して接続された第２の半導体メモリ装置４に格納する旨の信号を制御線１２ａを介して送信する。当該信号に従い、拡張Ｉ／Ｆコントローラ１６は、光分岐伝送部１３Ａを介して外部Ｉ／Ｆコントローラ１２から送信された光信号を受信し、Ｏ／Ｅ１６１において電気信号へおいて変換した後、拡張Ｉ／Ｆ１７Ａを介して、第２の半導体メモリ装置４へ送信する。

そして、第２の半導体メモリ装置４において当該データは格納される。なお、第２の半導体メモリ装置４においても内部に図示しない半導体メモリが格納されており、そこに当該データが格納される。

第２の半導体メモリ装置４に格納されたデータをホスト２が要求してきた場合には、第２の半導体メモリ装置４において当該データが読み出された後、拡張Ｉ／Ｆ１７Ａを介して拡張Ｉ／Ｆコントローラ１６に送信される。当該データを受信した拡張Ｉ／Ｆコントローラ１６は、Ｅ／Ｏ１６２において当該データを電気信号から光信号へと変換した後、光分岐伝送部１３Ａを介して外部Ｉ／Ｆコントローラ１２に向けて送信する。

外部Ｉ／Ｆコントローラ１２は、拡張Ｉ／Ｆコントローラ１６から受信した光信号をＯ／Ｅ１２２において電気信号へと変換した後、外部Ｉ／Ｆ１１を介してホスト２へ送信する。

以上の様な動作により、ホスト２と第２の半導体メモリ装置４との間においてもデータの送受信が可能となる。また、スイッチングハブを用いず、光分岐伝送部１３Ａを介して送信方向を分波させるので、アクセスタイムの低下を防ぐことができる。

（第１の実施の形態の効果）
以上のような構成をとることにより、半導体メモリ装置１Ａ自身にバックアップ用内部電源やメモリバックアップ装置を搭載しないことで、省スペース化及び低コスト化が可能となると共に、データのバックアップを必要とするユーザに対しても、拡張Ｉ／Ｆ１７Ａを介してデータのバックアップを可能にすることができる。また、拡張Ｉ／Ｆ１７Ａをメモリ増設の目的としても使用することができる。

更に、データのバックアップに際に専用のバックアップモードを不要とするため、コストが低減でき、また、増設メモリへのアクセスタイムの高速化も可能となる。

［第２の実施の形態］
図３は、本発明の第２の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。本実施の形態の半導体メモリ装置１Ｂは、第１の実施の形態において、拡張用Ｉ／Ｆ１７Ｂにおける外部装置との接続を光接続とするものである。

半導体メモリ装置１Ｂは、第１の実施の形態と同様に、ホスト２と接続されている。更に、半導体メモリ装置１Ｂには、バックアップ装置３Ｂが接続可能となっている。

半導体メモリ装置１Ｂは、外部Ｉ／Ｆ１１、外部Ｉ／Ｆコントローラ１２、光分岐伝送部１３Ａ、内部メモリコントローラ１４、半導体メモリ１５及び拡張Ｉ／Ｆ１７Ｂからなる。

拡張Ｉ／Ｆ１７Ｂは、バックアップ装置３Ｂと接続することにより、これに格納されるデータの入出力を行うものであるが、図１における拡張Ｉ／Ｆ１７Ａとは異なり、バックアップ装置３Ｂとの接続は光接続で行われる。

なお、その他の各構成部については、第１の実施の形態におけるものと同一である。

バックアップ装置３Ｂは、外部Ｉ／Ｆ３１Ｂ、メモリコントローラ３２Ｂ及び不揮発性メモリ３３からなる。

外部Ｉ／Ｆ３１Ｂは、半導体メモリ装置１Ｂと光接続することにより不揮発性メモリ３３に格納されるデータの入出力を行う。

メモリコントローラ３２Ｂは、外部Ｉ／Ｆ３１Ｂを介した半導体メモリ装置１Ｂとの間におけるデータの送受信の制御を行う。

また、メモリコントローラ３２Ｂは、外部Ｉ／Ｆ３１Ｂを介した半導体メモリ装置１Ｂとの間におけるデータの送受信は光信号で行う一方で、不揮発性メモリ３３との間におけるデータの送受信は電気信号で行うので、半導体メモリ装置１Ｂから受信した光信号からなるデータを不揮発性メモリ３３へ送信する際に電気信号へ変換するＯ／Ｅ３２１と、不揮発性メモリ３３から受信した電気信号からなるデータを半導体メモリ装置１Ｂへ送信する際に光信号へ変換するＥ／Ｏ３２２とを備える。

（第２の実施の形態における動作）
次に、第２の実施の形態の半導体メモリ装置１Ｂの動作について説明する。半導体メモリ装置１Ｂは、ホスト２と接続されることにより、ホスト２から受信したデータ等の格納や、格納されたデータ等のホスト２への送信等を行う。

ホスト２から外部Ｉ／Ｆ１１を介して受信した電気信号からなるデータを、半導体メモリ１５に格納する動作に関しては、第１の実施の形態における動作と基本的には同一である。

ただし、外部Ｉ／Ｆコントローラ１２から送信され、光分岐伝送部１３Ａにおいて分岐伝送され、２つの受信部に同じ光信号を送信する。分岐伝送された光信号は、１つは内部メモリコントローラ１４へ送信されるが、もう１つは拡張Ｉ／Ｆ１７Ｂを介して光信号のままバックアップ装置３Ｂへと送られる。しかし、当該データは、半導体メモリ１５に格納するヘッダーが付与されているので、バックアップ装置３Ｂはデータを受信しても特に特別な処理は行わず、内部メモリコントローラ１４のみが信号を受信して所望の書き込み動作を開始する。また、拡張Ｉ／Ｆ１７Ｂにはインターロック機構が具備されており、バックアップ装置３Ｂが接続されていない場合には、拡張Ｉ／Ｆは機能せず、当該信号は拡張Ｉ／Ｆ１７Ｂより先に送信されることはない。

（拡張例）
半導体メモリ装置１Ｂの起動中に、シャットダウンや停電が発生すると、半導体メモリ装置１Ｂには電力が供給されなくなり、停止することになる。このとき、半導体メモリ装置１Ｂはバックアップ用内部電源を搭載していないので、揮発性メモリである半導体メモリ１５は、格納されたデータを保存し続けることができず、データは消去される。

更に、半導体メモリ装置１Ｂはデータバックアップ用の不揮発性メモリも搭載していないため、一時的にデータを不揮発性メモリに待避させることでデータ消去を避けることもできない。

しかし、半導体メモリ装置１Ｂは、拡張Ｉ／Ｆ１７Ｂを介してバックアップ装置３Ｂを接続可能であるので、予めバックアップ装置３Ｂを接続しておくことにより、シャットダウン時や停電時においても、データ消去を回避することができる。

ホスト２から半導体メモリ１５へ格納すべきデータが送信されると、外部Ｉ／Ｆコントローラ１２から送信されたデータが光分岐伝送部１３Ａにおいて分岐伝送され、２つの受信部に同じ光信号を送信する。分岐伝送された光信号は、１つは内部メモリコントローラ１４へ、もう１つは拡張Ｉ／Ｆ１７Ｂへと送られる。

拡張Ｉ／Ｆ１７Ｂからは、当該データが光信号のままバックアップ装置３Ｂへ送信される。

バックアップ装置３Ｂにおいては、当該データを外部Ｉ／Ｆ３１Ｂを介してメモリコントローラ３２Ｂが受信する。当該データを受信したメモリコントローラ３２Ｂは、Ｏ／Ｅ３２１において光信号から電気信号へと変換した後、当該データを不揮発性メモリ３３に格納する。

シャットダウンや停電により半導体メモリ装置１Ａが予期せぬ停止をした後に再起動した場合、消去されたデータのリストアが必要となる。

この場合、バックアップ装置３Ｂにおいて不揮発性メモリ３３に格納されたバックアップデータを、メモリコントローラ３２Ｂが読み出し、Ｅ／Ｏ３２２において光信号へと変換した後、外部Ｉ／Ｆ３１Ｂを介して半導体メモリ装置１Ｂへ送信する。

半導体メモリ装置１Ｂにおいては、バックアップデータを拡張Ｉ／Ｆ１７Ｂ及び光分岐伝送部１３Ａを介して外部Ｉ／Ｆコントローラ１２が受信し、Ｏ／Ｅ１２２において再び電気信号に変換される。

当該データを受信した外部Ｉ／Ｆ１２は、半導体メモリ１５に格納すべきデータであると判断すると、再度Ｅ／Ｏ１２１において光信号へ変換した後、光分岐伝送部１３Ａを介して内部メモリコントローラ１４へ送信する。

内部メモリコントローラ１４は、受信したデータをＯ／Ｅ１４１において電気信号へ変換した後、半導体メモリ１５へ送信し、半導体メモリ１５に当該バックアップデータは格納され、シャットダウンや停電の発生前の状態へ回復される。

以上の様な動作により、半導体メモリ１５に格納されたデータのバックアップが可能となる。

（第２の実施の形態の効果）
以上のような構成をとることにより、半導体メモリ装置１Ｂ自身にバックアップ用内部電源やメモリバックアップ装置を搭載しないことで、省スペース化及び低コスト化が可能となると共に、データのバックアップを必要とするユーザに対しても、拡張Ｉ／Ｆ１７Ｂを介してデータのバックアップを可能にすることができる。また、拡張Ｉ／Ｆ１７Ｂをメモリ増設の目的としても使用することができる。

更に、半導体メモリ装置１Ｂとバックアップ装置３Ｂは光接続されているので、両装置間の通信の高速化及び安定化が図れ、また、第１の実施の形態と異なり拡張Ｉ／Ｆコントローラを不要とするので、装置の更なる簡略化を図ることができる。

［第３の実施の形態］
図４は、本発明の第３の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。

半導体メモリ装置１Ｃは、第１の実施の形態において、拡張用Ｉ／Ｆ１７Ａを複数備えるものであり、第１の実施の形態と同様に、ホスト２と接続されている。更に、半導体メモリ装置１Ｃには、バックアップ装置３Ａ及び第２の半導体メモリ装置４が同時に接続可能となっている。

半導体メモリ装置１Ｃは、外部Ｉ／Ｆ１１、外部Ｉ／Ｆコントローラ１２、光分岐伝送部１３Ｂ、内部メモリコントローラ１４、半導体メモリ１５、２つの拡張Ｉ／Ｆコントローラ１６（１６ａ、１６ｂ）及び２つの拡張Ｉ／Ｆ１７Ａからなる。

光分岐伝送部１３Ｂは、外部Ｉ／Ｆコントローラ１２から送信される光信号を、内部メモリコントローラ１４と２つの拡張Ｉ／Ｆコントローラ１６ａ及び１６ｂの３方向へそれぞれへ分波し、内部メモリコントローラ１４と２つの拡張Ｉ／Ｆコントローラ１６ａ及び１６ｂの３方向からそれぞれ送信される光信号を合波して外部Ｉ／Ｆコントローラ１２へ伝送する。

図５は、光分岐伝送部１３Ｂの具体的な構成例を示す斜視図である。この光分岐伝送部１３Ｂは、例えば、シート状導光路１３０を有し、シート状導光路１３０の外部Ｉ／Ｆコントローラ１２側の端面に２本光ファイバ１３１を光結合させ、シート状導光路１３０の他方の端面に６本の光ファイバ１３２を光結合させることで構成することができる。

なお、その他の各構成部については、第１の実施の形態におけるものと同一である。

（第３の実施の形態における動作）
次に、第３の実施の形態の半導体メモリ装置１Ｃの動作について説明する。半導体メモリ装置１Ｃは、ホスト２と接続されることにより、ホスト２から受信したデータ等の格納や、格納されたデータ等のホスト２への送信等を行う。

ホスト２から外部Ｉ／Ｆ１１を介して受信した電気信号からなるデータを、半導体メモリ１５に格納する動作に関しては、第１の実施の形態における動作と基本的には同一である。

ただし、外部Ｉ／Ｆコントローラ１２から内部メモリコントローラ１４に向けて送信された光信号は、光分岐伝送部１３Ｂにおいて分岐伝送され、３つの受信部に同じ光信号を送信する。分岐伝送された光信号は、１つは内部メモリコントローラ１４へ、１つは拡張Ｉ／Ｆコントローラ１６ａへ、もう１つは拡張Ｉ／Ｆコントローラ１６ｂへと送られる。しかし、当該データは、半導体メモリ１５に格納するヘッダーが付与されているので、拡張Ｉ／Ｆコントローラ１６ａ及び１６ｂはデータを受信しても特に特別な処理を行わず、内部メモリコントローラ１４のみが信号を受信して所望の書込動作を開始する。

（拡張例）
第３の実施の形態にかかる半導体メモリ装置１Ｃは、拡張Ｉ／Ｆ１７Ａを２つ備えている。従って、データバックアップ用のバックアップ装置３Ａとメモリ増設用の第２の半導体メモリ装置４の２つを同時に接続することができる。

半導体メモリ装置１Ｃの起動中に、シャットダウンや停電が発生すると、半導体メモリ装置１Ｃはバックアップ用内部電源を搭載していないために停止することになり、半導体メモリ装置１Ｃはデータバックアップ用の不揮発性メモリも搭載していないため、揮発性メモリである半導体メモリ１５に格納されたデータは消去される。

しかし、半導体メモリ装置１Ｃは、拡張Ｉ／Ｆ１７Ａを介してバックアップ装置３Ａを接続可能であるので、予めバックアップ装置３Ａを接続しておくことにより、シャットダウン時や停電時においても、データ消去を回避することができる。

ホスト２から半導体メモリ１５へ格納すべきデータが送信されると、外部Ｉ／Ｆコントローラ１２から送信されたデータが光分岐伝送部１３Ａにおいて分岐伝送され、３つの受信部に同じ光信号を伝送する。分岐伝送された光信号は、１つは内部メモリコントローラ１４へ、他の２つは拡張Ｉ／Ｆコントローラ１６ａ．１６ｂへと送られる。

拡張Ｉ／Ｆコントローラ１６ａは、受信信号のヘッダーからバックアップ装置３Ａへの書き込み命令だと判断し、受信したデータをＯ／Ｅ１６１ａにおいて電気信号へ変換した後、拡張Ｉ／Ｆ１７Ａを介してバックアップ装置３Ａへ送信する。

バックアップ装置３Ａにおいては、当該データを外部Ｉ／Ｆ３１Ａを介してメモリコントローラ３２Ａが受信した後、不揮発性メモリ３３に格納する。

シャットダウンや停電により半導体メモリ装置１Ｃが予期せぬ停止をした後に再起動した場合、消去されたデータのリストアのために、バックアップ装置３Ａにおいて不揮発性メモリ３３に格納されたバックアップデータを、メモリコントローラ３２Ａが半導体メモリ装置１Ｃへ送信する。

半導体メモリ装置１Ｃにおいては、バックアップデータを拡張Ｉ／Ｆ１７Ａを介して拡張Ｉ／Ｆコントローラ１６ａが受信し、外部Ｉ／Ｆコントローラ１２を介して内部メモリコントローラ１４及び第２の半導体メモリ装置４へ送信する。そして、当該バックアップデータはシャットダウンや停電の発生前の状態へ回復される。

第２の半導体メモリ装置４に格納されたデータをホスト２が要求してきた場合には、第２の半導体メモリ装置４において当該データが読み出された後、拡張Ｉ／Ｆコントローラ１６ｂに送信され、外部Ｉ／Ｆコントローラ１２を介してホスト２へ送信される。

また、半導体メモリ１５のデータ空き領域が少ない状態で、当該空き領域を超える容量のデータがホスト２から送信されてきた際には、半導体メモリ装置１Ｃは当該データを半導体メモリ１５に格納できないが、拡張Ｉ／Ｆ１７Ａを介して第２の半導体メモリ装置４が接続されている場合には、半導体メモリ１５の容量不足を補うことができるので、当該データを第２の半導体メモリ装置４に格納することができる。

ホスト２から半導体メモリ装置１Ｃへデータが送信された際に、半導体メモリ１５のデータ空き容量が少ないためにこれ以上のデータを半導体メモリ１５に格納できない際には、外部Ｉ／Ｆコントローラ１２は、第２の半導体メモリ装置４に接続された拡張Ｉ／Ｆ１７Ａを制御する拡張Ｉ／Ｆコントローラ１６ｂに対して、第２の半導体メモリ装置４に格納する旨の信号を制御線１２ｂを介して送信する。当該信号に従い、拡張Ｉ／Ｆコントローラ１６ｂは、外部Ｉ／Ｆコントローラ１２から送信された光信号を受信し、拡張Ｉ／Ｆ１７Ａを介して第２の半導体メモリ装置４へ送信、搭載された半導体メモリに当該データを格納する。

以上の様な動作により、ホスト２と第２の半導体メモリ装置４との間においてのデータの送受信及び半導体メモリ１５に格納されたデータのバックアップが同時に可能となる。

（第３の実施の形態の効果）
以上のような構成をとることにより、半導体メモリ装置１Ｃ自身にバックアップ用内部電源やメモリバックアップ装置を搭載しないことで、省スペース化及び低コスト化が可能となると共に、データのバックアップを必要とするユーザに対しても、拡張Ｉ／Ｆ１７Ａを介してデータのバックアップを可能にすることができる。また、拡張Ｉ／Ｆ１７Ａをメモリ増設の目的としても使用することができる。

また、拡張Ｉ／Ｆ１７Ａを複数設けているので、メモリのバックアップと拡張を同時に可能とする。あるいはバックアップを２重にとってよりデータの保全性を高めることもできる。あるいは両者に拡張装置を接続し、容量をさらに拡大することも可能である。

［第４の実施の形態］
図６は、本発明の第４の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。本実施の形態の半導体メモリ装置１Ｄは、第１の実施の形態において、外部Ｉ／Ｆコントローラ１７Ａに接続される光分岐伝送部を２つ設け、上り方向と下り方向の通信とで光分岐伝送部を分離したものである。

半導体メモリ装置１Ｄは、ホスト２と接続されている。更に、半導体メモリ装置１Ｄには、バックアップ装置３Ａ又は第２の半導体メモリ装置４が接続可能となっている。

半導体メモリ装置１Ｄは、外部インタフェース（Ｉ／Ｆ）１１、外部Ｉ／Ｆコントローラ１２、光分岐伝送部１３Ｃ及び１３Ｄ、内部メモリコントローラ１４、半導体メモリ１５、拡張Ｉ／Ｆコントローラ１６及び拡張Ｉ／Ｆ１７Ａからなる。

光分岐伝送部１３Ｃは、外部Ｉ／Ｆコントローラ１２から送信される光信号を内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６の２方向へそれぞれ分波する。また、光分岐伝送部１３Ｄは、内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６の２方向からそれぞれ送信される光信号を合波して外部Ｉ／Ｆコントローラ１２へ伝送する。

図７は、光分岐伝送部１３Ｃ、１３Ｄの具体的な構成例を示す斜視図である。この光分岐伝送部１３Ｃ、１３Ｄのそれぞれは、例えば、シート状導光路１３０Ａ，１３０Ｂを有し、シート状導光路１３０Ａ，１３０Ｂの外部Ｉ／Ｆコントローラ１２側の端面に１本光ファイバ１３１を光結合させ、シート状導光路１３０の他方の端面に２本の光ファイバ１３２を光結合させることで構成することができる。

その他の構成部については、第１の実施の形態と同一である。

（第４の実施の形態における動作）
次に、第４の実施の形態の半導体メモリ装置１Ｄの動作について説明する。半導体メモリ装置１Ｄは、ホスト２と接続されることにより、ホスト２から受信したデータ等の格納や、格納されたデータ等のホスト２への送信等を行う。

ホスト２から外部Ｉ／Ｆ１１を介してデータを受信すると、外部Ｉ／Ｆコントローラ１２は、Ｅ／Ｏ１２１において当該データを光信号に変換した後、内部メモリコントローラ１４に向けて送信する。

外部Ｉ／Ｆコントローラ１２から内部メモリコントローラ１４に向けて送信された光信号は、光分岐伝送部１３Ｃにおいて分岐伝送され、２つの受信部に同じ光信号を送信する。分岐伝送された光信号は、１つは内部メモリコントローラ１４へ、もう１つは拡張Ｉ／Ｆコントローラ１６へと送られるが、当該データは、半導体メモリ１５に格納するヘッダーが付与されているので、拡張Ｉ／Ｆコントローラ１６はデータを受信しても特に特別な処理は行わず、内部メモリコントローラ１４のみが信号を受信して所望の書き込み動作を開始する。

当該光信号からなるデータを受信した内部メモリコントローラ１４は、Ｏ／Ｅ１４１において光信号を電気信号へ変換した後、半導体メモリ１５へ当該電気信号より成るデータを送信し、半導体メモリ１５は、当該データを格納する。

また、半導体メモリ１５に格納されたデータをホスト２が要求してきた場合には、内部メモリコントローラ１４は該当するデータを半導体メモリ１５から読み出し、Ｅ／Ｏ１４２で電気信号から光信号へと変換した後、データ格納時とは異なる光分岐伝送部１３Ｄを介して外部Ｉ／Ｆコントローラ１２に向けて送信する。

外部Ｉ／Ｆコントローラ１２は、内部メモリコントローラ１４から受信した光信号をＯ／Ｅ１２２において電気信号へと変換した後、外部Ｉ／Ｆ１１を介してホスト２へ送信する。

以上の様な動作により、ホスト２と半導体メモリ１５との間でデータの送受信が行われる。

また、拡張Ｉ／Ｆ１７Ａにバックアップ装置３Ａまたは第２の半導体メモリ装置４などの外部装置が接続されている状態において、拡張Ｉ／Ｆ１７Ａを介して半導体メモリ装置１Ｄとバックアップ装置３Ａ又は第２の半導体メモリ装置４との間でデータの送受信を行う際にも、外部Ｉ／Ｆコントローラ１２から拡張Ｉ／Ｆコントローラ１６へ送信される光信号は光分岐伝送部１３Ｃを、拡張Ｉ／Ｆコントローラ１６から外部Ｉ／Ｆコントローラ１２へ送信される光信号は光分岐伝送部１３Ｄを経由する。

（第４の実施の形態の効果）
以上のような構成をとることにより、２つの光分岐伝送部１３Ｃ，１３Ｄが通信方向別に備えられ、相対する方向へ送信される信号同士が干渉することがなくなるので、より伝送品質が向上する。

［第５の実施の形態］
図８は、本発明の第５の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。本実施の形態の半導体メモリ装置１Ｅは、第１の実施の形態において、光分岐伝送部１３Ｅにおける上りと下りの各信号の伝送本数を同一としたものである。

半導体メモリ装置１Ｅは、ホスト２と接続されている。更に、半導体メモリ装置１Ｅには、バックアップ装置３Ａ又は第２の半導体メモリ装置４が接続可能となっている。

半導体メモリ装置１Ｅは、外部インタフェース（Ｉ／Ｆ）１１、外部Ｉ／Ｆコントローラ１２、光分岐伝送部１３Ｅ、内部メモリコントローラ１４、半導体メモリ１５、拡張Ｉ／Ｆコントローラ１６及び拡張Ｉ／Ｆ１７Ａからなる。

光分岐伝送部１３Ｅは、外部Ｉ／Ｆコントローラ１２から送信される光信号を内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６の２方向へそれぞれ伝送する分波するとともに、内部メモリコントローラ１４及び拡張Ｉ／Ｆコントローラ１６の２方向からそれぞれ送信される光信号を合波して外部Ｉ／Ｆコントローラ１２へ伝送する。

図９は、光分岐伝送部１３Ｅの具体的な構成例を示す斜視図である。この光分岐伝送部１３Ｅは、例えば、シート状導光路１３０を有し、シート状導光路１３０の一方の端面に３本光ファイバ１３１を光結合させ、シート状導光路１３０の他方の端面に３本の光ファイバ１３２を光結合させることで構成することができる。

その他の構成部については、第１の実施の形態と同一である。

（第５の実施の形態における動作）
次に、第５の実施の形態の半導体メモリ装置１Ｅの動作について説明する。半導体メモリ装置１Ｅは、ホスト２と接続されることにより、ホスト２から受信したデータ等の格納や、格納されたデータ等のホスト２への送信等を行う。

ホスト２から外部Ｉ／Ｆ１１を介してデータを受信すると、外部Ｉ／Ｆコントローラ１２は、光分岐伝送部１３Ｅを介して内部メモリコントローラ１４に向けて送信する。

内部メモリコントローラ１４は、当該データを半導体メモリ１５へ送信し、半導体メモリ１５が当該データを格納する。

また、半導体メモリ１５に格納されたデータをホスト２が要求してきた場合には、内部メモリコントローラ１４は該当するデータが半導体メモリ１５から読み出し、光分岐伝送部１３Ｅを介して外部Ｉ／Ｆコントローラ１２に送信する。

外部Ｉ／Ｆコントローラ１２は、当該データを受信後、外部Ｉ／Ｆ１１を介してホスト２へ送信する。

なお、この場合、例えば、下り方向の信号と上り方向の信号とが、同一方向に進むことになるので、多重伝送を行うことで信号を区別することができる。上り方向の信号と下り方向の信号とで、それぞれ光の波長を変え、受信側のＯ／Ｅ１２２，１４１，１６１に波長選択フィルタを設けることにより、一方の信号のみを選択的に受信することができる。

また、ホスト２から半導体メモリ装置１Ｅを介して第２の半導体メモリ装置４へ送信されるデータ、及び第２の半導体メモリ装置４から半導体メモリ装置１Ｅを介してホスト２へ送信されるデータも、それぞれ光分岐伝送部１３Ｅを介して外部Ｉ／Ｆコントローラ１２と拡張Ｉ／Ｆコントローラ１６との間で送受信されることになるが、その際の信号の光分岐伝送部１３Ｅにおける入力方向と出力方向は同一方向となる。

（第５の実施の形態の効果）
以上のような構成をとることにより、光分岐伝送部１３Ｅにおける上りと下りの伝送方向が同一となり、入力と出力数が等しくなるので、光分岐伝送部１３Ｅの分岐効率を向上させることができる。

［第６の実施の形態］
図１０は、本発明の第６の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。本実施の形態の半導体メモリ装置１Ｄは、第１の実施の形態において、２つの半導体メモリ装置１Ｄ，１Ｆとバックアップ装置３Ａとを直列に接続したものである。

半導体メモリ装置１Ｄは、ホスト２と接続されている。更に、半導体メモリ装置１Ｄには、半導体メモリ装置１Ｆが接続され、更に半導体メモリ装置１Ｆには、バックアップ装置３Ａが接続されている。

半導体メモリ装置１Ｄ及び１Ｆは、いずれも外部インタフェース（Ｉ／Ｆ）１１、外部Ｉ／Ｆコントローラ１２、光分岐伝送部１３Ｃ及び１３Ｄ、内部メモリコントローラ１４、半導体メモリ１５、拡張Ｉ／Ｆコントローラ１６及び拡張Ｉ／Ｆ１７Ａからなる。

尚、図１０における半導体メモリ装置１Ｄ及び１Ｆは、いずれも第４の実施の形態における半導体メモリ装置１Ｄと同一構造のものを用いているが、これは一例に過ぎず、本発明に係る半導体メモリ装置であればいずれの実施に形態に係るものであってもよい。また、２つの半導体メモリ装置は同一の形態のものでなくてもよい。

（第６の実施の形態における動作）
次に、第６の実施の形態の半導体メモリ装置１Ｄ，１Ｆの動作について説明する。

ホスト２と半導体メモリ装置１Ｄにおけるデータの送受信については、第４に実施の形態における動作と同一である。また、ホスト２と半導体メモリ装置１Ｆにおけるデータの送受信についても、第４に実施の形態におけるホスト２と第２の半導体メモリ装置４との間の送受信の動作と同一である。

しかし、半導体メモリ１５に格納されるデータのバックアップのために、ホスト２とバックアップ装置３Ａとの間におけるデータの送受信は、半導体メモリ装置１Ｄとバックアップ装置３Ａの間に半導体メモリ装置１Ｆが存在するためやや異なる動作となる。

この場合、半導体メモリ装置１Ｄの内部においては、第４に実施の形態と同様の動作がなされ、当該データは半導体メモリ装置１Ｄから半導体メモリ装置１Ｆへと送信される。当該データを受信した半導体メモリ装置１Ｆにおいても、半導体メモリ装置１Ｄの内部における動作と同様の動作が繰り返された後、当該データは半導体メモリ装置１Ｆからバックアップ装置３Ａへと送信され、バックアップ装置３Ａに当該データが格納されることになる。

（第６の実施の形態の効果）
以上のような構成をとることにより、半導体メモリ装置１Ｄが拡張Ｉ／Ｆ１７Ａを１つしか備えない場合であっても、メモリ拡張用の半導体メモリ装置１Ｆとして本発明に係る半導体メモリ装置を用いれば、更なる拡張が可能となるので、メモリ拡張用の半導体メモリ装置１Ｆとデータバックアップ装置３Ａの双方を同時に接続することが可能となる。

なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々変形実施が可能である。また、上記各実施の形態の構成要素を発明の要旨を変更しない範囲内で任意に組み合わせることができる。

本発明の第１の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。 図１に示す光分岐伝送部の具体的な構成例を示す斜視図である。 本発明の第２の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。 本発明の第３の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。 図４に示す光分岐伝送部の具体的な構成例を示す斜視図である。 本発明の第４の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。 図６に示す光分岐伝送部の具体的な構成例を示す斜視図である。 本発明の第５の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。 図８に示す光分岐伝送部の具体的な構成例を示す斜視図である。 本発明の第６の実施の形態に係る半導体メモリ装置の構成を示すブロック図である。

符号の説明

１Ａ〜１Ｆ、半導体メモリ装置 ２、ホスト ３Ａ、３Ｂ、バックアップ装置
４、第２の半導体メモリ装置 １１、外部Ｉ／Ｆ
１２、外部Ｉ／Ｆコントローラ １２ａ，１２ｂ、制御線
１３Ａ〜１３Ｅ、光分岐伝送部 １４、内部メモリコントローラ １５、半導体メモリ
１６、拡張Ｉ／Ｆコントローラ １７Ａ、１７Ｂ、拡張Ｉ／Ｆ
３１Ａ、３１Ｂ、外部Ｉ／Ｆ ３２Ａ、３２Ｂ、メモリコントローラ
３３、不揮発性メモリ １３０、１３０Ａ、１３０Ｂ、シート状導光路
１３１、１３２、光ファイバ １２１、１４２、１６２、３２２、Ｅ／Ｏ
１２２、１４１、１６１、３２１、Ｏ／Ｅ

Claims (8)

1. ホストと接続してデータ等の送受信を行うための少なくとも１つの第１のインタフェース部と、
   前記第１のインタフェース部におけるデータ等の送受信の制御を行う第１のインタフェース制御部と、
   前記第１のインタフェース部を介して前記ホストから送信されたデータを格納する揮発性の半導体メモリ部と、
   前記半導体メモリ部におけるデータの読み書きを制御するメモリ制御部と、
   外部データ格納装置と接続してデータ等の送受信を行うための少なくとも１つの第２のインタフェース部と、
   前記第１のインタフェース制御部から送信される電気信号を光信号に変換する電気−光変換部と、
   前記光信号を前記メモリ制御部及び前記第２のインタフェース部との両方向へと分岐する光分岐部と、
   前記第１のインタフェース制御部、前記メモリ制御部及び前記第２のインタフェース部のそれぞれと前記光分岐部とを接続する光伝送路と、
   少なくとも前記メモリ制御部において、前記光伝送路からの光信号を電気信号に変換する光−電気変換部とを備えることを特徴とする半導体メモリ装置。
2. 前記第２のインタフェース部におけるデータ等の送受信の制御を行う第２のインタフェース制御部を備え、
   前記光分岐部と前記第２のインタフェース部との間で前記光伝送路からの光信号を電気信号に変換する光−電気変換部と備え、前記送受信されるデータは前記第２のインタフェース制御部を介して行われることを特徴とする請求項１記載の半導体メモリ装置。
3. 前記第２のインタフェース制御部は、前記第１のインタフェース制御部から前記半導体メモリ部への書き込み要求があったとき、バックアップモードとして前記第１のインタフェースから前記光分岐部を介して受信したデータを前記外部データ格納装置に送信することを特徴とする請求項２記載の半導体メモリ装置。
4. 前記第２のインタフェース制御部は、前記第１のインタフェース制御部から前記外部データ格納装置への書き込み要求があったとき、前記第１のインタフェースから前記光分岐部を介して受信したデータを前記第２のインタフェース部を介して前記外部データ格納装置に送信することを特徴とする請求項２記載の半導体メモリ装置。
5. 前記第２のインタフェース部は、前記外部データ格納装置との接続を光伝送路により接続することを特徴とする請求項１記載の半導体メモリ装置。
6. 前記第２のインタフェース部は、２つ以上備えられたものであることを特徴とする請求項１記載の半導体メモリ装置。
7. 前記光分岐部は、前記第１のインタフェース制御部から送信される光信号を分波する第１の分岐部と前記第１のインタフェース制御部へ送信される光信号を合波する第２の分岐部とからなることを特徴とする請求項１記載の半導体メモリ装置。
8. 前記光分岐部は、前記第１のインタフェース制御部から送信される光信号及び前記第１のインタフェース制御部へ送信される光信号の双方を同一方向から入力し、同一方向へ出力するものであることを特徴とする請求項１記載の半導体メモリ装置。

Images