JP2007288012A - 半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラム - Google Patents

半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラム Download PDF

Info

Publication number
JP2007288012A
JP2007288012A JP2006115129A JP2006115129A JP2007288012A JP 2007288012 A JP2007288012 A JP 2007288012A JP 2006115129 A JP2006115129 A JP 2006115129A JP 2006115129 A JP2006115129 A JP 2006115129A JP 2007288012 A JP2007288012 A JP 2007288012A
Authority
JP
Japan
Prior art keywords
thermal resistance
resistance value
path
semiconductor chip
rtotal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006115129A
Other languages
English (en)
Inventor
Makoto Ito
誠 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006115129A priority Critical patent/JP2007288012A/ja
Publication of JP2007288012A publication Critical patent/JP2007288012A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体パッケージの放熱経路を複数の部分に分割し、それぞれの部分について求めた熱抵抗値から半導体パッケージ全体の合成熱抵抗値を算出する場合、半導体パッケージにどのような熱抵抗モデルを当てはめるかによって求まる合成熱抵抗値が異なっていた。
【解決手段】半導体パッケージの熱抵抗値算出方法は、複数の半導体パッケージの各々について得られた半導体チップ1から雰囲気99までの合成熱抵抗値Rtotal(1)と、前記複数の半導体パッケージの各々について得られた半導体チップから雰囲気までの熱抵抗値θja(1)との相関関係を示す式:θja(1)=f(Rtotal(1))を用いて、対象となる第1半導体パッケージについて得られた半導体チップから雰囲気までの合成熱抵抗値Rtotal(2)に対応する熱抵抗値θja(2)を算出するステップS4を具備している。
【選択図】図3

Description

本発明は、半導体パッケージの熱抵抗値を算出する方法、及び、半導体パッケージの熱抵抗値を算出するためのプログラムに関する。
近年の電子機器の小型化・高速化に伴ない、半導体パッケージの発熱量が増加し、熱に起因する動作不良や故障等の問題が生じている。装置全体については、設計段階で大まかな温度予測を行うための予測式が提案されている。しかし、半導体パッケージについては、大まかな温度予測では動作不良等の問題を回避する上で十分とは言えない。半導体パッケージにおいては、半導体チップの温度予測を厳密に行う必要がある。
半導体チップの温度予測を行うためには、半導体パッケージの熱抵抗値を求める必要がある。
半導体パッケージの熱抵抗値を求める方法としては、ダイオードの電圧−温度間の依存性を利用した熱抵抗値測定用半導体パッケージを製作し、その電圧を測定することによりジャンクション温度を推定し、ジャンクション温度から熱抵抗値を求める方法が知られている。図11は、熱抵抗値測定用半導体パッケージを示している。
この方法によれば、正確な熱抵抗値が求まるが、熱抵抗値測定用半導体パッケージの製作と、熱抵抗値を求めるための実験とに費用及び時間がかかる。
他の方法としては、質量保存則、運動量保存則、エネルギー保存則に基づいて熱と流体の挙動を解く3次元熱流体シミュレーションを用いて熱抵抗値を求める方法が知られている。図12は、3次元熱流体シミュレーションによる半導体パッケージの熱抵抗値解析結果を示している。
3次元熱流体シミュレーションのようなシミュレーションによれば、正確な熱抵抗値が求まるが、パラメータの入力作業と計算とに時間がかかる。シミュレーションには高速計算能力及び大記憶容量を備えたコンピュータが必要であるため、パーソナルコンピュータを用いてシミュレーションを行うことが難しい。
更に他の方法としては、特許文献1に開示されているように、半導体パッケージの放熱経路を複数の部分に分割し、それぞれの部分について求めた熱抵抗値から半導体パッケージ全体の合成熱抵抗値を算出する方法が知られている。
特開平11−220078号公報
半導体パッケージの放熱経路を複数の部分に分割し、それぞれの部分について求めた熱抵抗値から半導体パッケージ全体の合成熱抵抗値を算出する方法によれば、熱抵抗値が容易に求まる。しかし、半導体パッケージにどのような熱抵抗モデルを当てはめるかによって求まる合成熱抵抗値が異なるから、求められた合成熱抵抗値は熱抵抗モデルの選び方に起因する系統誤差を含むことになる。
以下に、(発明を実施するための最良の形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための最良の形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による半導体パッケージの熱抵抗値算出方法は、複数の半導体パッケージの各々について得られた半導体チップ(1)から雰囲気(99)までの合成熱抵抗値Rtotal(1)と、前記複数の半導体パッケージの各々について得られた半導体チップ(1)から雰囲気(99)までの熱抵抗値θja(1)との相関関係を示す式(9)(107):
Figure 2007288012
を用いて、対象となる第1半導体パッケージについて得られた半導体チップ(1)から雰囲気(99)までの合成熱抵抗値Rtotal(2)に対応する熱抵抗値θja(2)を算出するステップ(S4)を具備している。ここで、前記合成熱抵抗値Rtotal(1)及び前記合成熱抵抗値Rtotal(2)は、第1放熱経路(P11)の第1熱抵抗値R1と、前記第1放熱経路と異なる第2放熱経路(P21)の第2熱抵抗値R2とに基づいて算出されている。前記第1放熱経路及び前記第2放熱経路の各々は、半導体チップ(1)から雰囲気(99)までの放熱経路の一部である。
したがって、熱抵抗値θja(1)を正確に求めておけば、比較的容易に求まる合成熱抵抗値Rtotal(2)から正確な熱抵抗値θja(2)が得られる。熱抵抗値θja(2)においては、合成熱抵抗値Rtotal(2)を求めるための熱抵抗モデルの選び方に起因する系統誤差が除かれている。
本発明によれば、合成熱抵抗値を求めるための熱抵抗モデルの選び方に起因する系統誤差が除かれる。
添付図面を参照して、本発明による半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラムを実施するための最良の形態を以下に説明する。
図1は、本発明の実施形態に係るコンピュータ100を示している。コンピュータ100は、CPUのような演算制御装置101と、キーボードやデータ読み取り装置のような入力装置102と、表示装置やプリンタのような出力装置103と、メモリやハードディスク装置のような記憶装置104とを備えている。記憶装置104は、プログラム105、テーブル106、回帰式107、データ108を記憶する。
コンピュータ100は、プログラム105に従い、図3に示す半導体パッケージの熱抵抗値の算出方法を実行する。
半導体パッケージの熱抵抗値の算出方法について説明する前に、半導体パッケージの熱抵抗モデルについて説明する。
半導体パッケージとしては、quad flat package(以下QFPとする。)が例示される。QFP11を図5に示す。QFP11は、半導体チップ1と、ケース2と、ボンディングワイヤ3と、アイランド4と、リードフレーム5とを備えている。QFP11においては、アイランド4に実装された半導体チップ1がボンディングワイヤ3を介してリードフレーム5に接続され、半導体チップ1、ボンディングワイヤ3、アイランド4、及びリードフレーム5の一部がケース2に封止されている。QFP11は、リードフレーム5を介して実装基板6に固定されている。
ケース2は、厚さがDである平板形状をしており、厚さ方向を向く上面2a及び下面2bを備えている。下面2bは、実装基板6と対向しており、上面2aの反対側に配置されている。上面2a及び下面2bは、辺の長さがLの正方形である。リードフレーム5は、ケース2の4つの側面に対応して設けられている。
ここで、半導体チップ1から雰囲気99に至る放熱経路としては、上面2aを経由する放熱経路P10と、リードフレーム5を経由する放熱経路P20と、下面2bを経由する放熱経路P30とが存在する。放熱経路P10は、半導体チップ1の上面から上面2aに至る放熱経路P11と、上面2aから雰囲気99に至る放熱経路P12とを含んでいる。放熱経路P20は、半導体チップ1からリードフレーム5を経由して実装基板6に至る放熱経路P21と、実装基板6から雰囲気99に至る放熱経路P22とを含んでいる。放熱経路P30は、半導体チップ1の下面からアイランド4を経由して下面2bに至る放熱経路P31と、下面2bから雰囲気99に至る放熱経路P32とを含んでいる。
図6(a)は、上述の放熱経路に対応した熱抵抗モデルを示している。ここで、放熱経路P11の熱抵抗値がR1で表され、放熱経路P12の熱抵抗値がRcaで表され、放熱経路P21の熱抵抗値がR2で表され、放熱経路P22の熱抵抗値がRc6で表され、放熱経路P31の熱抵抗値がR3で表され、放熱経路P32の熱抵抗値がRcbで表されている。ここで、R3をアイランド4と下面2bの間の熱抵抗値で近似した。
図6(b)は、図6(a)の熱抵抗モデルを簡略化した熱抵抗モデルを示している。図6(b)に示す熱抵抗モデルにおいては、半導体チップ1から雰囲気99に至る放熱経路が、半導体チップ1から上面2aを経由して雰囲気99に至る放熱経路に簡略化されている。ここで、半導体チップ1から上面2aに至る放熱経路の熱抵抗値がRtで表され、上面2aから雰囲気99に至る放熱経路の熱抵抗値がC・Rcaで表されている。Rtは、R1と、4つのR2と、R3とが並列に接続されて形成されている。係数Cは、熱抵抗モデルを簡略化するときに導入された補正係数であり、リードフレーム5の材質に依存している。
図6(b)の熱抵抗モデルに従えば、合成熱抵抗値Rtotalは式(10)で表され、Rtは式(11)で表され、Rcaは式(12)で表される。
Figure 2007288012
Figure 2007288012
Figure 2007288012
ここで、hは上面2aから雰囲気99への熱伝達率、Aは上面2aの面積である。
自然対流熱伝達の場合は、hは式(13)で表される。
Figure 2007288012
ここで、Nuはヌッセルト数、λは空気の熱伝導率、Grはグラスホフ数、Prはプラントル数、Lは上面2aの辺の長さである。
強制対流熱伝達の場合は、hは式(14)で表される。
Figure 2007288012
ここで、Reはレイノルズ数である。
以下、半導体パッケージの熱抵抗値の算出方法について説明する。
図3に示された半導体パッケージの熱抵抗値の算出方法は、ステップS1〜S4を含んでいる。
(ステップS1)
ステップS1は、コンピュータ100が、複数の半導体パッケージについて、熱抵抗値θja及び合成熱抵抗値Rtotalを取得するステップである。複数の半導体パッケージの各々についての熱抵抗値θja及び合成熱抵抗値Rtotalが入力装置102から入力され、テーブル106として記憶装置104に記憶される。テーブル106のデータ構成は、図2に示されている。テーブル106においては、同一の半導体パッケージについて得られた熱抵抗値θja及び合成熱抵抗値Rtotalが対応づけられている。
ここで、熱抵抗値θjaは、3次元熱流体シミュレーションのようなシミュレーションによる熱抵抗値解析の結果得られた半導体チップ1から雰囲気99までの熱抵抗値、又は、ダイオードの電圧−温度間の依存性を利用した熱抵抗値測定用半導体パッケージを製作し、この熱抵抗値測定用半導体パッケージを用いた実験により得られた半導体チップ1から雰囲気99までの熱抵抗値である。
また、合成熱抵抗値Rtotalは、半導体チップ1から雰囲気99までの放熱経路を複数の部分に分割し、それぞれの部分について得られた熱抵抗値から算出された半導体チップ1から雰囲気99までの熱抵抗値である。
図4を用いて合成熱抵抗値Rtotalを算出する方法について説明する。合成熱抵抗値Rtotalを算出する方法は、ステップS11〜S13を含んでいる。
(ステップS11)
ステップS11は、半導体パッケージ本体の熱抵抗値Rtを式(11)により算出するステップである。
(ステップS12)
ステップS12は、半導体パッケージの上面2aから雰囲気99までの熱抵抗値Rcaを式(12)により算出するステップである。
(ステップS13)
ステップS13は、半導体チップ1から雰囲気99までの合成熱抵抗値Rtotalを式(10)により算出するステップである。
(ステップS2)
ステップS2は、コンピュータ100が、熱抵抗値θjaを目的変数とし、合成熱抵抗値Rtotalを説明変数として回帰式107を求めるステップである。演算制御装置101は、テーブル106に基づいて回帰式107を求める。記憶装置104は、求められた回帰式107を記憶する。具体的には、演算制御装置101は、式(15)におけるパラメータa及びnを非線形最小二乗法により決定することで回帰式107を求める。
Figure 2007288012
図7は、上面2aから雰囲気99へ自然対流熱伝達により放熱される場合の熱抵抗値θja及び合成熱抵抗値Rtotalの関係と、求められた回帰式107を示している。ここで、風速は0m/sである。パラメータaは20.181と決定され、パラメータnは0.5095と決定された。
図8は、上面2aから雰囲気99へ強制対流熱伝達により放熱される場合の熱抵抗値θja及び合成熱抵抗値Rtotalの関係と、求められた回帰式107を示している。ここで、風速は1m/sである。パラメータaは14.631と決定され、パラメータnは0.5095と決定された。
図7及び図8に示す結果は、Lの範囲が10〜40mmであり、Dの範囲が1〜3.7mmであり、ケース2の熱伝導率が0.8〜1W/(m・K)である場合に得られた結果である。ここでは、シミュレーションにより得られた熱抵抗値θjaが回帰式107の決定のために用いられている。
図7及び図8に示されるように、合成熱抵抗値Rtotalを式(10)〜(14)により算出し、求める回帰式107を式(15)により定義したときに、熱抵抗値θjaが合成熱抵抗値Rtotalで良好に説明された。
(ステップS3)
ステップS3は、コンピュータ100が、対象となる半導体パッケージについての合成熱抵抗値Rtotal1を取得するステップである。対象となる半導体パッケージについての合成熱抵抗値Rtotal1が入力装置102から入力され、データ108として記憶装置104に記憶される。ここで、合成熱抵抗値Rtotal1は、合成熱抵抗値Rtotalと同様に式(10)〜(14)を用いて算出されている。
(ステップS4)
ステップS4は、コンピュータ100が、回帰式107を用いて合成熱抵抗値Rtotal1に対応する熱抵抗値θja1を算出するステップである。記憶装置104は、回帰式107を読み出す。演算制御装置101は、回帰式107にデータ108を代入して熱抵抗値θja1を算出する。出力装置103は、熱抵抗値θja1を出力する。熱抵抗値θja1は、式(16)で表される。
Figure 2007288012
したがって、熱抵抗値θja1においては、熱抵抗モデルの選び方に起因する系統誤差が除かれている。しかも、一度回帰式107を求めておけば、熱抵抗値θja1を求めようとする半導体パッケージについてシミュレーションをしたり、熱抵抗値測定用半導体パッケージを用いた実験をする必要がないから、正確な熱抵抗値を容易に算出することが可能である。さらに、計算式が式(16)に示すように簡単であるから、パーソナルコンピュータを用いて手軽に素早く熱抵抗値θja1を算出できる。
以上、半導体パッケージがQFPの場合について説明したが、上述の方法はsmall outline package(以下SOPとする。)に対しても適用可能である。
図12は、SOP12を示している。SOP12は、半導体チップ1と、ケース2と、ボンディングワイヤ3と、アイランド4と、リードフレーム5とを備えている。SOP12においては、側面2dにはリードフレーム5が設けられているが、側面2cにはリードフレーム5が設けられていないことがQFP11と異なっている。側面2c及び側面2dは、ケース2の隣り合う側面である。
SOP12においては、半導体チップ1から雰囲気99に至る放熱経路としては、放熱経路P10と、放熱経路P20と、放熱経路P30と、側面2cを経由する放熱経路P40とが存在する。放熱経路P40は、半導体チップ1から側面2cに至る放熱経路P41と、側面2cから雰囲気99に至る放熱経路P42とを含んでいる。
図10(a)は、上述の放熱経路に対応した熱抵抗モデルを示している。ここで、放熱経路P41の熱抵抗値がR4で表され、放熱経路P42の熱抵抗値がRccで表されている。
図10(b)は、図10(a)の熱抵抗モデルを簡略化した熱抵抗モデルを示している。図10(b)に示す熱抵抗モデルにおいては、半導体チップ1から雰囲気99に至る放熱経路が、半導体チップ1から上面2aを経由して雰囲気99に至る放熱経路に簡略化されている。ここで、半導体チップ1から上面2aに至る放熱経路の熱抵抗値がRtで表され、上面2aから雰囲気99に至る放熱経路の熱抵抗値がC・Rcaで表されている。Rtは、R1と、2つのR2と、R3と、2つのR4とが並列に接続されて形成されている。係数Cは、熱抵抗モデルを簡略化するときに導入された補正係数であり、リードフレーム5の材質に依存している。
図10(b)の熱抵抗モデルに従えば、合成熱抵抗値Rtotalは式(10)で表され、Rtは式(17)で表され、Rcaは式(12)で表される。
Figure 2007288012
したがって、半導体パッケージがSOPの場合には、ステップS11において式(17)により抵抗値Rtを算出すれば良い。
また、上述の方法は、上面2a及び下面2bの形状が長方形の場合にも適用することが可能である。
図1は、本発明の実施形態に係るコンピュータのブロック図である。 図2は、本発明の実施形態に係るテーブルのデータ構成を示す図である。 図3は、本発明の実施形態に係る熱抵抗値θja1を算出する方法のフローチャートである。 図4は、本発明の実施形態に係る合成熱抵抗値Rtotalを算出する方法のフローチャートである。 図5は、QFPの断面図である。 図6(a)は、QFPに係る熱抵抗モデルを示す図である。図6(b)は、図6(a)の熱抵抗モデルを簡略化した熱抵抗モデルを示す図である 図7は、自然対流熱伝達により半導体パッケージから雰囲気に放熱される場合において、熱抵抗値θjaと合成熱抵抗値Rtotalの関係を示すグラフである。 図8は、強制対流熱伝達により半導体パッケージから雰囲気に放熱される場合において、熱抵抗値θjaと合成熱抵抗値Rtotalの関係を示すグラフである。 図9(a)は、SOPを一の平面で切断した断面図である。図9(b)は、SOPを他の平面で切断した断面図である。 図10(a)は、SOPに係る熱抵抗モデルを示す図である。図10(b)は、図10(a)の熱抵抗モデルを簡略化した熱抵抗モデルを示す図である。 図11は、熱抵抗値測定用半導体パッケージを示す図である 図12は、3次元熱流体シミュレーションによる半導体パッケージの熱抵抗値解析結果を示す図である。
符号の説明
1…半導体チップ
2…ケース
2a…上面
2b…下面
2c、2d…側面
3…ボンディングワイヤ
4…アイランド
5…リードフレーム
6…実装基板
11…QFP
12…SOP
99…雰囲気
100…コンピュータ
101…演算制御装置
102…入力装置
103…出力装置
104…記憶装置
105…プログラム
106…テーブル
107…回帰式
108…データ
P10、P11、P12、P20、P21、P22、P30、P31、P32、P40、P41、P42…放熱経路

Claims (8)

  1. 複数の半導体パッケージの各々について得られた半導体チップから雰囲気までの合成熱抵抗値Rtotal(1)と、前記複数の半導体パッケージの各々について得られた半導体チップから雰囲気までの熱抵抗値θja(1)との相関関係を示す式(1):
    Figure 2007288012
    を用いて、対象となる第1半導体パッケージについて得られた半導体チップから雰囲気までの合成熱抵抗値Rtotal(2)に対応する熱抵抗値θja(2)を算出するステップを具備し、
    前記合成熱抵抗値Rtotal(1)及び前記合成熱抵抗値Rtotal(2)は、第1放熱経路の第1熱抵抗値R1と、前記第1放熱経路と異なる第2放熱経路の第2熱抵抗値R2とに基づいて算出されており、
    前記第1放熱経路及び前記第2放熱経路の各々は、半導体チップから雰囲気までの放熱経路の一部である
    半導体パッケージの熱抵抗値算出方法。
  2. 前記合成熱抵抗値Rtotal(1)及び前記熱抵抗値θja(1)に基づいて前記式(1)を求めるステップを具備し、
    前記式(1)におけるf(Rtotal(1))は、式(2)で表され、
    Figure 2007288012
    前記式(2)におけるa及びnは、前記式(1)を求める前記ステップにおいて決定されるパラメータである
    請求項1の半導体パッケージの熱抵抗値算出方法。
  3. 前記半導体パッケージはSOP(small outline package)であり、
    前記合成熱抵抗値Rtotal(1)及び前記合成熱抵抗値Rtotal(2)は、半導体チップからケース下面に至る第3放熱経路の熱抵抗値R3と、半導体チップからリードフレームのないケース側面に至る第4放熱経路の熱抵抗値R4と、ケース上面から雰囲気に至る第5放熱経路の熱抵抗値Rcaと、所定の補正係数Cとに基づいて式(3)により算出されており、
    Figure 2007288012
    前記第1放熱経路は、半導体チップからケース上面に至る経路であり、
    前記第2放熱経路は、半導体チップからリードフレームを経由して実装基板に至る経路である
    請求項1又は2の半導体パッケージの熱抵抗値算出方法。
  4. 前記半導体パッケージはQFP(quad flat package)であり、
    前記合成熱抵抗値Rtotal(1)及び前記合成熱抵抗値Rtotal(2)は、半導体チップからケース下面に至る第3放熱経路の熱抵抗値R3と、ケース上面から雰囲気に至る第5放熱経路の熱抵抗値Rcaと、所定の補正係数Cとに基づいて式(4)により算出されており、
    Figure 2007288012
    前記第1放熱経路は、半導体チップからケース上面に至る経路であり、
    前記第2放熱経路は、半導体チップからリードフレームを経由して実装基板に至る経路である
    請求項1又は2の半導体パッケージの熱抵抗値算出方法。
  5. 複数の半導体パッケージの各々について得られた半導体チップから雰囲気までの合成熱抵抗値Rtotal(1)と、前記複数の半導体パッケージの各々について得られた半導体チップから雰囲気までの熱抵抗値θja(1)との相関関係を示す式(5):
    Figure 2007288012
    を用いて、対象となる第1半導体パッケージについて得られた半導体チップから雰囲気までの合成熱抵抗値Rtotal(2)に対応する熱抵抗値θja(2)を算出するステップをコンピュータに実行させ、
    前記合成熱抵抗値Rtotal(1)及び前記合成熱抵抗値Rtotal(2)は、第1放熱経路の第1熱抵抗値R1と、前記第1放熱経路と異なる第2放熱経路の第2熱抵抗値R2とに基づいて算出されており、
    前記第1放熱経路及び前記第2放熱経路の各々は、半導体チップから雰囲気までの放熱経路の一部である
    半導体パッケージの熱抵抗値算出プログラム。
  6. 前記合成熱抵抗値Rtotal(1)及び前記熱抵抗値θja(1)に基づいて前記式(5)を求めるステップをコンピュータに実行させ、
    前記式(5)におけるf(Rtotal(1))は、式(6)で表され、
    Figure 2007288012
    前記式(6)におけるa及びnは、前記式(5)を求める前記ステップにおいて決定されるパラメータである
    請求項5の半導体パッケージの熱抵抗値算出プログラム。
  7. 前記半導体パッケージはSOP(small outline package)であり、
    前記合成熱抵抗値Rtotal(1)及び前記合成熱抵抗値Rtotal(2)は、半導体チップからケース下面に至る第3放熱経路の熱抵抗値R3と、半導体チップからリードフレームのないケース側面に至る第4放熱経路の熱抵抗値R4と、ケース上面から雰囲気に至る第5放熱経路の熱抵抗値Rcaと、所定の補正係数Cとに基づいて式(7)により算出されており、
    Figure 2007288012
    前記第1放熱経路は、半導体チップからケース上面に至る経路であり、
    前記第2放熱経路は、半導体チップからリードフレームを経由して実装基板に至る経路である
    請求項5又は6の半導体パッケージの熱抵抗値算出プログラム。
  8. 前記半導体パッケージはQFP(quad flat package)であり、
    前記合成熱抵抗値Rtotal(1)及び前記合成熱抵抗値Rtotal(2)は、半導体チップからケース下面に至る第3放熱経路の熱抵抗値R3と、ケース上面から雰囲気に至る第5放熱経路の熱抵抗値Rcaと、所定の補正係数Cとに基づいて式(8)により算出されており、
    Figure 2007288012
    前記第1放熱経路は、半導体チップからケース上面に至る経路であり、
    前記第2放熱経路は、半導体チップからリードフレームを経由して実装基板に至る経路である
    請求項5又は6の半導体パッケージの熱抵抗値算出プログラム。
JP2006115129A 2006-04-19 2006-04-19 半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラム Pending JP2007288012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006115129A JP2007288012A (ja) 2006-04-19 2006-04-19 半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115129A JP2007288012A (ja) 2006-04-19 2006-04-19 半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラム

Publications (1)

Publication Number Publication Date
JP2007288012A true JP2007288012A (ja) 2007-11-01

Family

ID=38759476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115129A Pending JP2007288012A (ja) 2006-04-19 2006-04-19 半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラム

Country Status (1)

Country Link
JP (1) JP2007288012A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109933488A (zh) * 2017-12-15 2019-06-25 财团法人工业技术研究院 芯片温度计算方法及芯片温度计算装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413445A (en) * 1987-07-07 1989-01-18 Fujitsu Ltd Method for calculating thermal resistance of heat radiating route from surface packaging type element
JPH11220078A (ja) * 1998-02-02 1999-08-10 Nec Corp 半導体パッケージの熱抵抗計算方法および記録媒体および熱抵抗計算装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6413445A (en) * 1987-07-07 1989-01-18 Fujitsu Ltd Method for calculating thermal resistance of heat radiating route from surface packaging type element
JPH11220078A (ja) * 1998-02-02 1999-08-10 Nec Corp 半導体パッケージの熱抵抗計算方法および記録媒体および熱抵抗計算装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109933488A (zh) * 2017-12-15 2019-06-25 财团法人工业技术研究院 芯片温度计算方法及芯片温度计算装置
CN109933488B (zh) * 2017-12-15 2022-11-22 财团法人工业技术研究院 芯片温度计算方法及芯片温度计算装置

Similar Documents

Publication Publication Date Title
JP4500308B2 (ja) 電子パッケージ信頼性予測装置および電子パッケージ信頼性予測プログラム
JP5355988B2 (ja) 電子部品の熱応力解析方法、樹脂流動解析方法および熱応力解析装置
US6438504B2 (en) Method of calculating thermal resistance in semiconductor package accommodating semiconductor chip within a case which can be applied to calculation for semiconductor package with radiation fins
CN109933488A (zh) 芯片温度计算方法及芯片温度计算装置
Lall et al. Norris–Landzberg acceleration factors and Goldmann constants for SAC305 lead-free electronics
US8392167B2 (en) Three-dimensional board warp analysis system, three-dimensional board warp analysis device, three-dimensional board warp analysis method and program
JP2006313800A (ja) 半導体装置における実装構造の接続信頼性の予測方法およびその半導体装置
JP2007288012A (ja) 半導体パッケージの熱抵抗値算出方法及び熱抵抗値算出プログラム
JP2006278803A (ja) 基板反り解析方法およびそのシステム、基板の反り解析プログラム。
Cho et al. Finite element analysis for reliability of solder joints materials in the embedded package
Li et al. Simulation of finite-strain inelastic phenomena governed by creep and plasticity
JP4695466B2 (ja) 信頼性解析システムおよび信頼性解析方法
US20210262959A1 (en) Non-transitory computer-readable recording medium and thermal analysis device
Hossain et al. Design optimization and reliability of PWB level electronic package
JP3900042B2 (ja) 電子部品の実装信頼性予測方法及びその予測システム
JP2010218270A (ja) 複合材料層の構造解析装置、方法及びプログラム
JP6569323B2 (ja) 電子機器の熱解析方法、及び熱解析装置
Maggioni et al. Fast transient convolution-based thermal modeling methodology for including the package thermal impact in 3D ICs
Nakayama et al. A new role of CFD simulation in thermal design of compact electronic equipment: application of the build-up approach to thermal analysis of a benchmark model
Davies et al. Factors affecting the operational thermal resistance of electronic components
Joiner et al. Measurement and simulation of stacked die thermal resistances
JP3356660B2 (ja) 有限要素法を用いた構造体の反り状態解析方法およびシステム、有限要素法を用いた構造体の反り状態解析プログラムを記録した記録媒体
JP4130156B2 (ja) 物性値測定装置および物性値測定方法
Su et al. An efficient solution for wire sweep analysis in IC packaging
Eveloy et al. Numerical heat transfer predictive accuracy for an in-line array of board-mounted plastic quad flat back components in free convection

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111013