JP2007288004A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007288004A
JP2007288004A JP2006115029A JP2006115029A JP2007288004A JP 2007288004 A JP2007288004 A JP 2007288004A JP 2006115029 A JP2006115029 A JP 2006115029A JP 2006115029 A JP2006115029 A JP 2006115029A JP 2007288004 A JP2007288004 A JP 2007288004A
Authority
JP
Japan
Prior art keywords
power supply
potential
transistor
pmos transistor
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006115029A
Other languages
English (en)
Other versions
JP5579959B2 (ja
Inventor
Takamitsu Onda
貴光 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006115029A priority Critical patent/JP5579959B2/ja
Priority to US11/735,843 priority patent/US7557639B2/en
Priority to CNA2007101464060A priority patent/CN101110264A/zh
Publication of JP2007288004A publication Critical patent/JP2007288004A/ja
Application granted granted Critical
Publication of JP5579959B2 publication Critical patent/JP5579959B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

【課題】ＳＣＲＣ方式を採用しつつ、ドライバや配線を配置するためのレイアウト面積の増加を回避して小型のチップサイズを実現可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、電源電位ＶＣＣを供給するメイン電源線Ｌ１と、接地電位ＶＳＳを供給するメイン接地線Ｌ２と、ＰＭＯＳトランジスタＰ１、ＰＰ２と、ＰＭＯＳトランジスタＰ１、Ｐ２の各ソースの間に接続され一方の側の接続ノードにメイン電源線Ｌ１が接続されるとともに他方の側の接続ノードにサブ電源電位ＶＣＴを発生するＰＭＯＳトランジスタＰ３と、ＮＭＯＳトランジスタＮ１、Ｎ２と、ＮＭＯＳトランジスタＮ１、Ｎ２の各ソースの間に接続され一方の側の接続ノードにメイン接地線Ｌ２が接続されるとともに他方の側の接続ノードにサブ接地電位ＶＳＴを発生するＮＭＯＳトランジスタＮ３を備えて構成される。
【選択図】図２

Description

本発明は、ＭＯＳトランジスタを用いて構成される論理回路を含む半導体装置に関し、特に、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置におけるスタンバイ動作時の電流低減を目的とするＳＣＲＣ方式を採用した半導体装置に関するものである。
近年、ＤＲＡＭ等の半導体記憶装置がモバイル機器に搭載されることが多く、スタンバイ動作時の消費電流を低減させることが重要な課題となっている。このような消費電流低減のための技術として、電源電位ＶＣＣより低いサブ電源電位ＶＣＴ及び接地電位ＶＳＳより高いサブ接地電位ＶＳＴを用いてＭＯＳトランジスタのサブスレッショルド電流を抑制可能としたスタンバイ電流低減方式（ＳＣＲＣ方式）が注目されている。ＤＲＡＭにおける多段のインバータ回路等にＳＣＲＣ方式を採用することにより、スタンバイ動作時の消費電流低減を期待することができる（例えば、特許文献１参照）。
ＳＣＲＣ方式を採用した半導体装置の具体的な構成例を図８及び図９に示す。図８は、ＳＣＲＣ方式を採用した半導体装置に多段のインバータ回路を構成する場合、２段のインバータ部分に対応するＭＯＳトランジスタを用いた回路構成を示している。図８においては、入力信号ＩＮが２段のインバータを通過して出力信号ＯＵＴとして出力され、スタンバイ動作時に出力信号ＯＵＴがローとなる場合の構成を示している。ＳＣＲＣ方式では、オンとなる側のＭＯＳトランジスタに対して電源電位ＶＣＣ／接地電位ＶＳＳを供給し、オフとなる側のＭＯＳトランジスタに対してサブ電源電位ＶＣＴ／サブ接地電位ＶＳＴを供給し、これにより不要なサブスレッショルド電流を抑制することができる。
図８に示すように、初段のインバータは、ゲートとドレインが共通接続された一対のＰＭＯＳトランジスタＰ１／ＮＭＯＳトランジスタＮ１からなる。同様に、２段目のインバータは、ゲートとドレインが共通接続された一対のＰＭＯＳトランジスタＰ２／ＮＭＯＳトランジスタＮ２からなる。初段のゲートには入力信号ＩＮが印加され、初段のドレインと２段目のゲートが接続され、２段目のドレインから出力信号ＯＵＴが取り出される。
また、ＰＭＯＳトランジスタＰ３はＰチャネル側のドライバとして用いられ、ソースに印加された電源電位ＶＣＣを、ゲートに印加された制御電圧Ｖｇｐにより制御し、ドレインに電源電位ＶＣＣより低いサブ電源電位ＶＣＴを発生する。一方、ＮＭＯＳトランジスタＮ３はＮチャネル側のドライバとして用いられ、ソースに印加された接地電位ＶＳＳを、ゲートに印加された制御電圧Ｖｇｎにより制御し、ドレインに接地電位ＶＳＳより高いサブ接地電位ＶＳＴを発生する。
図８においては、電源電位ＶＣＣを供給するメイン電源線Ｌ１と、接地電位ＶＳＳを供給するメイン接地線Ｌ２と、サブ電源電位ＶＣＴを供給するサブ電源線Ｌ３と、サブ接地電位ＶＳＴを供給するサブ接地線Ｌ４が設けられている。スタンバイ動作時には入力信号ＩＮがローとなり、初段においてオンとなるＰＭＯＳトランジスタＰ１のソースはメイン電源線Ｌ１に接続される一方、オフとなるＮＭＯＳトランジスタＮ１のソースはサブ接地線Ｌ４に接続される。また、２段目においてオフとなるＰＭＯＳトランジスタＰ２のソースはサブ電源線Ｌ３に接続される一方、オンとなるＮＭＯＳトランジスタＮ２のソースはメイン接地線Ｌ２に接続される。
図８の回路構成に対応するレイアウトを図９に示している。図９に示すレイアウトには、ＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３が形成される拡散層１０１、１０２、１０３と、ＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３が形成される拡散層１０４、１０５、１０６と、各トランジスタのゲート電極に接続されるゲート配線層１１１と、各トランジスタのソース・ドレイン用の配線が形成されるソース・ドレイン配線層１１２と、メイン電源線Ｌ１、メイン接地線Ｌ２、サブ電源線Ｌ３、サブ接地線Ｌ４を含む多数の配線が形成される配線層１１３が設けられている。また、拡散層１０１〜１０６とソース・ドレイン配線層１１２の間は多数のコンタクト１２１により接続され、異なる配線層の間はビア１２２により接続されている。
なお、図９においては、ドライバを構成するＰＭＯＳトランジスタＰ３、ＮＭＯＳトランジスタＮ３は、図８の回路構成とは異なりそれぞれ２個ずつ並列配置されている。実際には、各ドライバの能力に応じて配置すべきＰＭＯＳトランジスタＰ３とＮＭＯＳトランジスタＮ３の個数が適切に定められる。
特開平１１−３１３８５号公報
図９の左側においては、２段のインバータを構成するために必要な４つの拡散層１０１、１０２、１０４、１０５がＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ１、Ｎ２の動作特性に応じたサイズで形成されるとともに、隣接する拡散層１０１、１０２、１０４、１０５同士を設計基準に従った所定距離だけ離して配置する必要がある。これにより、図９のレイアウト平面内でインバータ部分が占める面積が制約される。
また、図９の右側においては、ドライバを構成する２つの拡散層１０３、１０６が駆動能力に応じたサイズで形成され、図９のレイアウト平面内の横方向に余分なサイズが付加されることになる。このようにＳＣＲＣ方式を採用した構成では、インバータ部分に対するドライバ部分のレイアウト面積は、無視できない規模になる。
また、ＳＣＲＣ方式を採用しない場合は、図９の配線層１１３においてメイン電源線Ｌ１とメイン接地線Ｌ２のみを設ければよいのに対し、ＳＣＲＣ方式を採用した場合は、メイン電源線Ｌ１とメイン接地線Ｌ２に加えて、サブ電源線Ｌ３とサブ接地線Ｌ４を設けなければならない。よって、４つの電源系の配線が占める面積が増加し、レイアウトの利用効率の面で不利になる。
このように、ＳＣＲＣ方式を採用した従来の構成によれば、半導体装置のレイアウトにおいてドライバや配線を配置するためのレイアウト面積の増加が避けられず、全体のチップサイズが大きくなることが問題となる。
そこで、本発明はこのような問題を解決するためになされたものであり、ＳＣＲＣ方式を採用して半導体装置の論理回路を構成する場合であっても、ドライバや配線を配置するためのレイアウト面積の増加を回避し、良好なスペース利用効率を実現可能な半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、電源側には電源電位及び当該電源電位より低いサブ電源電位が供給されるとともに、接地側には接地電位及び当該接地電位より高いサブ接地電位が供給される複数のＭＯＳトランジスタを含む論理回路を有する半導体装置であって、前記電源電位を供給するメイン電源線と、前記接地電位を供給するメイン接地線を備え、前記論理回路を構成する単位回路は、第１のＰＭＯＳトランジスタと、第２のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのソースと前記第２のＰＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記メイン電源線が接続されるとともに他方の側の接続ノードに前記サブ電源電位を発生する第３のＰＭＯＳトランジスタと、第１のＮＭＯＳトランジスタと、第２のＮＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記メイン接地線が接続されるとともに他方の側の接続ノードに前記サブ接地電位を発生する第３のＮＭＯＳトランジスタとを備えて構成される。
以上の構成により、単位回路において、Ｐチャネル側のドライバとして機能する第３のＰＭＯＳトランジスタは電源電位に基づいてサブ電源電位を発生し、第１及び第２のＰＭＯＳトランジスタの一方には電源電位が供給され、他方にはサブ電源電位が供給される。また、Ｎチャネル側のドライバとして機能する第３のＮＭＯＳトランジスタは接地電位に基づいてサブ接地電位を発生し、第１及び第２のＮＭＯＳトランジスタの一方には接地電位が供給され、他方にはサブ接地電位が供給される。このように、論理回路の動作に必要なＭＯＳトランジスタはドライバ用のＭＯＳトランジスタと一体的に構成できるので、ドライバ用の配置スペースを別途設ける必要がなく、さらにサブ電源電位／サブ接地電位を供給する個別の配線パターンを設ける必要がなくなる。従って、半導体装置のスペースの利用効率を向上させ、チップサイズを縮小することができる。
本発明の半導体装置において、前記第３のＰＭＯＳトランジスタと、当該第３のＰＭＯＳトランジスタの両側の前記第１及び第２のＰＭＯＳトランジスタとが配置された第１の拡散層と、前記第３のＮＭＯＳトランジスタと、当該第３のＮＭＯＳトランジスタの両側の前記第１及び第２のＮＭＯＳトランジスタとが配置された第２の拡散層と、前記各ＭＯＳトランジスタの各ゲートの配線を含む第１の配線層と、前記各ＭＯＳトランジスタの各ドレイン・ソースの配線を含む第２の配線層と、前記メイン電源線及び前記メイン接地線を含む第３の配線層とを半導体基板上に積層形成してもよい。
これにより、論理回路の動作に必要なＭＯＳトランジスタとドライバ用のＭＯＳトランジスタに対し、別々の拡散層を設ける必要がなく、両者を一体配置された拡散層を形成することができるので、ドライバ用の拡散層によるレイアウト面積の増加を回避することができる。
本発明の半導体装置において、前記第３のＰＭＯＳトランジスタを前記第１の拡散層の中央に配置し、前記第３のＮＭＯＳトランジスタは前記第２の拡散層の中央に配置してもよい。
本発明の半導体装置において、前記第１の拡散層の上部の前記第２の配線層に、前記第１及び第３のＰＭＯＳトランジスタにより共有される配線部と、前記第２及び第３のＰＭＯＳトランジスタにより共有される配線部を配置し、前記第２の拡散層の上部の前記第２の配線層に、前記第１及び第３のＮＭＯＳトランジスタにより共有される配線部と、前記第２及び第３のＮＭＯＳトランジスタにより共有される配線部を配置してもよい。
本発明の半導体装置において、前記論理回路を、２段のインバータ及び当該各インバータを駆動するドライバを含む前記単位回路から構成される所定段数のインバータ回路とし、前記第３のＰＭＯＳトランジスタをＰチャネル側の前記ドライバとして機能させ、前記第３のＮＭＯＳトランジスタがＮチャネル側の前記ドライバとして機能させてもよい。
これにより、ＳＣＲＣ方式に基づくインバータ回路が構成される半導体装置において、スペースの利用効率を犠牲にすることなく、ＭＯＳトランジスタのサブスレッショルド電流を確実に低減可能となる。
本発明の半導体装置において、前記第３のＰＭＯＳトランジスタ及び前記第３のＮＭＯＳトランジスタは、それぞれゲートに印加される制御電圧に応じて動作を制御してもよい。
本発明の半導体装置において、前記第１のＰＭＯＳトランジスタ及び前記第１のＮＭＯＳトランジスタの共通接続されたゲートに入力信号が印加され、前記第１のＰＭＯＳトランジスタ及び前記第１のＮＭＯＳトランジスタの共通接続されたドレインが前記第２のＰＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタの共通接続されたゲートに接続され、前記第２のＰＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタの共通接続されたドレインから出力信号が出力されるように構成してもよい。
本発明の半導体装置において、前記第３のＰＭＯＳトランジスタは、前記第１のＰＭＯＳトランジスタの側の接続ノードが前記メイン電源線と接続され、前記第３のＮＭＯＳトランジスタは、前記第２のＮＭＯＳトランジスタの側の接続ノードが前記メイン接地線と接続されるようにしてもよい。
本発明の半導体装置において、前記インバータ回路は、スタンバイ動作時に前記出力信号がローとなるように制御してもよい。
本発明の半導体装置において、前記第３のＰＭＯＳトランジスタは、前記第２のＰＭＯＳトランジスタの側の接続ノードが前記メイン電源線と接続され、前記第３のＮＭＯＳトランジスタは、前記第１のＮＭＯＳトランジスタの側の接続ノードが前記メイン接地線と接続されるようにしてもよい。
本発明の半導体装置において、前記インバータ回路は、スタンバイ動作時に前記出力信号がハイとなるように制御してもよい。
また、本発明の半導体装置は、第１の電位と、当該第１の電位より低い第１のサブ電位と、第２の電位と、当該第２の電位より高くかつ前記第１のサブ電位より低い第２のサブ電位とが供給される複数のＭＯＳトランジスタを含む論理回路を有する半導体装置であって、前記第１の電位を供給する第１の配線と、前記第２の電位を供給する第２の配線を備え、前記論理回路を構成する単位回路は、第１のＰＭＯＳトランジスタと、第２のＰＭＯＳトランジスタと、前記第１のＰＭＯＳトランジスタのソースと前記第２のＰＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記第１の配線が接続されるとともに他方の側の接続ノードに前記第１のサブ電位を発生する第３のＰＭＯＳトランジスタと、第１のＮＭＯＳトランジスタと、第２のＮＭＯＳトランジスタと、前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記第２の配線が接続されるとともに他方の側の接続ノードに前記第２のサブ電位を発生する第３のＮＭＯＳトランジスタとを備えて構成される。
本発明によれば、半導体装置においてＳＣＲＣ方式を採用する場合、論理回路の動作に必要なＭＯＳトランジスタは、ドライバとして機能するＭＯＳトランジスタと一体的に配置され、共有される配線部を介してサブ電源電位／サブ接地電位を供給できるような構成を実現した。よって、ドライバ用の配置スペースやサブ電源電位／サブ接地電位の配線のためのスペースを縮小することができる。これにより、ＳＣＲＣ方式のメリットを享受しつつ、半導体装置におけるスペースの利用効率を高め、小さいチップサイズで構成可能な半導体装置を実現することができる。
以下、本発明の最良の実施形態について図面を参照しながら説明する。ここでは、ＤＲＡＭなどの半導体装置に構成されるインバータ回路に対して本発明を適用する場合を説明する。
本実施形態において、既に述べたＳＣＲＣ方式を適用した多段のインバータ回路の例として、図１に示す２通りの構成を想定することができる。ここでは、４段のインバータＩ１〜Ｉ４を用いて、入力信号ＩＮを入力して出力信号ＯＵＴを出力する４段のインバータ回路を構成し、電源電位ＶＣＣ、接地電位ＶＳＳ、サブ電源電位ＶＣＴ、サブ接地電位ＶＳＴの２系統の電源系を付加する場合を例にとって説明する。
まず、図１（Ａ）は、スタンバイ動作時に出力信号ＯＵＴがハイとなるインバータ回路の構成を示している。この構成では、初段及び３段目のインバータＩ１、Ｉ３にサブ電源電位ＶＣＴ及び接地電位ＶＳＳが供給され、２段目及び４段目のインバータＩ２、Ｉ４に電源電位ＶＣＣ及びサブ接地電位ＶＳＴが供給される。一方、図１（Ｂ）は、スタンバイ動作時に出力信号ＯＵＴがローとなるインバータ回路の構成を示している。この構成では、初段及び３段目のインバータＩ１、Ｉ３に電源電位ＶＣＣ及びサブ接地電位ＶＳＴが供給され、２段目及び４段目のインバータＩ２、Ｉ４にサブ電源電位ＶＣＴ及び接地電位ＶＳＳが供給され、電源系の接続が図１（Ａ）とは逆になっている。
本実施形態では、主に、インバータ回路の２通りの構成のうち、図１（Ｂ）に示すようにスタンバイ動作時に出力信号ＯＵＴがローになるインバータ回路の場合を例にとって説明する。図１（Ｂ）には、２段のインバータＩ１、Ｉ２を含む単位回路Ｕが示されている。本実施形態の半導体装置においては、単位回路Ｕを一単位として繰り返し配置することにより多段のインバータ回路が構成されるので、以下では図１（Ｂ）の単位回路Ｕの回路構成及びレイアウトについて具体的に説明する。
図２は、図１（Ｂ）のインバータ回路のうち、初段及び２段目のインバータＩ１、Ｉ２を含む単位回路Ｕに対応するＭＯＳトランジスタを用いた回路構成を示している。図２の回路構成には、３個のＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３と３個のＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３が含まれる。また、電源電位ＶＣＣを供給するメイン電源線Ｌ１と、接地電位ＶＳＳを供給するメイン接地線Ｌ２が設けられている。
以上の回路構成において、ＰＭＯＳトランジスタＰ１（本発明の第１のＰＭＯＳトランジスタ）及びＮＭＯＳトランジスタＮ１（本発明の第１のＮＭＯＳトランジスタ）がペアとなって初段のインバータＩ１を構成するとともに、ＰＭＯＳトランジスタＰ２（本発明の第２のＰＭＯＳトランジスタ）及びＮＭＯＳトランジスタＮ２（本発明の第２のＮＭＯＳトランジスタ）がペアとなって２段目のインバータＩ２を構成する。また、ＰＭＯＳトランジスタＰ３（本発明の第３のＰＭＯＳトランジスタ）は、電源電位ＶＣＣに基づきサブ電源電位ＶＣＴを発生するＰチャネル側のドライバとして機能するとともに、ＮＭＯＳトランジスタＮ３（本発明の第３のＮＭＯＳトランジスタ）は、接地電位ＶＳＳに基づきサブ接地電位ＶＳＴを発生するＮチャネル側のドライバとして機能する。
初段のＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１は、共通接続されたゲートに入力信号ＩＮが印加され、共通接続されたドレインから入力信号ＩＮと逆極性の信号Ｓ１を出力する。一方、２段目のＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ２は、共通接続されたゲートに信号Ｓ１が印加され、共通接続されたドレインから入力信号ＩＮと同相の出力信号ＯＵＴを出力する。
本実施形態においては、Ｐチャネル側のドライバであるＰＭＯＳトランジスタＰ３と、Ｎチャネル側のドライバであるＮＭＯＳトランジスタＮ３が、図８と異なり、２段のインバータＩ１、Ｉ２の間に接続され、インバータ回路と一体配置されている点が特徴的である。すなわち、ＰＭＯＳトランジスタＰ３は、ソースがノードＮＰ１を介してＰＭＯＳトランジスタＰ１のソースに接続され、ドレインがノードＮＰ２を介してＰＭＯＳトランジスタＰ２のソースに接続される。また、ＮＭＯＳトランジスタＮ３は、ソースがノードＮＮ２を介してＮＭＯＳトランジスタＮ２のソースに接続され、ドレインがノードＮＮ１を介してＮＭＯＳトランジスタＮ１のソースに接続される。さらに、ノードＮＰ１はメイン電源線Ｌ１に接続されるとともに、ノードＮＮ２はメイン接地線Ｌ２に接続される。
Ｐチャネル側及びＮチャネル側のドライバは、それぞれの制御電圧Ｖｇｐ、Ｖｇｎに応じて外部から制御される。通常動作時（非スタンバイ時）において、Ｐチャネル側のドライバ動作時は、ＰＭＯＳトランジスタＰ３のドレインにサブ電源電位ＶＣＴ（ＶＣＣに相当）を発生させるためゲートに印加される制御電圧Ｖｇｐをローにすればよい。一方、Ｎチャネル側のドライバ動作時は、ＮＭＯＳトランジスタＮ３のドレインにサブ接地電位ＶＳＴ（ＶＳＳに相当）を発生させるため、ゲートに印加される制御電圧Ｖｇｎをハイにすればよい。なお、スタンバイ時には制御電圧Ｖｇｐをハイ、制御電圧Ｖｇｎをローにすることで、それぞれのドライバを停止させることができ、サブ電源電圧ＶＣＴ（＜ＶＣＣ）、サブ接地電位ＶＳＴ（＞ＶＳＳ）を発生することができる。
図２の構成において、Ｐチャネル側、Ｎチャネル側双方のドライバは、制御電圧Ｖｇｐをハイ、かつ制御電圧Ｖｇｎをローに制御したとき、図１に示す２系統の電源系を実現することができる。この場合、Ｐチャネル側ではノードＮＰ２に電源電位ＶＣＣより低いサブ電源電位ＶＣＴが発生するとともに、Ｎチャネル側ではノードＮＮ１に接地電位ＶＳＳより高いサブ接地電位ＶＳＴが発生する。
次に、図２の回路構成に対応するレイアウトについて図３を用いて説明する。図３に示すレイアウトには、半導体基板上に形成されたＰチャネル側の拡散層１１（本発明の第１の拡散層）及びＮチャネル側の拡散層１２（本発明の第２の拡散層）と、各ＭＯＳトランジスタのゲート電極に接続されるゲート配線層２１（本発明の第１の配線層）と、各ＭＯＳトランジスタのソース・ドレインに接続されるソース・ドレイン配線層２２（本発明の第２の配線層）と、メイン電源線Ｌ１、メイン接地線Ｌ２、ドライバ用の制御電圧Ｖｇｐ、Ｖｇｎの各配線Ｌｐ、Ｌｎが形成される配線層２３（本発明の第３の配線層）が積層されている。
Ｐチャネル側の拡散層１１には、中央に配置されたＰＭＯＳトランジスタＰ３と、その両側に配置されたＰＭＯＳトランジスタＰ１、Ｐ２が形成される。拡散層１１上には、ソース・ドレイン配線層２２とゲート配線層２１が交互に並列配置され、図３の左側から、ＰＭＯＳトランジスタＰ１上部の配線部Ｗｐ１と配線部Ｗｐ２、ノードＮＰ１に対応する配線部Ｗｐ３、ＰＭＯＳトランジスタＰ３の配線部Ｗｐ４、ノードＮＰ２に対応する配線部Ｗｐ５、ＰＭＯＳトランジスタＰ２の配線部Ｗｐ６と配線部Ｗｐ７の順に配置されている。
ここで、図３のレイアウトに対応する断面構造を図４に示している。図４は、図３のＡ−Ａ’断面における断面構造であり、下側の半導体基板上の拡散層１１上部に絶縁膜３１を挟んで設けられたゲート電極として、ゲート配線層２１に含まれる３つの配線部Ｗｐ２、Ｗｐ４、Ｗｐ６が形成されている。これらの各配線部Ｗｐ２、Ｗｐ４、Ｗｐ６のサイズと拡散層１１のサイズに応じて、それぞれのゲート幅及びゲート長が定まる。
拡散層１１及びゲート配線層２１の上部には、ソース・ドレイン配線層２２に含まれる４つの配線部Ｗｐ１、Ｗｐ３、Ｗｐ５、Ｗｐ７が配置され、所定のサイズとピッチで開口された多数のコンタクト３２を介して拡散層１１と接続される。さらに、ソース・ドレイン配線層２２の上部に配線層２３が設けられ、図３のＡ−Ａ’断面の位置では電源電位ＶＣＣに対するメイン電源線Ｌ１のパターンが形成されている。
図３に示すように、異なる配線層の間はコンタクト３３とビア３５を介して縦方向に接続される。すなわち、ゲート配線層２１とソース・ドレイン配線層２２の間を接続するためのコンタクト３３と、ソース・ドレイン配線層２２と配線層２３の間を接続するためのビア３５がそれぞれ設けられている。また、ゲート配線層２１と配線層２３の間は接続するために、コンタクト３３とビア３５が直上に重ねて配置された箇所を接続部３４として示している。なお、一般に、ゲート配線層２１にはポリシリコン配線が用いられ、ソース・ドレイン配線層２２及び配線層２３にはメタル配線が用いられる。
次に、Ｎチャネル側の拡散層１２には、中央に配置されたＮＭＯＳトランジスタＮ３と、その両側に配置されたＮＭＯＳトランジスタＮ１、Ｎ２が形成される。拡散層１２上には、拡散層１１と同様にソース・ドレイン配線層２２とゲート配線層２１が交互に並列配置され、図４の左側から、ＮＭＯＳトランジスタＮ１の配線部Ｗｎ１と配線部Ｗｎ２、ノードＮＮ１に対応する配線部Ｗｎ３、ＮＭＯＳトランジスタＮ３の配線部Ｗｎ４、ノードＮＮ２に対応する配線部Ｗｎ５、ＮＭＯＳトランジスタＮ２の配線部Ｗｎ６と配線部Ｗｎ７の順に配置されている。
Ｎチャネル側の拡散層１２上での各配線の配置は、Ｐチャネル側の拡散層１１と概ね共通している。ただし、Ｎチャネル側の拡散層１２の幅はＰチャネル側の拡散層１１に比べて小さくなっているが、これはＮＭＯＳトランジスタが同サイズのＰＭＯＳトランジスタよりも電流供給能力が大きいためである。なお、Ｐチャネル側、Ｎチャネル側とも、拡散層１１、１２の中央付近の両側が凹形状となって幅が狭くなっているが、この点については後述する。
図３に示すように、ゲート配線層２１においては、Ｐチャネル側の配線部Ｗｐ２とＮチャネル側の配線部Ｗｎ２が共通接続されるとともに、そこに入力信号ＩＮの配線パターンが接続される。また、Ｐチャネル側の配線部Ｗｐ６とＮチャネル側の配線部Ｗｎ６も共通接続される。
一方、ソース・ドレイン配線層２２においては、Ｐチャネル側の配線部Ｗｐ１とＮチャネル側の配線部Ｗｎ１が共通接続される。また、Ｐチャネル側の配線部Ｗｐ７とＮチャネル側の配線Ｗｎ７も共通接続され、そこにコンタクト３３を介して出力信号ＯＵＴの配線パターンが接続される。この出力信号ＯＵＴの配線パターンは、後段の回路への入力信号の配線パターンに接続される。
なお、Ｐチャネル側の配線部Ｗｐ１と配線部Ｗｐ６の間、及び、Ｎチャネル側の配線部Ｗｎ１と配線部Ｗｎ６の間は、いずれも上記のコンタクト３３を介して接続される。
配線層２３における中央寄りの位置には、制御電圧Ｖｇｐが供給される配線Ｌｐと制御電圧Ｖｇｎが供給される配線Ｌｎが形成されている。そして、Ｐチャネル側の配線部Ｗｐ４と配線Ｌｐの間、及び、Ｎチャネル側の配線部Ｗｎ４と配線Ｌｎの間は、いずれも上記のコンタクト３３とビア３５を介して接続される。
さらに、配線層２３における図３の上下の位置には、電源電位ＶＣＣ、接地電位ＶＳＳを供給するために十分なサイズを有するメイン電源線Ｌ１、メイン接地線Ｌ２に対応する各配線パターンが並列して形成されている。そして、Ｐチャネル側の配線部Ｗｐ３とメイン電源線Ｌ１の間、及び、Ｎチャネル側の配線部Ｗｎ５とメイン接地線Ｌ２の間は、いずれも上記のビア３５を介して接続される。
このように、図２の回路構成に対応する図３のレイアウトが構成され、図８と比べて十分狭い領域に２段のインバータ回路を配置することができる。Ｐチャネル側の拡散層１１を用いて３個のＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ３を一体的に構成できるとともに、Ｎチャネル側の拡散層１２を用いて３個のＮＭＯＳトランジスタＮ１、Ｎ２、Ｎ３を一体的に構成できる。この場合、Ｐチャネル側では、配線部Ｗｐ３が２個のＰＭＯＳトランジスタＰ１、Ｐ３の各ソースの配線として共有され、配線部Ｗｐ５がＰＭＯＳトランジスタＰ３のドレイン及びＰＭＯＳトランジスタＰ２のソースの配線として共有される。また、Ｎチャネル側では、配線部Ｗｎ３がＮＭＯＳトランジスタＮ１のソース及びＮＭＯＳトランジスタＮ３のドレインの配線として共有され、配線部Ｗｎ５が２個のＮＭＯＳトランジスタＮ２、Ｎ３の各ソースの配線として共有される。
図３のレイアウトを採用することにより、スペースの利用効率を高めることができる。第１に、インバータＩ１、Ｉ２とドライバが一体的に構成されるので、３個のＭＯＳトランジスタを各々の拡散層１１、１２に配置でき、拡散層の数が少なくて済む。第２に、拡散層１１、１２の各々において隣接するトランジスタ同士が配線部（Ｗｐ３、Ｗｐ５、Ｗｎ３、Ｗｎ５）を共有できるので、その分だけサイズが小さくなる。これらが相まって、全体的にインバータ回路を構成するためのレイアウト面積を縮小することができる。
また、図３のレイアウトでは、サブ電源電位ＶＣＴ及びサブ接地電位ＶＳＴの配線は、拡散層１１、１２上部の配線部Ｗｐ５、Ｗｎ３を利用して構成できる。よって、配線層２３においてサブ電源電位ＶＣＴ及びサブ接地電位ＶＳＴの配線パターンを設ける必要がなくなり、他の配線等に利用可能なスペースが増大する。
なお、インバータ回路の段数を増加する場合は、図３のレイアウトを繰り返し配置すればよい。図３のレイアウトは２段のインバータ回路に対応することから、２Ｎ段のインバータ回路を構成する場合、おおよそ図３のレイアウトのＮ倍の面積が必要となる。
ここで、本実施形態のインバータ回路のサイズに着目し、従来の場合と比較しつつ図５を用いて説明する。図５では、Ｐチャネル側又はＮチャネル側のインバータ部分に対応するレイアウトを構成する場合、本実施形態の構成と従来の構成で同一の製造プロセスを用いることを想定して比較している。図５（Ａ）に従来のレイアウトに含まれる２個の拡散層Ｄ１ａ、Ｄ１ｂ付近の平面構造を示すとともに、図５（Ｂ）に本実施形態のレイアウトに含まれる１個の拡散層Ｄ２付近の平面構造を示す。以下では、図５（Ｂ）の拡散層Ｄ２について、Ｐチャネル側とＮチャネル側のいずれの拡散層１１、１２に対しても共通に説明を行うものとする。
図５（Ａ）においては、２つの拡散層Ｄ１ａ、Ｄ１ｂと、ゲート配線層２１の２つの配線部Ｗ１ａ、Ｗ１ｂと、ダミーゲートＤＧと、ソース・ドレイン領域上の４列のコンタクト列Ｃ１ａ、Ｃ１ｂ、Ｃ１ｃ、Ｃ１ｄを示している。このうち、両側の２つの配線部Ｗ１ａ、Ｗ１ｂはそれぞれインバータ用のＭＯＳトランジスタのゲート電極となるが、中央のダミーゲートＤＧは、拡散層Ｄ１ａ、Ｄ１ｂの間のＭＯＳトランジスタが形成されない領域に配置され、製造プロセスにおいてゲート配線Ｗ１ａ、Ｗ１ｂの寸法精度の確保のため必要となるものである。
よって、両側の配線部Ｗ１ａ、Ｗ１ｂの間の距離Ｄは、ダミーゲートＤＧの線幅ｄ１と、ダミーゲートＤＧと拡散層Ｄ１ａ、Ｄ１ｂの間隔ｄ２と、配線部Ｗ１ａ、Ｗ１ｂの内側から拡散層Ｄ１ａ、Ｄ１ｂの端部までの距離ｄ３を用いて、
Ｄ＝ｄ１＋２・ｄ２＋２・ｄ３
で与えられる。基本的には、製造プロセスの条件とＭＯＳトランジスタの性能により、確保すべき距離Ｄの大きさが制約される。
一方、図５（Ｂ）においては、拡散層Ｄ２と、ゲート配線層２１の３つの配線部Ｗ２ａ、Ｗ２ｂ、Ｗ２ｃと、ソース・ドレイン領域上の４列のコンタクト列Ｃ２ａ、Ｃ２ｂ、Ｃ２ｃ、Ｃ２ｄを示している。図５（Ｂ）に示すように、図５（Ａ）のダミーゲートＤＧに対応する位置には、拡散層Ｄ２とその上部のドライバ用の配線部Ｗ２ｃが配置されている。
よって、両側のインバータ用の配線部Ｗ２ａ、Ｗ２ｂの間の距離Ｄ’は、ドライバ用の配線部Ｗ２ｃの線幅ｄ１’と、この配線部Ｗ２ｃと拡散層Ｄ２の凹形状の両端ｃ１、ｃ２までの間隔ｄ２’と、配線部Ｗ２ａ、Ｗ２ｂの内側から拡散層Ｄ２の凹形状の両端ｃ１、ｃ２までの距離ｄ３’を用いて、
Ｄ’＝ｄ１’＋２・ｄ２’＋２・ｄ３’
で与えられる。この場合、間隔ｄ２’は、図５（Ａ）の間隔ｄ２と等しくなるが、距離ｄ３’は、コンタクト列Ｃ２ｂ、Ｃ２ｃの配置により、図５（Ａ）の距離ｄ３より小さくなる。すなわち、図５（Ａ）に示す従来のレイアウトの場合、拡散層Ｄ１ａとＤ１ｂとの間が素子分離領域であるため、コンタクトＣ１ｂと拡散層Ｄ１ａの端、およびコンタクトＣ１ｃと拡散層Ｄ１ｂの端の間隔ｄ４を、設計基準で定められた分だけ確保する必要がある。これに対し、図５（Ｂ）のレイアウトによれば、素子分離領域がなくコンタクトと拡散層端との間隔を考慮する必要がない。このため、距離ｄ３’を距離ｄ３よりも小さくすることができる。また、線幅ｄ１’は、製造プロセスの際のＮチャネル又はＰチャネルの成膜条件等に応じて変化するが、全体の距離Ｄ’は図５（Ａ）の距離Ｄと概ね等しいか、若干小さくなる。
以上のように、従来のインバータのみを含む回路部分の面積には、本実施形態ではインバータ及びドライバの双方を含む回路部分を構成することができる。つまり、従来の構成においてドライバ回路をチップ上に配置する場合は、その分の面積のオーバーヘッドを考慮する必要があるが、本実施形態では、このような面積のオーバーヘッドは生じず、インバータ及びドライバを一体配置することができる。よって、ＳＣＲＣ方式を採用したインバータ回路を構成する場合、そのスペース利用効率を格段に向上させることができる。
以上説明した本実施形態の構成には、多様な変形例がある。上述の実施形態では、図１（Ｂ）の構成に対応して、出力信号ＯＵＴがローになるインバータ回路の回路構成及びレイアウトを説明したが、図１（Ａ）の構成に対応して出力信号ＯＵＴがハイになるインバータ回路に適用される変形例について図６及び図７を用いて説明する。図６には、本変形例において図２に対応する回路構成を示している。図６の構成において、図２の構成との相違は、メイン電源線Ｌ１がノードＮＰ２に接続され、サブ電源電位ＶＣＴがノードＮＰ１に発生する点と、メイン接地線Ｌ２がノードＮＮ１に接続され、サブ接地電位ＶＳＴがノードＮＮ２に発生する点である。
図７には、図３のレイアウトに対応する本変形例のレイアウトを示している。図７のレイアウトにおいて、図３のレイアウトとの相違は、Ｐチャネル側のビア３５が配線部Ｗｐ３ではなく配線部Ｗｐ５に設けられている点と、Ｎチャネル側のビア３５が配線部Ｗｎ５ではなく配線部Ｗｎ３に設けられている点である。このように製造プロセスにおいてビア３５の位置変更を行うのみで、図１（Ｂ）の構成に対応するインバータ回路から、図１（Ａ）の構成に対応するインバータ回路への変更を容易に行うことができる。
なお、本実施形態においては、ＳＣＲＣ方式に対応する回路構成を有するインバータ回路について説明したが、レイアウト変更によりＳＣＲＣ方式以外の回路構成に転用することも可能である。例えば、図３又は図６の回路構成においてＰチャネル側、あるいはＮチャネル側のドライバのＭＯＳトランジスタＰ３あるいはＮ３のソースとドレインとを短絡させることによって補償容量を形成してもよい。もちろん、Ｎチャネル側とＰチャネル側との両方に補償容量を形成してもよい。この場合も、製造プロセスにおいてビア３５の位置変更を行うのみで転用可能であるので、半導体装置の使用形態に応じた変更を容易に行うことができる。
以上、本実施形態に基づいて本発明について具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態においては、半導体装置におけるインバータ回路に対して本発明を適用する場合を説明したが、インバータ回路に限られることなく、電源電位ＶＣＣ、接地電位ＶＳＳ、サブ電源電位ＶＣＴ、サブ接地電位ＶＳＴを供給される多様な論理回路を有する半導体装置に対して広く本発明を適用することができる。
また、本実施形態においては、論理回路に電源電位ＶＣＣ、サブ電源電位ＶＣＴ、接地電位ＶＳＳ、サブ接地電位ＶＳＴが供給される構成を説明したが、一般的な電源系として、第１の電位Ｖ１、第１のサブ電位Ｖｓ１、第２の電位Ｖ２、第２のサブ電位Ｖｓ２が供給される構成に対しても本発明を適用可能である。この場合、
Ｖ１＞Ｖｓ１＞Ｖｓ２＞Ｖ２
の関係を満たすように電源系を構成する必要がある。
本実施形態においてＳＣＲＣ方式を適用した多段のインバータ回路の構成例を示す図である。 本実施形態のインバータ回路の単位回路に対応するＭＯＳトランジスタを用いた回路構成を示す図である。 図２の回路構成に対応するレイアウトを示す図である。 図３のレイアウトに対応する断面構造図である。 本実施形態のインバータ回路のサイズを従来の場合と比較して説明する図である。 本実施形態のインバータ回路に適用される変形例において、図２に対応する回路構成を示す図である。 本実施形態のインバータ回路に適用される変形例において、図３のレイアウトに対応するレイアウトを示す図である。 従来のインバータ回路の単位回路に対応するＭＯＳトランジスタを用いた回路構成を示す図である。 図８の回路構成に対応するレイアウトを示す図である。
符号の説明
１１、１２…拡散層
２１…ゲート配線層
２２…ソース・ドレイン配線層
２３…配線層
３１…絶縁膜
３２、３３…コンタクト
３４…接続部（コンタクト３３とビア３５が重ねて配置された箇所）
３５…ビア
Ｉ１、Ｉ２、Ｉ３、Ｉ４…インバータ
Ｕ…単位回路
Ｐ１、Ｐ２、Ｐ３…ＰＭＯＳトランジスタ
Ｎ１、Ｎ２、Ｎ３…ＮＭＯＳトランジスタ
ＮＰ１、ＮＰ２、ＮＮ１、ＮＮ２…ノード
Ｌ１…メイン電源線
Ｌ２…メイン接地線
Ｗｐ１〜Ｗｐ７、Ｗｎ１〜Ｗｎ７…配線部
ＶＣＣ…電源電位
ＶＣＴ…サブ電源電位
ＶＳＳ…接地電位
ＶＳＴ…サブ接地電位
Ｖｇｐ、Ｖｇｎ…制御電圧
ＩＮ…入力信号
ＯＵＴ…出力信号
Ｓ１…信号

Claims (12)

  1. 電源側には電源電位及び当該電源電位より低いサブ電源電位が供給されるとともに、接地側には接地電位及び当該接地電位より高いサブ接地電位が供給される複数のＭＯＳトランジスタを含む論理回路を有する半導体装置であって、
    前記電源電位を供給するメイン電源線と、前記接地電位を供給するメイン接地線とを備え、
    前記論理回路を構成する単位回路は、
    第１のＰＭＯＳトランジスタと、
    第２のＰＭＯＳトランジスタと、
    前記第１のＰＭＯＳトランジスタのソースと前記第２のＰＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記メイン電源線が接続されるとともに他方の側の接続ノードに前記サブ電源電位を発生する第３のＰＭＯＳトランジスタと、
    第１のＮＭＯＳトランジスタと、
    第２のＮＭＯＳトランジスタと、
    前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記メイン接地線が接続されるとともに他方の側の接続ノードに前記サブ接地電位を発生する第３のＮＭＯＳトランジスタと、
    を備えることを特徴とする半導体装置。
  2. 前記第３のＰＭＯＳトランジスタと、当該第３のＰＭＯＳトランジスタの両側の前記第１及び第２のＰＭＯＳトランジスタとが配置された第１の拡散層と、
    前記第３のＮＭＯＳトランジスタと、当該第３のＮＭＯＳトランジスタの両側の前記第１及び第２のＮＭＯＳトランジスタとが配置された第２の拡散層と、
    前記各ＭＯＳトランジスタの各ゲートの配線を含む第１の配線層と、
    前記各ＭＯＳトランジスタの各ドレイン・ソースの配線を含む第２の配線層と、
    前記メイン電源線及び前記メイン接地線を含む第３の配線層と、
    が半導体基板上に積層形成されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記第３のＰＭＯＳトランジスタは前記第１の拡散層の中央に配置され、前記第３のＮＭＯＳトランジスタは前記第２の拡散層の中央に配置されたことを特徴とする請求項２に記載の半導体装置。
  4. 前記第１の拡散層の上部の前記第２の配線層には、前記第１及び第３のＰＭＯＳトランジスタにより共有される配線部と、前記第２及び第３のＰＭＯＳトランジスタにより共有される配線部と、が配置されるとともに、
    前記第２の拡散層の上部の前記第２の配線層には、前記第１及び第３のＮＭＯＳトランジスタにより共有される配線部と、前記第２及び第３のＮＭＯＳトランジスタにより共有される配線部と、が配置されることを特徴とする請求項２に記載の半導体装置。
  5. 前記論理回路は、２段のインバータ及び当該各インバータを駆動するドライバを含む前記単位回路から構成される所定段数のインバータ回路であり、前記第３のＰＭＯＳトランジスタがＰチャネル側の前記ドライバとして機能し、前記第３のＮＭＯＳトランジスタがＮチャネル側の前記ドライバとして機能することを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 前記第３のＰＭＯＳトランジスタ及び前記第３のＮＭＯＳトランジスタは、それぞれゲートに印加される制御電圧に応じて動作を制御されることを特徴とする請求項５に記載の半導体装置。
  7. 前記第１のＰＭＯＳトランジスタ及び前記第１のＮＭＯＳトランジスタの共通接続されたゲートに入力信号が印加され、前記第１のＰＭＯＳトランジスタ及び前記第１のＮＭＯＳトランジスタの共通接続されたドレインが前記第２のＰＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタの共通接続されたゲートに接続され、前記第２のＰＭＯＳトランジスタ及び前記第２のＮＭＯＳトランジスタの共通接続されたドレインから出力信号が出力されることを特徴とする請求項６に記載の半導体装置。
  8. 前記第３のＰＭＯＳトランジスタは、前記第１のＰＭＯＳトランジスタの側の接続ノードが前記メイン電源線と接続され、前記第３のＮＭＯＳトランジスタは、前記第２のＮＭＯＳトランジスタの側の接続ノードが前記メイン接地線と接続されることを特徴とする請求項７に記載の半導体装置。
  9. 前記インバータ回路は、スタンバイ動作時に前記出力信号がローとなるように制御されることを特徴とする請求項８に記載の半導体装置。
  10. 前記第３のＰＭＯＳトランジスタは、前記第２のＰＭＯＳトランジスタの側の接続ノードが前記メイン電源線と接続され、前記第３のＮＭＯＳトランジスタは、前記第１のＮＭＯＳトランジスタの側の接続ノードが前記メイン接地線と接続されることを特徴とする請求項７に記載の半導体装置。
  11. 前記インバータ回路は、スタンバイ動作時に前記出力信号がハイとなるように制御されることを特徴とする請求項１０に記載の半導体装置。
  12. 第１の電位と、当該第１の電位より低い第１のサブ電位と、第２の電位と、当該第２の電位より高くかつ前記第１のサブ電位より低い第２のサブ電位とが供給される複数のＭＯＳトランジスタを含む論理回路を有する半導体装置であって、
    前記第１の電位を供給する第１の配線と、前記第２の電位を供給する第２の配線を備え、
    前記論理回路を構成する単位回路は、
    第１のＰＭＯＳトランジスタと、
    第２のＰＭＯＳトランジスタと、
    前記第１のＰＭＯＳトランジスタのソースと前記第２のＰＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記第１の配線が接続されるとともに他方の側の接続ノードに前記第１のサブ電位を発生する第３のＰＭＯＳトランジスタと、
    第１のＮＭＯＳトランジスタと、
    第２のＮＭＯＳトランジスタと、
    前記第１のＮＭＯＳトランジスタのソースと前記第２のＮＭＯＳトランジスタのソースとの間に接続され、いずれか一方の側の接続ノードに前記第２の配線が接続されるとともに他方の側の接続ノードに前記第２のサブ電位を発生する第３のＮＭＯＳトランジスタと、
    を備えることを特徴とする半導体装置。
JP2006115029A 2006-04-18 2006-04-18 半導体装置 Expired - Fee Related JP5579959B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006115029A JP5579959B2 (ja) 2006-04-18 2006-04-18 半導体装置
US11/735,843 US7557639B2 (en) 2006-04-18 2007-04-16 Semiconductor device employing standby current reduction
CNA2007101464060A CN101110264A (zh) 2006-04-18 2007-04-17 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115029A JP5579959B2 (ja) 2006-04-18 2006-04-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2007288004A true JP2007288004A (ja) 2007-11-01
JP5579959B2 JP5579959B2 (ja) 2014-08-27

Family

ID=38604272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115029A Expired - Fee Related JP5579959B2 (ja) 2006-04-18 2006-04-18 半導体装置

Country Status (3)

Country Link
US (1) US7557639B2 (ja)
JP (1) JP5579959B2 (ja)
CN (1) CN101110264A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432190B2 (en) 2010-04-14 2013-04-30 Elpida Memory, Inc. Semiconductor device with reduced power consumption

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
JP4322888B2 (ja) * 2006-06-01 2009-09-02 エルピーダメモリ株式会社 半導体装置
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7888705B2 (en) * 2007-08-02 2011-02-15 Tela Innovations, Inc. Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
FR2927468B1 (fr) * 2008-02-08 2010-04-23 E2V Semiconductors Circuit integre a grand nombre de circuits elementaires identiques alimentes en parallele.
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101903975B1 (ko) 2008-07-16 2018-10-04 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
JP2013183123A (ja) * 2012-03-05 2013-09-12 Elpida Memory Inc 半導体装置及びその設計方法
US9793211B2 (en) * 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
US20230030836A1 (en) * 2021-07-29 2023-02-02 Changxin Memory Technologies, Inc. Word line driver circuit and memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160357A (ja) * 1991-12-09 1993-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH05326705A (ja) * 1992-05-22 1993-12-10 Toshiba Corp 半導体集積回路の設計方法
JPH0629834A (ja) * 1991-11-26 1994-02-04 Nippon Telegr & Teleph Corp <Ntt> 論理回路
JPH08186180A (ja) * 1994-12-28 1996-07-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型集積回路装置及びその製造方法
JP2003032097A (ja) * 2001-07-16 2003-01-31 Fujitsu Ltd 半導体集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5614847A (en) * 1992-04-14 1997-03-25 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
JPH1131385A (ja) 1997-07-08 1999-02-02 Hitachi Ltd 半導体装置
JP3947308B2 (ja) * 1998-06-17 2007-07-18 沖電気工業株式会社 半導体集積回路
JP3579633B2 (ja) * 2000-05-19 2004-10-20 株式会社ルネサステクノロジ 半導体集積回路
US7391232B1 (en) * 2007-10-30 2008-06-24 International Business Machines Corporation Method and apparatus for extending lifetime reliability of digital logic devices through reversal of aging mechanisms

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629834A (ja) * 1991-11-26 1994-02-04 Nippon Telegr & Teleph Corp <Ntt> 論理回路
JPH05160357A (ja) * 1991-12-09 1993-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH05326705A (ja) * 1992-05-22 1993-12-10 Toshiba Corp 半導体集積回路の設計方法
JPH08186180A (ja) * 1994-12-28 1996-07-16 Oki Electric Ind Co Ltd Ｃｍｉｓ型集積回路装置及びその製造方法
JP2003032097A (ja) * 2001-07-16 2003-01-31 Fujitsu Ltd 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432190B2 (en) 2010-04-14 2013-04-30 Elpida Memory, Inc. Semiconductor device with reduced power consumption

Also Published As

Publication number Publication date
CN101110264A (zh) 2008-01-23
US7557639B2 (en) 2009-07-07
JP5579959B2 (ja) 2014-08-27
US20070241810A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP5579959B2 (ja) 半導体装置
US7994542B2 (en) Semiconductor device
USRE48831E1 (en) Semiconductor integrated circuit
JP4778689B2 (ja) 標準セル、標準セルライブラリおよび半導体集積回路
JP3680594B2 (ja) 半導体集積回路
US7989897B2 (en) Semiconductor device
US20080186059A1 (en) Semiconductor integrated circuit
KR19990007125A (ko) 집적회로 제조시 감소된 측벽 축적을 갖는 금속에칭 방법
JP2007067207A (ja) 半導体装置
US8499272B2 (en) Semiconductor device based on power gating in multilevel wiring structure
US8908455B2 (en) Semiconductor integrated circuit device
WO2022186012A1 (ja) 半導体集積回路装置
JP2010040903A (ja) 半導体記憶装置
JP2010283269A (ja) 半導体装置
JP2013012519A (ja) 半導体装置
JP2010192932A (ja) 標準セル、標準セルライブラリおよび半導体集積回路
JP2015220250A (ja) 半導体装置
JP2009272587A (ja) 半導体記憶装置
US20230036354A1 (en) Wordline driver circuit and memory
US20230036847A1 (en) Wordline driver circuit and memory
JP2007287959A (ja) 半導体記憶装置
JP2006108397A (ja) 半導体集積回路
JP2004186520A (ja) 半導体集積回路
JP2005101522A (ja) 半導体集積回路装置
JP2005051037A (ja) 半導体集積回路

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20071119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140710

R150 Certificate of patent or registration of utility model

Ref document number: 5579959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees