JP2007281013A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007281013A
JP2007281013A JP2006102115A JP2006102115A JP2007281013A JP 2007281013 A JP2007281013 A JP 2007281013A JP 2006102115 A JP2006102115 A JP 2006102115A JP 2006102115 A JP2006102115 A JP 2006102115A JP 2007281013 A JP2007281013 A JP 2007281013A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin layer
electrical connection
connection portion
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006102115A
Other languages
English (en)
Inventor
Takahiro Imai
隆浩 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006102115A priority Critical patent/JP2007281013A/ja
Publication of JP2007281013A publication Critical patent/JP2007281013A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

【課題】小型化が可能で、かつ、信頼性の高い半導体装置を提供する。
【解決手段】半導体装置は、電極14を有する半導体基板10と、半導体基板10の能動面15に形成された樹脂層20と、樹脂層20における半導体基板と対向する面とは反対側の面21上に形成された外部端子30と、樹脂層20の内部を通るように形成された、電極14と外部端子30とを電気的に接続する電気的接続部40と、を含む。電気的接続部40は、複数の柱体領域42を有する。複数の柱体領域42は、樹脂層20の厚み方向に連続して配列されている。隣り合って配列された2つの柱体領域42は、平面視において、一部のみが重複するように配置されて電気的に接続されている。
【選択図】図2

Description

本発明は、半導体装置に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という2つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体装置の外形を半導体チップとほぼ同じにすることが可能なCSP(チップ・スケール/サイズ・パッケージ)が知られている。
国際公開98/32170号パンフレット
外形の小さい半導体装置であっても、基板等への実装時や、実装後、あるいは、製造時に内部応力が発生することがある。そのため、半導体装置の信頼性を高めるためには、半導体装置を、内部応力に対する耐性が強い構造とすることが重要である。
本発明の目的は、小型化が可能で、かつ、信頼性の高い半導体装置を提供することにある。
(1)本発明に係る半導体装置は、
電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に形成された樹脂層と、
前記樹脂層における前記半導体基板と対向する面とは反対側の面上に形成された外部端子と、
前記樹脂層の内部を通るように形成された、前記電極と前記外部端子とを電気的に接続する電気的接続部と、
を含み、
前記電気的接続部は、複数の柱体領域を有し、
前記複数の柱体領域は、前記樹脂層の厚み方向に連続して配列されており、
隣り合って配列された2つの前記柱体領域は、平面視において一部のみが重複するように配置されて電気的に接続されている。
本発明によると、電気的接続部は変形しやすい形状になる。そのため、樹脂層(半導体装置)が膨張・収縮した場合でも電気的接続部に大きな応力が集中することを防止することができ、電気的接続部の欠損を防止することができる。そのため、本発明によると、電極と外部端子との接続信頼性の高い半導体装置を提供することができる。
なお、柱体領域とは、電気的接続部のうち、樹脂層の厚み方向と直交する平面に沿って拡がる2つの底面(上面及び下面)と、当該2つの底面の外周を結ぶ側面とによって区画された領域である。あるいは、柱体領域とは、樹脂層の厚み方向に拡がった幅を有し、樹脂層の厚み方向と直交する方向に延びる側面によって区画された領域であってもよい。柱体領域は、柱状領域と言い換えてもよい。
また、平面視とは、半導体装置を、半導体基板あるいは樹脂層の厚み方向に観察した場合の視点を指す。
(2)この半導体装置において、
前記電気的接続部は、前記樹脂層の厚み方向に連続的に配列された第1〜第3の前記柱体領域を含み、
前記第1及び第2の柱体領域の重複領域と前記第2及び第3の柱体領域の重複領域とは、平面視において重複しないように配置されていてもよい。
(3)この半導体装置において、
前記複数の柱体領域は、同じ形状をなしていてもよい。
(4)この半導体装置において、
前記柱体領域は、平面視において、1つの軸を中心に回転した位置に配置されていてもよい。
このとき、当該軸は、電極と外部端子とを結ぶ軸(仮想の軸)であってもよい。
(5)この半導体装置において、
前記電気的接続部は、平面視において、前記電極と重複するように形成されていてもよい。
(6)この半導体装置において、
前記電気的接続部は、平面視において、前記電極の中央領域と重複しないように形成されていてもよい。
すなわち、電気的接続部は、平面視において、電極の端部領域のみと重複するように形成されていてもよい。
(7)この半導体装置において、
前記電気的接続部は、平面視において、前記外部端子と重複するように形成されていてもよい。
(8)この半導体装置において、
前記電気的接続部は、平面視において、前記外部端子の中央領域と重複しないように形成されていてもよい。
すなわち、電気的接続部は、平面視において、外部端子の端部領域のみと重複するように形成されていてもよい。
(9)この半導体装置において、
前記外部端子は、平面視において、前記電極と重複するように配置されていてもよい。
(10)この半導体装置において、
前記電気的接続部は、一体的に形成されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
図1〜図2(B)は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。なお、図1は、半導体装置1の構成を示す断面図であり、図2(A)及び図2(B)は、電気的接続部40に形状について説明するための図である。
本実施の形態に係る半導体装置は、図1に示すように、半導体基板10を含む。半導体基板10は、例えばシリコン基板であってもよい。半導体基板10は、チップ状をなしていてもよく、ウエハ状をなしていてもよい。ウエハ状の半導体基板10は、複数の半導体装置(半導体チップ)となる領域を含んでいてもよい。半導体基板10には、1つ又は複数の(半導体チップには1つの、半導体ウエハには複数の)集積回路12が形成されていてもよい。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体基板10は、また、複数の電極14を有する。電極14は、半導体基板10の内部と電気的に接続されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない電極を含めて、電極14と称してもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。なお、半導体基板10における集積回路12及び電極14が形成された面を、能動面15と称してもよい。さらに、半導体基板10は、図示しないパッシベーション膜を有してもよい。パッシベーション膜は、電極14(例えば、電極14の中央部であってもよい)を露出させるように形成される。パッシベーション膜は、例えば、SiO、SiN、ポリイミド樹脂等で形成してもよい。
本実施の形態に係る半導体装置は、図1に示すように、半導体基板10の能動面15(集積回路12及び電極14が形成された面)に形成された樹脂層20を含む。樹脂層20の形状や形成領域は特に限定されるものではない。樹脂層20は、電極14が形成された領域を覆うように形成されていてもよい。あるいは、樹脂層20は、半導体基板10の能動面15のうち、集積回路素子とオーバーラップする領域を覆うように形成してもよい。樹脂層20の材料は特に限定されるものではなく、既に公知となっているいずれかの材料を適用してもよい。樹脂層20は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、フェノール樹脂等の樹脂で形成されていてもよい。
本実施の形態に係る半導体装置は、図1に示すように、外部端子30を含む。外部端子30は、樹脂層20における半導体基板10と対向する面とは反対側の面21上に形成される。外部端子30は、少なくともその表面が樹脂層20から露出するように形成される。外部端子30は、例えば、樹脂層20の面21上に形成された導電パッド32と、導電パッド32上に形成された導電バンプ34を含んでいてもよい。ただし、導電パッド32又は導電バンプ34のいずれか一方のみを指して外部端子と称してもよい。
なお、電極14と外部端子30とは、平面視において、少なくとも一部が重複するように配置されていてもよい。ただし、電極14と外部端子30とは、平面視において、重複しないように配置されていてもよい。
本実施の形態に係る半導体装置は、図1〜図2(B)に示すように、電極14と外部端子30とを電気的に接続する電気的接続部40を含む。電気的接続部40は、樹脂層20の内側(内部)を通るように形成されている。すなわち、電気的接続部40は、樹脂層20を貫通する貫通電極とみなすことができる。
以下、図2(A)及び図2(B)を参照して、電気的接続部40の形状について詳述する。なお、図2(A)は電気的接続部40の斜視図であり、図2(B)は、電気的接続部40の上視図である。また、これらの図では、樹脂層20を省略した。
電気的接続部40は、図2(A)及び図2(B)に示すように、複数の柱体領域42を含む。柱体領域42は、樹脂層20の厚み方向と直交する平面に沿って拡がった2つの底面(樹脂層20の厚み方向にずれて配置された上面及び下面)と、該2つの底面を結ぶ側面とによって区画された領域であってもよい。あるいは、柱体領域42は、樹脂層20の厚み方向と直交する方向に延びる側面によって区画された領域であってもよい。このとき、該側面の幅(高さ)は、樹脂層20の厚み方向に拡がった一定の幅をなしていてもよい。なお、該側面は、柱体領域42の底面と直交していてもよく、柱体領域42の底面と直交せずに、鈍角又は鋭角に接していてもよい。あるいは、柱体領域42は、樹脂層20の厚み方向と直交する平面で切断した断面が、樹脂層20の厚み方向に連続する形状をなす領域であってもよい。
柱体領域42の底面の形状は特に限定されるものではないが、本実施形態では、大きさの異なる同軸の2つの円と、当該円の中心を通る直線(直径を示す線)とによって囲まれた形状とした(図2(B)参照)。ただし、本発明はこれに限られるものではない。柱体領域42の底面の形状は、例えば、円形や半円形、矩形や三角形やその他の多角形であってもよい。そして、柱体領域42は、当該底面が、樹脂層20の厚み方向に連続する形状をなしていてもよい。なお、柱体領域42は、両底面(上面及び下面)が同じ形状をなしていてもよいが、両底面の大きさが必ずしも一致していなくてもよい。例えば、両底面は、同じ外形で大きさが異なる相似形状をなしていてもよい。また、柱体領域42は、樹脂層20の厚み方向に直交する平面で切断した断面の形状が、樹脂層20の厚み方向に連続していればよく、断面形状は必ずしも一致している必要はない。柱体領域42は、例えば、断面形状が変化しながら樹脂層20の厚み方向に連続する形状をなしていてもよい。
半導体装置1では、複数の柱体領域42が、樹脂層20の厚み方向に連続して配列されている。言い換えると、複数の柱体領域42は、樹脂層20の厚み方向にずれて配置されている。このとき、複数の柱体領域42は、底面と直交する方向にずれて配置されていてもよい。そして、隣り合って配列された2つの柱体領域42は、互いに対向する面が面一になるように配列されていてもよい。複数の柱体領域42は、底面が同じ形状をなしていてもよく、異なる形状をなしていてもよい。複数の柱体領域42は、また、同じ高さをなしていてもよく、高さが異なっていてもよい。
そして、隣り合って配置された2つの柱体領域42は、平面視において、一部のみが重複するように配置されて電気的に接続される。なお、ここで言う「平面視」とは、電気的接続部40(複数の柱体領域42)を、樹脂層20の厚み方向に観察した様子を指す。あるいは、「平面視」とは、電気的接続部40(複数の柱体領域42)を、半導体基板10に投影した投影図ととらえてもよい。すなわち、本発明では、隣り合って配列された2つの柱体領域は、例えば半導体基板への投影図(正投影図)が部分的に重複するように配置されていてもよい。そして、隣り合って配置された2つの柱体領域42は、重複領域によって、相互に電気的に接続される。
本実施の形態に係る半導体装置では、電気的接続部40は、図2(A)及び図2(B)に示すように、樹脂層20の厚み方向に連続して配列される第1の柱体領域44、第2の柱体領域46、及び、第3の柱体領域48を含んでいてもよい。このとき、第1及び第2の柱体領域44,46は、平面視において、一部のみが重複するように配置されている。また、第2及び第3の柱体領域46,48は、平面視において、一部のみが重複するように配置されている。そして、第1及び第2の柱体領域44,46の重複領域と、第2及び第3の柱体領域46,48の重複領域とは、平面視において重複しないように配置されていてもよい。このとき、当該2つの重複領域は、平面視において、完全にずれて配置されていてもよい。ただし、当該2つの重複領域は、少なくとも一部が重複するように配置されていてもよい。また、第1及び第2の柱体領域44,46の重複領域と、第2及び第3の柱体領域46,48の重複領域とは、同じ形状をなしていてもよい。また、電気的接続部40は、複数の柱体領域42によって、電極14(外部端子30)の外周を囲むように形成されていてもよい。なお、電気的接続部40は、柱体領域42を2個のみ含んでいてもよく、4個以上含んでいてもよい。
第1〜第3の柱体領域44,46,48(複数の柱体領域42)は、同じ形状をなしていてもよい。そして、第1〜第3の柱体領域44,46,48は、平面視において、1つの軸(仮想の軸)を中心に回転した位置に配置されていてもよい。例えば、第1〜第3の柱体領域44,46,48は、1つの軸を中心に90度ずつ回転させた位置に配置されていてもよい。なお、当該軸は、電極14と外部端子30とを結ぶ軸であってもよい。このとき、当該軸は、電極14の中心と外部端子30の中心とを結ぶ軸であってもよいが、電極14及び外部端子30の中心からずれて配置された軸であってもよい。
本実施の形態に係る半導体装置では、電気的接続部40は、平面視において、電極14と重複するように形成されていてもよい。また、電気的接続部40は、平面視において、電極14の中央領域と重複しないように形成されていてもよい。すなわち、電気的接続部40は、電極14の中央領域を避けて、外周領域のみと重複するように形成されていてもよい。
本実施の形態に係る半導体装置では、電気的接続部40は、平面視において、外部端子30と重複するように形成されていてもよい。また、電気的接続部40は、平面視において、外部端子30の中央領域と重複しないように形成されていてもよい。すなわち、電気的接続部40は、外部端子30の中央領域を避けて、外周領域のみと重複するように形成されていてもよい。
本実施の形態に係る半導体装置では、電気的接続部40の全体形状は、1つの軸(仮想の軸)を中心に回転しながら、樹脂層20の厚み方向に進む形状であってもよい。あるいは、電気的接続部40の全体形状は、螺旋階段形状をなしていてもよい。あるいは、電気的接続部40の全体形状は、螺旋状をなしていてもよい。
なお、半導体装置1では、樹脂層20は、電気的接続部40を囲むように形成されてなる。そのため、樹脂層20は、電気的接続部40が形成されるための内部空間を有する形状をなしている。そして、該内部空間の内壁面の形状は、電気的接続部40の外形と一致する。該内部空間は、複数の柱状領域を含む。複数の柱状領域とは、樹脂層20の厚み方向と直交する方向に延びる内壁面によって囲まれた領域である。なお、該内壁面は、樹脂層20の厚み方向に拡がっている。複数の柱状領域は、樹脂層20の厚み方向にずれて連続的に配列されてなる。隣り合って配置された2つの柱状領域は、平面視において、一部のみが重複するように配置されている。そして、隣り合って配置された2つの柱状領域は、重複部によって連通されている。そして、電気的接続部40は、内部空間を充填するように形成されている。
本実施の形態に係る半導体装置は、図1に示すように、外部端子30(導電バンプ34)の根元(基端部)を補強する樹脂層35をさらに含んでいてもよい。樹脂層35は、導電パッド32と導電バンプ34との接触面の外周を覆うように形成されていてもよい。樹脂層35は、レジスト層であってもよい。あるいは、樹脂層35は根元補強層と称してもよい。
本実施の形態に係る半導体装置は、以上の構成をなしていてもよい。この半導体装置1によると、電気的接続部40によって応力を吸収することが可能な、信頼性の高い半導体装置を提供することができる。以下、その効果について説明する。
半導体装置は、他の基板(マザーボード等)に実装される際に加熱されることがある。また、半導体装置は、他の基板に実装後にも、使用環境等の影響を受けて膨張収縮を繰り返すことがある。半導体装置、あるいは、半導体装置が実装された電子機器の信頼性を確保するためには、半導体装置を、膨張収縮を繰り返した場合でも信頼性が損なわれない構造とすることが重要である。特に、樹脂層20は、環境の変化による体積・形状の変化が大きい。そのため、樹脂層20の内部を通るように形成される電気的接続部40には、樹脂層20の形状の変化によって応力がかかることがある。電気的接続部40を、応力によって欠損しにくい形状とすることができれば、半導体装置の信頼性を高めることができる。
ところで、半導体装置1によると、電気的接続部40は、厚み方向に連続して配列された複数の柱体領域42を含む。そして、隣り合う2つの柱体領域42は、平面視において一部のみが重複するように配置されている。そのため、電気的接続部40は、柱体領域42(柱体領域42の連接部分)において変形しやすい形状をなしている。詳しくは、電気的接続部40の柱体領域42は、横方向あるいは縦方向に応力を受けたときに変形しやすく、樹脂層20の変形に追従して容易に変形することができる。そのため、電気的接続部40は、樹脂層20が変形した場合でも、局所的に大きな応力が発生することを防止することができる。このことから、半導体装置1によると、環境の変化によって膨張・収縮を繰り返した場合でも、電気的接続部40の欠損を防止することができ、電極14と外部端子30との電気的な接続を確保することが可能な、信頼性の高い半導体装置を提供することができる。
また、半導体装置1によると、図1に示すように、電極14と外部端子30との間に樹脂層20を介在させることができる。そのため、外部端子30から、電極14に向かって大きな力がかかった場合であっても、その力を樹脂層20によって減衰させることができ、電極14に伝わりにくくなる。そのため、電極14の直下に集積回路12が形成されている場合であっても、集積回路12の特性が変化することを防止することができる。このことから、電極14の配置に対する制約が小さくなり、半導体装置の最適な設計が可能になる。
以下、半導体装置1を製造する方法について、図面を参照して説明する。
はじめに、半導体基板10を用意する。半導体基板10は、チップ状で用意してもよく、ウエハ状で用意してもよい。半導体基板10は電極14を有する。
半導体装置1を製造する方法は、樹脂層20及び電極14に電気的に接続された電気的接続部40を形成する工程を含む。以下、樹脂層20及び電気的接続部40を形成する工程について説明する。なお、ここに示す例では、樹脂層20及び電気的接続部40を同時に形成する。
本工程では、はじめに、図3(A)及び図3(B)に示すように、電極14上に第1の柱体部54を形成する。第1の柱体部54は、電気的接続部40における柱体領域42(第1の柱体領域44)となる部分である。第1の柱体部54は、例えばインクジェット法で、電極14上に導体材料を設けることによって形成してもよい。その後、図3(C)に示すように、樹脂層62を形成する。樹脂層62は、その表面が、第1の柱体部54の表面と面一になるように形成してもよい。これにより、第1の柱体領域44と第2の柱体領域46とを、対向する面が面一になるように形成することができる。
ただし、第1の柱体部54を形成する方法はこれに限られるものではない。例えば、電極14を露出させる開口を有する樹脂層62を形成し、その後、該開口内に導電材料を充填することで、第1の柱体部54を形成してもよい。
本工程では、次に、図4(A)及び図4(B)に示すように、第2の柱体部56を形成する。第2の柱体部56は、その一部が第1の柱体部54と重複するように形成する。このとき、第2の柱体部56は、その底面の一部が、第1の柱体部54の上面の一部と接触するように形成する。また、第2の柱体部56は、底面の一部が樹脂層62に接触するように形成する。その後、図4(C)に示すように、樹脂層64を形成する。
これらの手順を繰り返すことによって、複数の柱体領域42を有する電気的接続部40と、これを囲む樹脂層20とを形成することができる。なお、複数の柱体部54,56を一括して硬化させれば、電気的接続部40を一体的に形成することができる。そのため、電気的な接続信頼性の高い電気的接続部40を形成することができる。また、複数の樹脂層62,64を一括してキュアすれば、樹脂層20を、一体的に形成することができる。
そして、図5に示すように導電パッド32を形成し、その後、導電バンプ34や樹脂層35を形成する工程をさらに経て、図1に示す半導体装置1を製造してもよい。なお、外部端子30(導電パッド32)も、電気的接続部40と一体的に形成してもよい。
この方法によると、信頼性の高い半導体装置を効率よく製造することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本発明の実施の形態に係る半導体装置について説明する図である。 本発明の実施の形態に係る半導体装置について説明する図である。 本発明の実施の形態に係る半導体装置を製造する方法を説明する図である。 本発明の実施の形態に係る半導体装置を製造する方法を説明する図である。 本発明の実施の形態に係る半導体装置を製造する方法を説明する図である。
符号の説明
1…半導体装置、 10…半導体基板、 12…集積回路、 14…電極、 15…能動面、 20…樹脂層、 21…面、 30…外部端子、 32…導電パッド、 34…導電バンプ、 35…樹脂層、 40…電気的接続部、 42…柱体領域、 44…第1の柱体領域、 46…第2の柱体領域、 48…第3の柱体領域、 54…第1の柱体部、 56…第2の柱体部、 62…樹脂層、 64…樹脂層

Claims (10)

  1. 電極を有する半導体基板と、
    前記半導体基板の前記電極が形成された面に形成された樹脂層と、
    前記樹脂層における前記半導体基板と対向する面とは反対側の面上に形成された外部端子と、
    前記樹脂層の内部を通るように形成された、前記電極と前記外部端子とを電気的に接続する電気的接続部と、
    を含み、
    前記電気的接続部は、複数の柱体領域を有し、
    前記複数の柱体領域は、前記樹脂層の厚み方向に連続して配列されており、
    隣り合って配列された2つの前記柱体領域は、平面視において一部のみが重複するように配置されて電気的に接続されている半導体装置。
  2. 請求項1記載の半導体装置において、
    前記電気的接続部は、前記樹脂層の厚み方向に連続的に配列された第1〜第3の前記柱体領域を含み、
    前記第1及び第2の柱体領域の重複領域と前記第2及び第3の柱体領域の重複領域とは、平面視において重複しないように配置されてなる半導体装置。
  3. 請求項1又は請求項2記載の半導体装置において、
    前記複数の柱体領域は、同じ形状をなす半導体装置。
  4. 請求項1から請求項3のいずれかに記載の半導体装置において、
    前記柱体領域は、平面視において、1つの軸を中心に回転した位置に配置されてなる半導体装置。
  5. 請求項1から請求項4のいずれかに記載の半導体装置において、
    前記電気的接続部は、平面視において、前記電極と重複するように形成されてなる半導体装置。
  6. 請求項1から請求項5のいずれかに記載の半導体装置において、
    前記電気的接続部は、平面視において、前記電極の中央領域と重複しないように形成されてなる半導体装置。
  7. 請求項1から請求項6のいずれかに記載の半導体装置において、
    前記電気的接続部は、平面視において、前記外部端子と重複するように形成されてなる半導体装置。
  8. 請求項1から請求項7のいずれかに記載の半導体装置において、
    前記電気的接続部は、平面視において、前記外部端子の中央領域と重複しないように形成されてなる半導体装置。
  9. 請求項1から請求項8のいずれかに記載の半導体装置において、
    前記外部端子は、平面視において、前記電極と重複するように配置されてなる半導体装置。
  10. 請求項1から請求項9のいずれかに記載の半導体装置において、
    前記電気的接続部は、一体的に形成されてなる半導体装置。
JP2006102115A 2006-04-03 2006-04-03 半導体装置 Withdrawn JP2007281013A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006102115A JP2007281013A (ja) 2006-04-03 2006-04-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006102115A JP2007281013A (ja) 2006-04-03 2006-04-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2007281013A true JP2007281013A (ja) 2007-10-25

Family

ID=38682190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006102115A Withdrawn JP2007281013A (ja) 2006-04-03 2006-04-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2007281013A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113274002A (zh) * 2019-08-19 2021-08-20 上海移宇科技股份有限公司 高集成型分析物检测器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113274002A (zh) * 2019-08-19 2021-08-20 上海移宇科技股份有限公司 高集成型分析物检测器件
CN113274002B (zh) * 2019-08-19 2023-04-28 上海移宇科技股份有限公司 高集成型分析物检测器件

Similar Documents

Publication Publication Date Title
JP4790297B2 (ja) 半導体装置およびその製造方法
US9728479B2 (en) Multi-chip package structure, wafer level chip package structure and manufacturing process thereof
US7663250B2 (en) Wafer level package and manufacturing method thereof
US10930625B2 (en) Semiconductor package and method of fabricating the same
US10141275B2 (en) Method for manufacturing a semiconductor structure
US11075182B2 (en) Semiconductor package and method of forming the same
JP2004179538A (ja) 半導体装置及びその製造方法
US10204853B2 (en) Semiconductor device
JP2008091640A (ja) 電子装置およびその製造方法
JP7140530B2 (ja) 電子部品およびその製造方法
JP2012028708A (ja) 半導体装置
TWI527174B (zh) 具有半導體元件之封裝結構
JP2013115214A (ja) 半導体装置、半導体素子、及び半導体装置の製造方法
US9362245B2 (en) Package structure and fabrication method thereof
JP4145902B2 (ja) 半導体装置及びその製造方法
JP2007019408A (ja) 半導体装置
JP4606145B2 (ja) 半導体装置及びその製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP2007281013A (ja) 半導体装置
JP5539077B2 (ja) 半導体装置
JP5924466B2 (ja) 半導体装置及び半導体装置の製造方法
TWI473184B (zh) 導電凸塊結構及其製法
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007115958A (ja) 半導体装置
JP7197448B2 (ja) 電子装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090707