JP2007272336A

JP2007272336A - 命令処理装置及び命令処理方法

Info

Publication number: JP2007272336A
Application number: JP2006094361A
Authority: JP
Inventors: Kiminori Yamato; 仁典大和
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-03-30
Filing date: 2006-03-30
Publication date: 2007-10-18
Also published as: US20070233960A1

Abstract

【課題】この発明は、圧縮処理または暗号化処理が施された命令に対してのプロセッサによる高速処理を効率的に実現可能とするとともに、実用に十分に適するように考慮を施した命令処理装置及び命令処理方法を提供することを目的としている。
【解決手段】外部より圧縮処理または暗号化処理が施されていない命令が書き込まれる命令キャッシュ（６３ｃ）と、外部より圧縮処理または暗号化処理が施された命令が書き込まれるデータキャッシュ（６３ｄ）と、命令キャッシュ（６３ｃ）に書き込まれた命令に基づいて処理を実行し、データキャッシュ（６３ｄ）に書き込まれた命令に圧縮の解除処理または暗号の復号化処理を施すプロセッサ（６３ａ）と、プロセッサ（６３ａ）により圧縮の解除処理または暗号の復号化処理が施された命令が書き込まれ、その命令をプロセッサ（６３ａ）の処理に供させる特殊キャッシュ（６３ｅ）とを備える。
【選択図】図３

Description

この発明は、圧縮された命令を解除して処理する、または、暗号化された命令を復号化して処理する命令処理装置及び命令処理方法の改良に関する。

周知のように、例えばテレビジョン放送受信装置等に代表されるＡＶ（audio video）系の電子機器にあっては、ＣＰＵ（central processing unit）等でなるプロセッサに、メモリに格納されている命令やデータを与えることにより、ユーザの要求する各種の機能が実行されるようになっている。

この場合、メモリにおける書き込み及び読み出しの速度は、プロセッサの処理速度に比して遅いため、プロセッサが直接メモリにアクセスする構成をとると、処理速度が低下する。このため、通常は、プロセッサからのアクセス要求に対して高速に対応することができるキャッシュメモリが使用されている。

すなわち、命令キャッシュとデータキャッシュとの２種類が用意され、所定の機能が要求されると、プロセッサの処理に必要な命令及びデータが、メモリから命令キャッシュ及びデータキャッシュにそれぞれ移される。そして、プロセッサは、命令キャッシュから命令を取得するとともに、データキャッシュに対してデータの授受を行なうことで、高速処理を実現している。

ところで、メモリに格納されている命令には、圧縮処理または暗号化処理が施されているものがある。この場合、プロセッサは、メモリからデータキャッシュを介して圧縮処理または暗号化処理が施された命令を取得し、圧縮の解除処理または暗号の復号化処理を行なって、プロセッサがそのまま実行できる形態の命令に戻している。

そして、プロセッサがそのまま実行できる形態に戻された命令は、データキャッシュ及びメモリを介して命令キャッシュに保存されることにより、プロセッサの処理に供されるようになる。このため、メモリに圧縮処理または暗号化処理が施された命令が格納されている場合、その命令が、プロセッサがそのまま実行できる形態に戻されて命令キャッシュに保存されるまでに時間を要し、高速処理の妨げになっている。

特許文献１には、コード圧縮技術の高速プロトタイピングを可能にするプログラムのコード圧縮方法であって、メインメモリとＤ−キャッシュ／命令キャッシュとの間に圧縮解除エンジンを備えることにより、圧縮解除された命令を命令キャッシュに直接書き込むようにした技術が開示されている。
特開２００４−１８５６２７

そこで、この発明は上記事情を考慮してなされたもので、圧縮処理または暗号化処理が施された命令に対してのプロセッサによる高速処理を効率的に実現可能とするとともに、実用に十分に適するように考慮を施した命令処理装置及び命令処理方法を提供することを目的とする。

この発明に係る命令処理装置は、外部より圧縮処理または暗号化処理が施されていない命令が書き込まれる命令キャッシュと；外部に対して入出力されるデータが書き込まれるとともに、外部より圧縮処理または暗号化処理が施された命令が書き込まれるデータキャッシュと；命令キャッシュに書き込まれた命令に基づいて処理を実行することと、データキャッシュを介して外部とのデータの入出力を実行することと、データキャッシュに書き込まれた命令に圧縮の解除処理または暗号の復号化処理を施すこととを行なうプロセッサと；プロセッサにより圧縮の解除処理または暗号の復号化処理が施された命令が書き込まれ、その命令をプロセッサの処理に供させる特殊キャッシュとを備えるようにしたものである。

また、この発明に係る命令処理方法は、外部より命令キャッシュに書き込まれた圧縮処理または暗号化処理が施されていない命令に基づいて、プロセッサが処理を実行する第１の工程と、外部に対して入出力されるデータが書き込まれるデータキャッシュを介して、プロセッサが外部とのデータの入出力を実行する第２の工程と、外部よりデータキャッシュに書き込まれた圧縮処理または暗号化処理が施された命令に、プロセッサが圧縮の解除処理または暗号の復号化処理を施す第３の工程と、プロセッサが圧縮の解除処理または暗号の復号化処理を施した命令を特殊キャッシュに書き込み、プロセッサの処理に供させる第４の工程とを備えるようにしたものである。

上記した発明によれば、プロセッサにて圧縮の解除処理または暗号の復号化処理を行なった命令を、特殊キャッシュに書き込んでプロセッサの処理に供させるようにしたので、圧縮処理または暗号化処理が施された命令に対してのプロセッサによる高速処理を効率的に実現可能とするとともに、実用に十分に適するように考慮を施すことが可能となる。

以下、この発明の実施の形態について図面を参照して詳細に説明する。図１は、この実施の形態で説明するデジタルテレビジョン放送受信装置１１の外観と、このデジタルテレビジョン放送受信装置１１を中心として構成されるネットワークシステムの一例を概略的に示している。

すなわち、デジタルテレビジョン放送受信装置１１は、主として、薄型のキャビネット１２と、このキャビネット１２を起立させて支持する支持台１３とから構成されている。そして、キャビネット１２には、例えば液晶表示パネル等でなる平面パネル型の映像表示器１４、スピーカ１５、操作部１６、リモートコントローラ１７から送信される操作情報を受ける受光部１８等が設置されている。

また、このデジタルテレビジョン放送受信装置１１には、例えばＳＤ（secure digital）メモリカード及びＭＭＣ（multimedia card）等の第１のメモリカード１９が着脱可能となっており、この第１のメモリカード１９に対して番組や写真等の情報の記録再生が行なわれるようになっている。

さらに、このデジタルテレビジョン放送受信装置１１には、例えば契約情報等の記録された半導体メモリを内蔵する第２のメモリカード［ＩＣ（integrated circuit）カード］２０が着脱可能となっており、この第２のメモリカード２０に対して情報の記録再生が行なわれるようになっている。

また、このデジタルテレビジョン放送受信装置１１は、第１のＬＡＮ（local area network）端子２１、第２のＬＡＮ端子２２、ＵＳＢ（universal serial bus）端子２３及びｉ．Link端子２４を備えている。

このうち、第１のＬＡＮ端子２１は、ＬＡＮ対応ＨＤＤ（hard disk drive）専用ポートとして使用されるもので、接続されたＮＡＳ（network attached storage）であるＬＡＮ対応のＨＤＤ２５に対して、イーサネット（登録商標）により情報の記録再生を行なうために使用される。

このように、ＬＡＮ対応ＨＤＤ専用ポートとしての第１のＬＡＮ端子２１を設けることにより、他のネットワーク環境やネットワーク使用状況等に影響されることなく、ＨＤＤ２５に対してハイビジョン画質による番組の情報記録を安定して行なうことができる。

また、第２のＬＡＮ端子２２は、イーサネット（登録商標）を用いた一般的なＬＡＮ対応ポートとして使用されるもので、例えばハブ２６を介して、ＬＡＮ対応のＨＤＤ２７、ＰＣ（personal computer）２８、ＨＤＤ内臓のＤＶＤレコーダ２９等の機器を接続し、これらの機器と情報伝送を行なうために使用される。

なお、ＤＶＤレコーダ２９については、第２のＬＡＮ端子２２を介して通信されるデジタル情報が制御系のみの情報であるため、デジタルテレビジョン放送受信装置１１との間でアナログの映像及び音声情報を伝送するために、専用のアナログ伝送路３０を設ける必要がある。

さらに、この第２のＬＡＮ端子２２は、ハブ２６に接続されたブロードバンドルータ３１を介して、例えばインターネット等のネットワーク３２に接続し、そのネットワーク３２を介してＰＣ３３や携帯電話３４等と情報伝送を行なうために使用される。

また、上記ＵＳＢ端子２３は、一般的なＵＳＢ対応ポートとして使用されるもので、例えばハブ３５を介して、携帯電話３６、デジタルカメラ３７、メモリカードに対するカードリーダ／ライタ３８、ＨＤＤ３９、キーボード４０等のＵＳＢ機器を接続し、これらのＵＳＢ機器と情報伝送を行なうために使用される。

さらに、上記ｉ．Link端子２４は、例えばＡＶ−ＨＤＤ４１及びＤ（digital）−ＶＨＳ（video home system）４２、さらには、地上波デジタルチューナ（図示せず）等をシリアル接続し、これらの機器と情報伝送を行なうために使用される。

図２は、上記したデジタルテレビジョン放送受信装置１１の主要な信号処理系を示している。すなわち、ＢＳ／ＣＳデジタル放送受信用のアンテナ４３で受信した衛星デジタルテレビジョン放送信号は、入力端子４４を介して衛星デジタル放送用のチューナ４５に供給されることにより、所望のチャンネルの放送信号が選局される。

そして、このチューナ４５で選局された放送信号は、ＰＳＫ（phase shift keying）復調器４６に供給されて、デジタルの映像信号及び音声信号に復調された後、ＴＳ（transport stream）復号器４７を介して信号処理部４８に出力される。

また、地上波放送受信用のアンテナ４９で受信した地上デジタルテレビジョン放送信号は、入力端子５０を介して地上デジタル放送用のチューナ５１に供給されることにより、所望のチャンネルの放送信号が選局される。

そして、このチューナ５１で選局された放送信号は、ＯＦＤＭ（orthogonal frequency division multiplexing）復調器５２に供給されて、デジタルの映像信号及び音声信号に復調された後、ＴＳ復号器５３を介して上記信号処理部４８に出力される。

また、上記地上波放送受信用のアンテナ４９で受信した地上アナログテレビジョン放送信号は、入力端子５０を介して地上アナログ放送用のチューナ５４に供給されることにより、所望のチャンネルの放送信号が選局される。そして、このチューナ５４で選局された放送信号は、アナログ復調器５５に供給されて、アナログの映像信号及び音声信号に復調された後、上記信号処理部４８に出力される。

さらに、上記信号処理部４８には、複数（図示の場合は４つ）の入力端子５６ａ，５６ｂ，５６ｃ，５６ｄが接続されている。これら入力端子５６ａ〜５６ｄは、それぞれ、アナログの映像信号及び音声信号を、デジタルテレビジョン放送受信装置１１の外部から入力可能とするものである。

ここで、上記信号処理部４８は、ＴＳ復号器４７，５３からそれぞれ供給されたデジタルの映像信号及び音声信号に対して、選択的に所定のデジタル信号処理を施している。

また、この信号処理部４８は、上記アナログ復調器５５及び各入力端子５６ａ〜５６ｄからそれぞれ供給されたアナログの映像信号及び音声信号を選択的にデジタル化し、そのデジタル化された映像信号及び音声信号に対して所定のデジタル信号処理を施している。

この信号処理部４８が行なうデジタル信号処理としては、例えば、映像信号に対するＭＰＥＧデコード処理、このＭＰＥＧデコード処理に伴なって発生するモスキートノイズを削減するＭＰＥＧノイズリダクション処理、映像信号にＯＳＤ用のデジタルグラフィックスデータ（以下、ＯＳＤ信号という）を重畳する処理、映像信号に対するスケーリング処理、音声信号に対するデコード処理等がある。

そして、信号処理部４８から出力されたデジタルの映像信号は、グラフィック処理部５７によりＯＳＤ信号生成部５８で生成されＯＳＤ信号が重畳された後、映像処理部５９に供給される。この映像処理部５９は、入力されたデジタルの映像信号を、前記映像表示器１４で表示可能なフォーマットのアナログ映像信号に変換した後、映像表示器１４に出力して映像表示させるとともに、出力端子６０を介して外部に導出させる。

また、信号処理部４８から出力されたデジタルの音声信号は、音声処理部６１に供給される。この音声処理部６１は、入力されたデジタルの音声信号を、前記スピーカ１５で再生可能なフォーマットのアナログ音声信号に変換した後、スピーカ１５に出力して音声再生させるとともに、出力端子６２を介して外部に導出させる。

ここで、このデジタルテレビジョン放送受信装置１１は、上記した各種の受信動作を含むその全ての動作を制御部６３によって統括的に制御されている。この制御部６３は、ＣＰＵ等でなるプロセッサ６３ａを内蔵しており、前記操作部１６からの操作情報を受け、または、リモートコントローラ１７から送出された操作情報を、前記受光部１８を介して受信し、その操作内容が反映されるように各部をそれぞれ制御している。

この場合、プロセッサ６３ａは、メモリ部６３ｂを利用して制御を行なっている。このメモリ部６３ｂは、主として、プロセッサ６３ａが実行する制御プログラムを格納したＲＯＭ（read only memory）と、プロセッサ６３ａに作業エリアを提供するＲＡＭ（random access memory）と、各種の設定情報及び制御情報等が格納される不揮発性メモリとを有している。

また、この制御部６３は、カードＩ／Ｆ（interface）６４を介して、前記第１のメモリカード１９が装着可能なカードホルダ６５に接続されている。これによって、制御部６３は、カードホルダ６５に装着された第１のメモリカード１９と、カードＩ／Ｆ６４を介して情報伝送を行なうことができる。

さらに、上記制御部６３は、カードＩ／Ｆ６６を介して前記第２のメモリカード２０が装着可能なカードホルダ６７に接続されている。これによって、制御部６３は、カードホルダ６７に装着された第２のメモリカード２０と、カードＩ／Ｆ６６を介して情報伝送を行なうことができる。

また、上記制御部６３は、通信Ｉ／Ｆ６８を介して第１のＬＡＮ端子２１に接続されている。これにより、制御部６３は、第１のＬＡＮ端子２１に接続されたＬＡＮ対応のＨＤＤ２５と、通信Ｉ／Ｆ６８を介して情報伝送を行なうことができる。この場合、制御部６３は、ＤＨＣＰ（dynamic host configuration protocol）サーバ機能を有し、第１のＬＡＮ端子２１に接続されたＬＡＮ対応のＨＤＤ２５にＩＰ（internet protocol）アドレスを割り当てて制御している。

さらに、上記制御部６３は、通信Ｉ／Ｆ６９を介して第２のＬＡＮ端子２２に接続されている。これにより、制御部６３は、第２のＬＡＮ端子２２に接続された各機器（図１参照）と、通信Ｉ／Ｆ６９を介して情報伝送を行なうことができる。

また、上記制御部６３は、ＵＳＢＩ／Ｆ７０を介して前記ＵＳＢ端子２３に接続されている。これにより、制御部６３は、ＵＳＢ端子２３に接続された各機器（図１参照）と、ＵＳＢＩ／Ｆ７０を介して情報伝送を行なうことができる。

さらに、上記制御部６３は、ｉ．Link Ｉ／Ｆ７１を介してｉ．Link端子２４に接続されている。これにより、制御部６３は、ｉ．Link端子２４に接続された各機器（図１参照）と、ｉ．Link Ｉ／Ｆ７１を介して情報伝送を行なうことができる。

ここで、図３は、上記制御部６３でのプロセッサ６３ａとメモリ部６３ｂとの間における情報の伝達手段を具体的に示している。すなわち、このプロセッサ６３ａとメモリ部６３ｂとの間には、命令キャッシュ６３ｃ及びデータキャッシュ６３ｄがそれぞれ介在されている。

そして、メモリ部６３ｂに格納されている命令のうち、圧縮処理または暗号化処理が施されておらず、プロセッサ６３ａがそのまま実行できる形態の命令は、命令キャッシュ６３ｃに書き込まれてプロセッサ６３ａの処理に供される。また、この命令に付随するデータは、データキャッシュ６３ｂに書き込まれてプロセッサ６３ａの処理に供される。

一方、上記プロセッサ６３ａは、処理中に得たデータまたは処理結果として得たデータを、データキャッシュ６３ｄに書き込むことができる。そして、このデータキャッシュ６３ｄに書き込まれたデータは、例えば処理の終了した後に上記メモリ部６３ｂに書き込まれて保存される。

また、上記メモリ部６３ｂに格納されている命令のうち、圧縮処理または暗号化処理が施されている命令は、データキャッシュ６３ｄを介してプロセッサ６３ａに供給されることにより、圧縮の解除処理または暗号の復号化処理が施されて、プロセッサ６３ａがそのまま実行できる形態の命令に戻される。

そして、このプロセッサ６３ａによって圧縮の解除処理または暗号の復号化処理が施された命令は、プロセッサ６３ａに接続された特殊キャッシュ６３ｅに書き込まれて、プロセッサ６３ａの処理に供される。

つまり、この特殊キャッシュ６３ｅは、プロセッサ６３ａによって圧縮の解除処理または暗号の復号化処理が施された命令を、プロセッサ６３ａから書き込むことができるという意味において、データキャッシュとしての機能を有するとともに、その書き込まれた命令がプロセッサ６３ａに読み出されて処理に供されるという意味において、命令キャッシュとしての機能を有している。

ただし、この特殊キャッシュ６３ｅは、プロセッサ６３ａによって圧縮の解除処理または暗号の復号化処理が施された命令を保持するためだけに使用され、その命令に付随するデータや、プロセッサ６３ａが処理中に得たデータまたは処理結果として得たデータは、データキャッシュ６３ｄに書き込まれる。

プロセッサ６３ａからの情報（命令、データ）の書き込みを、特殊キャッシュ６３ｅ及びデータキャッシュ６３ｄのいずれにするかの判断は、プロセッサ６３ａ内に設けられた後述する判定部６３ｆによって行なわれる。

また、上記特殊キャッシュ６３ｅには、バックアップメモリ６３ｇが接続されている。そして、特殊キャッシュ６３ｅに既に書き込まれている命令は、新たにプロセッサ６３ａによって圧縮の解除処理または暗号の復号化処理が施された命令が特殊キャッシュ６３ｅに書き込まれる際に、バックアップメモリ６３ｇに移動される。

このバックアップメモリ６３ｇは、メモリ部６３ｂとは別個のＩＣとして用意されても良いし、システムソフトウエアによりメモリ部６３ｂ上で通常のメモリ領域とは区別されたメモリ空間として用意されても良いものである。いずれにせよ、バックアップメモリ６３ｇは、通常のメモリ空間からは独立させる必要がある。

なお、バックアップメモリ６３ｇを設置しないことも可能である。この場合には、特殊キャッシュ６３ｅに既に書き込まれている命令は、新たにプロセッサ６３ａによって圧縮の解除処理または暗号の復号化処理が施された命令が特殊キャッシュ６３ｅに書き込まれる際に、上書きされて消去される。

図４は、上記命令キャッシュ６３ｃ、データキャッシュ６３ｄ、特殊キャッシュ６３ｅのアドレスマップを示している。すなわち、命令キャッシュ６３ｃ、データキャッシュ６３ｄ、特殊キャッシュ６３ｅに対して、アドレス０〜アドレスＣのメモリ空間が用意されている。このメモリ空間は、メモリ部６３ｂのメモリ空間に対応している。

命令キャッシュ６３ｃ及びデータキャッシュ６３ｄは、アドレス０以上でアドレスＡ未満の通常のメモリ空間Ａと、アドレスＢ以上でアドレスＣ以下の通常のメモリ空間Ｃとに対応している。すなわち、プロセッサ６３ａは、通常のメモリ空間Ａ，Ｃに対しては、命令キャッシュ６３ｃまたはデータキャッシュ６３ｄを介してアクセスすることになる。

また、特殊キャッシュ６３ｅは、アドレスＡ以上でアドレスＢ未満の特別に割り当てられたメモリ空間Ｂに対応している。すなわち、プロセッサ６３ａは、特別に割り当てられたメモリ空間Ｂへのアクセスが要求されたとき、特殊キャッシュ６３ｅをアクセスすることになる。つまり、このメモリ空間Ｂが、プロセッサ６３ａによって圧縮の解除処理または暗号の復号化処理が施された命令の書き込まれる領域となる。

図５は、プロセッサ６３ａ内に設けられた判定部６３ｆの具体例を示している。すなわち、入力端子６３ｆ１には上記アドレスＡが入力され、入力端子６３ｆ２には書き込み要求アドレスが入力され、入力端子６３ｆ３には上記アドレスＢが入力されている。

そして、入力端子６３ｆ２に入力された書き込み要求アドレスは、大小比較器６３ｆ４により入力端子６３ｆ１に入力されたアドレスＡと大小比較されるとともに、大小比較器６３ｆ５により入力端子６３ｆ３に入力されたアドレスＢと大小比較される。

このうち、大小比較器６３ｆ４は、書き込み要求アドレスがアドレスＡ以上である場合に論理値“１”を出力し、そうでない場合に論理値“０”を出力する。また、大小比較器６３ｆ５は、書き込み要求アドレスがアドレスＢ未満である場合に論理値“１”を出力し、そうでない場合に論理値“０”を出力する。

そして、各大小比較器６３ｆ４，６３ｆ５の出力は、論理積回路６３ｆ６に供給されて論理積演算された後、出力端子６３ｆ７から出力される。この場合、論理積回路６３ｆ６の出力は、大小比較器６３ｆ４，６３ｆ５の出力が共に論理値“１”のとき論理値“１”となり、そうでない場合に論理値“０”となる。

すなわち、書き込みアドレスがアドレスＡ以上でアドレスＢ未満の場合にのみ、判定部６３ｆの出力が論理値“１”となり、そうでない場合に論理値“０”となる。このため、プロセッサ６３ａは、判定部６３ｆの出力が論理値“１”のとき特殊キャッシュ６３ｅに書き込みを行ない、判定部６３ｆの出力が論理値“０”のときデータキャッシュ６３ｄに書き込みを行なうように制御される。

図６は、上記した判定部６３ｆの処理動作をまとめたフローチャートを示している。すなわち、処理が開始（ステップＳ６ａ）され、ステップＳ６ｂで、書き込み要求が発生されると、判定部６３ｆは、ステップＳ６ｃで、書き込みアドレスがアドレスＡ以上であるか否かを判別する。

そして、書き込みアドレスがアドレスＡ以上であると判断された場合（ＹＥＳ）、判定部６３ｆは、ステップＳ６ｄで、書き込みアドレスがアドレスＢ未満であるか否かを判別する。ここで、書き込みアドレスがアドレスＢ未満であると判断された場合（ＹＥＳ）、判定部６３ｆは、ステップＳ６ｅで、特殊キャッシュ６３ｅに書き込むように判定を行ない、処理を終了（ステップＳ６ｇ）する。

また、上記ステップＳ６ｃで書き込みアドレスがアドレスＡ以上でないと判断された場合（ＮＯ）、または、上記ステップＳ６ｄで書き込みアドレスがアドレスＢ未満でないと判断された場合（ＮＯ）、判定部６３ｆは、ステップＳ６ｆで、データキャッシュ６３ｄに書き込むように判定を行ない、処理を終了（ステップＳ６ｇ）する。

図７は、上記プロセッサ６３ａが特殊キャッシュ６３ｅからそこに格納された命令を取り出す処理動作をまとめたフローチャートを示している。すなわち、処理が開始（ステップＳ７ａ）されると、プロセッサ６３ａは、ステップＳ７ｂで、特殊キャッシュ６３ｅにアクセスして命令の取り出しを要求する。

そして、プロセッサ６３ａは、ステップＳ７ｃで、特殊キャッシュ６３ｅに命令が存在しているか否かを判別し、存在していると判断された場合（ＹＥＳ）、ステップＳ７ｇで、特殊キャッシュ６３ｅから命令を取り出して、処理を終了（ステップＳ７ｉ）する。

また、上記ステップＳ７ｃで特殊キャッシュ６３ｅに命令が存在していないと判断された場合（ＮＯ）、プロセッサ６３ａは、ステップＳ７ｄで、バックアップメモリ６３ｇが存在しているか否かを判別する。

そして、存在していると判断された場合（ＹＥＳ）、プロセッサ６３ａは、ステップＳ７ｅで、バックアップメモリ６３ｇに命令が存在するか否かを判別し、存在すると判断された場合（ＹＥＳ）、ステップＳ７ｆで、バックアップメモリ６３ｇに格納されている命令を特殊キャッシュ６３ｅに読み出し、ステップＳ７ｇで、特殊キャッシュ６３ｅから命令を取り出して、処理を終了（ステップＳ７ｉ）する。

また、上記ステップＳ７ｄでバックアップメモリ６３ｇが存在していないと判断された場合（ＮＯ）、または、上記ステップＳ７ｅでバックアップメモリ６３ｇに命令が存在していないと判断された場合（ＮＯ）、プロセッサ６３ａは、ステップＳ７ｈで、特殊キャッシュミス例外を発生し、圧縮の解除処理または暗号の復号化処理のルーチンを呼び出して、処理を終了（ステップＳ７ｉ）する。

なお、この圧縮の解除処理または暗号の復号化処理のルーチンでは、ミスしたライン以外に、近いうちにアクセスされるラインの圧縮解除処理または暗号の復号化処理も行なうものとする。

図８は、上記のように特殊キャッシュ６３ｅを新設した場合のキャッシュタグの一例を示している。すなわち、通常のキャッシュに用意されている有効（valid）ビット、dirtyビット、アドレスタグ（address tag）の他に、特殊キャッシュ６３ｅへの書き込み中であることを示すwrite lockビットを有している。

すなわち、この実施の形態では、特殊キャッシュ６３ｅに命令を書き込むとき、特殊キャッシュ６３ｅに既に同じ命令が書き込まれているか否かを判定することなく上書きすることも可能である。つまり、特殊キャッシュ６３ｅに既に書き込まれている命令は、上書きする際にバックアップメモリ６３ｇに移動することや、上書きにより消去されても、メモリ部６３ｂから取得して圧縮の解除処理または暗号の復号化処理を行なうことにより、特殊キャッシュ６３ｅに再び書き込むことが可能であるからである。

ところで、このように、特殊キャッシュ６３ｅに既に同じ命令が書き込まれているか否かを判定することなく、新たに命令を上書きすることを保障するためには、キャッシュラインに対して、書き込みの際に全てのラインが更新されるまで、読み出しを禁止する必要がある。

そこで、キャッシュラインへの書き込み前にwrite lockビットを立て、書き込み途中で読み出し要求が発生した場合に、正しい情報が読み出せないことを通知できるようにしている。そして、ライン中の全ての命令を書き込んだ後に、write lockビットを落とすことにより、正しい情報を読み出せることを通知することができる。

なお、キャッシュラインの大きさが１バイトの場合や、１サイクルでキャッシュラインを更新できる場合は、write lockビットは不要となる。

上記した実施の形態によれば、プロセッサ６３ａにて圧縮の解除処理または暗号の復号化処理を行なった命令を、特殊キャッシュ６３ｅに書き込んでプロセッサ６３ａの処理に供させるようにしたので、命令キャッシュ６３ｃに保存させる手法に比して、処理の高速化を促進させることができる。

また、圧縮処理または暗号化処理が施されることなくプロセッサ６３ａがそのまま実行できる形態の命令は命令キャッシュ６３ｃに書き込み、プロセッサ６３ａにより圧縮の解除処理または暗号の復号化処理を行なった命令は特殊キャッシュ６３ｅに書き込むようにしている。このため、圧縮の解除処理または暗号の復号化処理を行なった命令が、必ず特殊キャッシュ６３ｅに存在し、処理の高速化を促進させることができる。

さらに、圧縮処理または暗号化処理が施された命令がデータキャッシュ６３ｄに書き込まれ、圧縮の解除処理または暗号の復号化処理された命令が特殊キャッシュ６３ｅに書き込まれるので、相互にリプレースされることがなくなる。

また、特殊キャッシュ６３ｅに既に同じ命令が書き込まれているか否かを判定することなく、新たに圧縮の解除処理または暗号の復号化処理された命令を上書きすることができるようにしたので、キャッシュミスペナルティを削減することができ、高速処理を促進させることができる。

また、プロセッサ６３ａと命令キャッシュ６３ｃ、データキャッシュ６３ｄ、特殊キャッシュ６３ｅとは、通常１つのＬＳＩとして構成される。このため、圧縮の解除処理または暗号の復号化処理された命令が外部に出力されない構成をとることができ、機密性を高めることができる。

なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。

この発明の実施の形態を示すもので、デジタルテレビジョン放送受信装置とそれを中心として構成されるネットワークシステムの一例を説明するために示す図。同実施の形態におけるデジタルテレビジョン放送受信装置の主要な信号処理系を説明するために示すブロック構成図。同実施の形態におけるデジタルテレビジョン放送受信装置のプロセッサとメモリ部との間の情報伝達手段の具体例を説明するために示すブロック構成図。同実施の形態におけるデジタルテレビジョン放送受信装置のキャッシュのアドレスマップを説明するために示す図。同実施の形態におけるデジタルテレビジョン放送受信装置のプロセッサの判定部の具体例を説明するために示すブロック構成図。同実施の形態におけるデジタルテレビジョン放送受信装置のプロセッサの判定動作を説明するために示すフローチャート。同実施の形態におけるデジタルテレビジョン放送受信装置のプロセッサが特殊キャッシュから命令を取り出す動作を説明するために示すフローチャート。同実施の形態におけるデジタルテレビジョン放送受信装置で特殊キャッシュを新設した場合のキャッシュタグの一例を説明するために示す図。

符号の説明

１１…デジタルテレビジョン放送受信装置、１２…キャビネット、１３…支持台、１４…映像表示器、１５…スピーカ、１６…操作部、１７…リモートコントローラ、１８…受光部、１９…第１のメモリカード、２０…第２のメモリカード、２１…第１のＬＡＮ端子、２２…第２のＬＡＮ端子、２３…ＵＳＢ端子、２４…ｉ．Link端子、２５…ＨＤＤ、２６…ハブ、２７…ＨＤＤ、２８…ＰＣ、２９…ＤＶＤレコーダ、３０…アナログ伝送路、３１…ブロードバンドルータ、３２…ネットワーク、３３…ＰＣ、３４…携帯電話、３５…ハブ、３６…携帯電話、３７…デジタルカメラ、３８…カードリーダ／ライタ、３９…ＨＤＤ、４０…キーボード、４１…ＡＶ−ＨＤＤ、４２…Ｄ−ＶＨＳ、４３…アンテナ、４４…入力端子、４５…チューナ、４６…ＰＳＫ復調器、４７…ＴＳ復号器、４８…信号処理部、４９…アンテナ、５０…入力端子、５１…チューナ、５２…ＯＦＤＭ復調器、５３…ＴＳ復号器、５４…チューナ、５５…アナログ復調器、５６ａ〜５６ｄ…入力端子、５７…グラフィック処理部、５８…ＯＳＤ信号生成部、５９…映像処理部、６０…出力端子、６１…音声処理部、６２…出力端子、６３…制御部、６４…カードＩ／Ｆ、６５…カードホルダ、６６…カードＩ／Ｆ、６７…カードホルダ、６８，６９…通信Ｉ／Ｆ、７０…ＵＳＢＩ／Ｆ、７１…ｉ．Link Ｉ／Ｆ。

Claims

外部より圧縮処理または暗号化処理が施されていない命令が書き込まれる命令キャッシュと、
外部に対して入出力されるデータが書き込まれるとともに、外部より圧縮処理または暗号化処理が施された命令が書き込まれるデータキャッシュと、
前記命令キャッシュに書き込まれた命令に基づいて処理を実行することと、前記データキャッシュを介して外部とのデータの入出力を実行することと、前記データキャッシュに書き込まれた命令に圧縮の解除処理または暗号の復号化処理を施すこととを行なうプロセッサと、
前記プロセッサにより圧縮の解除処理または暗号の復号化処理が施された命令が書き込まれ、その命令を前記プロセッサの処理に供させる特殊キャッシュとを具備することを特徴とする命令処理装置。
前記特殊キャッシュに対する前記プロセッサからの命令の書き込みは、同じ命令が前記特殊キャッシュに既に存在するか否かの判定を行なうことなく実行されることを特徴とする請求項１記載の命令処理装置。
前記プロセッサは、書き込みアドレスに基づいて書き込み先が前記データキャッシュか前記特所キャッシュかを判定するための判定手段を備えることを特徴とする請求項１記載の命令処理装置。
前記プロセッサから前記特殊キャッシュに対して命令が書き込まれる場合、前記特殊キャッシュに既に存在している命令は消去されることを特徴とする請求項１記載の命令処理装置。
前記プロセッサから前記特殊キャッシュに対して命令が書き込まれる場合、前記特殊キャッシュに既に存在している命令はバックアップメモリに移動されることを特徴とする請求項１記載の命令処理装置。
前記プロセッサは、前記特殊キャッシュ上に要求する命令が存在しない場合、前記特殊キャッシュ上の命令が保持されるバックアップメモリの有無を判定し、前記バックアップメモリが存在する場合には、そのバックアップメモリ上から要求する命令を検索することを特徴とする請求項１記載の命令処理装置。
映像及び音声の少なくとも一方に対応する信号を受信する受信手段と、
前記受信手段で受信された信号に対して、映像表示及び音声再生の少なくとも一方に供させるための所定の信号処理を施す処理手段と、
命令及びデータの格納されたメモリと、前記メモリより圧縮処理または暗号化処理が施されていない命令が書き込まれる命令キャッシュと、前記メモリに対して入出力されるデータが書き込まれるとともに、前記メモリより圧縮処理または暗号化処理が施された命令が書き込まれるデータキャッシュと、前記命令キャッシュに書き込まれた命令に基づいて処理を実行すること、前記データキャッシュを介して前記メモリとのデータの入出力を実行すること、前記データキャッシュに書き込まれた命令に圧縮の解除処理または暗号の復号化処理を施すことを行なうプロセッサと、前記プロセッサにより圧縮の解除処理または暗号の復号化処理が施された命令が書き込まれ、その命令を前記プロセッサの処理に供させる特殊キャッシュとを備え、前記処理手段に所定の信号処理を実行させるように制御する制御手段とを具備することを特徴とする電子機器。
外部より命令キャッシュに書き込まれた圧縮処理または暗号化処理が施されていない命令に基づいて、プロセッサが処理を実行する第１の工程と、
外部に対して入出力されるデータが書き込まれるデータキャッシュを介して、前記プロセッサが外部とのデータの入出力を実行する第２の工程と、
外部より前記データキャッシュに書き込まれた圧縮処理または暗号化処理が施された命令に、前記プロセッサが圧縮の解除処理または暗号の復号化処理を施す第３の工程と、
前記プロセッサが圧縮の解除処理または暗号の復号化処理を施した命令を特殊キャッシュに書き込み、前記プロセッサの処理に供させる第４の工程とを具備することを特徴とする命令処理方法。
前記第４の工程は、前記特殊キャッシュに同じ命令が既に存在するか否かの判定を行なうことなく、前記プロセッサが圧縮の解除処理または暗号の復号化処理を施した命令を前記特殊キャッシュに書き込むことを特徴とする請求項８記載の命令処理方法。
前記第４の工程は、前記プロセッサから前記特殊キャッシュに命令を書き込む際、前記特殊キャッシュに既に存在している命令を消去することを特徴とする請求項８記載の命令処理方法。
前記第４の工程は、前記プロセッサから前記特殊キャッシュに命令を書き込む際、前記特殊キャッシュに既に存在している命令をバックアップメモリに移動することを特徴とする請求項８記載の命令処理方法。
前記特殊キャッシュ上に前記プロセッサが要求する命令が存在しない場合、前記特殊キャッシュ上の命令が保持されるバックアップメモリの有無を判定し、前記バックアップメモリが存在する場合には、そのバックアップメモリ上から要求する命令を検索する第５の工程を具備することを特徴とする請求項８記載の命令処理方法。