JP2007272285A - Multiplexing control device - Google Patents
Multiplexing control device Download PDFInfo
- Publication number
- JP2007272285A JP2007272285A JP2006093766A JP2006093766A JP2007272285A JP 2007272285 A JP2007272285 A JP 2007272285A JP 2006093766 A JP2006093766 A JP 2006093766A JP 2006093766 A JP2006093766 A JP 2006093766A JP 2007272285 A JP2007272285 A JP 2007272285A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- control device
- control
- duplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、二重化又は多重化して制御を行う多重化制御装置に関する。 The present invention relates to a multiplexing control apparatus that performs control by duplication or multiplexing.
工業プラントなどを制御する制御装置では、高い信頼性のもとに恒常的に処理を行うために、2つ又は複数の制御装置を備え、各制御装置で同一の処理を行う二重又は多重化した制御処理で冗長化しているものがある。例えば、特許文献1には、互いに同一の制御演算を同期して行う二重化コンピュータに関する技術が開示されている。 In a control device for controlling an industrial plant, etc., in order to perform processing constantly with high reliability, two or more control devices are provided, and each control device performs the same processing. Some control processes are made redundant. For example, Patent Document 1 discloses a technique related to a duplex computer that performs the same control operation in synchronization with each other.
この二重化又は多重化して処理を行う制御装置は、いずれかの制御装置に不具合が生じた場合でもプラントの処理を停止することなく継続して行うために、プラントで計測された計測値や操作コンソールからの操作指示などの入力データを各制御装置で等値にし、各制御装置で同一の処理を行う。 The control device that performs processing by duplicating or multiplexing the measured values or operation consoles measured in the plant in order to continue the processing of the plant without stopping even if any of the control devices malfunctions. The input data such as the operation instruction from is made equal in each control device, and the same processing is performed in each control device.
図2に制御装置で二重化して処理を行う従来の二重化制御装置100の構成を例示する。図2に示すように、二重化制御装置100は、入力装置130とデータバス140で接続されており、制御装置110、120が互いに入力装置130に通信可能である。
FIG. 2 illustrates a configuration of a conventional duplexing control apparatus 100 that performs duplexing and processing with the control apparatus. As shown in FIG. 2, the duplex control device 100 is connected to the
制御装置110は、メインプロセッサ111、主メモリ112、共有メモリ113、IOプロセッサ114、入出力通信IF部115、二重化IF部116及び調停回路117を有する構成である。メインプロセッサ111は、主メモリ112にデータや処理プログラムなどを展開して二重化制御装置100の動作処理を指示する。IOプロセッサ114は、入出力通信IF部115を介して入力装置130からのデータを受信し、共有メモリ113上に格納する。共有メモリ113は、IOプロセッサ114とメインプロセッサ111からのデータ送受信が可能である。二重化IF部116は、二重化制御装置100の制御を二重化して行う制御装置120との間で同一のデータを保持する(等値化)ためのデータ転送を行う。調停回路117は、二重化IF部116のデータ転送による主メモリ112へのアクセスとメインプロセッサ111による主メモリ112へのアクセスとの調停を行う。
The
制御装置120は、上述した制御装置110と同等のメインプロセッサ121、主メモリ122、共有メモリ123、IOプロセッサ124、入出力通信IF部125、二重化IF部126及び調停回路127を有する構成である。入力装置130は、操作コンソール、又は、二重化制御装置100が制御を行うプラント等の検出器などであり、制御に係る各種データを入力する。
The
この二重化制御装置100において、入力装置130から入力されるデータは、IOプロセッサ114により読み出され、制御装置110の共有メモリ113に格納される。共有メモリ113に格納されたデータは、メインプロセッサ111から主メモリ112に読み出され、その主メモリ112に格納されるデータと主メモリ122に格納されるデータとが二重化IF部116、126を介して等値化される。なお、特に説明は省略するが、入力されるデータを制御装置120の共有メモリ123へ格納して等値化する構成であってもよい。
In the duplex control device 100, data input from the
この二重化IF部116、126を介したデータの等値化では、メインプロセッサ111が二重化IF部116、126を介して等値化要求をメインプロセッサ121に出力し、その等値化要求に応じてメインプロセッサ121が二重化IF部116、126を介して主メモリ112に格納されたデータを読み出して主メモリ122に格納することで行われる。このメインプロセッサ121による主メモリ112からのデータの読み出しに際しては、メインプロセッサ111における主メモリ112へのアクセスとの調停が調停回路117で行われる。
In the data equalization via the
上述したように、二重化制御装置100では、入力装置130から入力されるデータが制御装置110の主メモリ112と制御装置120の主メモリ122とで等値化される。これのため、二重化制御装置100は、メインプロセッサ111、121で同一の処理を行うことで、二重化した場合でも同一の演算結果を得る構成である。
しかしながら、上述した従来技術では、入力されるデータを等値化する際に、演算処理を行うメインプロセッサのアクセスと二重化に係るアクセスとが調停されながら行われるため、メインプロセッサのアクセスが待機される場合があり、処理速度を低下させる虞があった。 However, in the above-described prior art, when the input data is equalized, the access of the main processor that performs arithmetic processing and the access related to duplication are performed while arbitrating, so the access of the main processor is awaited. In some cases, the processing speed may be reduced.
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、制御装置を多重化して処理を行う多重化制御装置に入力されるデータを各制御装置で等値化する際に、制御装置における処理速度の低下を防止することである。 The present invention has been made in view of such problems, and an object of the present invention is to equalize data input to a multiplexing control device that performs processing by multiplexing control devices in each control device. This is to prevent a decrease in processing speed in the control device.
上記課題を解決するために、請求項1に記載の発明は、互いにデータバスに接続され、外部装置から入力されるデータに基づいて複数の制御装置で多重化して処理を行う多重化制御装置において、前記いずれかの制御装置は、前記外部装置からのデータ入力に先立って、前記他の制御装置に外部装置からのデータ入力の開始情報を通知し、前記他の制御装置は、前記いずれかの制御装置が前記データバスを介して前記外部装置からデータを受信する際に、前記いずれかの制御装置から通知された外部装置からのデータ入力の開始情報に応じて、前記データを同期して受信することを特徴とする。 In order to solve the above-mentioned problem, the invention described in claim 1 is a multiplexing control device that is connected to a data bus and multiplexes and processes by a plurality of control devices based on data input from an external device. Before any data input from the external device, the control device notifies the other control device of start information of data input from the external device, and the other control device When the control device receives data from the external device via the data bus, the data is received synchronously according to the data input start information from the external device notified from any of the control devices. It is characterized by doing.
請求項2に記載の発明は、請求項1に記載の発明のおいて、前記制御装置は、前記外部装置からのデータ入力を制御するIOプロセッサに多重化すべきデータの入力開始を通知する入力等値化フラグを有し、前記いずれかの制御装置は、前記外部装置からのデータ入力に先立って、当該制御装置の入力等値化フラグと前記他の制御装置の入力等値化フラグとをオンにすることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the control device is an input for notifying the IO processor that controls data input from the external device of the start of input of data to be multiplexed. Prior to data input from the external device, any one of the control devices turns on an input equalization flag of the control device and an input equalization flag of the other control device. It is characterized by.
請求項1に記載の発明によれば、制御装置を多重化して処理を行う多重化制御装置に入力されるデータを各制御装置で同期して受信することができ、一旦いずれかの制御装置で受信したデータを他の制御装置に送信する処理を省くことができるため、制御装置における処理速度の低下を防止することができる。 According to the first aspect of the present invention, the data input to the multiplexing control device that multiplexes the control devices and performs processing can be received synchronously by each control device, and once at any of the control devices. Since the process of transmitting the received data to another control device can be omitted, it is possible to prevent a decrease in processing speed in the control device.
請求項2に記載の発明によれば、制御装置は、前記外部装置からのデータ入力を制御するIOプロセッサにデータの入力開始を通知する入力等値化フラグを有し、いずれかの制御装置が外部装置からのデータ入力に先立って、当該制御装置の入力等値化フラグと他の制御装置の入力等値化フラグとをオンにすることができるため、各制御装置におけるIOプロセッサによる外部装置からのデータ入力を並行して行うことができ、いずれかの制御装置におけるデータ入力が他の制御装置での処理の妨げになることがなく、処理速度の低下を防止することができる。 According to a second aspect of the present invention, the control device has an input equalization flag that notifies the IO processor that controls data input from the external device that data input is started, and any of the control devices Prior to the data input from the external device, the input equalization flag of the control device and the input equalization flag of the other control device can be turned on. The data input can be performed in parallel, and the data input in one of the control devices does not hinder the processing in the other control device, and the reduction in the processing speed can be prevented.
以下、この発明の実施の形態について、図1を参照して説明するが、この発明は以下の実施の形態に限定しない。また、この発明の実施の形態は発明の最も好ましい形態を示すものであり、発明の用途や用語はこれに限定するものではない。 Hereinafter, an embodiment of the present invention will be described with reference to FIG. 1, but the present invention is not limited to the following embodiment. The embodiments of the present invention show the most preferable modes of the invention, and the uses and terms of the invention are not limited thereto.
図1は、制御装置10、制御装置20で二重化して処理を行う本発明である二重化制御装置1の機能的構成を模式的に示すブロック図である。図1に示すように、二重化制御装置1は、入力装置30とデータバス40で接続されており、制御装置10、制御装置20が互いに入力装置30に通信可能である。
FIG. 1 is a block diagram schematically showing a functional configuration of a duplexing control apparatus 1 according to the present invention that performs duplexing with the
制御装置10は、メインプロセッサ11、主メモリ12、共有メモリ13、IOプロセッサ14、入出力通信IF部15、二重化IF部16、調停回路17及び入力等値化フラグ18を有する構成である。入力等値化フラグ18は、二重化IF部16を介して入力される他の制御部からの指示やメインプロセッサ11の指示に基づいてオン/オフされるフラグであり、IOプロセッサ14におけるデータバス40を介した入力装置30からのデータ入力開始を指示する。
The
制御装置20は、上述した制御装置10と同等のメインプロセッサ21、主メモリ22、共有メモリ23、IOプロセッサ24、入出力通信IF部25、二重化IF部26、調停回路27及び入力等値化フラグ28を有する構成である。入力装置30は、操作コンソール、又は、二重化制御装置1が制御を行うプラント等の検出器などであり、制御に係る各種データを入力する装置である。
The
ここで、二重化制御装置1において、メインプロセッサ11のデータ入力開始指示に因って入力装置30から入力されるデータを、制御装置10と制御装置20とで等値化する動作について詳細に説明する。なお、以下の説明ではメインプロセッサ11がデータ入力開始指示を出力する構成であるが、メインプロセッサ21がデータ入力開始指示を出力する構成であってもよいことは言うまでもない。
Here, the operation of equalizing the data input from the
メインプロセッサ11は、入力装置30からのデータ入力に先立って、二重化IF部16、26を介して入力等値化フラグ28をオンに設定し、IOプロセッサ14にデータバス40を介した入力装置30からのデータ受信を入出力通信IF部15で行うように指示する。IOプロセッサ14では、メインプロセッサ11からの指示に応じて、入力装置30からデータバス40へのデータ出力を指示して当該入力装置30からのデータ受信を入出力通信IF部15で開始させ、その受信したデータを共有メモリ13に格納させる。
Prior to data input from the
一方、制御装置20におけるIOプロセッサ24は、入力等値化フラグ28のオンに応じて、入出力通信IF部25におけるデータ受信を開始させ、上述したIOプロセッサ14の指示により入力装置30からデータバス40へ出力されて入出力通信IF部15で行われるデータ受信に同期して受信させて、その受信したデータを共有メモリ23に格納させる。
On the other hand, the
以上のように、二重化制御装置1は、データバス40に接続する制御装置10、制御装置20において、いずれかの制御装置が入力装置30からのデータ入力に先立って他の制御装置にそのデータ入力の開始情報を通知し、他の制御装置はいずれかの制御装置がデータバス40を介して入力装置30からデータを受信する際に、その通知に応じて同期して受信する構成である。
As described above, the duplexing control device 1 includes the
このため、二重化制御装置1は、多重化制御装置に入力されるデータを各制御装置で等値化する際に、一旦いずれかの制御装置で受信したデータを他の制御装置に送信する処理を省くことができるため、制御装置における処理速度の低下を防止することができる。 For this reason, the duplexing control device 1 performs a process of transmitting data received by one of the control devices to another control device when equalizing the data input to the multiplexing control device by each control device. Since it can be omitted, it is possible to prevent a decrease in processing speed in the control device.
[変形例]
ここで、二重化制御装置1において、上述した等値化する動作の変形例であり、二重化IF部16が入力等値化フラグ18の設定状況を監視し、その設定状況を二重化IF部26を介して入力等値化フラグ28の設定に反映させる場合について説明する。なお、二重化IF部26が入力等値化フラグ28の設定状況を監視し、その設定状況を二重化IF部16を介して入力等値化フラグ18の設定に反映させてもよいことは言うまでもない。
[Modification]
Here, it is a modification of the above-described equalization operation in the duplexing control device 1, and the
メインプロセッサ11は、入力装置30からの多重化すべきデータ入力指示として入力等値化フラグ18をオンに設定する。この入力等値化フラグ18のオンの設定に応じて、二重化IF部16は、二重化IF部26を介して入力等値化フラグ28の設定をオンにする。
The
制御装置10のIOプロセッサ14は、入力等値化フラグ18のオンの設定に応じて、データバス40を介した入力装置30からのデータ受信を入出力通信IF部15で行わせ、その受信したデータを共有メモリ13に格納させる。
The
一方、制御装置20のIOプロセッサ24は、入力等値化フラグ28のオンに応じて、データバス40を介した入力装置30からのデータ受信を入出力通信IF部25で行わせ、その受信したデータを共有メモリ23に格納させる。
On the other hand, the
以上のように、二重化制御装置1は、データバス40に接続し、入力装置30からのデータ入力を制御するIOプロセッサにデータの入力開始を通知する入力等値化フラグを有する制御装置10、制御装置20において、いずれかの制御装置が入力装置30からのデータ入力に先立って、当該制御装置及び他の制御装置の入力等値化フラグをオンにする構成である。
As described above, the duplexing control device 1 is connected to the
このため、二重化制御装置1は、各制御装置において多重化処理に必要な外部装置からのデータ入力を並行して行うことができ、制御装置10、制御装置20における多重化に係るデータ入力が他の制御装置における処理の妨げになることがなく、処理速度の低下を防止することができる。
For this reason, the duplexing control device 1 can perform data input from an external device necessary for multiplexing processing in each control device in parallel, and other data inputs related to multiplexing in the
なお、本実施の形態における記述は、本発明の一例を示すものであり、これに限定するものではない。本実施の形態における二重化制御装置1の構成及び動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。 Note that the description in the present embodiment shows an example of the present invention, and the present invention is not limited to this. The configuration and operation of the duplex control device 1 in the present embodiment can be appropriately changed without departing from the spirit of the present invention.
例えば、本実施の形態における二重化制御装置1では、データバス40に接続する制御装置10、20で二重化して処理を行う構成を例示したが、更に複数の制御装置がデータバス40に接続され、いずれかの制御装置が入力装置30からのデータ入力を行う際に他の制御装置の入力等値化フラグをオンにする構成であってよい。
For example, in the duplex control device 1 in the present embodiment, the configuration in which the
1 二重化制御装置
10、20 制御装置
11、21 メインプロセッサ
12、22 主メモリ
13、23 共有メモリ
14、24 IOプロセッサ
15、25 入出力通信IF部
16、26 二重化IF部
17、27 調停回路
18、28 入力等値化フラグ
30 入力装置
40 データバス
DESCRIPTION OF SYMBOLS 1
Claims (2)
前記いずれかの制御装置は、前記外部装置からのデータ入力に先立って、前記他の制御装置に外部装置からのデータ入力の開始情報を通知し、
前記他の制御装置は、前記いずれかの制御装置が前記データバスを介して前記外部装置からデータを受信する際に、前記いずれかの制御装置から通知された外部装置からのデータ入力の開始情報に応じて、前記データを同期して受信することを特徴とする多重化制御装置。 In a multiplexing control device that is connected to a data bus and performs processing by multiplexing with a plurality of control devices based on data input from an external device,
Prior to data input from the external device, any one of the control devices notifies start information of data input from the external device to the other control device,
The other control device, when any one of the control devices receives data from the external device via the data bus, starts data input from the external device notified from any of the control devices In response, the multiplexing control apparatus receives the data synchronously.
前記いずれかの制御装置は、前記外部装置からのデータ入力に先立って、当該制御装置の入力等値化フラグと前記他の制御装置の入力等値化フラグとをオンにすることを特徴とする請求項1に記載の多重化制御装置。 The control device has an input equalization flag for notifying the start of data input to an IO processor that controls data input from the external device,
Any one of the control devices turns on an input equalization flag of the control device and an input equalization flag of the other control device prior to data input from the external device. The multiplexing control apparatus according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093766A JP2007272285A (en) | 2006-03-30 | 2006-03-30 | Multiplexing control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006093766A JP2007272285A (en) | 2006-03-30 | 2006-03-30 | Multiplexing control device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007272285A true JP2007272285A (en) | 2007-10-18 |
Family
ID=38675069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006093766A Pending JP2007272285A (en) | 2006-03-30 | 2006-03-30 | Multiplexing control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007272285A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251622A (en) * | 2008-04-01 | 2009-10-29 | Yokogawa Electric Corp | Duplex control system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08202570A (en) * | 1995-01-24 | 1996-08-09 | Fuji Facom Corp | Duplex process controller |
JP2002149212A (en) * | 2000-11-13 | 2002-05-24 | Fuji Electric Co Ltd | Redundant programmable controller for equalizing control data and equalization method |
-
2006
- 2006-03-30 JP JP2006093766A patent/JP2007272285A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08202570A (en) * | 1995-01-24 | 1996-08-09 | Fuji Facom Corp | Duplex process controller |
JP2002149212A (en) * | 2000-11-13 | 2002-05-24 | Fuji Electric Co Ltd | Redundant programmable controller for equalizing control data and equalization method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251622A (en) * | 2008-04-01 | 2009-10-29 | Yokogawa Electric Corp | Duplex control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5397739B2 (en) | Image processing apparatus, image processing method, and image processing program | |
JP2007249668A (en) | Data transfer device and for data transfer system | |
JP5063212B2 (en) | Multiple component system | |
JP2007272285A (en) | Multiplexing control device | |
JP5058890B2 (en) | Bus control device | |
JP2009025896A (en) | Data processing unit and data processing method | |
JP7271973B2 (en) | VEHICLE CONTROL DEVICE AND OPERATING CLOCK SWITCHING METHOD | |
JP2007143236A (en) | Power supply | |
JP4759494B2 (en) | Serial data communication system and serial data communication device | |
JP2008102649A (en) | Duplex system for programmable controller | |
JP2006172316A (en) | Context maintenance method, information processor and interruption generator | |
JP4973755B2 (en) | Stall monitoring device, stall monitoring method and program | |
WO2022209458A1 (en) | Display control device and display control method | |
JP2008250936A (en) | Redundant control device and its tracking method | |
JP5244759B2 (en) | Information processing apparatus and image forming apparatus | |
JP2008052619A (en) | Power supply system comprising plurality of power supply units for robot control device | |
JP4689189B2 (en) | Information processing device | |
JP2005122592A (en) | Distributed control device | |
JP2008046731A (en) | Controller and duplex control program | |
JP2008193816A (en) | Power controller and electronic equipment equipped with the same, and power control method | |
JP2003256001A (en) | Redundancy control device | |
JP2007128284A (en) | Integral control system | |
JP2008027307A (en) | Device provided with cardbus device, and access control method thereof | |
JPH0540510A (en) | Controller | |
JP2005222198A (en) | Data transferring device and data transferring method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |