JP2007271390A - Ｔａｐコントローラ装置及びｔａｐコントローラ制御方法 - Google Patents

Abstract

【課題】外部端子を増やさずに複数のＴＡＰコントローラを切り換えられるようにすることである。
【解決手段】子のＴＡＰコントローラ１３を用いてテストを行う場合には、親のＴＡＰコントローラ１２がフリップフロップ１５の出力を「１」に、フリップフロップ１６の出力を「０」する信号を出力する。フリップフロップ１５の出力が「１」になると、ＴＤＩ、ＴＣＫ等の信号が子のＴＡＰコントローラ１３に入力し、子のＴＡＰコントローラ１３が有効となる。
【選択図】図１

Description

本発明は、回路ブロックの試験に用いられる複数のＴＡＰコントローラからなるＴＡＰコントローラ装置及びその制御方法に関する。

半導体集積回路の設計では、階層単位、機能単位などで複数のブロックに分けて設計が行われる。半導体集積回路の動作試験は試験用コントローラを用いて回路ブロック単位で行われる。

特許文献１には、回路ボード試験システムにおいて、境界走査マスタ仮想機械が、試験・診断ホストプロセッサから出力されるコマンドに従って複数の回路ボードに対して試験プログラムを実行させることが記載されている。

特許文献２には、マルチプロセッサシステムにおいて、２個のＴＡＰコントローラを切り換えて２個のＣＰＵのデバッグを行うことが記載されている。
特許文献３には、テストアクセスポートを有する最上位レベル試験制御装置とその最上位レベル試験制御装置と接続される複数の下位レベル試験制御回路とを備える集積回路において、回路ブロックの試験動作を下位レベルから上位レベルまたはその反対に行うことが記載されている。

ところで、半導体集積回路の動作試験では、回路を複数のブロックに分け、各ブロック単位の試験が複数のＴＡＰ（Test Access Port）コントローラを用いて行われる。ＴＡＰコントローラには外部からテストデータ、テストクロック信号等を供給するためのＴＡＰ端子（外部端子）が必要となるが、そのＴＡＰ端子はテスト専用端子となるのでＴＡＰ端子の数を増やすことは望ましくない。

そのため、従来、以下の２つの方法が採用されていた。
（１）上位のＴＡＰコントローラと下位のＴＡＰコントローラを設け、外部端子から上位のＴＡＰコントローラに所定のインストラクションを与え、その上位のＴＡＰコントローラから下位のＴＡＰコントローラにインストラクションを与えて各ブロックのテストを行う。
（２）複数のＴＡＰコントローラのテストデータ端子、テストクロック端子等をセレクタを介して外部端子に接続し、セレクタにより選択したＴＡＰコントローラにブロックの試験を行わせる。

しかしながら上記（１）の方法は、下位のＴＡＰコントローラに上位のＴＡＰコントローラから与えられるインストラクションを解釈する機能が必要となるので、下位のＴＡＰコントローラの回路規模が大きくなるという問題点があった、
また、上記（２）の方法は、セレクタにどのＴＡＰコントローラを選択させるかを切り換える制御信号を供給するための外部端子が必要となる。従って、ＴＡＰコントローラの数が増えると、外部端子の数もそれに応じて増やす必要があり、半導体集積回路を小型化する上で問題となる。
特開平７−１８１２３１号公報 特開２００４−１６４３６７号公報 特表２００４−５００７１２号公報

本発明の課題は、外部端子を増やさずに複数のＴＡＰコントローラを切り換えられるようにすることである。

本発明は、回路ブロックの試験を行うための複数のＴＡＰコントローラを有するＴＡＰコントローラ装置において、テスト信号が入力する親のＴＡＰコントローラと、テスト信号が入力する複数の子のＴＡＰコントローラと、入出力端子がチェイン状に接続され、それぞれの出力信号により前記親のＴＡＰコントローラと前記複数の子のＴＡＰコントローラの動作を有効または無効にする複数のラッチ回路とを有し、前記親のＴＡＰコントローラは、前記複数のラッチ回路の内の特定のラッチ回路の出力信号を所望の値に設定する信号を出力して前記複数の子のＴＡＰコントローラの中の特定の子のＴＡＰコントローラを有効にする。

この発明によれば、親のＴＡＰコントローラが複数の子のＴＡＰコントローラの内の特定の子のＴＡＰコントローラの動作を有効にして、回路ブロックのテストに用いるＴＡＰコントローラを切り換えることができる。これにより、ＴＡＰコントローラを切り換えるための切り換え信号を入力する外部端子が不要となる。

本発明のＴＡＰコントローラ装置において、前記親のＴＡＰコントローラは、前記複数のラッチ回路の先頭のラッチ回路に特定のラッチ回路の出力を所望の値に設定する信号を出力し、該信号をクロック信号に同期したタイミングで順次シフトさせて特定のラッチ回路に保持させる。

このように構成することで特定のラッチ回路の出力を所望の値に設定して特定の子のＴＡＰコントローラを有効にすることができる。
本発明のＴＡＰコントローラ装置において、前記複数の子のＴＡＰコントローラは、少なくとも第１及び第２の子のＴＡＰコントローラからなり、前記第１の子のＴＡＰコントローラの出力側と前記第２の子のＴＡＰコントローラの入力側との間に接続される第１のセレクタと、前記第２の子のＴＡＰコントローラの出力側に接続される第２のセレクタとを有する。

このように構成することで、第１の子のＴＡＰコントローラが有効な場合には、その第１の子のＴＡＰコントローラのテスト信号が第２のセレクタを介してテスト端子に出力されるので、複数の子のＴＡＰコントローラのテスト信号を出力する回路の構成を簡素にできる。

本発明のＴＡＰコントローラ装置において、前記複数のラッチ回路のリセット端子に、テスト信号として与えられるテストデータ入力信号と、親のＴＡＰコントローラから出力されるリセット信号との論理積を取った信号を出力する回路を有する。

このように構成することで、テストデータ入力信号とリセット信号の両方が有効とならないと回路がリセットされないので、不要なリセットが動作を防止できる。

本発明によれば、外部端子を増やさずに複数のＴＡＰコントローラを切り換えて回路ブロックの試験を行うことができる。

以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明の第１の実施の形態のＴＡＰコントローラ装置１１の回路図である。
この第１の実施の形態のＴＡＰコントローラ装置１１は複数のＴＡＰコントローラ１２〜１５からなり、バイポーラトランジスタまたはＭＯＳトランジスタ等からなる半導体集積回路（ＬＳＩ）上に形成される。ＴＡＰコントローラ１２〜１５は半導体集積回路の回路ブロックのテストを行うためのものである。

ＴＡＰコントローラ装置１１は、親のＴＡＰコントローラ１２と、複数の子のＴＡＰコントローラ１３，１４と、子のＴＡＰコントローラ１３，１４をイネーブルまたはディセーブルにするフリップフロップ１５，１６と、子のＴＡＰコントローラ１３，１４の出力と入力の一方を選択するセレクタ１８，１９と、親のＴＡＰコントローラ１２の出力とセレクタ１９の出力の一方を選択してテストデータ出力端子ＴＤＯに出力するセレクタ２０等からなる。

ＴＡＰコントローラ装置１１が実装される半導体集積回路には、回路ブロックのテストに使用されるテスト信号を入出力するための外部端子（ＴＡＰ端子）が設けられている。ＴＡＰ端子には、例えば、バウンダリスキャンで使用されるテストデータ入力信号ＴＤＩ（Test Data In)、テストクロック信号ＴＣＫ（Test Clock)、テストモード選択信号ＴＭＳ（Test Mode Select)、テストリセット信号ＴＲＳＴ(Test Reset)が入力する。

親のＴＡＰコントローラ１２の入力端子は、それらの外部入力端子と接続されており、テストデータ入力信号ＴＤＩと、テストクロック信号ＴＣＫと、テストモード選択信号ＴＭＳと、テストリセット信号ＴＲＳＴが入力する。なお、テストクロック信号ＴＣＫはＡＮＤゲートＡＮＤ９を介して入力する。

フリップフロップ１５とフリップフロップ１６とフリップフロップ１７は、それぞれ出力端子と入力端子がチェイン状に接続されている。フリップフロップ１５のデータ入力端子Ｄには、親のＴＡＰコントローラ１２から出力されるイネーブル信号ＦＦ用Scan Chain信号が入力する。各フリップフロップ１５〜１７のクロック端子ＣＫには、親のＴＡＰコントローラ１２から出力されるイネーブル信号ＦＦ用クロック信号が入力し、リセット端子にはテストリセット信号ＴＲＳＴが入力する。

フリップフロップ１５，１６は２個の出力端子を有しているが、この２個の出力端子には同じ信号が出力される。各フリップフロップに２系統の出力信号線を設けることで、出力側の負荷に応じて信号線毎にバッファを挿入することができる。

フリップフロップ１６のデータ入力端子には、チェイン接続された前段のフリップフロップ１５の出力信号が入力し、クロック端子ＣＫには、親のＴＡＰコントローラ１２から出力されるイネーブル信号ＦＦ用クロック信号が入力する。

親のＴＡＰコントローラ１２に入力するテストデータ入力信号ＴＤＩ、テストクロック信号ＴＣＫ、テストモード選択信号ＴＭＳ、テストリセット信号ＴＲＳＴは、それぞれＡＮＤゲートＡＮＤ１〜４とＡＮＤゲートＡＮＤ５〜８の入力端子に入力している。

ＡＮＤゲートＡＮＤ１〜４の他方の入力端子には、フリップフロップ１５の出力信号が入力し、ＡＮＤゲートＡＮＤ１〜４の出力は、子のＴＡＰコントローラ１３の４個の入力端子に入力する。

従って、フリップフロップ１５の出力信号が「１」のときには、テストデータ入力信号ＴＤＩと、テストクロック信号ＴＣＫと、テストモード選択信号ＴＭＳと、テストリセット信号ＴＲＳＴが子のＴＡＰコントローラ１３に入力される。

子のＴＡＰコントローラ１３の出力信号は、セレクタ１８の一方の入力端子（０側入力）に入力している。セレクタ１８の他方の入力端子（１側入力）にはテストデータ入力信号ＴＤＩが入力している。

セレクタ１８の制御端子には、セレクタ１８の選択動作を制御する制御信号がフリップフロップ１５から入力している。セレクタ１８は、制御信号が「０」のとき、０側入力を選択して出力し、制御信号が「１」のとき、つまりフリップフロップ１５の出力信号が「１」のとき、１側入力の子のＴＡＰコントローラ１３の出力信号を選択してＡＮＤゲートＡＮＤ５に出力する。

ＡＮＤゲートＡＮＤ５の他方の入力端子には上記のセレクタ１８の出力信号が入力し、ＡＮＤゲート５の入力端子にはテストクロック信号ＴＣＫが、ＡＮＤゲートＡＮＤ７の入力端子にはテストモード選択信号ＴＭＳが、ＡＮＤゲートＡＮＤ８の入力端子にはテストリセット信号ＴＲＳＴが入力する。

ＡＮＤゲート５〜８の他方の入力端子には、フリップフロップ１６の出力信号が入力し、ＡＮＤゲートＡＮＤ５〜８の出力は、子のＴＡＰコントローラ１４の４個の入力端子に入力する。

従って、フリップフロップ１６の出力信号が「１」のときには、セレクタ１８の出力信号と、テストクロック信号ＴＣＫと、テストモード選択信号ＴＭＳと、テストリセット信号ＴＲＳＴが子のＴＡＰコントローラ１４に入力される。

子のＴＡＰコントローラ１４の出力信号は、セレクタ１８の一方の入力端子（０側入力）に入力している。セレクタ１８の他方の入力端子（１側入力）にはテストデータ入力信号ＴＤＩが入力している。

セレクタ１９の制御端子には、セレクタ１９の選択動作を制御する制御信号がフリップフロップ１６から入力している。セレクタ１９は、制御信号が「０」のとき、０側入力を選択して出力し、制御信号が「１」のとき、つまりフリップフロップ１６の出力信号が「１」のとき、１側入力の子のＴＡＰコントローラ１４の出力信号を選択してセレクタ２０に出力する。

フリップフロップ１７のデータ入力端子Ｄには、フリップフロップ１６の出力信号が入力し、クロック端子ＣＫにはイネーブル信号ＦＦ用クロック信号が入力している。フリップフロップ１７の出力信号はセレクタ２０の制御端子に入力し、その出力信号の反転信号がＡＮＤゲートＡＮＤ９に入力している。ＡＮＤゲートＡＮＤ９の他方の入力端子にはテストクロック信号ＴＣＫが入力する。

親のＴＡＰコントローラ１２は、フリップフロップ１７の出力信号が「０」のときイネーブルとなり、「１」のときＴＣＫが「０」になり状態が固定される。フリップフロップ１７は、テストリセット信号ＴＲＳＴがイネーブルとなったとき出力信号が「０」となり、このとき親のＴＡＰコントローラ１２が有効となる。

セレクタ２０の０側入力には親のＴＡＰコントローラ１２の出力信号が入力し、１側入力には、セレクタ１９の出力信号が入力する。セレクタ２０の選択動作を制御する制御端子にはフリップフロップ１７の出力信号が供給されている。

フリップフロップ１５，１６，１７の出力状態は、親のＴＡＰコントローラ１２から出力されるイネーブル信号ＦＦ用Scan Chain信号と、イネーブル信号ＦＦ用クロック信号により決定される。すなわち、イネーブル信号ＦＦ用Scan Chain信号として特定のタイミングでハイレベルの信号を出力し、そのハイレベルの信号をクロック信号に同期したタイミングで各フリップフロップを順にシフトさせる。そして、特定のフリップフロップの出力をハイレベルに設定して特定の子のＴＡＰコントローラの動作を有効にする。さらに、最終段のフリップフロップ１７の出力をハイレベルにして親のＴＡＰコントローラ１２を無効にする。これにより、任意の子のＴＡＰコントローラをイネーブルにして所望の回路ブロックのテストを行うことができる。

また、例えば、子のＴＡＰコントローラ１３が有効なときには、セレクタ１８は１側入力の子のＴＡＰコントローラ１３から出力されるテストデータ入力信号ＴＤＩを選択してセレクタ１９に出力する。セレクタ１９は、子のＴＡＰコントローラ１４が無効のとき、０側入力のセレクタ１８の出力信号を選択してセレクタ２０に出力する。セレクタ２０は、このときフリップフロップ１７の出力信号が「１」となっているので、１側入力、つまりセレクタ１９の出力信号を選択してテストデータ出力端子ＴＤＯに出力する。

従って、子のＴＡＰコントローラ１３が有効なときには、子のＴＡＰコントローラ１３から出力されるテストデータ入力信号ＴＤＩが、セレクタ１８〜２０を介してテスト出力端子ＴＤＯに出力され、回路ブロックのテストが行われる。このように複数の子のＴＡＰコントローラ１３，１４と親のＴＡＰコントローラ１２の出力をセレクタで選択して出力することでテストデータをテストデータ出力端子ＴＤＯに出力する回路の構成を簡素にできる。

ここで、図２を参照してＴＡＰコントローラ装置１１の動作を説明する。図２の縦軸は信号のレベルを示し、横軸は時間を示している。時間軸は矢印ｔで示す方向（水平左方向）に時間が経過することを表している。また、図２の縦軸のＴＡＰ（子１）用イネーブル信号ＦＦとは、フリップフロップ１５の出力信号を示し、ＴＡＰ（子２）用イネーブル信号ＦＦとは、フリップフロップ１６の出力信号を示し、ＴＡＰ（親）用イネーブル信号ＦＦとは、フリップフロップ１７の出力信号を示す。

最初に各ＴＡＰコントローラを初期化する初期化フェイズを実行する。この初期化フェイズでは、外部入力端子のＴＡＰ端子からイネーブル信号を入力し、所定のインストラクションを与えて動作モードを設定する。このとき、どの子のＴＡＰコントローラをイネーブルにするかを指定するコマンドをテストデータ入力信号ＴＤＩとして外部から親のＴＡＰコントローラ１２に入力し、さらに特定の子のＴＡＰコントローラをイネーブルにするためのテストデータ入力信号ＴＤＩを入力する。親のＴＡＰコントローラ１２は、外部から与えられるコマンドを解析し、さらにテストデータ入力信号ＴＤＩに基づいて特定の子のＴＡＰコントローラをイネーブルにするイネーブル信号ＦＦ用Scan Chain信号と、イネーブル信号ＦＦ用クロック信号を生成して出力する。

ハイレベルのイネーブル信号ＦＦ用Scan Chain信号はイネーブル信号ＦＦ用クロック信号の立ち上がり（図２の時刻ｔ１）に同期してフリップフロップ１５にラッチされる。その結果、図２の時刻ｔ１で、ＴＡＰ（子１）用イネーブル信号ＦＦがハイレベルになる。このＴＡＰ（子１）用イネーブル信号ＦＦは、フリップフロップ１５の出力信号であるので、ＡＮＤゲートＡＮＤ１〜４の一方の入力が全て「１」となり、他方の入力端子に入力するＴＤＩ信号、ＴＣＫ信号、ＴＭＳ信号、ＴＲＳＴ信号が子のＴＡＰコントローラ１３に入力する。

このとき、フリップフロップ１６の出力信号（図２の時刻ｔ１におけるＴＡＰ（子２）用イネーブル信号ＦＦ）とフリップフロップ１６の出力信号（図２の時刻ｔ１におけるＴＡＰ（親）用イネーブル信号ＦＦ）は両方ともローレベルとなっている。

従って、時刻ｔ１においては、子のＴＡＰコントローラ１３はイネーブル、子のＴＡＰコントローラ１４はディセーブル、親のＴＡＰコントローラ１２はイネーブルになっている。

次のイネーブル信号ＦＦ用クロック信号の１周期で、イネーブル信号ＦＦ用Scan Chain信号がローレベルに変化すると、そのローレベルの信号がイネーブル信号ＦＦ用クロック信号の立ち上がり（図２の時刻ｔ２）でフリップフロップ１５にラッチされ、フリップフロップ１５の出力信号がローレベルに変化する。

時刻ｔ２の前の時点では、フリップフロップ１５の出力信号はハイレベルであったので、時刻ｔ２のタイミングでフリップフロップ１６の出力信号（図２のＴＡＰ（子２）用イネーブル信号ＦＦ）は、ローレベルからハイレベルに変化する。このとき、フリップフロップ１７の出力信号（図２のＴＡＰ（親）イネーブル信号ＦＦ）はローベルの状態を維持する。

従って、時刻ｔ２において、子のＴＡＰコントローラ１３はディセーブル、子のＴＡＰコントローラ１４はイネーブル、親のＴＡＰコントローラ１２はイネーブルになる。
次のイネーブル信号ＦＦ用クロック信号の１周期の間で、イネーブル信号ＦＦ用Scan Chain信号がハイレベルに変化すると、そのハイレベルの信号がイネーブル信号ＦＦ用クロック信号の立ち上がり（図２の時刻ｔ３）でフリップフロップ１５にラッチされ、フリップフロップ１５の出力がハイレベルに変化する。

時刻ｔ３の前の時点では、フリップフロップ１５の出力信号はローレベルであったので、時刻ｔ３のタイミングでフリップフロップ１６の出力信号（図２のＴＡＰ（子２）用イネーブル信号ＦＦ）はローレベルに変化する。

また、時刻ｔ３の前の時点では、フリップフロップ１６の出力信号はハイレベルであったので、時刻ｔ３のタイミングでフリップフロップ１７の出力信号（図２のＴＡＰ（親）用イネーブル信号ＦＦ）がハイレベルに変化する。

上記のようにして子のＴＡＰコントローラ１３をイネーブルに設定し、さらに親のＴＡＰコントローラ１２をディセーブルに設定することで、動作するＴＡＰコントローラを子のＴＡＰコントローラ１３に切り換え、その子のＴＡＰコントローラ１３にテストデータを供給して所望の回路ブロックのテストを行うことができる。

上記の説明は、子のＴＡＰコントローラ１３をイネーブルにするときの設定手順について説明したが、子のＴＡＰコントローラ１４をイネーブルにするときの手順も同様である。また、テストリセット信号ＴＲＳＴをイネーブルにすれば、フリップフロップ１７の出力をローレベルにして親のＴＡＰコントローラ１２をイネーブルにすることができる。

上述した第１の実施の形態によれば、ＬＳＩに複数のＴＡＰコントローラが実装されている場合に、複数のＴＡＰコントローラを切り換えるためのセレクタ回路の切り換え信号を外部から入力するための外部端子を設ける必要がなくなる。これにより回路テスト用の外部端子の数を減らし、その外部端子を他の信号に割当ることが可能となる。また、親のＴＡＰコントローラから子のＴＡＰコントローラに命令を与えてＴＡＰコントローラを切り換える方法のように子のＴＡＰコントローラに親からの命令を解析する機能を設ける必要が無いので子ＴＡＰコントローラの回路を簡素にできる。

上記の実施の形態は、ＬＳＩの内部の回路ブロックのテストのためのＴＡＰコントローラの例について説明したが、回路基板上の回路ブロックをテストするＴＡＰコントローラにも適用できる。子のＴＡＰコントローラは、２個に限らず何個でも良い。

（付記１） 回路ブロックの試験を行うための複数のＴＡＰコントローラを有するＴＡＰコントローラ装置において、
テスト信号が入力される親のＴＡＰコントローラと、
テスト信号が入力される複数の子のＴＡＰコントローラと、
入出力端子がチェイン状に接続され、それぞれの出力信号により前記親のＴＡＰコントローラと前記複数の子のＴＡＰコントローラの動作を有効または無効にする複数のラッチ回路とを有し、
前記親のＴＡＰコントローラは、前記複数のラッチ回路の内の特定のラッチ回路の出力信号を所望の値に設定する信号を出力して前記複数のＴＡＰコントローラの中の特定の子のＴＡＰコントローラを有効にするＴＡＰコントローラ装置。
（付記２） 前記親のＴＡＰコントローラは、前記特定のラッチ回路の出力を所望の値に設定する信号を先頭のラッチ回路に出力し、該信号をクロック信号に同期したタイミングで順次シフトさせて前記特定のラッチ回路に保持させる付記１記載のＴＡＰコントローラ装置。
（付記３） 前記複数の子のＴＡＰコントローラは、少なくとも第１及び第２の子のＴＡＰコントローラからなり、前記第１の子のＴＡＰコントローラの出力側と前記第２の子のＴＡＰコントローラの入力側との間に接続される第１のセレクタと、
前記第２の子のＴＡＰコントローラの出力側に接続される第２のセレクタとを有する付記１記載のＴＡＰコントローラ装置。
（付記４） 前記第１のセレクタは、前記第１の子のＴＡＰコントローラが有効なとき、前記第１の子のＴＡＰコントローラから出力されるテスト信号を選択して前記第２の子のＴＡＰコントローラに出力し、前記第２のセレクタは、前記第２の子のＴＡＰコントローラが無効なときは、前記第１のセレクタから出力されるテスト信号を選択して出力し、前記第２の子のＴＡＰコントローラが有効なときには、前記第２の子のＴＡＰコントローラから出力されるテスト信号を選択して出力する付記３記載のＴＡＰコントローラ装置。
（付記５） 前記複数の子のＴＡＰコントローラは、少なくとも第１及び第２の子のＴＡＰコントローラからなり、前記第１の子のＴＡＰコントローラの出力側と前記第２の子のＴＡＰコントローラの入力側との間に接続される第１のセレクタと、
前記第２の子のＴＡＰコントローラの出力側に接続される第２のセレクタと、
前記親のＴＡＰコントローラの出力と前記第２のセレクタの出力とが入力され、一方の入力を選択してテスト端子に出力する第３のセレクタとを有する付記１記載のＴＡＰコントローラ装置。
（付記６） 前記第１のセレクタは、前記第１の子のＴＡＰコントローラが有効のとき、前記第１の子のＴＡＰコントローラから出力されるテスト信号を選択して前記第２の子のＴＡＰコントローラに出力し、前記第２のセレクタは、前記第２の子のＴＡＰコントローラが無効なときは、前記第１のセレクタから出力されるテスト信号を選択して前記第３のセレクタに出力し、前記第２の子のＴＡＰコントローラが有効なときには、前記第２の子のＴＡＰコントローラから出力されるテスト信号を選択して前記第３のセレクタに出力し、前記第３のセレクタは、前記親のＴＡＰコントローラが無効なときには、前記第２のセレクタの出力を選択してテスト端子に出力し、前記親のＴＡＰコントローラが有効なときには、前記親のＴＡＰコントローラから出力されるテスト信号を前記テスト端子に出力する付記５記載のＴＡＰコントローラ装置。
（付記７） 回路ブロックの試験を行うための複数のＴＡＰコントローラを制御するＴＡＰコントローラ制御方法であって、
入出力端子がチェイン状に接続され、それぞれの出力信号により前記親のＴＡＰコントローラと前記複数の子のＴＡＰコントローラを有効または無効にする複数のラッチ回路を有し、
前記複数のラッチ回路の内の特定のラッチ回路の出力信号を所望の値に設定する信号を親のＴＡＰコントローラから出力して、前記複数の子のＴＡＰコントローラの中の特定の子のＴＡＰコントローラを有効にするＴＡＰコントローラ制御方法。
（付記８） 前記親のＴＡＰコントローラは、前記特定のラッチ回路の出力を所望の値に設定する信号を先頭のラッチ回路に入力し、該信号を順次シフトさせて前記特定のラッチ回路に保持させる付記７記載のＴＡＰコントローラ制御方法。
（付記９） 前記複数の子のＴＡＰコントローラは、少なくとも第１及び第２の子のＴＡＰコントローラからなり、前記第１の子のＴＡＰコントローラの出力側と前記第２の子のＴＡＰコントローラの入力側との間に第１のセレクタを接続し、前記第２の子のＴＡＰコントローラの出力側に第２のセレクタを接続した付記７記載のＴＡＰコントローラ制御方法。

第１の実施の形態のＴＡＰコントローラ装置の回路図である。 ＴＡＰコントローラ装置の動作タイミングを示す図である。

符号の説明

１１ ＴＡＰコントローラ装置
１２ 親のＴＡＰコントローラ
１３，１４ 子のＴＡＰコントローラ
１５〜１７ フリップフロップ
１８〜２０ セレクタ

Claims (5)

1. 回路ブロックの試験を行うための複数のＴＡＰコントローラを有するＴＡＰコントローラ装置において、
   テスト信号が入力される親のＴＡＰコントローラと、
   テスト信号が入力される複数の子のＴＡＰコントローラと、
   入出力端子がチェイン状に接続され、それぞれの出力信号により前記親のＴＡＰコントローラと前記複数の子のＴＡＰコントローラの動作を有効または無効にする複数のラッチ回路とを有し、
   前記親のＴＡＰコントローラは、前記複数のラッチ回路の内の特定のラッチ回路の出力信号を所望の値に設定する信号を出力して前記複数の子のＴＡＰコントローラの内の特定の子のＴＡＰコントローラを有効にするＴＡＰコントローラ装置。
2. 前記親のＴＡＰコントローラは、前記特定のラッチ回路の出力信号を所望の値に設定する信号を先頭のラッチ回路に出力し、該信号をクロック信号に同期したタイミングで順次シフトさせて前記特定のラッチ回路に保持させる請求項１記載のＴＡＰコントローラ装置。
3. 前記複数の子のＴＡＰコントローラは、少なくとも第１及び第２の子のＴＡＰコントローラからなり、前記第１の子のＴＡＰコントローラの出力側と前記第２の子のＴＡＰコントローラの入力側との間に接続される第１のセレクタと、
   前記第２の子のＴＡＰコントローラの出力側に接続される第２のセレクタとを有する請求項１記載のＴＡＰコントローラ装置。
4. 前記複数の子のＴＡＰコントローラは、少なくとも第１及び第２の子のＴＡＰコントローラからなり、前記第１の子のＴＡＰコントローラの出力側と前記第２の子のＴＡＰコントローラの入力側との間に接続される第１のセレクタと、
   前記第２の子のＴＡＰコントローラの出力側に接続される第２のセレクタと、
   前記親のＴＡＰコントローラの出力と前記第２のセレクタの出力とが入力され、一方の入力を選択してテスト端子に出力する第３のセレクタとを有する請求項１記載のＴＡＰコントローラ装置。
5. 回路ブロックの試験を行うための複数のＴＡＰコントローラを制御するＴＡＰコントローラ制御方法であって、
   入出力端子がチェイン状に接続され、それぞれの出力信号により前記親のＴＡＰコントローラと前記複数の子のＴＡＰコントローラを有効または無効にする複数のラッチ回路を有し、
   前記複数のラッチ回路の内の特定のラッチ回路の出力信号を所望の値に設定する信号を親のＴＡＰコントローラから出力して、前記複数の子のＴＡＰコントローラの中の特定の子のＴＡＰコントローラを有効にするＴＡＰコントローラ制御方法。