JP2007266251A - 光半導体装置 - Google Patents

Abstract

【課題】ｐｉｎ接合またはｐｎ接合を用いたアレイ型光半導体受光素子において、チャネル間のクロストークを改善すること。
【解決手段】光信号を受光するための第１の半導体接合層から構成されている受光部を複数備えた光半導体素子であって、その受光部間において、第１の半導体接合層と接触することなく、第２の半導体接合層を配置する。受光部への光入力を遮断することなく、第１の半導体接合層と接続された第１の電極とは絶縁を確保しつつ、第２の半導体接合層と接続された第２の電極の各々を互いに電気的に接続して配置する。受光部は２次元に配置されてもよい。第１の半導体接合層と第２の半導体接合層は、ｐｉｎ（またはｐｎ）半導体接合層である。
【選択図】図５

Description

本発明は、主に光ファイバ通信に用いられる光半導体装置に関し、さらに詳しくは多チャンネル化に対応した受光素子（フォトダイオード：ＰＤ）のような光半導体素子、および、これら光半導体素子を備えた光モジュールに関する。

近年、光ファイバ通信の普及に伴って、多数の光素子を高密度に集積しつつ、かつ小型化、低コスト化を実現する光半導体素子および光モジュールが必要とされている。特に、光モジュールの更なる小型化を進める上で、多数のチャンネルを有しつつその製造コストを削減できる構成として、複数の受光部もしくは発光部を集積したアレイ状態で光半導体素子を用いることにより、一層の小型化が進められる。本発明では、複数の受光部を集積した光半導体素子およびそれを用いた光モジュールについて説明する。以下、図１（Ａ）、図１（Ｂ）、図２、図３および図４を用いて、従来の光半導体素子もしくはそれを用いた光モジュールの例を説明する。

図１（Ａ）は、従来の複数の受光部を有する光半導体素子１の斜視図を示し、図１（Ｂ）は、その断面図を示したものである。ここでは、光半導体素子１を電気配線板１０上に実装した例を用いて説明をおこなう。光半導体素子１は、たとえばＩｎＰによる基板２を用いて作製してされており、ここではｎ型基板２を用いた例を説明することにする。光半導体素子１は、ｎ型基板２上に光吸収層３とｎ型埋め込み層４とを順次積層させ、さらにｎ型埋め込み層４の一部にｐ型拡散領域５を形成した構造となっている。光半導体素子１の裏面すなわちｎ型基板側には電極（裏面電極）６が形成されており、一方ｐ型拡散領域側５にも電極（第１の電極）８が形成されている。ここでは、光半導体素子１を裏面電極６において金属半田７を用いて固定し、また第１の電極８をボンディングワイヤ９を用いて、電気配線板１０上に形成した電気配線１１と接続して実装している。光半導体素子１では、ｎ型基板２とｐ型拡散領域５で挟まれた光吸収層３において、第１のｐｉｎ半導体接合層１２を構成することにより、光吸収層３は一部空乏層化、もしくはｎ型基板２とｐ型拡散領域５間に逆バイアス電圧を印加することにより完全空乏層化する。受光部１３（ここでは、光半導体素子表面のｐ型拡散領域側部分で、図中矢印で示す部分とする。今後、この光信号の入射部分を受光部という。）から入射した光信号は、この第１のｐｉｎ半導体接合層１２における空乏層領域において電子ホール対キャリアを発生させ、これが光電流すなわち電気信号となって取り出されることとなる。このような複数の受光部１３を集積した光半導体素子１において、これら各々の受光部１３は半導体プロセスで一括して形成されるために、各々の受光特性は実質的に均一なものである。

なお、上記のような４つの受光部１３を有する光半導体素子において、典型的な寸法例を挙げると、受光部間隔２５０μｍ、各受光径８０μｍ、光吸収層３の厚さ３．６μｍであり、半導体素子外形寸法は縦１０００μｍ、幅３５０μｍ、厚さ１５０μｍである。

図２には、図１で示した光半導体素子１を内蔵した光モジュール１４の一例を示す。ここでは、４つの受光部１３を有する光半導体素子１を用いている。光半導体素子１は、セラミックからなる箱型の筺体１５内に収納され、この筺体１５と、受光部１３への光入力を可能にするサファイア等からなる窓蓋１６とによって気密封止されている（たとえば、非特許文献１参照）。筺体１５と窓蓋１６とは、金属半田１７により接合されているため、高い気密性を有した中で、光半導体素子１は、外部環境から保護されて、その信頼性を確保している。光半導体素子１は、受光部１３を窓蓋１６に対向させた状態で、裏面電極６と筺体１５とが金属半田７等により固定しており、また第１の電極８とはボンディングワイヤ９により筺体１４内の電気配線１８と接続している。筺体１５内の電気配線１８は、この筺体を貫通して筺体の表面にまで延長されており（ここでは図示していない）、外部に接続される電気配線ボード類への電気的接続を可能にしている。

さらに、図２に示した光モジュール１４の適用例として、図３に斜視図および図４に断面図を示す。本事例では、さまざまな光信号処理回路を信頼性よく実現するＰＬＣ（石英系平面光波回路）１９の光導波路２０の端に、図２の光モジュール１４を直接取り付けた光複合部品の一形態を示す。ここで、光信号が伝播する複数本の光導波路２０と、光モジュール１４内で複数に並んだ受光部１３とが、それぞれ対応するもの同士で光学的に結合して実装してある。筺体１５から取り出された電気配線１８は、ボンディングワイヤ９を介して電気配線板１０上の電気配線１１と接続されている。

ここで、図２のモジュールの形態として、典型的な寸法例を挙げると、セラミック筐体１５の寸法は縦６５００μｍ、幅２５００μｍ、厚さ１０００μｍであり、窓蓋１６の寸法は縦６５００μｍ、幅２５００μｍ、厚さ２００μｍである。

A.Kaneko, et al, "Ultra small and low power consumption 8ch variable optical attenuator multiplexer (V-AWG) using multi-chip PLC integration technology" Proc. OFC 2005, OTuD3 米津宏雄著「光通信素子工学」工学図書株式会社発行

一括した多チャンネル集積を実現するために、図１に示したような複数の受光部を集積した従来の光半導体素子では、大きくは以下に述べる２つの要因によってクロストーク（漏話）の問題を引き起こしていた。

まず、その要因の一つ目は、光信号の入力を所望するある所定のチャンネルの受光部に光信号が入射した際に、その光が受光部の吸収層に完全には吸収されずに、その光の一部がそのまま光半導体素子の裏面に到達して再び反射散乱を繰り返しつつ吸収層に戻ってくるという現象にある。このとき、反射散乱を繰り返す光の一部は、所定のチャンネル以外すなわち本来ならば受光を所望しない他のチャンネルのｐｉｎ半導体接合層領域に達して光吸収がおこなわれて、不要な光電流となってしまう。またあるいは、反射散乱を繰り返す光の一部は、所定のチャンネル以外の吸収層領域においてもキャリアを発生させ、そのまま拡散もしくはドリフトすることにより、他のチャンネルのｐｉｎ半導体接合層に達して光吸収がおこなわれて、ここでも不要な光電流となってしまう。また、吸収層において、完全に光が吸収されないという特性は、例えば通信波長帯で主に使われるＩｎＧａＡｓ／ＩｎＧａＡｓＰの混晶半導体においては、光の吸収が１．６μｍ帯以上の波長域で急激に落ちてくるため、その波長域においては光が吸収されにくい分、漏れ光成分となってクロストークが大きくなる。さらに、環境温度が低下するにつれ、さらに光の吸収効率が落ちるため、ますます光信号は吸収されにくく、不要な漏れ光となってクロストーク拡大の原因となるといった問題を引き起こしていた。例えば、図２の従来のモジュールによると、隣接クロストークは、入力光波長が１５５０ｎｍのとき−２６．７ｄＢであるのに対して、より長波長の１６１０ｎｍでは−２５．６ｄＢとなって、−２６ｄＢをクリアできなくなってくる。このように、これらの他のチャンネルにおいては全く不要となる光電流の発生が、クロストークの原因となるため、多チャンネル通信における伝送特性を大きく低下させるといった問題があった。この問題は、受光部を複数有する光半導体素子の構造そのものに原因があるため、図２のようにモジュール化によっても、この問題を回避しえない。

要因の二つ目は、図２に示した光モジュールにおいては、光半導体素子の受光部と光入力位置の間には必然的に間隙がある点である。たとえば、図４に示すように、光導波路２０の端に図２の光モジュール１４を実装した場合、光導波路２０から出射した光信号は、その間隙を伝わる間にもそのビーム幅を広げるため、光入力を所望するチャンネルの受光部１３以外の領域にも光信号の一部が侵入してしまう。すなわち、所望する受光部１３において、はじめから吸収されることのない一部の光信号は、他のチャンネルの受光部１３に直接入射したり、もしくは要因の一つ目の理由と同様に、光半導体素子１の内部で反射散乱を繰り返したりして、不要な漏れ光の原因となる。その結果、これら不要な漏れ光の発生も、クロストークの原因となるため、多チャンネル通信における伝送特性を大きく低下させるといった解決すべき課題が生じていた。

本発明は、従来技術で生じていた上述したような課題に鑑みてなされたもので、その目的とするところは、他チャンネルへのクロストークをより低減できる複数の受光部を有する光半導体素子を提供することにある。さらには、本発明はこれら半導体光素子を用いてクロストークを低減しつつ、かつより一層の低コスト化を推し進めることが可能となる光モジュールを提供することにある。

上記目的を達成するために、本発明は、光信号を受光するための第１の半導体接合層から構成されている受光部を複数備えた光半導体素子において、各前記受光部間において前記第１の半導体接合層と接触することなく第２の半導体接合層が配置されていることを特徴とする。

ここで、前記第２の半導体接合層が、各前記第１の半導体接合層の周囲を囲って配置されていることは好ましい。

また、前記受光部への光入力を遮断することなく前記第１の半導体接合層に接続されている第１の電極と、前記第１の電極に対して絶縁を確保しつつ前記第２の半導体接合層に接続されている第２の電極とを有することは好ましい。

また、それぞれの前記第２の半導体接合層と接続した前記第２の電極の各々が互いに電気的に接続して一体化されていることは好ましい。

また、複数の前記第２の半導体接合層の各々が互いに電気的に接続して一体化され、一体化された該第２の半導体接合層の一部または全部に単一の前記第２の電極が接続されていることは好ましい。

また、前記受光部への光入力を遮断することなく、前記第１の半導体接合層と接続された前記第１電極とは絶縁を確保しつつ、前記第２の半導体接合層に接続された前記第２の電極が光半導体素子の表面全体を覆って配置されていることは好ましい。

また、前記受光部のピッチ間隔が５００μｍ以下であることは好ましい。

また、前記受光部が２次元に配置されていることは好ましい。

また、前記第２の電極を介して前記第２の半導体接合層にバイアス電圧を印加することで光半導体素子を駆動することは好ましい。

また、前記第１の半導体接合層と前記第２の半導体接合層が、ｐｉｎ半導体接合層、またはｐｎ半導体接合層であることは好ましい。

上記目的を達成するため、さらに本発明は、上記の光半導体素子を有する光モジュールを特徴とすることができる。

以上説明したように、本発明によれば、本来の光信号を受光する受光部とその他の隣接する受光部との間において、ｐｉｎ半導体接合層またはｐｎ半導体接合層等の半導体接合素子を配置することにより、クロストークを低減することが可能となる。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

尚、従来例と同じ構成要素である部分については特にことわりのない限り同様な構成であるため、同じ構成要素には同一符号を付してその詳細な説明を省略する。また、本発明は多チャンネルの構成を取り上げるため、図中の繰り返しの構成要素の表記については、特にことわりがない限り、これを省略する。

（第１の実施形態）
図５（Ａ）と図５（Ｂ）に、本発明の第１の実施の形態における光半導体素子の構成を示す。図５（Ａ）にはその光半導体素子１の斜視図を、図５（Ｂ）にはその断面図を示す。本実施形態では、背景技術の欄で説明した複数の受光部１３を有する光半導体素子１において、さらに受光部１３間の位置に、第１のｐｉｎ半導体接合層１２と接触することなく第２のｐｉｎ半導体接合層２２を配置した構造の光半導体素子１を示している。

本実施形態の光半導体素子は上記のようにｐｉｎ構造のものであるが、後述するように、本発明はｐｎ構造の光半導体素子にも適用できる。ただ、公知のように、ｐｎ構造ではその半導体接合面における空乏層が十分でないため、ｐ層とｎ層よりもドーピング濃度が低いｉ層（光吸収層）を入れることで、光吸収をより高める、動作電圧を下げる等の特性改善を図っている。特に、ＩｎＧａＡｓをｉ層とするIII−Ｖ族多元結晶ｐｉｎフォトダイオードは、１μｍ帯の広い通信波長域をカバーしているので、光通信で多用されている。この点を考慮して、以下に述べる本発明の各実施形態では、ｐｉｎ半導体接合層を配置した光半導体素子を例示して本発明を説明することとする。

本実施形態では、各受光部１３間に、上記のように第２のｐｉｎ半導体接合層２２を配置したことにより、クロストークを低減することが可能になる。その動作機構を以下に説明する。

発明が解決しようとする課題の欄で述べたような、問題となるクロストークの大きく分けた２つの要因の内の一つ目である、受光すべき信号光が吸収層に完全に吸収されずにその信号光の一部はそのまま光半導体素子１の裏面に到達して再び反射散乱を繰り返しつつ受光を所望しない他のチャンネルの第１のｐｉｎ半導体接合層領域１２に達しようとする不要な漏れ光、もしくは反射散乱を繰り返す光の一部で、所定のチャンネル以外の吸収層領域においてキャリアを発生させ、そのまま拡散もしくはドリフトにより他のチャンネルの第１のｐｉｎ半導体接合層１２に達しようとする不要な漏れ光を、本発明により新たに配置した第２のｐｉｎ半導体接合層２２において吸収させることが可能となる。すなわち、本発明によれば、クロストークの原因となる不要な漏れ光を、入力を所望しない他のチャンネルの第１のｐｉｎ半導体接合層１２に到達する前に、第２のｐｉｎ半導体接合層２２において吸収できるため、従来技術の光半導体素子と比較して大幅にクロストークを低減することが可能となる。

第２のｐｉｎ半導体接合層２２は、従来の半導体製造プロセスにおいて、第１のｐｉｎ半導体接合層１２を形成する工程と同時に、形成することが可能である。すなわち、第１のｐｉｎ半導体接合層１２を構成するｐ型拡散領域５を形成するために使用するマスクデザインに、第２のｐｉｎ半導体接合層２２を構成するｐ型拡散領域を形成するためのマスクデザインを追加変更するだけで対応が可能となるため、本実施形態の実現においてはなんら従来の半導体製造プロセスに負担をかけることなく、つまり製造工程数の増加を招くことなく、その第２のｐｉｎ半導体接合層２２の実現が可能である。本発明の光半導体素子の作製は格別特殊な工法を必要とせず、従来の一般的な素子作製方法（非特許文献２）の応用で実現できるので、簡略のためその他の構成要素についての製造工程の詳細説明は省略する。

また、図５（Ａ）、図５（Ｂ）に示すような４つの受光部１３を有する光半導体素子において、寸法例を挙げると、受光部間隔２５０μｍ、各受光径８０μｍ、光吸収層３の厚さ３．６μｍであり、光半導体素子外形寸法は縦１０００μｍ、幅３５０μｍ、厚さ１５０μｍである。さらに、本発明による、第２のｐｉｎ半導体接合層の導入パタンは、図５においては、短径７０μｍ、長径１５０μｍの楕円形状である。ただし、これらの寸法は典型的な値であり、本発明はこれらの値に拘束されるものではない。

また、本発明では、受光部１３のピッチ間隔を広げることによりクロストークを抑制する必要がないので、受光部１３のピッチ間隔を好ましい５００μｍ以下とすることができる。

以上、本発明の第１の実施形態で用いた構成要素は、本第１の実施形態に限定されるものではなく、後述の本発明の第２の実施形態以降の他の実施形態にも実施可能なものである。また、本明細書で開示したこれら本発明の実施形態の変形、代替等の適用は、本発明の主旨となるその効果を阻害することがない範囲において実施可能である。例えば、以下の通りである。

第２のｐｉｎ半導体接合層２２の形状は、図５（Ａ）に示したような楕円に限るものではなく、たとえば円形でもよいし、あるいは長方形でもよく、その形状を限定するものではない。特に、図６に示すように、隣接する受光部１３間において、光半導体素子１の対向する端面から端面へ完全に光半導体素子１を横切るように第２のｐｉｎ半導体接合層２２を配置することにより、チャンネル間の分離を完全なものとすることができるため、クロストークの低減効果は大きいものとなる。

また、第２のｐｉｎ半導体接合層２２の形成は、必ずしも第１のｐｉｎ半導体接合層１２と同時に形成しなければならないということではない。たとえば、第２のｐｉｎ半導体接合層２２におけるｐ型拡散領域５におけるドーピング濃度を、第１のｐｉｎ半導体接合層１２におけるｐ型拡散領域５よりも高くすることによって、第２のｐｉｎ半導体接合層２２の空乏層化を第１のｐｉｎ半導体接合層１２の空乏層化よりも際立たせることが可能となる。それにより、受光部１３間における不要な漏れ光の吸収をより高めることとなり、その結果クロストーク低減効果をより高めることが可能となる。

また、ＰＤ（フォトダイオード）を形成する基板２にはＩｎＰに限らず、ＰＤ構造を形成できるのであれば、たとえばＧａＡｓ、Ｓｉ、Ｇｅ、ＳｉＧｅ等の他の基板を用いてもよい。ドーピング材料としては、ｎ型ドーピング材として、Ｓｉ（シリコン）、Ｓｅ（セレン）、Ｓ（硫黄）、Ｓｎ（錫）等が使用できる。一方、ｐ型ドーピング材としては、Ｚｎ（亜鉛）、カドミウム（Ｃｄ）、ベリリウム（Ｂｅ），マグネシウム（Ｍｇ）を用いることができる。

また、基板２上の積層構成においても、図５、図６の例ではｎ型基板２上に光吸収層３とｎ型埋め込み層４を順次積層させ、さらにｎ型埋め込み層４の一部にｐ型拡散領域５を形成したが、その逆の積層構成でもよい。すなわち、ｐ型基板上に光吸収層とｐ型埋め込み層を順次積層させ、さらにｐ型埋め込み層の一部にｎ型拡散領域を形成した積層構成でもよい。以上の構成は、一般に光吸収層にＩｎＧａＡｓやＩｎＧａＡｓＰを用いて形成したヘテロ構造を成すｐｉｎ半導体接合層を供するが、ホモ構造によるｐｉｎ半導体接合層を用いてもよいし、受光が可能であればｐｉｎ半導体接合層の代わりにｐｎ接合層を用いてもよい。例えば、背景技術の欄でも説明したように、通信波長帯で主に使われるＩｎＧａＡｓ／ＩｎＧａＡｓＰの混晶半導体においては、光の吸収が１．６μｍ帯以上の波長域で急激に落ちてくるため、この波長域においては光が吸収されにくい分、漏れ光成分となってクロストークが大きくなる。従って、１．２μｍ〜１．７μｍ帯の波長光を受光できるＩｎＧａＡｓ／ＩｎＧａＡｓＰの混晶半導体を用いた光半導体素子に本発明を適用すれば、好ましいクロストーク改善効果が得られる。ただし、本発明は、ｐｉｎもしくはｐｎの半導体接合層が構成できて受光機能があるものであれば、特にその波長を限定するものではない。

また、本実施形態では、受光部１３の数を４個にした例を挙げたが、本発明はその数を限定するものではない。すなわち受光部１３の数は、２個以上の複数個であればよい。また、複数の受光部１３は、等間隔ピッチに配置されていてもよいし、不等間隔に任意のピッチに配置されていてもかまわない。

本実施形態では、特にｐｉｎ半導体接合層を用いて例示したが、上述したように本発明はこれに限定されない。すなわち、本発明を構成する半導体接合層としては、ｐｉｎ半導体接合層だけでなく、例えばｐｎ半導体接合層でも、本発明のクロストーク低減効果が得られる。このｐｎ半導体接合層の場合は、例えば、図５（Ｂ）に示す構造から符号３で示す光吸収層（ｉ層）を取り除いた構造になる（図示しない）。ただし、ｐｎ構造よりは、ｐｉｎ構造による第２の半導体接合層２２を配置する方が、ｉ層（吸収層）を有する分だけ、本発明のクロストーク低減効果は大きい。従って、ｐｎ構造による第２の半導体接合層よりは、ｐｉｎ構造による第２の半導体接合層を配置した方がより望ましいといえる。このことは、後述の他の実施形態にも当てはまる。

（第２の実施形態）
図７（Ａ）と図７（Ｂ）に、本発明の第２の実施の形態における光半導体素子の構成を示す。図７（Ａ）にはその光半導体素子の斜視図を、図７（Ｂ）にはその断面図をそれぞれ示す。本実施形態では、第１の実施形態と異なって、第１のｐｉｎ半導体接合層１２の周囲を完全に囲って、第２のｐｉｎ半導体接合層２２を配置した形態を示している。このように第２のｐｉｎ半導体接合層２２を配置することで、第１の実施形態にも増して、全方向から反射散乱する不要な漏れ光を吸収することが可能となる。

さらに、本実施形態の構造は、以下に述べる効果を新たに生むという特徴がある。すなわち、作製プロセスのデザインルールが許す範囲であれば、図８（Ａ）および図８（Ｂ）に示すように、第２のｐｉｎ半導体接合層２２をできるだけ第１のｐｉｎ半導体接合層１２に近づけ、また第１のｐｉｎ半導体接合層１２と接することなく素子の全域にわたって配置することで、受光部１３面の上方からビームを広げつつ入射する光信号のうち、所望のチャンネルの受光部１３に入射しきれなかった不要な漏れ光についても確実に吸収することができるようになるため、クロストークの低減効果をより一層高めることができる。

さらに、従来の例示（図１（Ａ）および図１（Ｂ））における光半導体素子１では、光半導体素子１の切り出し面（すなわち、劈開もしくはダイシングにより切り出された光半導体素子の側面）から、外部からの迷光が入射した場合、受光感度の劣化を招くといった問題があった。そのため、図２に示すように従来の半導体素子をモジュール化する際にも、これら迷光に対する遮光対策が必要であった。これに対し、本実施形態では、図７（Ａ）または図８（Ａ）に示すように、第１のｐｉｎ半導体接合層１２の周囲を完全に囲って第２のｐｉｎ半導体接合層２２を配置しているので、クロストークの原因となる受光部１３間に侵入した不要な漏れ光を吸収するだけにとどまらず、加えて外部からの迷光も遮断することができるという新たな効果も生まれるため、光半導体素子１の受光特性を改善できるという効果も得ることができるようになる。

さらに、図９に示すような、２次元に配置した受光部１３を有する光半導体素子２３の場合、隣接する受光部１３からのクロストークは、1次元で配列されたアレイ型の光半導体素子１のそれと異なって、周囲３６０度にわたってその原因が存在することになる。図９に示すように、２次元に配置された光半導体素子２３の場合には、第１のｐｉｎ半導体接合層１２の周囲を完全に囲うように第２のｐｉｎ半導体接合層２２を配置することによって、クロストークの低減効果は大きいものとなる。図９に示した光半導体素子２３の受光部は、それら受光部の配置が等間隔ピッチである場合の例を示しているが、それら受光部が不等間隔に任意のピッチで配置されてもかまわない。尚、２次元に配置した受光部１３を有する光半導体素子２３を内蔵した光モジュールについては、後述の第８の実施形態８で言及する。

（第３の実施形態）
図１０（Ａ）と図１０（Ｂ）に本発明の第３の実施の形態における光半導体素子の構成を示す。図１０（Ａ）にはその光半導体素子１の斜視図を、図１０（Ｂ）にはその断面図を示す。本実施形態では、前述した第１の実施形態および第２の実施形態と異なって、受光部１３への光入力を遮断することなく第１のｐｉｎ半導体接合層１２に接続された第１の電極８と、この第１の電極８とは絶縁を確保しつつ第２のｐｉｎ半導体接合層２２に接続された第２の電極２４とが配置された形態を示している。第２の電極２４は、その一部もしくは全体が、第２のｐｉｎ半導体接合層２２を構成するｐ型拡散領域５と接続される。図１０（Ａ）に示す第２の電極２４は、第２のｐｉｎ半導体接合層２２を構成するｐ型拡散領域５の全体を覆う状態で配置された場合を例示している。さらに、第２の電極２４の各々はボンディングワイヤ９を介して、外部の電気配線板１０上に形成した電気配線１１と接続されている。なお、図中、第２の電極２４で覆われた第２のｐｉｎ半導体接合層２２を分かりやすく表示するために、第２の電極２４を白抜き輪郭太線で描画している。

第２の電極２４の接続先について、二通りの場合について述べる。まず、一つ目として、第２の電極２４の接続先が、裏面電極７と共通化されて接続される場合、すなわちショート（短絡）接続された場合について述べる。第２の電極２４がショート接続されると、第２のｐｉｎ半導体接合層２２における光吸収層内に発生する空乏層の状態は、第１の実施形態で述べた構成（第２の電極２４をオープンにした場合も同じ）のそれよりも、電気的な揺らぎに影響されにくい状態になるので、不要な漏れ光をより安定して吸収することができ、クロストークの変動を抑えることが可能となる。

次に、第２の電極２４の接続先と、裏面電極６との間で、第２のｐｉｎ半導体接合層２２に対して逆バイアス電圧を印加した場合について述べる。逆バイアス電圧が第２のｐｉｎ半導体接合層２２に印加されると、第２のｐｉｎ半導体接合層２２における光吸収層３内が完全に空乏層化する。その結果、受光感度が増すこととなる。このことが第２のｐｉｎ半導体接合層２２で生じることにより、上記のようにショート接続した場合と比較して、不要な漏れ光をより一層捕らえることが可能となる。

各々の第２の電極２４に印加するバイアス電圧の値は、すべて同じ値でもよいし、各々が異なる値でもよい。そのバイアス電圧値を各々異なるように調整可能とすることで、例えば作製プロセスの制約のためにｐ型拡散領域の大きさが異なってしまうような場合などにおいて、印加電圧の値を各々の第２のｐｉｎ半導体接合層２２に対して個別に最適化することができる。

また、第２の電極２４に印加するバイアス電圧の値を、第１の電極２４に印加するバイアス電圧と同じ値にしてもよい。この場合は、電圧源が共通化できて、１つの電圧源ですむという利点がある。勿論、第２の電極２４に印加するバイアス電圧値を、第１の電極２４に印加するバイアス電圧値と異なるようにしてもかまわない。

以上、第２の電極２４の接続先について述べたが、いづれにしても従来技術に対してクロストークの低減効果は大きいものとなる。

第２の電極２４は、従来の半導体製造プロセスにおいて、第１の電極８を形成する工程と同時に形成することが可能である。すなわち、第１の電極８を形成するために使用するマスクデザインに第２の電極２４を形成するためのマスクデザインを追加変更するだけで対応が可能であるため、本実施形態の実現においてはなんら従来の半導体プロセスに負担をかけることなく、つまり製造工程数の増加を招くことなく、第２の電極２４の実現が可能となる。

（第４の実施形態）
本発明の第３の実施形態で示したような第２のｐｉｎ半導体接合層２２に第２の電極２４を接続して配置した形態では、各々の第２の電極２４に対して外部と電気的接続を個別に確保しようとすると、各々の第２の電極２４に対して、それぞれ個別のボンディングワイヤ９が必要となる。このことは、受光部１３のピッチ間隔がより狭くなった場合、すなわち、受光部のピッチ間隔を狭めて、光半導体素子の小型化を目指すような場合には、第１の電極８と接続されたボンディングワイヤ９と第２の電極２４と接続されたボンディングワイヤ９とが接触してショートしやすくなるといったおそれが生じてくる。また、光半導体素子に多数のボンディングワイヤ９を打つことは、光モジュールの組立工程を複雑なものにする。従って、第２のｐｉｎ半導体接合層２２と接続された第２の電極２４へのボンディングワイヤの数は少ない程よいということが分かる。

そこで、本発明は第４の実施形態では、ボンディングワイヤの数をできるだけ少なくする形態について、図１１、図１２および図１３を用いて説明する。本実施形態では、第２の電極２４を共通化し、その単一の第２の電極２４を第２のｐｉｎ半導体接合層２２を構成するｐ型拡散領域５の一部もしくは全体に接続した状態に配置している。なお、図１１、図１２および図１３においては、第２の電極２４と重なりつつ接続されている部分のｐ型拡散領域５を分かりやすく表示するために、第２の電極２４を白抜き輪郭太線で描画している。

図１１に示す光半導体素子１では、第３の実施形態と異なって、それぞれの第２のｐｉｎ半導体接合層２２と接続された第２の電極２４の各々が互いに電気的に連結接続して配置されている。このように第２の電極２４を共通化、一体化することにより、第２の電極２４に必要なボンディングワイヤ９は最低１本からで良くなるため、ボンディングワイヤの数が多いことから生ずる上述した不都合を回避できるという効果が生じる。

また、図１２に示す光半導体素子１では、第３の実施形態と異なって、第２のｐｉｎ半導体接合層２２の各々を互いに電気的に接続して一体化し、そのｐ型拡散領域５の一部に単一の第２の電極２４を接続して配置している。このように第２のｐｉｎ半導体接合層２２を共通化、一体化することによっても、第２の電極２４に必要なボンディングワイヤ９は最低１本からで良くなるため、ボンディングワイヤの数が多いことから生ずる上述した不都合を回避できるという効果が生じる。

さらに、図１３に示す光半導体素子１では、第２の実施形態の図８（Ａ）で示した効果に加え、最低１本からのボンディングワイヤで第３の実施形態で述べた効果を生じることが可能となるため、より一層の不要な漏れ光の吸収が可能となる。

前述した他の実施形態と同様に、本実施形態においても、光半導体素子１の作製プロセスにおいて、第１の電極８を形成するために使用するマスクデザインに第２の電極２４を形成するためのマスクデザインを追加変更する、あるいはｐ型拡散領域５を形成するために使用するマスクデザインを追加変更するだけで本実施形態の実現への対応が可能となるため、本実施形態の実現においてはなんら従来の半導体プロセスに負担をかけることなく、つまり製造工程数の増加を招くことなく、本実施形態のの実現が可能であるという特徴を有する。

（第５の実施形態）
図１４（Ａ）と図１４（Ｂ）に本発明の第５の実施の形態の光半導体素子の構成を示す。図１４（Ａ）にはその光半導体素子１の斜視図を、図１４（Ｂ）にはその断面図を示す。本実施形態では、上記の第４の実施形態で説明した図１３の構成と異なって、受光部１３への光入力を遮断することなく、第１のｐｉｎ半導体接合層１２と接続された第１電極８とは絶縁を確保しつつ、第２のｐｉｎ半導体接合層２２に接続された第２の電極２４を光半導体素子１の表面全体を覆って配置した形態を示している。なお、図中、第２の電極２４で覆われた第２のｐｉｎ半導体接合層２２を分かりやすく表示するために、第２の電極２４を白抜き輪郭太線で描画している。このような形態を実施することにより、第２の実施形態の図８（Ａ）で示した構成により生じる効果に加え、最低１本からのボンディングワイヤで良いので第３の実施形態で述べた効果を生じることが可能となる。

さらに、本実施形態によれば、それ以上に根本的な特性改善を期待することが可能となる。すなわち、光半導体素子１の表面全体を覆って配置した第２の電極２４の存在そのものにより、発明が解決しようとする課題の欄で述べたように、問題となるクロストークの大きく二つの要因の内の二つ目の解決すべき課題をほぼ取り去ることが可能となる。従来の技術を示す図４に示したように、光導波路２０の端に図２の従来の光モジュール１４を実装した場合には、光導波路２０から出射した光信号は、その間隙を伝わる間にもそのビーム幅を広げるため、光入力を所望するチャンネルの受光部１３以外の領域にも光信号の一部が侵入しまうことは既に述べた通りである。しかし、本実施形態のように、光半導体素子１の表面全体を覆って配置した第２の電極２４の存在そのものにより、所望する受光部１３において吸収されることがないであろう不要となる一部の光信号ついては、その侵入前に反射させてしまうため、不要な漏れ光の発生そのものを遮断できるという、極めてクロストークの削減効果の大きい効果を生む。加えて、本実施形態では、第１のｐｉｎ半導体接合層１２の周囲を完全に囲って第２のｐｉｎ半導体接合層２２を配置した形態を有しているので、光半導体素子１周辺から漏れ込む迷光に対しても、さらには一部発生した漏れ光についても十分な吸収ができる作用が得られる。さらに、第２の電極２４を介して逆バイアス電圧を印加することにより、クロストークの削減効果を最大限に引き出すことが可能となる。

本実施形態によるクロストーク改善効果について具体的な測定結果例を挙げてさらに説明する。まず、図１（Ａ），（Ｂ）に示した従来技術による隣接クロストークは、−２６．７ｄＢ＠１５５０ｎｍ、−２５．６ｄＢ＠１６１０ｎｍであった。これに対し、図１４（Ａ）、（Ｂ）に示した本発明の第５の実施形態による隣接クロストークは、−３６．９ｄＢ＠１５５０ｎｍ、−３４．５ｄＢ＠１６１０ｎｍであった。すなわち、本実施形態によれば、少なくとも、１５５０ｎｍにおいて１０．２ｄＢ以上、１６１０ｎｍにおいて８．９ｄＢ以上のクロストーク改善効果があることが分かった。また、低い環境温度におけるクロストークとしては、−５度において、１６１０ｎｍにおいても−３３．２ｄＢとなり、−２６ｄＢ以上を十分に満足するクロストーク特性の改善を実現することができた。

（第６の実施形態）
図１５に示す光モジュールは、背景技術の欄でも説明した光モジュール同様に、筺体１５の内部に、上述してきた各実施形態において作製した光半導体素子１の一つを実装した場合の一例を示す。図１５では、第５の実施形態で説明した光半導体素子１を実装した例を示す。本発明による上述のようなクロストークの低減構造を有する光半導体素子１を使用することにより、光モジュールのクロストーク特性も改善できるようになる。

第２の電極２４を有する光半導体素子を実装した場合でも、その第２の電極２４から電気的接続を筺体１５外部に取り出すために形成した筐体側の電気配線１８は、他の電気配線１８と同時に形成することが可能であるため、なんら従来の筐体１５の製造構成において負担をかけることなく、つまり製造工程数の増加を招くことなく、その光モジュールの実現が可能である。

図１５のモジュールの形態として、寸法例を挙げると、セラミック筐体１５の寸法は縦６５００μｍ、幅２５００μｍ、厚さ１０００μｍであり、窓蓋１６の寸法は縦６５００μｍ、幅２５００μｍ、厚さ２００μｍである。ただし、これらの寸法は参考のために例示した典型的な値であり、本発明はこれらに拘束されるものではないことは勿論である。

（第７の実施形態）
図１６に示す光モジュールは、第６の実施形態で説明した光モジュールにさらに実用性を備えさせた場合の一例を本発明の第７の実施形態として示す。本光モジュール１４は背景技術の欄でも説明した図３の構成と同様に、筐体１５内部に、上述した第６の実施形態において作製したクロストークの低減構造を有した光半導体素子１を実装している。図１６の構成では、筐体１５に取り付けられたリードピン２１を介して筐体外部に電極を取り出すことができるようになっている。また、８つの受光部（ここでは図示しない）を有する光半導体素子１を内蔵した光モジュール１４に８芯の光ファイバアレイ２５を取り付けている。

一方、発明が解決しようとする課題の欄で述べたクロストーク要因を抱えた従来技術で生産された光半導体素子を用いて、図１６に示すような光モジュールを作製した場合、以下に述べる理由で、その製造コストが高止まりしていた。すなわち、受光部のピッチ間隔が通常使用される光ファイバアレイのファイバ整列ピッチ間隔の２５０μｍの場合であっても、仕様によっては十分にクロストーク特性を満足することが困難な場合もあった。これは、特に光通信波長で長波長側であるＬ帯の波長域にある光信号では、空間に出射された後のビームの広がりが大きいため、発明が解決しようとする課題の欄で述べたように、問題となるクロストーク要因の内の二つ目の課題の影響を大きく受けていたためである。さらに、低温環境における光半導体素子の受光特性が低下するという物理的特性から、クロストーク要因の内の一つ目の課題の影響を大きく受けていた。そこで、従来技術で製造された光半導体素子の受光部はそのピッチ間隔をできるだけ離して、具体的には５００μｍ以上のピッチ間隔を採用することで、クロストークの低減を図っていた。しかし、受光部のピッチ間隔の拡大は、光半導体素子そのものの形状を大型化することなる。このことは、光半導体素子を所定のアレイ数で切り出す際には、その工程自体を困難なものとしたり、あるいは素子そのものの取り扱いを困難にするという問題を生じさせていた。また大型化により１枚のウェハから切り出せる光半導体素子の収穫数が少なくなり、コスト高を招く原因ともなっていた。一方で、規格外の５００μｍ以上の光ファイバアレイの調達を必要とするなど、光モジュールの製造についても更なるコスト高を招いていた。

しかし、これまでの本発明の各実施形態で述べてきた第２のｐｉｎ半導体接合層２２を配置した光半導体素子１においては、一層のクロストーク低減効果が得られるので、受光部１３のピッチ間隔を狭めることが可能となる。例えば、通常一般に使用される光ファイバアレイ２５のファイバ整列ピッチ間隔は、２５０μｍもしくは１２７μｍのものがある。本実施形態では、これらの光ファイバアレイ２５を用いた様子を図１６に示している。これら各々の光ファイバと光学的な結合を得るために、光半導体素子１の受光部のピッチ間隔も２５０μｍもしくは１２７μｍに配置して作製してある。このように通常入手しやすい規格に沿った光ファイバアレイ２５を光モジュールに適用できることは、部材の調達コストを大幅に低減できるという効果を生む。

尚、云うまでもないが、光半導体素子１の受光部のピッチ間隔は、２５０μｍもしくは１２７μｍが最適であるというわけではなく、その受光部のピッチ間隔についてはなんら制限を与えるものではなく、そのピッチ間隔は任意に採用可能である。むしろ本発明の光半導体素子１を使用することにより、クロストークの削減効果が得られる分だけ素子サイズを小型化でき、ひいては光モジュールを小型化できるという効果が得られる点に注目すべきである。

（第８の実施形態）
図１７と図１８に本発明の第９の実施の形態における光モジュールの構成を示す。図１７にはその光モジュールの斜視図を、図１８にはその断面図を示す。本実施形態では、第２の実施形態で述べた２次元に配列された受光部１３を有する光半導体素子２３（図９）を、筐体１５内に内蔵し、さらにＰＬＣ（Planar Lightwave Circuit）１９上に表面実装した光モジュールについて説明する。ここで光半導体素子２３は、筐体１５側に固定しているのではなく、受光部１３を窓蓋１６側に対向させた状態で直接窓蓋１６上に形成した電極２６に対してフリップチップ実装しており、これによって電極を取り出している。このように構成したのは、２次元に配列された受光部１３を遮蔽することなく、多数の第１の電極８及び第２の電極２４からボンディングワイヤにより電極を取り出すことが非常に困難であるからである。本実施形態では、第１の電極８及び第２の電極２４は窓蓋側の電極と金属半田７等により接続され、裏面電極６がボンディングワイヤ９によって接続されている。筐体１５からの電極の取り出しは、例えばＦＰＣ(Flexible Printed Circuit)２７等を用いることにより可能である。ＰＬＣ１９側においては、光導波路２０の端に反射ミラー２８が形成されている。光導波路２０を伝播してきた光信号は、この反射ミラー２８により反射されて上部に対面して設置された受光部１３へ入射する構成となっている（図中、破線矢印）。

上記のような配置構成にすることで、第２のｐｉｎ半導体接合層２２を配置した光半導体素子２３において受光部１３を２次元に配列させた場合においても、クロストークの低減効果が期待できる光モジュールを提供することが可能である。

（第９の実施形態）
以上の実施形態で述べてきた光半導体素子におけるＰＤの構成は、いずれも基板に対して上面から光信号を入射させる面入射型ＰＤの構成であったが、本発明における第２のｐｉｎ半導体接合層２２を配置できるのは、このＰＤ構成に限定されるものではない。すなわち、光信号の入射位置が確保できるのであれば、基板の裏面から光信号を入射させる裏面入射型ＰＤの構成であってもよい。また、基板に対して水平方向から光信号を入射させる端面入射型の導波路型ＰＤの構成であってもよいし、屈折型ＰＤであってもよい。また、アバランシェＰＤやＵＴＣ−ＰＤ（単一走行キャリアＰＤ）においても、本発明の効果を同様に得ることが可能である。

以上述べてきた本発明の構成は、光半導体によるＰＤの種類のいかんに拘わることなく、本来の信号光を受光すべき受光部（第１の半導体接合部）の他に、これら受光部間において、第２の半導体接合部を設けることが可能であれば、クロストークの低減を図ることが可能となる。すなわち、ＰＤの構成にはなんら制限されない。

さらに、以上の実施形態で述べてきた光半導体素子の電極の配置は、第１の電極もしくは第２の電極が裏面電極に対して基板の別の面、すなわち基板の表と裏に配置されている構成であったが、このことについても、本発明においてはその構成に限定されるものではない。すなわち、本発明における第２のｐｉｎ半導体接合層を配置できるデザインであれば、第１の電極もしくは第２の電極と同じ基板面に裏面電極と同じ機能を有する電極を形成してもよい。つまり、すべての電極を、基板の片面に形成してもよい。

以上論述したように、本発明において実施できる光半導体素子の形態は、複数の受光部を有する光半導体素子において、受光部間において第１のｐｉｎ半導体接合層と接触することなく第２のｐｉｎ半導体接合層を配置した光半導体素子を配置するだけで、そのＰＤ構成に関わらずクロストークの低減効果を得ることが可能である。

（他の実施の形態）
上記では、本発明の好適な実施形態を例示して説明したが、本発明の実施形態は上記例示に限定されるものではなく、特許請求の範囲に記載の範囲内であれば、その構成部材等の置換、変更、追加、個数の増減、形状の設計変更等の各種変形は、全て本発明の実施形態に含まれる。

例えば、上述した本発明の各実施形態では、特にｐｉｎ半導体接合層を用いて例示したが、本発明はこれに限定されない。すなわち、本発明を構成する半導体接合層としては、ｐｉｎ半導体接合層だけでなく、ｐｎ半導体接合層や、多層の半導体接合層を有するアバランシェＰＤやＵＴＣ−ＰＤ（単一走行キャリアＰＤ）等においても適用可能であることはいうまでもない。例えば、ｐｎ半導体接合層を有する場合においても、ｐｉｎ半導体接合層を用いて説明した第１から第９までの実施形態に記載の全ての形態は、ｉ層（光吸収層）が存在しないという違いだけで、同様に実施可能である。

（Ａ）は従来の光半導体素子を示す斜視図であり、（Ｂ）はその断面図である。 従来の光半導体素子を光モジュールにした一例を示す斜視図である。 従来の光半導体素子を光モジュール化してＰＬＣと接続して複合化した部品の斜視図である。 従来の光半導体素子を光モジュール化してＰＬＣと接続して複合化した部品の断面図である。 （Ａ）は本発明の第１の実施形態における光半導体素子を示す斜視図であり、（Ｂ）はその断面図である。 本発明の第１の実施形態における光半導体素子の応用例を示す斜視図である。 （Ａ）は本発明の第２の実施形態における光半導体素子の一つ目の応用例を示す斜視図であり、（Ｂ）はその断面図である。 （Ａ）は本発明の第２の実施形態における光半導体素子の二つ目の応用例を示す斜視図であり、（Ｂ）はその断面図である。 本発明の第２の実施形態における光半導体素子の三つ目の応用例を示す斜視図である。 （Ａ）は本発明の第３の実施形態における光半導体素子を示す斜視図であり、（Ｂ）はその断面図である。 本発明の第４の実施形態における光半導体素子の一つ目の応用例を示す斜視図である。 本発明の第４の実施形態における光半導体素子の二つ目の応用例を示す斜視図である。 本発明の第４の実施形態における光半導体素子の三つ目の応用例を示す斜視図である。 （Ａ）は本発明の第５の実施形態における光半導体素子を示す斜視図であり、（Ｂ）はその断面図である。 本発明の第６の実施形態における光半導体素子を光モジュールにした構成例を示す斜視図である。 本発明の第７の実施形態における光半導体素子を光モジュール化して光ファイバアレイと接続して複合化した部品の斜視図である。 本発明の第８の実施形態における光半導体素子を光モジュール化してＰＬＣと接続して複合化した部品の斜視図である。 本発明の第８の実施形態における光半導体素子を光モジュール化してＰＬＣと接続して複合化した部品の断面図である。

符号の説明

１ （１次元に受光部を有する）光半導体素子
２ （ｎ型ＩｎＰ）基板
３ 光吸収層
４ ｎ型埋め込み層
５ ｐ型拡散領域
６ 裏面電極
７ （光半導体素子を固定する）金属半田
８ 第１の電極
９ ボンディングワイヤ
１０ 電気配線板
１１ （電気配線板上の）電気配線
１２ 第１のｐｉｎ半導体接合層
１３ 受光部
１４ （光半導体素子を内蔵する）光モジュール
１５ 筐体
１６ 窓蓋
１７ （筺体と窓蓋を接合する）金属半田
１８ （筐体の）電気配線
１９ ＰＬＣ
２０ 光導波路
２１ リードピン
２２ 第２のｐｉｎ半導体接合層
２３ （２次元に受光部を有する）光半導体素子
２４ 第２の電極
２５ 光ファイバアレイ
２６ （窓蓋側の）電極
２７ ＦＰＣ
２８ 反射ミラー

Claims (11)

1. 光信号を受光するための第１の半導体接合層から構成されている受光部を複数備えた光半導体素子において、
   各前記受光部間において前記第１の半導体接合層と接触することなく第２の半導体接合層が配置されていることを特徴とする光半導体素子。
2. 前記第２の半導体接合層が、各前記第１の半導体接合層の周囲を囲って配置されていることを特徴とする請求項１に記載の光半導体素子。
3. 前記受光部への光入力を遮断することなく前記第１の半導体接合層に接続されている第１の電極と、
   前記第１の電極に対して絶縁を確保しつつ前記第２の半導体接合層に接続されている第２の電極と
   を有することを特徴とする請求項１または２に記載の光半導体素子。
4. それぞれの前記第２の半導体接合層と接続した前記第２の電極の各々が互いに電気的に接続して一体化されていることを特徴とする請求項３に記載の光半導体素子。
5. 複数の前記第２の半導体接合層の各々が互いに電気的に接続して一体化され、一体化された該第２の半導体接合層の一部または全部に単一の前記第２の電極が接続されていることを特徴とする請求項３に記載の光半導体素子。
6. 前記受光部への光入力を遮断することなく、前記第１の半導体接合層と接続された前記第１電極とは絶縁を確保しつつ、前記第２の半導体接合層に接続された前記第２の電極が光半導体素子の表面全体を覆って配置されていることを特徴とする請求項３に記載の光半導体素子。
7. 前記受光部のピッチ間隔が５００μｍ以下であることを特徴とする請求項１から６までのいずれかの項に記載の光半導体素子。
8. 前記受光部が２次元に配置されていることを特徴とする請求項１から７までのいずれかの項に記載の光半導体素子。
9. 前記第２の電極を介して前記第２の半導体接合層にバイアス電圧を印加することで光半導体素子を駆動することを特徴とする請求項１から８までのいずれかの項に記載の光半導体素子。
10. 前記第１の半導体接合層と前記第２の半導体接合層が、ｐｉｎ半導体接合層、またはｐｎ半導体接合層であることを特徴とする請求項１から９までのいずれかの項に記載の光半導体素子。
11. 請求項１から請求項１０までのいずれかの項に記載の光半導体素子を有することを特徴とする光モジュール。
    

Images