JP2007259297A - 可変利得増幅器及びこの可変利得増幅器を備えた通信装置 - Google Patents

可変利得増幅器及びこの可変利得増幅器を備えた通信装置 Download PDF

Info

Publication number
JP2007259297A
JP2007259297A JP2006083729A JP2006083729A JP2007259297A JP 2007259297 A JP2007259297 A JP 2007259297A JP 2006083729 A JP2006083729 A JP 2006083729A JP 2006083729 A JP2006083729 A JP 2006083729A JP 2007259297 A JP2007259297 A JP 2007259297A
Authority
JP
Japan
Prior art keywords
transistor
cascode
transistors
variable gain
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006083729A
Other languages
English (en)
Other versions
JP4354465B2 (ja
Inventor
Masato Koya
真人 幸谷
Kunihiko Iizuka
邦彦 飯塚
Hiroshi Kawamura
博史 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006083729A priority Critical patent/JP4354465B2/ja
Priority to EP06024072A priority patent/EP1837989A1/en
Priority to CNA2006101667412A priority patent/CN101043203A/zh
Priority to US11/635,685 priority patent/US7482879B2/en
Publication of JP2007259297A publication Critical patent/JP2007259297A/ja
Application granted granted Critical
Publication of JP4354465B2 publication Critical patent/JP4354465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】広い可変利得範囲を得ることができ、さらに、増幅段トランジスタの切替時における線形性の劣化を抑制することが可能な可変利得増幅器を提供すること。
【解決手段】可変利得増幅器１は、信号入力端ＩＮに接続された増幅段トランジスタＱと、この増幅段トランジスタＱの出力端にカスコード接続された複数のカスコード段トランジスタＴとを含み、さらに、減衰器ＡＴを介して並列接続された複数のカスコード増幅器Ａｍｐを有する。さらに、各カスコード増幅器Ａｍｐに含まれる複数のカスコード段トランジスタＴのＯＮ／ＯＦＦ動作を制御するゲート電位制御回路２０と、選択された１つの増幅段トランジスタＱのみがＯＮとなるように、複数の増幅段トランジスタＱのＯＮ／ＯＦＦ動作を制御するベース電流制御部１１を備えている。
【選択図】図２

Description

本発明は、利得を変更可能な可変利得増幅器、及び、この可変利得増幅器を備えた通信装置に関する。
従来から、テレビ放送等の送受信を行う通信装置には、利得を変更可能に構成された可変利得増幅器が設けられている。例えば、通信装置の受信回路には、可変利得増幅器として、アンテナで受信されたＲＦ（Radio Frequency）信号を増幅する低雑音増幅器（ＬＮＡ：Low Noise Amplifier）が設けられている。
受信された所望波が微弱な場合には、各回路で発生するノイズの影響を極力抑えて高い受信感度を得るために、ＬＮＡは利得を大きく設定する。一方で、妨害波が存在する場合や所望波の強度が大きい場合には、周波数変換回路等の後段回路において飽和しないように、ＬＮＡは利得を小さく設定する。そのため、ＬＮＡには広い利得可変範囲が求められる（例えば、３０〜４０ｄＢ程度）。さらに、所望波が微弱であるにも関わらず妨害波が存在する受信環境においては、妨害波により生じる歪の影響を小さく抑えるために、ＬＮＡには高い線形性が求められる。
このＬＮＡ、及び、その後段のミキサやフィルタ等を含む複数の回路が縦続接続された一般的な受信回路（実施形態中の図１参照）の線形性は、ＩＩＰ３（相互変調インタセプトポイント：線形性の指標）を用いて、数式１のように表される。
Figure 2007259297
数式１において、Ｇ１，Ｇ２，・・・、及び、ＩＩＰ３１，ＩＩＰ３２，・・・は、縦列接続された複数の回路（ＬＮＡ、ミキサ、フィルタ等）の、ゲイン（利得）及びＩＩＰ３を、それぞれ示す。この数式１からわかるように、受信回路の最初の回路であるＬＮＡの線形性（ＩＩＰ３１）が大きいか、ＬＮＡの利得（Ｇ１）が小さくなると、受信回路全体のＩＩＰ３が向上する。従って、受信回路全体の線形性を高く保つには、ＬＮＡの利得を徐々に減少させる際に、ＬＮＡ自身の線形性が低下しないことが望ましい。
このようなＬＮＡに好適な可変利得増幅器として、特許文献１に記載されたものがある。この可変利得増幅器は、信号入力端と信号出力端との間において並列接続された複数のバイポーラ型のトランジスタ（増幅段トランジスタ）を有する。複数の増幅段トランジスタの間にはそれぞれ減衰器が設けられており、後段の増幅段トランジスタには減衰器で減衰された信号が入力される。さらに、複数の増幅段トランジスタのベース電流は、それらの総和が一定となるように連続的に制御される。従って、得られる利得が異なる複数の増幅段トランジスタを切り替えるとともに、さらに、各増幅段トランジスタへの供給電流を変化させることによって、広い範囲にわたって滑らかに変化する利得可変特性が得られる。
特開２００５−１３６８４６号公報
ところで、一般的に、回路の線形性は、その回路の消費電力が大きくなるにつれて向上する。しかし、特許文献１に記載の可変利得増幅器においては、複数の増幅段トランジスタを切り替える際にベース電流の分配比が連続的に変化するため、少ないベース電流で動作する遷移領域が存在する。そのため、特許文献１の図４に示されているように、特に、１段目の増幅段トランジスタから２段目の増幅段トランジスタへ切り替える際の利得減少時に、１段目の増幅段トランジスタへの供給電流が減少するのに伴って、線形性（ＩＩＰ３）の特性が大きく落ち込み、劣化している。
本発明の目的は、広い可変利得範囲を得ることができ、さらに、増幅段トランジスタの切替時における線形性の劣化を抑制することが可能な可変利得増幅器を提供することである。
課題を解決するための手段及び発明の効果
本発明の可変利得増幅器は、入力信号を増幅する増幅段トランジスタと、この増幅段トランジスタの出力端にカスコード接続された複数のカスコード段トランジスタで構成するカスコード増幅器であって、減衰器を介して接続された複数のカスコード増幅器と、各カスコード増幅器に含まれる前記複数のカスコード段トランジスタのＯＮ／ＯＦＦ動作を制御する第１制御部と、前記複数のカスコード増幅器にそれぞれ１つのみ含まれる複数の増幅段トランジスタのうち、選択された１つの増幅段トランジスタのみがＯＮとなるように、前記複数の増幅段トランジスタのＯＮ／ＯＦＦ動作を制御する第２制御部とを備えていることを特徴とするものである。
複数のカスコード増幅器は減衰器を介して接続されていることから、後段のカスコード増幅器の増幅段トランジスタほど信号が段階的に減衰されて入力される。また、各増幅器は、増幅段トランジスタの出力端にカスコード接続された複数のカスコード段トランジスタとを含んでいる。従って、複数の増幅段トランジスタを切り替えるとともに、さらに、第１制御部により、複数のカスコード段トランジスタのＯＮ／ＯＦＦ動作をそれぞれ制御して、増幅段トランジスタで増幅された信号電流の、信号出力端に繋がる信号伝達経路へ流れる量を変化させることによって、広い範囲にわたって利得を細かく変更することが可能となる。
これに加えて、本発明の可変利得増幅器においては、第２制御部により、選択された１つの増幅段トランジスタのみがＯＮとなるように、複数の増幅段トランジスタのＯＮ／ＯＦＦ動作が制御されて、選択された１つのカスコード増幅器の増幅段トランジスタにのみ一定電流が流れるようになっている。そのため、カスコード増幅器の切り替え時に複数の増幅段トランジスタに同時に電流が流れることがなく、また、微小な動作電流で動作するトランジスタが存在しないため、線形性の低下を抑制することができる。
本発明の可変利得増幅器は、前記減衰器は、前記複数のカスコード増幅器の間にのみ設けられていることを特徴とするものである。減衰器は、後段の増幅段トランジスタに入力される信号を前段の増幅段トランジスタよりも減衰させるためのものであるから、信号入力端と初段の増幅段トランジスタとの間、あるいは、最終段の増幅段トランジスタの後に設けられている必要は特にない。例えば、初段の増幅段トランジスタの前に減衰器が存在すると最初から利得を減衰させることになり、ノイズ特性が利得減衰分劣化してしまう。そこで、本発明においては、最低限必要な位置、即ち、複数のカスコード増幅器の間に減衰器が設けられている。
本発明の可変利得増幅器は、各カスコード増幅器の前記複数のカスコード段トランジスタは、出力負荷に接続された信号伝達用トランジスタと、電圧供給端子に接続された信号短絡用トランジスタとを含んでおり、前記カスコード段トランジスタのゲート幅をＷ、ゲート長をＬとしたときに、前記第１制御部は、ＯＮとなる前記信号伝達用トランジスタと前記信号短絡用トランジスタのＷ／Ｌの総和が常に一定となるように、前記複数のカスコード段トランジスタのＯＮ／ＯＦＦ動作を制御することを特徴とするものである。
この構成によれば、ＯＮとなるカスコード段トランジスタのＷ／Ｌは一定であることから、ＯＮとなる信号伝達用トランジスタのＷ／Ｌを変化させることにより、信号伝達経路を流れる電流分配比を変化させて、利得変化量を正確に設定できる。また、カスコード段トランジスタのＯＮ／ＯＦＦ制御により利得を変化させるため、利得変化時にカスコード段トランジスタに微小電流が流れる遷移状態がなく、消費電力の減少により生じる線形性の低下が抑制される。
本発明の可変利得増幅器は、各カスコード増幅器の前記複数のカスコード段トランジスタは、前記信号伝達用トランジスタである第１のトランジスタと、前記信号短絡用トランジスタである第２のトランジスタと、この第２のトランジスタとＷ／Ｌが等しく、且つ、前記信号伝達用トランジスタである第３のトランジスタとからなる差動対とを含んでおり、前記第１制御部は、前記第１のトランジスタを常にＯＮにし、さらに、前記差動対を構成する前記第２のトランジスタと前記第３のトランジスタの一方をＯＮにするとともに、他方をＯＦＦにすることを特徴とするものである。
この構成によれば、１つの差動対を構成する第２のトランジスタと第３のトランジスタのＯＮ／ＯＦＦを切り替えることにより、差動対を流れる信号電流を、信号短絡経路である第２のトランジスタと、信号伝達経路である第３のトランジスタの間で切り替えて、利得を変更することが可能になる。ここで、第２のトランジスタと第３のトランジスタのサイズが等しいことから、これら２つの差動対を形成するトランジスタをコンパクトにレイアウトすることが可能となる。また、第２のトランジスタと第３のトランジスタの特性が等しくなるため、これら２つのトランジスタのＯＮ／ＯＦＦを切り替えて利得を変化させたときに、常にＯＮである第１のトランジスタを流れる電流の量は変化せず、線形性が劣化しない。
本発明の可変利得増幅器は、各カスコード増幅器の前記複数のカスコード段トランジスタは、複数の前記差動対を含んでおり、前記複数の差動対をそれぞれ構成する前記カスコード段トランジスタのＷ／Ｌは、基準となるＷ／Ｌの値に対して２のべき乗倍の大きさであることを特徴とするものである。
本発明によれば、複数の差動対をそれぞれ構成するカスコード段トランジスタのサイズ（Ｗ／Ｌ）が、基準のＷ／Ｌに対して２のべき乗倍となっているため、差動対を構成する２つのトランジスタ（第２のトランジスタと第３のトランジスタ）のＯＮ／ＯＦＦを制御することにより、ＯＮとなる信号伝達用トランジスタのＷ／Ｌの総和、即ち、信号伝達経路を流れる信号電流の量（利得）を複数ビット（デジタル２値信号）と対応させ、段階的に変化させることが可能となる。
本発明の可変利得増幅器は、各カスコード増幅器の前記複数のカスコード段トランジスタは、Ｗ及びＬが等しい複数の単位トランジスタの並列接続により構成されていることを特徴とするものである。この構成によれば、より均一性のあるコンパクトなレイアウトが可能となり、複数のカスコード段トランジスタの閾値ばらつきが改善され、所望の分配比による信号（電流）分配を精度よく行うことができる。
本発明の可変利得増幅器は、前記第１制御部は、前記複数の増幅器の間で対応する前記カスコード段トランジスタのゲート端子に、ＯＮ／ＯＦＦ動作を決定するゲート電位を共通に付与することを特徴とするものである。前述したように、複数のカスコード増幅器のうち、選択された１つのカスコード増幅器の増幅段トランジスタのみに一定電流が供給されて、そのカスコード増幅器においてのみ信号増幅が行われる。そのため、本発明のように、複数の増幅器の間で、対応するカスコード段トランジスタに対してゲート電位を共通に付与することができ、第１制御部の素子数の削減、及び、低消費電力化が可能となる。
本発明の可変利得増幅器は、前記第１制御部は、前記第１のトランジスタのゲート端子に、そのＯＮ信号として、電源電位よりも低い一定電位を付与し、さらに、前記第１制御部は、前記第２のトランジスタと前記第３のトランジスタに対して、それぞれ、ＯＮ信号としての前記一定電位とＯＦＦ信号としてのグランド電位の何れか一方を付与することを特徴とするものである。この構成によれば、カスコード段トランジスタのゲート端子にＯＮ信号として電源電位よりも低い一定電圧を付与することにより、ＯＮとなるカスコード段トランジスタのドレイン−ソース間の電位差を大きくして、線形性を向上させることが可能となる。
本発明の可変利得増幅器は、前記第１制御部は、電源とグランドとの間に直列接続されて、前記一定電位を生成するための抵抗器と、前記一定電位をグランドに短絡するスイッチとを備えていることを特徴とするものである。この構成によれば、簡単な回路構成により、カスコード段トランジスタのゲート電位を制御でき、素子数削減及び低消費電力化を期待できる。
本発明の可変利得増幅器は、前記減衰器の減衰量は、前段のカスコード増幅器により得られる最低利得よりも、後段のカスコード増幅器により得られる最高利得の方が低くなるように設定されていることを特徴とするものである。この構成によれば、カスコード増幅器が後段のものに切り替えられたときに、利得が上昇してしまうことはなく、単調減少な利得特性を実現できる。
本発明の可変利得増幅器は、前記カスコード段トランジスタのゲート端子に接地容量が付加されていることを特徴とするものである。この構成によれば、カスコード段トランジスタのゲート−ソース間寄生容量により高周波信号が生じても、この高周波信号をグランドへ逃がすことができる。さらに、ゲート端子に抵抗器を付加することにより、ＲＣ時定数を大きくして、カスコード段トランジスタのＯＮ／ＯＦＦ切り替え時におけるゲート電位の急激な立ち上がり／立ち下がりを防止することができる。
本発明の可変利得増幅器は、前記第２制御部からの指令に基づいて、バイポーラトランジスタからなる前記増幅段トランジスタのベース端子にベース電流を供給するベース電流供給部を備え、前記ベース電流供給部は、定電流源と、この定電流源をグランドに短絡するスイッチとを備えていることを特徴とするものである。この構成によれば、スイッチがＯＦＦのときには増幅段トランジスタのベース端子に一定のベース電流が供給されるとともに、スイッチがＯＮのときには定電流源がグランドに短絡されて、増幅段トランジスタのベース端子にはベース電流が全く供給されない。そのため、選択された増幅段トランジスタにのみ一定の電流を流すことが可能となる。
本発明の可変利得増幅器は、前記出力負荷が第１の電圧供給端子に接続されるとともに、前記信号短絡用トランジスタのドレイン端子が第２の電圧供給端子に接続され、前記第１の電圧供給端子と前記第２の電圧供給端子が、互いに独立した電源にそれぞれ接続されていることを特徴とするものである。この構成によれば、信号短絡用トランジスタから電源へ逃がされる信号の一部が信号出力端側へリークすることがなく、特に、利得を小さく設定する場合に、信号電流を小さく絞り込むことができるようになる。
以上説明した可変利得増幅器を備えた通信装置は、広い範囲にわたって利得を調整することが可能となる。さらに、利得調整時における可変利得増幅器の線形性の低下を抑制できることから、通信装置全体の線形性が向上する。
本発明の実施の形態について説明する。本実施形態は、据え置き型のＴＶ受信機、あるいは、携帯電話機等の通信装置に設けられる低雑音増幅器に、本発明を適用した一例である。
図１に本実施形態に係る通信装置１００の受信回路の概略構成を示す。本実施形態の通信装置１００は、低雑音増幅器（ＬＮＡ）１と、周波数変換器であるミキサ２と、ベースバンドフィルタ（Base Band Filter：ＢＢＦ）３と、ＢＢ帯域用可変利得増幅器（Variable Gain Amplifier：ＢＢＶＧＡ）４などを備えている。尚、ＬＮＡ１から、ミキサ２、ＢＢＦ３、ＢＢＶＧＡ４までの回路がワンチップ化されたＬＳＩにより構成されている。
アンテナで受信されたＲＦ信号（例えば、４７４−８６４ＭＨｚ）は、まず、ＬＮＡ１で増幅された後に２つのミキサ２に入力される。また、２つのミキサ２には、局部発信器であるＶＣＯ（Voltage Controlled Oscillator：電圧制御発信器）５から分周器６を介して、互いに位相が９０°異なるローカル（ＬＯ）信号がそれぞれ入力される。そして、ミキサにおいてＲＦ信号とＬＯ信号を乗算することにより得られた信号（ＢＢ＿Ｑ，ＢＢ＿Ｉ）は、ＢＢＦ３において所定の帯域（例えば、ＤＣ−３．８ＭＨｚ程度）に制限されて中間周波数（Intermediate Frequency：ＩＦ）の信号となり、さらに、このＩＦ信号はＢＢＶＧＡ４で増幅される。尚、ＢＢＶＧＡ４で増幅されたＩＦ信号は、図示しない後段の復調器において復調され、復調器において文字、画像、音声等に関するデータが取り出される。
次に、本発明を適用したＬＮＡ１について詳細に説明する。図２はＬＮＡ１の構成を示す回路図である。図２に示すように、ＬＮＡ１は、信号入力端ＩＮと信号出力端ＯＵＴとの間において減衰器ＡＴを介して並列接続された５つのカスコード増幅器Ａｍｐを有する。尚、図２には、初段のカスコード増幅器Ａｍｐ１と３段目のカスコード増幅器Ａｍｐ３だけが示されており、２段目、４段目、及び、５段目のカスコード増幅器Ａｍｐ２，Ａｍｐ４，Ａｍｐ５の図示は省略されている。さらに、図２においては、１段目のカスコード増幅器Ａｍｐ１と２段目のカスコード増幅器Ａｍｐ２との間に設けられた減衰器ＡＴ１と、２段目のカスコード増幅器Ａｍｐ２と３段目のカスコード増幅器Ａｍｐ３との間に設けられた減衰器ＡＴ２のみが示されており、後段の減衰器ＡＴ３，ＡＴ４（図３参照）の図示は省略されている。
また、各カスコード増幅器Ａｍｐは、信号入力端ＩＮに接続された増幅段トランジスタＱ（Ｑ１〜Ｑ５）と、この増幅段トランジスタＱの出力端にカスコード接続された複数のカスコード段トランジスタＴ（Ｔ１、Ｔ１０等）とを含んでいる。さらに、ＬＮＡ１は、５つの増幅段トランジスタＱにベース電流を供給するベース電流供給回路１０と、ベース電流供給回路１０を制御するベース電流制御部１１（第２制御部）と、複数のカスコード段トランジスタＴのゲート電位を制御するゲート電位制御回路２０（第１制御部）とを備えている。
５つの増幅段トランジスタＱは、互いに同じ特性を有するエミッタ接地のバイポーラ型トランジスタである。各増幅段トランジスタＱのベース端子は信号入力端ＩＮに接続されており、アンテナで受信されたＲＦ信号が信号入力端ＩＮから入力される。尚、増幅段トランジスタＱと信号入力端ＩＮとの間には、ＲＦ信号に含まれる直流成分を除去するコンデンサＣ０が設けられている。また、増幅段トランジスタＱのベース端子には、このベース端子にベース電流を供給するベース電流供給回路１０が接続されている。
図３に示すように、ベース電流供給回路１０は、バイアス回路３０と、このバイアス回路３０に一定電流を供給する定電流源３１と、定電流源３１をグランドに短絡するスイッチ３２とを有する。そして、各ベース電流供給回路１０は、ベース電流制御部１１からの信号に基づいて、スイッチ３２のＯＮ／ＯＦＦを切り替えることにより、増幅段トランジスタＱのベース端子に一定のベース電流を供給するか、又は、ベース電流を０にする。
尚、増幅段トランジスタＱのベース端子とバイアス回路３０との間にスイッチ３２が設けられた構成によっても、ベース端子に供給される電流をＯＮ／ＯＦＦすることは可能であるが、この構成では、ＲＦ信号の入力経路にスイッチ３２が存在することになり、スイッチ３２のＯＮ／ＯＦＦ時に発生する余計なノイズがＲＦ信号に混入してしまう。そこで、本実施形態では、定電流源３１とバイアス回路３０の接続点にスイッチ３２が設けられており、スイッチ３２のＯＮ／ＯＦＦ時に生じるノイズが入力信号に混入しないようになっている。
ベース電流制御部１１は、５つのベース電流供給回路１０の何れか１つに対して、増幅段トランジスタＱのベース端子に一定のベース電流を供給する信号を出力する。そのため、５つの増幅段トランジスタＱの何れか１つのベース端子にのみ一定のベース電流が供給されて、この増幅段トランジスタＱのコレクタ−エミッタ間には一定電流Ｉｓｓが流れるが（ＯＮ）、その他の増幅段トランジスタＱのベース端子にはベース電流は供給されず、コレクタ−エミッタ間に電流が流れない（ＯＦＦ）。即ち、ベース電流制御部１１は、５つの増幅段トランジスタＱのＯＮ／ＯＦＦ動作を制御して、選択された１つの増幅段トランジスタＱにのみ一定電流Ｉｓｓが流れる（ＯＮとなる）ようにする。図３には、初段の増幅段トランジスタＱ１のベース端子に一定のベース電流が供給されて、この増幅段トランジスタＱ１に一定電流Ｉｓｓが流れている状態が示されている。
５つの増幅段トランジスタＱの間には４つの減衰器ＡＴ１〜ＡＴ４がそれぞれ設けられている。各増幅器ＡＴｎ（ｎ＝１〜４）は、信号入力経路のコンデンサＣ０と直列に接続されたコンデンサＣ１ｎと、このコンデンサＣ１ｎと増幅段トランジスタＱのベース端子とを結ぶ信号経路とグランドとの間にシャント接続されたコンデンサＣ２ｎとを備えている。
尚、減衰器ＡＴは、後段のカスコード増幅器Ａｍｐに入力される信号を、前段のカスコード増幅器Ａｍｐよりもさらに減衰させるためのものであるから、信号入力端ＩＮと初段の増幅段トランジスタＱ１との間、あるいは、最終段（５段目）の増幅段トランジスタＱ５の後に設けられている必要は特にない。また、初段の増幅段トランジスタＱ１の前に減衰器ＡＴが存在すると最初から利得を減衰させることになり、ノイズ特性が利得減衰分劣化してしまう。そこで、本実施形態においては、最低限必要な位置、即ち、５つのカスコード増幅器Ａｍｐの間にのみ減衰器ＡＴが設けられている。
４つの減衰器ＡＴにおける利得変化量（減衰量）をＧａｔｔｎ（ｎ＝１〜４）（ｄＢ）とすると、Ｇａｔｔｎは、数式２により理論上は決定される。
Figure 2007259297
実際には、トランジスタの寄生容量等の影響により数式２で得られる理論値からはずれるため、シミュレーションを行って、所望の減衰量となるように、各々の減衰器ＡＴを構成するコンデンサＣ１ｎ，Ｃ２ｎの容量をそれぞれ適切に決定する。
また、後述するように、各カスコード増幅器Ａｍｐにおいては、増幅段トランジスタＱの出力端に接続された、複数のカスコード段トランジスタのＯＮ／ＯＦＦ動作により信号電流Ｉｓｓの分配比を変化させて、利得を変更することが可能となっている。そこで、減衰器ＡＴにおける利得変化量（減衰量）Ｇａｔｔは、前段のカスコード増幅器Ａｍｐにより得られる最低利得よりも、後段のカスコード増幅器Ａｍｐにより得られる最高利得の方が低くなるように設定される。そのため、カスコード増幅器Ａｍｐが後段のものに切り替えられたときに、利得が上昇してしまうことがなく、単調減少な利得特性を実現できる。
本実施形態のＬＮＡ１においては、４段の減衰器ＡＴによる利得変化量Ｇａｔｔ（ｄＢ）は、具体的には、（Ｇａｔｔ１ Ｇａｔｔ２ Ｇａｔｔ３ Ｇａｔｔ４）＝（−４ −４ −１２ −１２）に設定されている。即ち、２段目、３段目、４段目及び５段目の増幅段トランジスタＱ２〜Ｑ５には、４ｄＢ、８ｄＢ（４ｄＢ＋４ｄＢ）、２０ｄＢ（４ｄＢ＋４ｄＢ＋１２ｄＢ）、３２ｄＢ（４ｄＢ＋４ｄＢ＋１２ｄＢ＋１２ｄＢ）だけ減衰したＲＦ信号がそれぞれ入力されることになる。
カスコード段トランジスタＴは、増幅段トランジスタＱにカスコード接続されたＭＯＳＦＥＴ（電界効果トランジスタ）である。即ち、図２に示すように、増幅段トランジスタＱのコレクタ端子に、複数のカスコード段トランジスタＴのソース端子が接続されている。複数のカスコード段トランジスタＴの一部（初段のカスコード増幅器Ａｍｐ１では、トランジスタＴ１、Ｔ１０Ｂ、Ｔ１１Ｂ）のドレイン端子は、電源ＶＤＤ（例えば、２．９Ｖ）に繋がる出力負荷としての抵抗器ＲＬに接続されており、これらのカスコード段トランジスタＴは、増幅段トランジスタＱで増幅された信号を信号出力端ＯＵＴに伝達する信号伝達用トランジスタである。一方、残りのカスコード段トランジスタＴ（初段のカスコード増幅器Ａｍｐ１では、トランジスタＴ１０、Ｔ１１）のドレイン端子は、ＶＤＤ１（例えば、２．９Ｖ）に接続されており、これらのカスコード段トランジスタＴは、増幅段トランジスタＱで増幅された信号をＶＤＤ１（電圧供給端子）に短絡する信号短絡用トランジスタである。
また、ゲート電位制御回路２０は、複数のカスコード段トランジスタＴのゲート端子に対して、ＯＮ信号である一定電位Ｖ０（例えば、２．４Ｖ）とＯＦＦ信号であるグランド電位（０Ｖ）の何れか一方を選択的に付与することにより、これらのトランジスタＴのＯＮ／ＯＦＦ動作を制御する。
また、ゲート電位制御回路２０は、５段のカスコード増幅器Ａｍｐのそれぞれに対して、ＯＮとなる（電流が流れる）カスコード段トランジスタＴのサイズ（ゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌ）の総和が常に一定となるように、複数のカスコード段トランジスタＴのＯＮ／ＯＦＦ動作を制御する。ここで、ドレイン（Ｄ）、ゲート（Ｇ）、ソース（Ｓ）を有する電界効果トランジスタ（ＦＥＴ）のゲート幅Ｗ、及び、ゲート長Ｌとは図４に示す寸法をいい、基本的に、Ｗ／Ｌが同じであるＦＥＴに対してそれぞれ等しいゲート電位を付与したときには、それらのＦＥＴのドレイン−ソース間には等しい量の電流が流れる。即ち、ＦＥＴを流れる電流は、サイズ（Ｗ／Ｌ）に比例する。
より具体的に説明すると、本実施形態では、カスコード段トランジスタＴのゲート長Ｌは全て一定の値となっており、ゲート電位制御回路２０は、全てのカスコード増幅器Ａｍｐにおいて、ＯＮとなるカスコード段トランジスタＴのゲート幅Ｗの総和が常に一定値Ｗｔｏｔａｌ（例えば、Ｗｔｏｔａｌ＝５０μｍ）となるように複数のトランジスタＴのＯＮ／ＯＦＦ動作を制御する。
そして、ゲート電位制御回路２０により、複数のカスコード段トランジスタＴのうちの、ＶＤＤ１に接続された信号短絡用トランジスタと、抵抗器ＲＬに接続された信号伝達用トランジスタの、ＯＮ／ＯＦＦ動作をそれぞれ制御することにより、増幅段トランジスタＱを流れる一定電流Ｉｓｓが、信号短絡用トランジスタを通る経路（信号短絡経路）と信号伝達用トランジスタを通る経路（信号伝達経路）の２つの経路に、所望の分配比（α）で分配される。つまり、ＶＤＤ１へ信号の一部を逃がすことにより、信号出力端ＯＵＴに繋がる信号伝達経路を流れる電流の量を変化させて、利得を調整することが可能となっている。また、このような各カスコード増幅器Ａｍｐにおける利得調整時には、１つの増幅段トランジスタＱにのみ一定電流Ｉｓｓが供給されるため、増幅段トランジスタＱに起因する歪劣化はなく、カスコード段トランジスタＴはトータルサイズが等しい限り電流密度は一定となるため、ＬＮＡ１の線形性劣化が抑制される。
尚、複数のカスコード段トランジスタＴの信号伝達用トランジスタのドレイン端子が接続される抵抗器ＲＬと、信号短絡用トランジスタのドレイン端子とが、共通の電源ＶＤＤ（電圧供給端子）に接続されていると、信号短絡用トランジスタからＶＤＤへ逃がされる信号の一部が信号出力端ＯＵＴ側へリークする虞がある。そして、特に、利得を小さく設定する必要がある場合に、信号伝達経路（信号伝達用トランジスタ）を流れる電流を所望の量まで絞りきれなくなる。そこで、本実施形態では、抵抗器ＲＬが接続されているＶＤＤ（第１の電圧供給端子）と、信号短絡用トランジスタのドレイン端子が接続されているＶＤＤ１（第２の電圧供給端子）は、それぞれチップ外へ取り出されて互いに独立した２つの電源にそれぞれ接続されている。
また、図５に示すように、カスコード段トランジスタＴのゲート端子ｖｂには、ゲート電圧の供給経路とグランドとの間を短絡するコンデンサＣ（接地容量）が付加されていることが好ましい。この場合、カスコード段トランジスタＴのゲート・ソース間寄生容量により高周波信号が生じても、高周波成分をグランドへ逃がして、低周波成分のみを通すようにすることができる。さらに、ゲート電圧供給経路には抵抗器Ｒも設けられていることが好ましい。このように、ゲート端子にＲＣ回路が付加されていると、ＲＣ時定数が大きくなって、カスコード段トランジスタＴのＯＮ／ＯＦＦ切り替え時におけるゲート電位の急激な立ち上がり／立ち下がり（リンギング）を防止することができる。
前述の複数のカスコード段トランジスタＴによる信号（電流）分配作用を、特に３段目のカスコード増幅器Ａｍｐ３に着目して、さらに具体的に説明する。図２に示すように、３段目のカスコード増幅器Ａｍｐ３は並列接続された７つのカスコード段トランジスタＴ（Ｔ３，Ｔ３０，Ｔ３０Ｂ，Ｔ３１，Ｔ３１Ｂ，Ｔ３２，Ｔ３２Ｂ）を有する。そのうち、トランジスタＴ３（第１のトランジスタ）は抵抗器ＲＬに接続された信号伝達用トランジスタである。また、トランジスタＴ３０，Ｔ３１，Ｔ３２（第２のトランジスタ）は電源ＶＤＤ１に接続された信号短絡用トランジスタである。さらに、トランジスタＴ３０Ｂ，Ｔ３１Ｂ，Ｔ３２Ｂ（第３のトランジスタ）は、トランジスタＴ３と同じく信号伝達用トランジスタである。
また、信号短絡用のトランジスタＴ３０と信号伝達用のトランジスタＴ３０Ｂは、ゲート幅Ｗ及びゲート長Ｌ（即ち、比Ｗ／Ｌ）が等しい、同じサイズのトランジスタからなり、１対の差動対を構成している。また、信号短絡用のトランジスタＴ３１と信号伝達用のトランジスタＴ３１ＢもＷ／Ｌが等しくなっており、１対の差動対を構成している。さらに、信号短絡用のトランジスタＴ３２と信号伝達用のトランジスタＴ３２ＢもＷ／Ｌが等しくなっており、１対の差動対を構成している。
コアとなるトランジスタＴ３のゲート端子には、ゲート電位制御回路２０により常に一定電位Ｖ０が付与されてＯＮとなる。また、１対の差動対を構成するトランジスタＴ３０，Ｔ３０Ｂについては、一方のトランジスタのゲート端子にＯＮ信号である一定電位Ｖ０が付与されるとともに、他方のゲート端子にＯＦＦ信号であるグランド電位が付与される。トランジスタＴ３１，Ｔ３１Ｂの差動対、及び、トランジスタＴ３２，Ｔ３２Ｂの差動対についても同様であり、差動対の一方のゲート端子に一定電位Ｖ０が付与されるとともに、他方のゲート端子にグランド電位が付与される。つまり、差動対を構成する２つのトランジスタのうちの一方はＯＮとなり電流が流れるが、そのときに、他方はＯＦＦとなり電流が流れない。
尚、常にＯＮとなるコアトランジスタＴ３は、差動対を構成する信号短絡用トランジスタＴ３０，Ｔ３１，Ｔ３２が全てＯＮ（信号伝達用トランジスタＴ３０Ｂ，Ｔ３１Ｂ，Ｔ３２Ｂが全てＯＦＦ）となったときに、信号伝達経路にある量の電流を確保して、３段目のカスコード増幅器Ａｍｐ３における最小利得を設定するためのものである。
さらに、これらの差動対を構成するトランジスタＴ３０，Ｔ３０Ｂ等のＷ／Ｌは、基準のＷ／Ｌの値に対して、２のべき乗倍の大きさとなっている。具体的には、差動対を構成するカスコード段トランジスタＴのゲート長Ｌは全て一定の値であり、トランジスタＴ３０，Ｔ３０Ｂのゲート幅Ｗは所定の単位幅Ｗｕ（例えば、５μｍ）の１倍（＝２０倍）、トランジスタＴ３１，Ｔ３１Ｂのゲート幅Ｗは単位幅Ｗｕの２倍（＝２１倍）、トランジスタＴ３２，Ｔ３２Ｂのゲート幅Ｗは単位幅Ｗｕの４倍（＝２２倍）となっている。また、前述したように、ＯＮとなる（電流が流れる）カスコード段トランジスタＴのゲート幅Ｗの総和は全てのカスコード増幅器Ａｍｐに関して等しい値（Ｗｔｏｔａｌ）であり、さらに、差動対の一方のトランジスタが必ずＯＮとなることから、常にＯＮとなるコアのトランジスタＴ３のゲート幅Ｗ３は、Ｗｔｏｔａｌから、３対の差動対のゲート幅（Ｗｕ、２Ｗｕ、及び、４Ｗｕ）の和を引いた値、即ち、Ｗ３＝Ｗｔｏｔａｌ−７Ｗｕとなっている。
このように各カスコード段トランジスタＴのゲート幅Ｗが設定されることにより、差動対を構成するトランジスタのＯＮ／ＯＦＦ動作を制御することで、信号（電流）の分配量を段階的に変化させることが可能となる。以下の説明では、トランジスタＴ１のゲート電位をｖｂ、トランジスタＴ３２，Ｔ３１，Ｔ３０のゲート電位をｖｂ２，ｖｂ１，ｖｂ０、トランジスタＴ３２Ｂ，Ｔ３１Ｂ，Ｔ３０Ｂのゲート電位をｖｂ２Ｂ，ｖｂ１Ｂ，ｖｂ０Ｂとする。
信号短絡用トランジスタである、トランジスタＴ３２，Ｔ３１，Ｔ３０のゲート電位ｖｂ２，ｖｂ１，ｖｂ０は、３ビットのデジタル信号（ｂ２，ｂ１，ｂ０）を用いて、（ｖｂ２，ｖｂ１，ｖｂ０）＝Ｖ０×（ｂ２，ｂ１，ｂ０）と表現できる。即ち、対応するビット値が１となるトランジスタには一定電位Ｖ０が付与され、ビット値が０となるトランジスタにはグランド電位が付与される。
例えば、（ｂ２，ｂ１，ｂ０）＝（０，１，１）とは、図６に示すように、トランジスタＴ３２がＯＦＦ（対となるトランジスタＴ３２ＢがＯＮ）、トランジスタＴ３１がＯＮ（対となるトランジスタＴ３１ＢがＯＦＦ）、トランジスタＴ３０がＯＮ（対となるトランジスタＴ３０ＢがＯＦＦ）であり、信号の一部がトランジスタＴ３，Ｔ３２Ｂを経由してＶＤＤへ伝達されるとともに、残りがトランジスタＴ３１，Ｔ３２を経由してＶＤＤ１へ逃されることを示す。
そして、ＯＮとなる信号短絡用トランジスタのゲート幅Ｗの総和をＷαとすると、Ｗα（ｂ２，ｂ１，ｂ０）＝Ｗｕ（ｂ２・２２＋ｂ１・２１＋ｂ０・２０）となる。つまり、ビットｂ０が１となると、ゲート幅Ｗｕの差動対を流れる電流がＶＤＤからＶＤＤ１へ切り替わる。また、ビットｂ１が１となると、ゲート幅２Ｗｕの差動対を流れる電流がＶＤＤからＶＤＤ１へ切り替わる。さらに、ビットｂ２が１となると、ゲート幅４Ｗｕの差動対を流れる電流がＶＤＤからＶＤＤ１へ切り替わる。つまり、３ビットのデジタル信号（ｂ２，ｂ１，ｂ０）により、ＶＤＤ１へ逃がす信号電流を一定量（単位ゲート幅Ｗｕに対応する電流の量）ずつ変化させることができる。
以上、３段目のカスコード増幅器Ａｍｐ３のカスコード段トランジスタＴについて説明したが、他の段数のカスコード増幅器Ａｍｐに含まれるカスコード段トランジスタＴもほぼ同様の構成である。特に、４段目のカスコード増幅器Ａｍｐ４、及び、５段目のカスコード増幅器Ａｍｐ５のカスコード段トランジスタは、３段目のカスコード増幅器Ａｍｐ３と同じ構成となっている。即ち、常にＯＮとなるコアのトランジスタと、ゲート幅Ｗｕの２つのトランジスタからなる差動対と、ゲート幅２Ｗｕの２つのトランジスタからなる差動対と、ゲート幅４Ｗｕの２つのトランジスタからなる差動対を有する。
一方、初段のカスコード増幅器Ａｍｐ１、及び、２段目のカスコード増幅器Ａｍｐ２においては、ゲート幅４Ｗｕの２つのトランジスタからなる差動対は設けられていない。即ち、図２に示すように、初段のカスコード増幅器Ａｍｐ１は、常にＯＮとなるコアのトランジスタＴ１と、ゲート幅Ｗｕの２つのトランジスタＴ１０，Ｔ１０Ｂからなる差動対と、ゲート幅２Ｗｕの２つのトランジスタＴ１１，Ｔ１１Ｂからなる差動対のみを備えている。尚、ＯＮとなるカスコード段トランジスタＴのＷ／Ｌの総和（ゲートＬが一定の場合には、ゲート幅Ｗの総和Ｗｔｏｔａｌ）は５つのカスコード増幅器Ａｍｐに関して等しいことから、トランジスタＴ１のゲート幅Ｗ１＝Ｗｔｏｔａｌ−Ｗｕ−２Ｗｕ＝Ｗｔｏｔａｌ−３Ｗｕである。
つまり、初段のカスコード増幅器Ａｍｐ１と２段目のカスコード増幅器Ａｍｐ２においては、３段目以降のカスコード増幅器Ａｍｐ３と比べて、カスコード段トランジスタＴのＯＮ／ＯＦＦ切替による利得可変幅が小さくなっている。従って、初段のカスコード増幅器Ａｍｐ１、及び、２段目のカスコード増幅器Ａｍｐ２における２対の差動対のＯＮ／ＯＦＦ切替は、（ｂ１，ｂ０）の２ビットのみで表現できる（ビットｂ２は常に０）。これは、カスコード増幅器Ａｍｐを切り替える際に、減衰器ＡＴを介すことで利得劣化分に相当する線形性の向上を期待できるため、線形性の特性が重要な初段及び２段目のカスコード増幅器Ａｍｐによる利得切り替え範囲を３段目以降より少なくしている。
以上より、各増幅段Ａｍｐにおいて、３ビットのデジタル信号（ｂ２，ｂ１，ｂ０）により、増幅段トランジスタＱにより増幅された信号電流ＩｓｓのＶＤＤ１への分配比α（＝Ｗα／Ｗｔｏｔａｌ）が決定され、この分配比αに応じて、信号電流が、ＶＤＤ１に繋がる信号短絡経路とＶＤＤに繋がる信号伝達経路の２つの経路間で分配される。そして、ＶＤＤ１へ、α×Ｉｓｓの電流が逃がされたときの利得の減少量Ｇｌｏｓｓは、数式３のように表される。
Figure 2007259297
前述したように、ＷｔｏｔａｌはＯＮとなるカスコード段トランジスタＴのゲート幅Ｗの総和で常に一定の値であり、ＷαはＯＮとなる信号短絡用トランジスタのゲート幅Ｗの総和で、３ビットのデジタル信号（ｂ２，ｂ１，ｂ０）で表現すると、Ｗα（ｂ２，ｂ１，ｂ０）＝Ｗｕ（ｂ２・２２＋ｂ１・２１＋ｂ０・２０）である。また、（ｂ２，ｂ１，ｂ０）＝（０，０，０）のときに、増幅段トランジスタＱに供給される電流の全部が信号出力端ＯＵＴに繋がる信号伝達経路を流れることとなり、利得が最大（Ｇｍａｘ）となる。この最大利得Ｇｍａｘは数式４で表される。
Figure 2007259297
ここで、ｇｍはエミッタ接地トランジスタのトランスコンダクタンスであり、ｇｍ＝Ｉｓｓ／ＶＴである。また、ＶＴは熱電圧と呼ばれ、トランジスタに共通の定数である（約２６ｍＶ）。
そして、以上の説明より、ｍ段目のカスコード増幅器Ａｍｐが選択され、ゲート電位制御回路２０に３ビットのデジタル信号（ｂ２，ｂ１，ｂ０）が入力された場合に、ＬＮＡ１の利得Ｇｍは、数式５に示す簡潔なモデル式で表すことができる。
Figure 2007259297
ところで、ゲート長Ｌ、ゲート幅Ｗを有するトランジスタを実際にチップ上にレイアウトする場合に、図７（ａ）に示すように、ゲート長Ｌでゲート幅がＷの１つのトランジスタだけ（フィンガー数１）を用いてもよいが、図７（ｂ）に示すように、ゲート長は同じＬでゲート幅がＷ／２のトランジスタを２つ並列接続して（フィンガー数が２）、図７（ａ）のフィンガー数１のトランジスタと等価な回路を構成してもよい。この図７（ｂ）のように、サイズの小さなトランジスタを並列接続することによって、より均一性のあるコンパクトなレイアウトが可能となる。
そこで、本実施形態では、ゲート幅Ｗｕのトランジスタ（Ｔ３０，Ｔ３０Ｂ等）を単位トランジスタＴｕとし、ゲート幅２Ｗｕのトランジスタ（Ｔ３１，Ｔ３１Ｂ等）は、実際には、並列接続された２つの単位トランジスタＴｕで構成され（フィンガー数：２）、また、ゲート幅４Ｗｕのトランジスタ（Ｔ３２，Ｔ３２Ｂ等）は並列接続された４つの単位トランジスタＴｕ（フィンガー数：４）で構成されている。また、常にＯＮとなるコアのトランジスタ（Ｔ３等）も複数の単位トランジスタＴｕで構成されている。そして、図８に示すように、各カスコード増幅器Ａｍｐの複数のカスコード段トランジスタＴが、ｎ個の単位トランジスタＴｕの並列接続（フィンガー数：ｎ）により構成されることとなる。この構成によれば、均一で、且つ、コンパクトなレイアウトが可能となり、また、複数のカスコード段トランジスタＴの閾値ばらつきが改善されるため、所望の分配比による信号（電流）分配をより精度よく行うことができる。
次に、ゲート電位制御回路２０について説明する。図２に示すように、ゲート電位制御回路２０は、図示しないＡ／Ｄ変換回路から入力される３ビットのデジタル信号（ｂ２，ｂ１，ｂ０）に基づいて、５つのカスコード増幅器Ａｍｐにそれぞれ含まれる複数のカスコード段トランジスタＴに対して、ＯＮ／ＯＦＦ動作を決定する一定電位Ｖ０又はグランド電位を付与する。
ここで、ゲート電位制御回路２０は、５つの増幅器Ａｍｐ１〜Ａｍｐ５の間で、対応するカスコード段トランジスタＴに対してゲート電位を共通に付与するようになっている。即ち、５つの増幅器Ａｍｐ１〜Ａｍｐ５の、常にＯＮとなるコアのトランジスタ（Ｔ１，Ｔ３等）同士、同じゲート幅Ｗの差動対を構成するトランジスタのうちの、信号短絡用トランジスタ（Ｔ１０，Ｔ３０等）同士、信号伝達用トランジスタ（Ｔ１０Ｂ，Ｔ３０Ｂ等）同士に対して、ゲート電位を共通に付与する。
前述したように、５つのカスコード増幅器Ａｍｐのうち、選択された１つのカスコード増幅器Ａｍｐの増幅段トランジスタＱのみに一定電流が供給されて、そのカスコード増幅器Ａｍｐにおいてのみ信号増幅が行われる。そのため、５つの増幅器Ａｍｐの間でゲート電位を共通に付与しても誤動作等が生じることはなく、ゲート電位制御回路２０の素子数の削減、及び、低消費電力化が可能となる。
このゲート電位制御回路２０の具体的な構成の一例を図９に示す。図中、電源ＶＤＤとグランドとの間に直列接続された２つの抵抗器Ｒ２００ａ，Ｒ２００ｂは、電源電圧（例えば、２．９Ｖ）を分圧して、電源電位よりも低い一定電位Ｖ０（例えば、２．４Ｖ）を生成するものであり、コアのトランジスタ（図２のＴ１，Ｔ３等）のゲート端子ｖｂには常に一定電位Ｖ０が付与される。同様に、抵抗器Ｒ２１０ａ，２１０ｂ、抵抗器Ｒ２１０Ｂａ，Ｒ２１０Ｂｂ、抵抗器Ｒ２１１ａ，Ｒ２１１ｂ、抵抗器Ｒ２１１Ｂａ，Ｒ２１１Ｂｂ、抵抗器Ｒ２１２ａ，Ｒ２１２ｂ、抵抗器Ｒ２１２Ｂａ，Ｒ２１２Ｂｂは、それぞれ、差動対を構成するカスコード段トランジスタＴのゲート端子ｖｂ０，ｖｂ０Ｂ，ｖｂ１，ｖｂ１Ｂ，ｖｂ２，ｖｂ２Ｂにそれぞれ一定電位Ｖ０を付与するためのものである。
また、電界効果型トランジスタＴ２１０，Ｔ２１０Ｂ，Ｔ２１１，Ｔ２１１Ｂ，Ｔ２１２，Ｔ２１２Ｂは、ゲート端子ｖｂ０，ｖｂ０Ｂ，ｖｂ１，ｖｂ１Ｂ，ｖｂ２，ｖｂ２Ｂを、一定電位Ｖ０とする、又は、グランドに短絡するスイッチである。ここで、トランジスタＴ２１０のゲート端子は、信号入力端ＳＧ０に直接接続される一方で、トランジスタＴ２１０Ｂのゲート端子は、インバーターＩｎｖＧ０を介して信号入力端ＳＧ０に接続されている。そのため、トランジスタＴ２１０とトランジスタＴ２１０Ｂは、一方がＯＮとなると同時に他方がＯＦＦとなる。同様に、トランジスタＴ２１１とトランジスタ２１１Ｂは、一方がＯＮとなると同時に他方がＯＦＦとなる。さらに、トランジスタＴ２１２とトランジスタＴ２１２Ｂも、一方がＯＮとなると同時に他方がＯＦＦとなる。
従って、まず、ゲート端子ｖｂには常に一定電位Ｖ０が付与される。また、入力された３ビットのデジタル信号（ｂ２，ｂ１，ｂ０）のビットｂ０に基づいて、トランジスタＴ２１０とトランジスタＴ２１０ＢのＯＮ／ＯＦＦ動作が切り替えられ、ゲート端子ｖｂ０とゲート端子ｖｂ０Ｂの一方に一定電位Ｖ０が付与されるとともに、他方がグランドに短絡される。同様に、入力されたデジタル信号のビットｂ１に基づいて、トランジスタＴ２１１とトランジスタＴ２１１ＢのＯＮ／ＯＦＦ動作が切り替えられ、ゲート端子ｖｂ１とゲート端子ｖｂ１Ｂの一方に一定電位Ｖ０が付与されるとともに、他方がグランドに短絡される。さらに、入力されたデジタル信号のビットｂ２に基づいて、トランジスタＴ２１２とトランジスタＴ２１２ＢのＯＮ／ＯＦＦ動作が切り替えられ、ゲート端子ｖｂ２とゲート端子ｖｂ２Ｂの一方に一定電位Ｖ０が付与されるとともに、他方がグランドに短絡される。
このような構成のゲート電位制御回路２０によれば、比較的簡単な回路構成により、複数のカスコード段トランジスタＴのゲート電位を制御できることから、素子数削減及び低消費電力化を期待できる。
ところで、複数のカスコード段トランジスタＴのそれぞれにおいて、ベース端子にＯＮ信号として電源ＶＤＤと同じ電位（例えば、２．９Ｖ）を与えても、カスコード段トランジスタＴを動作させることは可能であるが、実際には、ＯＮ信号としての一定電位Ｖ０は電源電位よりも低い値に設定されていることが好ましい。その理由は以下の通りである。
電界効果トランジスタにおいては、線形性の向上、及び、プロセスばらつきによる線形性劣化の抑制という観点からは、ＯＮとなるときのドレイン−ソース間電圧を大きくすることが好ましいとされている。図２から、各カスコード段トランジスタＴのドレイン電位は出力電位Ｖｏｕｔに等しい。また、ソース電位Ｖｓは、ゲート電位Ｖｂ（＝一定電位Ｖ０）、ゲート−ソース間電位Ｖｇｓとすると、Ｖｓ＝Ｖｂ−Ｖｇｓ＝Ｖ０−Ｖｇｓである。ここで、ゲート−ソース間電位Ｖｇｓは、ドレイン電流によって決定されるものである。このとき、ドレイン−ソース間電圧Ｖｄｓは、Ｖｄｓ＝Ｖｏｕｔ−Ｖｓ＝Ｖｏｕｔ−Ｖ０＋Ｖｇｓとなる。従って、ドレイン−ソース間電圧Ｖｄｓを大きくするには、カスコード段トランジスタＴのゲート端子に付与される一定電位Ｖ０はある程度低くなっていることが好ましい。そこで、本実施形態では、一定電位Ｖ０（例えば、２．４Ｖ）は、電源ＶＤＤの電位（例えば、２．９Ｖ）よりも低くなっている。
以上説明した本実施形態のＬＮＡ１の特徴は、広い利得可変範囲を得るとともに、選択された１つの増幅段トランジスタＱに供給される電流を一定にするとともに、それ以外の増幅段トランジスタＱの電流を０にして、利得変化時の消費電力変動に起因する線形性の劣化を防止する点にある。そこで、この点を中心に、本実施形態のＬＮＡ１の性能についてシミュレーションによる検討を行った。
図１０に、本実施形態のＬＮＡ１における、利得可変値と線形性（ＩＩＰ３）を示す。ここで、ゲート電位制御回路２０による、各カスコード増幅器Ａｍｐにおけるカスコード段トランジスタＴのＯＮ／ＯＦＦの切り替えは、初段及び２段目のカスコード増幅器Ａｍｐでは２ビット（ｂ１，ｂ０）、３段目、４段目及び５段目のカスコード増幅器Ａｍｐではそれぞれ３ビット（ｂ２，ｂ１，ｂ０）で表現できることから、ＬＮＡ１全体の利得可変値は計１６ビット（３２値）で表現できることとなる。この１６ビットのビット制御の各値を横軸に、利得可変値、及び、線形性を表す指標であるＩＩＰ３の値をそれぞれ縦軸にして表したものが図１０である。
また、本実施形態のＬＮＡ１の利得（ゲイン）に対するＩＩＰ３の特性を、シミュレーションにより求めた結果を図１１に示す。また、比較のため、前述した特許文献１に記載された可変利得増幅器であって、増幅段（増幅段トランジスタＱの数）を５段としたものについてもシミュレーションを行い、その結果も図１１に示す（図１１中ではＬＮＡ０と表示している）。
図１０に示すように、本実施形態のＬＮＡ１では、ほぼデシベルリニアな利得特性と４４ｄＢの広い利得可変範囲が得られる。また、各カスコード増幅器Ａｍｐにおいて増幅段トランジスタＱには常に一定電流Ｉｓｓが供給されることから、各カスコード増幅器Ａｍｐにおける線形性はほぼ一定となっており、複数のカスコード段トランジスタＴのＯＮ／ＯＦＦ動作が行われても、線形性はほとんど変化しないことがわかる。尚、原理的に、増幅段トランジスタＱが後段のものに切り替えられるときには、減衰器ＡＴにより利得が減少する分、線形性は向上する。そのため、ＬＮＡ１の線形性は、カスコード増幅器Ａｍｐが切り替えられる際に大きく変化することになり、結果として、図１０のような階段状の特性を示す。
そして、図１０から、本実施形態のＬＮＡ１では、増幅段トランジスタＱの切り替え時にＩＩＰ３の特性が大きく落ち込んでおらず、線形性が劣化していないことがわかる。また、図１１のように、増幅段トランジスタＱに供給される電流の量を変化させて利得を調整するＬＮＡ０と比較すると、利得減少時の線形性が大幅に改善されている。
尚、前述したように、初段のカスコード増幅器Ａｍｐ１及び２段目のカスコード増幅器Ａｍｐ２においては、３段目以降のカスコード増幅器Ａｍｐ３〜Ａｍｐ５に比べて、カスコード段トランジスタＴの差動対の数が少なく、利得可変幅が小さくなっている。これは、受信環境にもよるが、一般的に、最大利得から１０ｄＢ程度減衰した範囲で利得が設定されることが多く、この利得範囲における線形性をより高めるためである。つまり、増幅段トランジスタＱが切り替えられるときには、減衰器ＡＴによる利得の減少分だけ線形性が向上するが、初段と２段目のカスコード増幅器Ａｍｐにおける利得可変幅が小さいと、後段のカスコード増幅器Ａｍｐに切り替わる頻度が高くなるため、カスコード増幅器Ａｍｐ切り替え時の線形性の改善効果を得やすくなる。
さらに、本実施形態のＬＮＡ１のノイズ特性についても検討を行った。ノイズは、入力と出力の信号とノイズの比（ＳＮ比：Signal to Noise ratio）により数式６における係数Ｆで表される。また、この係数Ｆをデシベルで表したノイズ指数ＮＦは数式７となる。
Figure 2007259297
Figure 2007259297
本実施形態のＬＮＡ１の利得に対するノイズ（入力換算雑音電圧）の特性を、シミュレーションにより求めた結果を図１２に示す。また、比較のため、前述した特許文献１に記載された可変利得増幅器であって、増幅段を５段としたもの（ＬＮＡ０）についてもシミュレーションを行い、その結果も図１２に示す。
本実施形態のＬＮＡ１においては、増幅段トランジスタＱが後段のものに切り替えられるときに、数式７から、減衰器ＡＴによる利得減少分だけＮＦが劣化する。例えば、２段目の増幅段トランジスタＱ２がＯＮとなる場合には、減衰器ＡＴにより入力信号は４ｄＢ減衰されるため、数式７からＮＦは４ｄＢ劣化することになる。このことは、図１２において、カスコード増幅器Ａｍｐの切り替え時に利得が減少するとともに、入力換算雑音電圧が上昇していることから確認できる。
また、図１２に示すように、本実施形態のＬＮＡ１では、各カスコード増幅器Ａｍｐにおけるカスコード段トランジスタＴのＯＮ／ＯＦＦ切替が行われることよって利得が変化する間は、ノイズ特性はほぼ一定となっており、線形的にノイズ特性が変化する従来構成（ＬＮＡ０）と比べてノイズ特性が向上している。これは以下のような理由による。
一般的なエミッタ接地バイポーラ型トランジスタの入力換算雑音電圧は、数式８のように表される。
Figure 2007259297
ここで、Ｒｓ：入力抵抗、ｒｂ：ベース抵抗、ｇｍ：エミッタ接地トランジスタのトランスコンダクタンス（＝Ｉｓｓ／ＶＴ）、β０：低周波小信号電流増幅率、βｈ：高周波電流増幅率である。この数式８においては、右辺第２項の（ｒｂ＋１／（２・ｇｍ））が支配的となっている。また、これをデシベルで表すと、ＮＦ（ｄＢ）＝１０ｌｏｇ（ＮＦ（ｌｉｎ））である。
ベース抵抗ｒｂを１０，２０，４０，８０Ωと変化させたときの、上記ＮＦ（ｄＢ）の電流依存特性を図１３に示す。ベース抵抗ｒｂが小さい（トランジスタのサイズが大きい）ほど、ＮＦ（ｄＢ）は小さくなりノイズ特性が改善される。また、トランジスタを流れる電流Ｉｓｓが大きく、１／（２・ｇｍ）の値が小さくなるほど、ＮＦ（ｄＢ）は改善され、一定値に集束する。尚、ノイズ特性に対する電流寄与度を減らす（ｒｂ＞１／（２・ｇｍ））ために、ある程度の電流をバイポーラトランジスタに流すことが好ましく、本実施形態では、Ｉｓｓ＝５ｍＡとしている。
増幅段トランジスタＱに供給する電流の量を変化させて利得を調整する、従来の回路構成（ＬＮＡ０）では、減衰器ＡＴを介した次段トランジスタの利得劣化に伴うノイズ低減が主要因である。しかし、動作する増幅段トランジスタＱの電流が減少したときに数式８中の（ｒｂ＋１／（２・ｇｍ））が大きくなり、ノイズ特性が劣化する現象も避けるべきである。一方、本実施形態のＬＮＡ１においては、利得の調整時に増幅段トランジスタＱに供給される電流Ｉｓｓが一定に保たれることから、ノイズ特性の劣化が抑制される。そのため、利得を減少させるときに、従来の回路構成よりも受信感度の向上を期待できるポイントが多くなる。
以上説明したように、本実施形態のＬＮＡ１によれば、５つのカスコード増幅器Ａｍｐが減衰器ＡＴを介して接続されており、後段のカスコード増幅器ＡｍｐほどＲＦ信号が減衰されて入力される。さらに、ゲート電位制御回路２０により、選択された１つのカスコード増幅器Ａｍｐの複数のカスコード段トランジスタＴのＯＮ／ＯＦＦ動作をそれぞれ制御して、増幅段トランジスタＱを流れる電流Ｉｓｓの、電源ＶＤＤ１への分配比αを変更する。そのため、広い範囲にわたって利得を細かく変更することが可能である。
これに加えて、ベース電流制御部１１による指令に基づいて、選択された１つのカスコード増幅器Ａｍｐの増幅段トランジスタＱにのみ、ベース電流供給回路１０から一定のベース電流が供給されることから、その選択された増幅段トランジスタＱにのみ電流Ｉｓｓが流れ、カスコード増幅器Ａｍｐの切り替え時に、複数の増幅段トランジスタＱに同時に電流が流れることがない。さらに、増幅段トランジスタＱの出力端に接続された複数のカスコード段トランジスタＴのうち、ＯＮとなるトランジスタのＷ／Ｌの総和は常に一定であるから、選択された増幅段トランジスタＱに流れる電流Ｉｓｓは一定となる。また、各カスコード増幅器Ａｍｐにおいて、カスコード段トランジスタＴのＯＮ／ＯＦＦ制御により利得を変化させるため、利得変更時にカスコード段トランジスタＴに微小電流が流れる遷移状態が存在しない。そのため、ＬＮＡ１の各カスコード段トランジスタＴの電流密度が一定となり、線形性低下を抑制することができる。その上、利得変更時のノイズ特性の劣化も、従来の回路構成と比べて抑制される。
また、各カスコード増幅器Ａｍｐは、複数の差動対を含むカスコード段トランジスタＴを含み、差動対を構成する２つのトランジスタ（例えば、３段目のカスコード増幅器Ａｍｐ３においては、Ｔ３０とＴ３０Ｂ、Ｔ３１とＴ３１Ｂ、Ｔ３２とＴ３２Ｂ）のサイズ（Ｗ／Ｌ）が等しくなっている。そのため、差動対を構成する２つのトランジスタをコンパクトにレイアウトすることが可能である。また、これら２つのトランジスタの特性が等しくなるため、２つのトランジスタのＯＮ／ＯＦＦを切り替えたときに、常にＯＮであるコアトランジスタ（Ｔ３等）を流れる電流の量が変化せず、利得変化時の線形性劣化をさらに抑制することができる。
さらに、本実施形態のＬＮＡ１を備えた通信装置１００は、受信したＲＦ信号の利得を広い範囲で調整することが可能となる。その上、縦続接続された複数の回路のうちの最初の回路（図１参照）であるＬＮＡ１の線形性劣化が抑制されることから、通信装置１００全体の線形性も大幅に向上する。
尚、本発明は、前述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。以下、前記実施形態に種々の変更を加えた変更形態について説明する。但し、前記実施形態と同様の構成を有するものについては、同じ符号を付して適宜その説明を省略する。
１］ベース電位制御回路は、電源とグランドとの間において直列接続された抵抗器（抵抗分割）により電源電圧を分圧するもの（図７参照）に限られない。即ち、ベース端子に対して、一定電位Ｖ０とグランド電位の何れか一方を付与することが可能に構成されていれば、その他の構成のものを採用することができる。
例えば、図２の各カスコード増幅器Ａｍｐを構成する、増幅段トランジスタＱと、複数のカスコード段トランジスタＴに対して、サイズが数分の１から数十分の１のレプリカ素子を作製し、これらのレプリカ素子を用いてベース電位制御回路を構成してもよい。但し、この場合には、レプリカ素子のサイズの縮小化に伴って回路の消費電流を小さくすることができるが、設計上の制約からサイズを縮小するにも限界があることから、上述の抵抗分割による回路に比べて、ベース電位制御回路の消費電流が多くなる傾向がある。
２］増幅段トランジスタＱの数（カスコード増幅器Ａｍｐの数）や、各カスコード増幅器Ａｍｐのカスコード段トランジスタＴの差動対の数は、ＬＮＡに要求される利得可変範囲等の条件に応じて適宜変更可能である。また、サイズの等しい２つのカスコード段トランジスタからなる差動対を設ける必要は必ずしもなく、増幅段トランジスタＱを流れる電流を変化させることなく、信号伝達用トランジスタの経路（信号伝達経路）と信号短絡用トランジスタの経路（信号短絡経路）を流れる電流の分配比を変化させることが可能であれば、他の回路構成を採用することも可能である。
３］増幅段トランジスタは、前記実施形態で述べたようなエミッタ接地のバイポーラトランジスタに限られるものでない。例えば、図１４（ａ），（ｂ）に示すように、ベース端子ｖｂが一定電位で、且つ、エミッタにＲＦ信号が入力される、ベース接地のバイポーラトランジスタで増幅段トランジスタを構成してもよい。または、図１４（ｃ），（ｄ）に示すように、ゲート端子ｖｇが一定電位で、且つ、ソースにＲＦ信号が入力される、ゲート接地のＦＥＴで増幅段トランジスタを構成してもよい。尚、図１４（ａ），（ｃ）では、増幅段トランジスタのエミッタ（ソース）がインピーダンス素子Ｚ（抵抗器ＲまたはインダクタＬ）に接続され、図１４（ｂ），（ｄ）では、増幅段トランジスタのエミッタ（ソース）が定電流源に接続されている。これらの構成においても、増幅段トランジスタに供給される電流Ｉｓｓは一定となり、消費電力の減少による線形性の劣化が抑制される。
４］本発明の適用はＬＮＡに限られるものではなく、通信装置に設けられる他の増幅器に本発明を適用することも勿論可能である。
本発明の実施形態に係る通信装置の構成を示すブロック図である。 可変利得増幅器（ＬＮＡ）の回路図である。 ５つの増幅段トランジスタとベース電流供給回路の回路図である。 カスコード段トランジスタを模式的に示した図である。 カスコード段トランジスタのゲート端子に付加されたＲＣ回路の回路図である。 ３段目のカスコード増幅器におけるカスコード段トランジスタのＯＮ−ＯＦＦ動作の一例を示す図である。 カスコード段トランジスタの模式図であり、（ａ）はトランジスタの並列接続数が１の場合、（ｂ）は並列接続数が２の場合である。 複数の単位トランジスタの並列接続からなるカスコード段トランジスタを模式的に示した図である。 ベース電位制御回路の一例を示す回路図である。 本実施形態のＬＮＡにおける利得可変特性と線形性（ＩＩＰ３）とを示すグラフである。 本実施形態のＬＮＡと従来構成のＬＮＡの、利得（ゲイン）に対する線形性（ＩＩＰ３）の特性を示すグラフである。 本実施形態のＬＮＡと従来構成のＬＮＡの、利得に対するノイズ（入力換算雑音電圧）の特性を示すグラフである。 ノイズ指数ＮＦの電流依存特性を示すグラフである。 変更形態に係る増幅段トランジスタの回路図である。
符号の説明
１ 可変利得増幅器
１０ ベース電流供給回路
１１ ベース電流制御部（第２制御部）
２０ ゲート電位制御回路（第１制御部）
３０ バイアス回路
３１ 定電流源
３２ スイッチ
１００ 通信装置
Ａｍｐ カスコード増幅器
ＡＴ 減衰器
Ｑ 増幅段トランジスタ
Ｔ カスコード段トランジスタ
ＲＬ 抵抗器

Claims (14)

  1. 入力信号を増幅する増幅段トランジスタと、この増幅段トランジスタの出力端にカスコード接続された複数のカスコード段トランジスタとを含み、さらに、減衰器を介して接続された複数のカスコード増幅器と、
    各カスコード増幅器に含まれる前記複数のカスコード段トランジスタのＯＮ／ＯＦＦ動作を制御する第１制御部と、
    前記複数のカスコード増幅器にそれぞれ１つのみ含まれる複数の増幅段トランジスタのうち、選択された１つの増幅段トランジスタのみがＯＮとなるように、前記複数の増幅段トランジスタのＯＮ／ＯＦＦ動作を制御する第２制御部と、
    を備えていることを特徴とする可変利得増幅器。
  2. 前記減衰器は、前記複数のカスコード増幅器の間にのみ設けられていることを特徴とする請求項１に記載の可変利得増幅器。
  3. 各カスコード増幅器の前記複数のカスコード段トランジスタは、出力負荷に接続された信号伝達用トランジスタと、電圧供給端子に接続された信号短絡用トランジスタとを含んでおり、
    前記カスコード段トランジスタのゲート幅をＷ、ゲート長をＬとしたときに、前記第１制御部は、ＯＮとなる前記信号伝達用トランジスタと前記信号短絡用トランジスタのＷ／Ｌの総和が常に一定となるように、前記複数のカスコード段トランジスタのＯＮ／ＯＦＦ動作を制御することを特徴とする請求項１又は２に記載の可変利得増幅器。
  4. 各カスコード増幅器の前記複数のカスコード段トランジスタは、
    前記信号伝達用トランジスタである第１のトランジスタと、
    前記信号短絡用トランジスタである第２のトランジスタと、この第２のトランジスタとＷ／Ｌが等しく、且つ、前記信号伝達用トランジスタである第３のトランジスタとからなる差動対とを含んでおり、
    前記第１制御部は、前記第１のトランジスタを常にＯＮにし、さらに、前記差動対を構成する前記第２のトランジスタと前記第３のトランジスタの一方をＯＮにするとともに、他方をＯＦＦにすることを特徴とする請求項３に記載の可変利得増幅器。
  5. 各カスコード増幅器の前記複数のカスコード段トランジスタは、複数の前記差動対を含んでおり、
    前記複数の差動対をそれぞれ構成する前記カスコード段トランジスタのＷ／Ｌは、基準となるＷ／Ｌの値に対して２のべき乗倍の大きさであることを特徴とする請求項４に記載の可変利得増幅器。
  6. 各カスコード増幅器の前記複数のカスコード段トランジスタは、Ｗ及びＬが等しい複数の単位トランジスタの並列接続により構成されていることを特徴とする請求項５に記載の可変利得増幅器。
  7. 前記第１制御部は、前記複数のカスコード増幅器の間で、対応する前記カスコード段トランジスタのゲート端子に、ＯＮ／ＯＦＦ動作を決定するゲート電位を共通に付与することを特徴とする請求項３〜６の何れかに記載の可変利得増幅器。
  8. 前記第１制御部は、前記第１のトランジスタのゲート端子に、そのＯＮ信号として、電源電位よりも低い一定電位を付与し、
    さらに、前記第１制御部は、前記第２のトランジスタと前記第３のトランジスタに対して、それぞれ、ＯＮ信号としての前記一定電位とＯＦＦ信号としてのグランド電位の何れか一方を付与することを特徴とする請求項３〜７の何れかに記載の可変利得増幅器。
  9. 前記第１制御部は、電源とグランドとの間に直列接続されて、前記一定電位を生成するための抵抗器と、前記一定電位をグランドに短絡するスイッチとを備えていることを特徴とする請求項８に記載の可変利得増幅器。
  10. 前記減衰器の減衰量は、前段のカスコード増幅器により得られる最低利得よりも、後段のカスコード増幅器により得られる最高利得の方が低くなるように設定されていることを特徴とする請求項２〜９の何れかに記載の可変利得増幅器。
  11. 前記カスコード段トランジスタのゲート端子に接地容量が付加されていることを特徴とする請求項１〜１０の何れかに記載の可変利得増幅器。
  12. 前記第２制御部からの指令に基づいて、バイポーラトランジスタからなる前記増幅段トランジスタのベース端子にベース電流を供給するベース電流供給部を備え、
    前記ベース電流供給部は、定電流源と、この定電流源をグランドに短絡するスイッチとを備えていることを特徴とする請求項１〜１１の何れかに記載の可変利得増幅器。
  13. 前記出力負荷が第１の電圧供給端子に接続されるとともに、前記信号短絡用トランジスタのドレイン端子が第２の電圧供給端子に接続され、
    前記第１の電圧供給端子と前記第２の電圧供給端子が、互いに独立した電源にそれぞれ接続されていることを特徴とする請求項１〜１２の何れかに記載の可変利得増幅器。
  14. 請求項１〜１４の何れかに記載の可変利得増幅器を備えた通信装置。
JP2006083729A 2006-03-24 2006-03-24 可変利得増幅器及びこの可変利得増幅器を備えた通信装置 Expired - Fee Related JP4354465B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006083729A JP4354465B2 (ja) 2006-03-24 2006-03-24 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
EP06024072A EP1837989A1 (en) 2006-03-24 2006-11-20 Variable gain amplifier
CNA2006101667412A CN101043203A (zh) 2006-03-24 2006-12-07 可变增益放大器和包括其的通信装置
US11/635,685 US7482879B2 (en) 2006-03-24 2006-12-08 Variable gain amplifier and communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083729A JP4354465B2 (ja) 2006-03-24 2006-03-24 可変利得増幅器及びこの可変利得増幅器を備えた通信装置

Publications (2)

Publication Number Publication Date
JP2007259297A true JP2007259297A (ja) 2007-10-04
JP4354465B2 JP4354465B2 (ja) 2009-10-28

Family

ID=37709550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083729A Expired - Fee Related JP4354465B2 (ja) 2006-03-24 2006-03-24 可変利得増幅器及びこの可変利得増幅器を備えた通信装置

Country Status (4)

Country Link
US (1) US7482879B2 (ja)
EP (1) EP1837989A1 (ja)
JP (1) JP4354465B2 (ja)
CN (1) CN101043203A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199840A (ja) * 2009-02-24 2010-09-09 Fujitsu Semiconductor Ltd 可変利得増幅器
JP2010288007A (ja) * 2009-06-10 2010-12-24 Hitachi Ltd 可変ゲイン回路
US8081033B2 (en) 2009-01-13 2011-12-20 Panasonic Corporation Variable gain amplifier and high-frequency signal receiving apparatus comprising the same
CN101764985B (zh) * 2009-10-23 2012-05-09 广东威创视讯科技股份有限公司 复合视频信号衰减器
JP2012100023A (ja) * 2010-11-01 2012-05-24 Fujitsu Semiconductor Ltd 可変利得増幅器
JP2012511883A (ja) * 2008-12-10 2012-05-24 クゥアルコム・インコーポレイテッド プログラマブルオフ電圧を有する増幅器
JP2014209672A (ja) * 2013-04-16 2014-11-06 三菱電機株式会社 電力増幅器
JP2015177321A (ja) * 2014-03-14 2015-10-05 ソニー株式会社 増幅器、及び、その駆動方法、並びに、電子回路システム
JP2016149747A (ja) * 2015-02-15 2016-08-18 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 共有化ベース共通バイアスを有する電力増幅システム
JP2017517201A (ja) * 2014-05-22 2017-06-22 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｒｃネットワークをもつ多段増幅器
WO2018134999A1 (ja) * 2017-01-23 2018-07-26 三菱電機株式会社 可変利得増幅器
JP6615408B1 (ja) * 2018-08-10 2019-12-04 三菱電機株式会社 可変利得増幅器
US10581395B2 (en) 2016-03-23 2020-03-03 Mitsubishi Electric Corporation Variable gain amplifier
JP2021044766A (ja) * 2019-09-13 2021-03-18 株式会社東芝 増幅器及び増幅方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4719044B2 (ja) * 2006-03-22 2011-07-06 株式会社東芝 増幅回路
JP4956059B2 (ja) * 2006-06-12 2012-06-20 ルネサスエレクトロニクス株式会社 可変利得増幅器
US7560989B2 (en) * 2007-05-08 2009-07-14 Em Microelectronic-Marin S.A. Power amplifier with controlled output power
WO2009016716A1 (ja) * 2007-07-30 2009-02-05 Fujitsu Limited 増幅回路
US20090088124A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Radio Frequency Receiver Architecture
KR101090024B1 (ko) 2009-08-26 2011-12-05 삼성전기주식회사 Ｒｆ 가변 이득 증폭기
US8310314B2 (en) 2010-09-06 2012-11-13 Mediatek Inc. Signal amplification circuits for receiving/transmitting signals according to input signal
US8576006B1 (en) * 2010-11-30 2013-11-05 Lockheed Martin Corporation Wideband variable gain amplifier
JP5101741B2 (ja) 2011-04-08 2012-12-19 シャープ株式会社 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置
KR101264632B1 (ko) * 2011-09-30 2013-05-24 숭실대학교산학협력단 선형 증폭기 및 다단 선형 증폭기
CN103166586B (zh) * 2011-12-12 2016-07-06 联咏科技股份有限公司 可变增益放大器电路
US8860508B1 (en) 2012-12-05 2014-10-14 Lockheed Martin Corporation Digitally controlled wideband variable gain amplifier
CN103916085B (zh) * 2013-01-05 2016-12-28 华为技术有限公司 连续可变增益放大器
US9184707B2 (en) * 2013-01-17 2015-11-10 Qualcomm Incorporated Amplifier with switchable common gate gain buffer
US8903343B2 (en) 2013-01-25 2014-12-02 Qualcomm Incorporated Single-input multiple-output amplifiers with independent gain control per output
US8975968B2 (en) 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
US9059665B2 (en) 2013-02-22 2015-06-16 Qualcomm Incorporated Amplifiers with multiple outputs and configurable degeneration inductor
US8742846B1 (en) * 2013-03-14 2014-06-03 Hittite Microwave Corporation Selectable gain differential amplifier
JP6472540B2 (ja) * 2015-12-08 2019-02-20 三菱電機株式会社 電力増幅器
US9716475B1 (en) * 2016-01-21 2017-07-25 Peregrine Semiconductor Corporation Programmable low noise amplifier
KR102585866B1 (ko) * 2016-06-21 2023-10-06 삼성전기주식회사 공통 게이트 증폭 회로 및 그것을 이용한 전력 증폭기
US10530320B2 (en) * 2016-07-15 2020-01-07 Psemi Corporation Attenuator de-Qing loss improvement and phase balance
US10348262B2 (en) * 2016-08-30 2019-07-09 Skyworks Solutions, Inc. Multi-input amplifier with programmable embedded attenuators
US10033340B1 (en) 2017-01-06 2018-07-24 Qualcomm Incorporated Low-noise amplifier (LNA) with capacitive attenuator
CN106849894B (zh) * 2017-01-23 2018-10-02 东南大学 一种基于共栅cascode低噪声放大器的增益调节结构
JP2019153944A (ja) * 2018-03-05 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 増幅回路、撮像装置、および、増幅回路の制御方法
US10924075B2 (en) 2018-06-04 2021-02-16 Analog Devices, Inc. Variable gain amplifiers with output phase invariance
US10348263B1 (en) * 2018-08-21 2019-07-09 I-Q Analog Corporation V-band digital control bandpass amplifier
CN110971205B (zh) 2018-09-30 2022-08-09 华为技术有限公司 一种高线性度的可变增益放大器以及电子装置
EP3893392A4 (en) * 2018-12-29 2021-12-15 Huawei Technologies Co., Ltd. VARIABLE GAIN AMPLIFIER AND PHASE CONTROLLED SYSTEM
US11218120B2 (en) * 2019-05-22 2022-01-04 Integrated Device Technology, Inc. Programmable amplifiers
US11601098B2 (en) * 2021-03-26 2023-03-07 Psemi Corporation Differential cascode amplifier arrangement with reduced common mode gate RF voltage
CN113346847A (zh) * 2021-06-17 2021-09-03 西安电子科技大学重庆集成电路创新研究院 高线性度可变增益放大器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340760A (ja) * 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd 可変利得増幅回路
IT1305642B1 (it) * 1998-06-23 2001-05-15 St Microelectronics Srl Amplificatore rf a basso rumore a frequenza e guadagno programmabile
US6172566B1 (en) * 1999-02-17 2001-01-09 Kabushiki Kaisha Toshiba Low noise amplifier
US7120411B2 (en) * 2002-03-25 2006-10-10 Broadcom Corporation Low noise amplifier (LNA) gain switch circuitry
JP4252423B2 (ja) 2003-10-31 2009-04-08 シャープ株式会社 可変増幅器およびそれを用いた携帯無線端末
US7110742B2 (en) * 2004-03-16 2006-09-19 Broadcom Corporation Low noise amplifier with constant input impedance
JP4061503B2 (ja) * 2004-04-06 2008-03-19 ソニー株式会社 受信機および受信機用ｉｃ
US7321266B2 (en) * 2005-05-17 2008-01-22 Integrated System Solution Corp. Current-matching variable gain amplifier

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012511883A (ja) * 2008-12-10 2012-05-24 クゥアルコム・インコーポレイテッド プログラマブルオフ電圧を有する増幅器
US8081033B2 (en) 2009-01-13 2011-12-20 Panasonic Corporation Variable gain amplifier and high-frequency signal receiving apparatus comprising the same
JP2010199840A (ja) * 2009-02-24 2010-09-09 Fujitsu Semiconductor Ltd 可変利得増幅器
JP2010288007A (ja) * 2009-06-10 2010-12-24 Hitachi Ltd 可変ゲイン回路
CN101764985B (zh) * 2009-10-23 2012-05-09 广东威创视讯科技股份有限公司 复合视频信号衰减器
JP2012100023A (ja) * 2010-11-01 2012-05-24 Fujitsu Semiconductor Ltd 可変利得増幅器
US8466749B2 (en) 2010-11-01 2013-06-18 Fujitsu Semiconductor Limited Variable gain amplifier
JP2014209672A (ja) * 2013-04-16 2014-11-06 三菱電機株式会社 電力増幅器
JP2015177321A (ja) * 2014-03-14 2015-10-05 ソニー株式会社 増幅器、及び、その駆動方法、並びに、電子回路システム
JP2017517201A (ja) * 2014-05-22 2017-06-22 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｒｃネットワークをもつ多段増幅器
JP2016149747A (ja) * 2015-02-15 2016-08-18 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 共有化ベース共通バイアスを有する電力増幅システム
US10340862B2 (en) 2015-02-15 2019-07-02 Skyworks Solutions, Inc. Methods for power amplification with shared common base biasing
US10917056B2 (en) 2015-02-15 2021-02-09 Skyworks Solutions, Inc. Devices and methods for power amplification with shared common base biasing
US10581395B2 (en) 2016-03-23 2020-03-03 Mitsubishi Electric Corporation Variable gain amplifier
WO2018134999A1 (ja) * 2017-01-23 2018-07-26 三菱電機株式会社 可変利得増幅器
JP6411006B1 (ja) * 2017-01-23 2018-10-24 三菱電機株式会社 可変利得増幅器
JP6615408B1 (ja) * 2018-08-10 2019-12-04 三菱電機株式会社 可変利得増幅器
WO2020031372A1 (ja) 2018-08-10 2020-02-13 三菱電機株式会社 可変利得増幅器
US11502656B2 (en) 2018-08-10 2022-11-15 Mitsubishi Electric Corporation Variable gain amplifier
JP2021044766A (ja) * 2019-09-13 2021-03-18 株式会社東芝 増幅器及び増幅方法
JP7222858B2 (ja) 2019-09-13 2023-02-15 株式会社東芝 増幅器及び増幅方法

Also Published As

Publication number Publication date
EP1837989A1 (en) 2007-09-26
US7482879B2 (en) 2009-01-27
US20070222515A1 (en) 2007-09-27
CN101043203A (zh) 2007-09-26
JP4354465B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
JP4354465B2 (ja) 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
JP4956059B2 (ja) 可変利得増幅器
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
US6801089B2 (en) Continuous variable-gain low-noise amplifier
KR100461969B1 (ko) Ｃｍｏｓ 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기
US20070216482A1 (en) High linearity and low noise amplifier with continuously variable gain control
WO2004064251A1 (ja) 可変利得増幅回路及び無線機
US7477085B2 (en) Digital attenuator circuits and methods for use thereof
CN112994629B (zh) 一种功率放大器的偏置电路、装置及设备
US20090137220A1 (en) Variable gain amplifier and receiver including the same
US20090027128A1 (en) Variable gain amplifier
JP4252423B2 (ja) 可変増幅器およびそれを用いた携帯無線端末
Zhang et al. A low power programmable gain amplifier with 70-dB control range in CMOS technology
US20110090010A1 (en) Variable gain amplification device
JP4312779B2 (ja) 可変増幅器およびそれを用いた携帯無線端末
JP2008098771A (ja) 低雑音増幅器
Youn et al. A 1 GHz-band low distortion up-converter with a linear in dB control VGA for digital TV tuner
JPWO2006095416A1 (ja) 減衰器を備えた高周波増幅器
Liu et al. Design of a voltage-controlled programmable-gain amplifier in 65-nm CMOS technology
Calvo et al. Low-voltage low-power 100 MHz programmable gain amplifier in 0.35 μm CMOS
CN117439549B (zh) 增益可调的线性低噪声放大器
EP4274096A1 (en) Variable-gain amplifier, corresponding device and method
Belousov et al. A 84-db wideband low-power variable gain amplifier
Manstretta et al. A highly linear broadband variable gain LNA for TV applications
Chen et al. An Ultra-low Noise Variable Gain Amplifier with Accurate dB-Linear Characteristic

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees