JP2007258675A - Tft substrate, reflective tft substrate, and method of manufacturing same - Google Patents
Tft substrate, reflective tft substrate, and method of manufacturing same Download PDFInfo
- Publication number
- JP2007258675A JP2007258675A JP2006352765A JP2006352765A JP2007258675A JP 2007258675 A JP2007258675 A JP 2007258675A JP 2006352765 A JP2006352765 A JP 2006352765A JP 2006352765 A JP2006352765 A JP 2006352765A JP 2007258675 A JP2007258675 A JP 2007258675A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- resist
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、TFT基板及び反射型TFT基板並びにそれらの製造方法に関し、特に、ゲート絶縁膜及び層間絶縁膜により絶縁されたゲート電極及びゲート配線と、ゲート電極上に形成されTFT(薄膜トランジスタ)の活性層としてのn型酸化物半導体層と、チャンネル部上に形成された層間絶縁膜からなるチャンネルガードと、層間絶縁膜の一対の開口部に形成されたドレイン電極及びソース電極とを備えることにより、長期間にわたり安定に作動させるとともに、製造工程を削減して製造原価のコストダウンを図ることができ、さらに、ゲート配線どうしが干渉する(クロストーク)といった心配を排除することができるTFT基板及び反射型TFT基板並びにそれらの製造方法に関する。 The present invention relates to a TFT substrate, a reflective TFT substrate, and a method for manufacturing the same, and more particularly, a gate electrode and a gate wiring insulated by a gate insulating film and an interlayer insulating film, and an activity of a TFT (thin film transistor) formed on the gate electrode. By providing an n-type oxide semiconductor layer as a layer, a channel guard made of an interlayer insulating film formed on the channel portion, and a drain electrode and a source electrode formed in a pair of openings of the interlayer insulating film, TFT substrate and reflection that can operate stably over a long period of time, can reduce the manufacturing cost by reducing the manufacturing cost, and can eliminate the concern that the gate wirings interfere with each other (crosstalk). The present invention relates to a type TFT substrate and a manufacturing method thereof.
LCD(液晶表示装置)や有機EL表示装置は、表示性能、省エネルギー等の理由から広く利用されている。特に、携帯電話やPDA(個人向け携帯情報端末)、パソコンやラップトップパソコン、テレビ等の表示装置として、ほぼ主流を占めるに至っている。これらの表示装置には、一般に、TFT基板(反射型TFT基板などをも含む。)が用いられている。 LCDs (liquid crystal display devices) and organic EL display devices are widely used for reasons such as display performance and energy saving. In particular, it has become almost mainstream as a display device for mobile phones, PDAs (personal personal digital assistants), personal computers, laptop computers, televisions, and the like. In these display devices, a TFT substrate (including a reflective TFT substrate) is generally used.
例えば、液晶表示装置は、TFT基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、TFT基板とは、半導体薄膜(半導体膜とも呼ばれる)などからなるTFT(薄膜トランジスタ)が配置されている基板をいう。一般に、TFT基板は、アレイ状にTFTが配置されているので、「TFTアレイ基板」とも呼ばれる。 For example, a liquid crystal display device is configured to fill a display material such as liquid crystal between a TFT substrate and a counter substrate, and to selectively apply a voltage to the display material for each pixel. Here, the TFT substrate refers to a substrate on which a TFT (thin film transistor) made of a semiconductor thin film (also referred to as a semiconductor film) is disposed. In general, a TFT substrate is also called a “TFT array substrate” because TFTs are arranged in an array.
なお、液晶表示装置などに用いられるTFT基板は、TFTと液晶表示装置の画面の1画素との組(これを1ユニットと呼ぶ)が、ガラス基板上に縦横に配設されている。TFT基板は、ガラス基板上に、ゲート配線が例えば縦方向に等間隔で配置されており、ソース配線又はドレイン配線が横方向に等間隔で配置されている。また、ゲート電極,ソース電極及びドレイン電極が、各画素を構成する上記ユニット中にそれぞれ設けられている。 Note that in a TFT substrate used for a liquid crystal display device or the like, a set of TFTs and one pixel of a screen of the liquid crystal display device (this is called one unit) is arranged vertically and horizontally on a glass substrate. In the TFT substrate, gate wirings are arranged at regular intervals in the vertical direction on a glass substrate, and source wirings or drain wirings are arranged at regular intervals in the horizontal direction. Further, a gate electrode, a source electrode, and a drain electrode are provided in each of the units constituting each pixel.
<TFT基板の従来の製造方法>
さて、このTFT基板の製造法としては、通常、5枚のマスクを使用する5マスクプロセスや、ハーフトーン露光技術を利用してマスクを4枚に減らした4枚マスクプロセス等が知られている。
ところで、このようなTFT基板の製造法は、5枚ないし4枚のマスクを使用することから、その製造プロセスは工程数が多くなりがちである。たとえば、4枚マスクプロセスの場合でも35ステップ(工程)、5枚マスクプロセスの場合では、40ステップ(工程)を超える工程が必要であることが知られている。このように工程数が多くなると、製造歩留りが低下する恐れがある。また、工程数が多いと、工程が複雑となりがちであり、製造コストが増大する恐れもある。
<Conventional manufacturing method of TFT substrate>
As a manufacturing method of this TFT substrate, there are generally known a five-mask process using five masks, a four-mask process in which the number of masks is reduced to four using a halftone exposure technique, and the like. .
By the way, since such a TFT substrate manufacturing method uses five or four masks, the manufacturing process tends to have a large number of steps. For example, even in the case of a four-mask process, it is known that a process exceeding 35 steps (processes) and in the case of a five-mask process requires more than 40 steps (processes). If the number of processes increases in this way, the manufacturing yield may be reduced. In addition, if the number of processes is large, the process tends to be complicated, and the manufacturing cost may increase.
(5枚のマスクを用いた製造方法)
図29は、従来例にかかるTFT基板の製造方法を説明するための概略図であり、(a)はゲート電極が形成された断面図を、(b)はエッチストッパーが形成された断面図を、(c)はソース電極及びドレイン電極が形成された断面図を、(d)は層間絶縁膜が形成された断面図を、(e)は透明電極が形成された断面図を示している。
同図(a)において、ガラス基板210上に、第一のマスク(図示せず)を用いて、ゲート電極212が形成されている。すなわち、まず、ガラス基板210上に、スパッタリングによって金属(たとえば、Al(アルミニウム)などの)を堆積させ、その後、第一のマスクを用いてホトリソグラフィー法によりレジストを形成し、所望形状にエッチングすることによってゲート電極212を形成し、レジストをアッシングする。
(Manufacturing method using five masks)
FIGS. 29A and 29B are schematic views for explaining a conventional TFT substrate manufacturing method, in which FIG. 29A is a cross-sectional view in which a gate electrode is formed, and FIG. 29B is a cross-sectional view in which an etch stopper is formed. (C) is a sectional view in which a source electrode and a drain electrode are formed, (d) is a sectional view in which an interlayer insulating film is formed, and (e) is a sectional view in which a transparent electrode is formed.
In FIG. 2A, a
次に、同図(b)に示すように、ガラス基板210及びゲート電極212上に、SiN膜(窒化シリコン膜)となるゲート絶縁膜213,及び,α−Si:H(i)膜214を順に積層する。続いて、チャンネル保護層であるSiN膜(窒化シリコン膜)を堆積させ、さらに、第二のマスク(図示せず)を用いてホトリソグラフィー法によりレジストを形成し、CHFガスを用いてSiN膜を所望の形状にドライエッチングし、エッチストッパー215を形成し、レジストをアッシングする。
Next, as shown in FIG. 2B, a gate
次に、同図(c)に示すように、α−Si:H(i)膜214及びエッチストッパー215上に、α−Si:H(n)膜216を堆積させ、さらに、その上にCr/Al二層膜を真空蒸着、あるいは、スパッタリング法を用いて堆積させる。続いて、第三のマスク(図示せず)を用いてホトリソグラフィー法によりレジストを形成し、Cr(クロム)/Al二層膜をエッチングし、所望の形状のソース電極217a及びドレイン電極217bを形成する。このエッチングは、Alに対しては、H3PO4−CH3COOH−HNO3を用いたホトエッチングによって行われ、また、Crに対しては、硝酸第二セリウムアンモニウム水溶液を用いたホトエッチングによって行われる。さらに、α−Si:H膜(216及び214)に対して、CHFガスを用いたドライエッチングとヒドラジン水溶液(NH2NH2・H2O)を用いたウェットエッチングを併用してエッチングし、所望の形状のα−Si:H(n)膜216及びα−Si:H(i)膜214を形成し、レジストをアッシングする。
Next, as shown in FIG. 3C, an α-Si: H (n)
次に、同図(d)に示すように、透明電極219を形成する前に、ゲート絶縁膜213,エッチストッパー215,ソース電極217a及びドレイン電極217b上に、層間絶縁膜218を堆積させる。続いて、第四のマスク(図示せず)を用いてホトリソグラフィー法によりレジストを形成し、層間絶縁膜218をエッチングし、ソース電極217aと次に述べる透明電極219とを電気的に接続するための開口部218aを形成し、レジストをアッシングする。
Next, as shown in FIG. 4D, before forming the
次に、同図(e)に示すように、ソース電極217a及びドレイン電極217bのパターンが形成された領域の層間絶縁膜218上に、酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜をスパッタリング法で堆積させる。続いて、第五のマスク(図示せず)を用いてホトリソグラフィー法によりレジストを形成し、非晶質透明導電膜を蓚酸4重量%の水溶液をエッチャントとして用いてホトエッチングを行い、ソース電極217aと電気的に接続するような形状にパターニングし、レジストをアッシングする。これによって、透明電極219が形成される。
このように、本従来例によるTFT基板の製造方法によれば、5枚のマスクが必要である。
Next, as shown in FIG. 4E, the amorphous transparent conductive material mainly composed of indium oxide and zinc oxide is formed on the
Thus, according to the manufacturing method of the TFT substrate according to this conventional example, five masks are required.
(3枚のマスクを用いた製造方法)
上記従来の技術を改良する技術として、マスクの数を(例えば、5枚から3枚に)減らし、より製造工程を削減した方法でTFT基板を製造する技術が種々提案されている。たとえば、下記特許文献1〜7には、3枚のマスクを用いたTFT基板の製造方法が記載されている。
As a technique for improving the conventional technique, various techniques for manufacturing a TFT substrate by a method in which the number of masks is reduced (for example, from 5 to 3) and the manufacturing process is further reduced have been proposed. For example,
しかしながら、上記特許文献1〜7に記載された3枚のマスクを用いたTFT基板の製造方法は、ゲート絶縁膜の陽極酸化工程が付加されているなど、非常に煩雑な製造プロセスであり、実用に供することが困難な技術であるといった問題があった。
また、実際のTFT基板(反射型TFT基板などを含む)の製造ラインにおいては、品質(たとえば、長期間にわたる動作安定性やゲート配線どうしが干渉する(クロストーク)といった不具合を回避すること)が重要であり、品質を向上させるとともに、生産性をも向上させることの可能な実用的な技術が要望されていた。
さらに、反射型のTFT基板に対しても、品質や生産性を向上させることが要望されていた。
However, the method of manufacturing a TFT substrate using the three masks described in
Moreover, in an actual TFT substrate (including a reflective TFT substrate) production line, quality (for example, avoiding problems such as long-term operation stability and interference between gate wirings (crosstalk)) is high. There has been a demand for a practical technique that is important and can improve quality and productivity.
Furthermore, it has been desired to improve the quality and productivity of a reflective TFT substrate.
本発明は、係る課題に鑑みなされたものであり、チャンネルガードにより長期間にわたり安定に作動させ、かつ、クロストークを防止することができるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なTFT基板及び反射型TFT基板並びにそれらの製造方法の提案を目的とする。 The present invention has been made in view of such problems, and can be stably operated over a long period of time by a channel guard and can prevent crosstalk, and can reduce manufacturing costs by reducing the number of manufacturing steps. An object of the present invention is to propose a TFT substrate, a reflective TFT substrate, and a method for manufacturing them, which can greatly reduce the thickness of the substrate.
上記目的を達成するために、本発明のTFT基板は、基板と、この基板の上方に形成されたゲート電極及びゲート配線と、このゲート電極及びゲート配線の上方に形成されたゲート絶縁膜と、前記ゲート電極の上方であって、かつ、前記ゲート絶縁膜の上方に形成された酸化物層と、前記ゲート電極及びゲート配線の側方、並びに、前記酸化物層の上方及び側方に形成され、さらに、前記酸化物層のチャンネル部によって隔てらた位置に、それぞれソース電極用開口部及びドレイン電極用開口部が形成された層間絶縁膜と、前記ソース電極用開口部に形成されたソース電極と、前記ドレイン電極用開口部に形成されたドレイン電極とを備えた構成としてある。
このようにすると、チャンネル部となる酸化物層が、層間絶縁膜により保護されるので、長期間にわたり安定に作動することができる。また、チャンネル部,ドレイン電極及びソース電極が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。なお、上記酸化物層の上方の層間絶縁膜は、チャンネル部を保護することから、チャンネルガードとも呼称される。
In order to achieve the above object, a TFT substrate of the present invention includes a substrate, a gate electrode and a gate wiring formed above the substrate, a gate insulating film formed above the gate electrode and the gate wiring, The oxide layer formed above the gate electrode and above the gate insulating film, the side of the gate electrode and the gate wiring, and the top and side of the oxide layer. Further, an interlayer insulating film in which an opening for a source electrode and an opening for a drain electrode are respectively formed at a position separated by a channel portion of the oxide layer, and a source electrode formed in the opening for the source electrode And a drain electrode formed in the drain electrode opening.
In this case, the oxide layer serving as the channel portion is protected by the interlayer insulating film, so that it can operate stably over a long period of time. In addition, since the channel portion, the drain electrode, and the source electrode are reliably and easily manufactured, the yield can be improved and the manufacturing cost can be reduced. Note that the interlayer insulating film above the oxide layer protects the channel portion and is also referred to as a channel guard.
また、本発明のTFT基板は、前記ソース電極及びドレイン電極が同一の導電体層からなり、該導電体層が金属からなる構成としてある。
このようにすると、長期間にわたり安定に作動することができ、また、歩留まりが改善されるとともに、製造原価のコストダウンを図るの可能な反射型TFT基板を提供すことができる。
In the TFT substrate of the present invention, the source electrode and the drain electrode are made of the same conductor layer, and the conductor layer is made of metal.
In this way, it is possible to provide a reflective TFT substrate that can operate stably over a long period of time, can improve the yield, and can reduce the manufacturing cost.
また、本発明のTFT基板は、前記ソース電極及びドレイン電極が同一の導電体層からなり、該導電体層が少なくとも画素電極を兼ねる構成としてある。
このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、通常、導電体層が、ソース配線,ドレイン配線,ソース電極,ドレイン電極及び画素電極を兼ねる構造とされ、このようにすると、ソース配線,ドレイン配線,ソース電極,ドレイン電極及び画素電極を効率よく製造することができる。
なお、「導電体層が、少なくとも画素電極を兼ねる」とは、形成された導電体層が、少なくとも画素電極としての機能を有することをいう。
In the TFT substrate of the present invention, the source electrode and the drain electrode are made of the same conductor layer, and the conductor layer also serves as at least a pixel electrode.
If it does in this way, the number of masks used at the time of manufacturing can be reduced, and a manufacturing process can be reduced, thereby improving production efficiency and reducing the cost of manufacturing. In general, the conductor layer has a structure that also serves as a source wiring, a drain wiring, a source electrode, a drain electrode, and a pixel electrode. In this way, the source wiring, the drain wiring, the source electrode, the drain electrode, and the pixel electrode are made efficient. Can be manufactured well.
Note that “the conductor layer also serves as at least the pixel electrode” means that the formed conductor layer has at least a function as a pixel electrode.
また、本発明のTFT基板は、前記酸化物層が、n型酸化物半導体層である。
このように、TFTの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
In the TFT substrate of the present invention, the oxide layer is an n-type oxide semiconductor layer.
As described above, by using an oxide semiconductor layer as an active layer of a TFT, the oxide semiconductor layer is stable even when a current flows, and is useful for an organic electroluminescence device that operates by current control.
また、本発明のTFT基板は、前記酸化物層が、前記チャンネル部,ソース電極及びドレイン電極に対応する所定の位置に形成された構成としてある。
このようにすると、通常、酸化物層が、所定の位置にのみ形成されることとなるので、ゲート配線どうしが干渉する(クロストーク)といった心配を排除することができる。
In the TFT substrate of the present invention, the oxide layer is formed at predetermined positions corresponding to the channel portion, the source electrode, and the drain electrode.
In this way, since the oxide layer is usually formed only at a predetermined position, it is possible to eliminate the concern that the gate wirings interfere with each other (crosstalk).
また、本発明のTFT基板は、前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極,ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有する構成としてある。
このようにすると、TFT基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能なTFT基板を提供することができる。
なお、ソース・ドレイン配線パッドとは、ソース配線パッド又はドレイン配線パッドをいう。
In the TFT substrate of the present invention, the upper portion of the substrate is covered with a protective insulating film, and the protective insulating film has openings at positions corresponding to the pixel electrodes, source / drain wiring pads, and gate wiring pads. It is set as the structure which has.
In this case, since the TFT substrate itself has a structure including a protective insulating film, it is possible to provide a TFT substrate capable of easily manufacturing display means and light emitting means using liquid crystal or organic EL material.
The source / drain wiring pads refer to source wiring pads or drain wiring pads.
上記目的を達成するために、本発明の反射型TFT基板は、基板と、この基板の上方に形成され、上面がゲート絶縁膜に覆われ、かつ、側面が層間絶縁膜に覆われることにより絶縁されたゲート電極及びゲート配線と、前記ゲート電極の上方の前記ゲート絶縁膜の上方に形成された酸化物層と、前記酸化物層の上方に、チャンネル部によって隔てられて形成された反射金属層と、前記チャンネル部の上方に形成され、前記チャンネル部を保護するチャンネルガードとを備えた構成としてある。
このようにすると、チャンネル部となる酸化物層が、チャンネルガードにより保護されるので、長期間にわたり安定に作動することができる。
In order to achieve the above object, a reflective TFT substrate of the present invention is formed by forming a substrate and an upper surface of the substrate, the upper surface is covered with a gate insulating film, and the side surfaces are covered with an interlayer insulating film. Gate electrode and gate wiring, an oxide layer formed above the gate insulating film above the gate electrode, and a reflective metal layer formed above the oxide layer and separated by a channel portion And a channel guard formed above the channel portion and protecting the channel portion.
In this case, since the oxide layer serving as the channel portion is protected by the channel guard, it can operate stably over a long period of time.
また、本発明の反射型TFT基板は、前記チャンネルガードが前記層間絶縁膜からなり、前記層間絶縁膜の一対の開口部に、ドレイン電極及びソース電極がそれぞれ形成された構成としてある。
このようにすると、チャンネル部,ドレイン電極及びソース電極が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
In the reflective TFT substrate of the present invention, the channel guard is made of the interlayer insulating film, and a drain electrode and a source electrode are formed in a pair of openings of the interlayer insulating film, respectively.
In this way, the channel part, the drain electrode, and the source electrode are reliably and easily manufactured, so that the yield can be improved and the manufacturing cost can be reduced.
また、本発明の反射型TFT基板は、前記反射金属層が、少なくとも画素電極を兼ねる構成としてある。
このようにすると、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、通常、反射金属層が、ソース配線,ドレイン配線,ソース電極,ドレイン電極及び画素電極を兼ねる構造とされ、このようにすると、ソース配線,ドレイン配線,ソース電極,ドレイン電極及び画素電極を効率よく製造することができる。
なお、「反射金属層が、少なくとも画素電極を兼ねる」とは、形成された反射金属層が、少なくとも画素電極としての機能を有することをいう。
In the reflective TFT substrate of the present invention, the reflective metal layer also serves as at least a pixel electrode.
If it does in this way, the number of masks used at the time of manufacturing can be reduced, and a manufacturing process can be reduced, thereby improving production efficiency and reducing the cost of manufacturing. In addition, the reflective metal layer usually has a structure that also serves as a source wiring, a drain wiring, a source electrode, a drain electrode, and a pixel electrode, and in this way, the source wiring, the drain wiring, the source electrode, the drain electrode, and the pixel electrode are made efficient. Can be manufactured well.
Note that “the reflective metal layer also serves as at least the pixel electrode” means that the formed reflective metal layer has at least a function as a pixel electrode.
また、本発明の反射型TFT基板は、前記酸化物層が、n型酸化物半導体層である。
このように、TFTの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
In the reflective TFT substrate of the present invention, the oxide layer is an n-type oxide semiconductor layer.
As described above, by using an oxide semiconductor layer as an active layer of a TFT, the oxide semiconductor layer is stable even when a current flows, and is useful for an organic electroluminescence device that operates by current control.
また、本発明の反射型TFT基板は、前記酸化物層が、前記チャンネル部,ソース電極及びドレイン電極に対応する所定の位置に形成された構成としてある。
このようにすると、通常、酸化物層が、所定の位置にのみ形成されることとなるので、ゲート配線どうしが干渉する(クロストーク)といった心配を排除することができる。
In the reflective TFT substrate of the present invention, the oxide layer is formed at predetermined positions corresponding to the channel portion, the source electrode, and the drain electrode.
In this way, since the oxide layer is usually formed only at a predetermined position, it is possible to eliminate the concern that the gate wirings interfere with each other (crosstalk).
また、本発明の反射型TFT基板は、前記基板の上方が保護用絶縁膜によって覆われ、かつ、前記保護用絶縁膜が、画素電極,ソース・ドレイン配線パッド及びゲート配線パッドに対応する位置に開口部を有する構成としてある。
このようにすると、反射型TFT基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能な反射型TFT基板を提供することができる。
In the reflective TFT substrate of the present invention, the upper portion of the substrate is covered with a protective insulating film, and the protective insulating film is located at a position corresponding to the pixel electrode, the source / drain wiring pad, and the gate wiring pad. The configuration has an opening.
In this case, since the reflective TFT substrate itself has a structure including a protective insulating film, a reflective TFT substrate capable of easily manufacturing display means and light emitting means using liquid crystal or organic EL material is provided. be able to.
また、本発明の反射型TFT基板は、前記反射型TFT基板が反射金属層及び/又は金属薄膜を備え、前記反射金属層及び/又は金属薄膜を保護する金属層保護用酸化物透明導電体層を有する構成としてある。
このようにすると、反射金属層及び/又は金属薄膜の腐蝕を防ぐとともに、耐久性を向上させることができる。たとえば、ゲート配線として金属薄膜を用いた場合、ゲート配線パッド用の開口部を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。また、反射金属層に対しては、反射金属層の変色などを防止でき、反射金属層の反射率が低下するといった不具合を防止することができる。さらに、透明としてあるので、光の透過量が減少しないので、輝度の優れた表示装置を提供することができる。
The reflective TFT substrate of the present invention is a metal layer protecting oxide transparent conductor layer, wherein the reflective TFT substrate includes a reflective metal layer and / or a metal thin film, and protects the reflective metal layer and / or the metal thin film. It is set as the structure which has.
If it does in this way, while being able to prevent corrosion of a reflective metal layer and / or a metal thin film, durability can be improved. For example, when a metal thin film is used as the gate wiring, the metal surface can be prevented from being exposed when the opening for the gate wiring pad is formed, and the connection reliability can be improved. Further, for the reflective metal layer, discoloration of the reflective metal layer can be prevented, and problems such as a decrease in the reflectance of the reflective metal layer can be prevented. Furthermore, since it is transparent, the amount of light transmission does not decrease, and a display device with excellent luminance can be provided.
また、本発明の反射型TFT基板は、前記酸化物層のエネルギーギャップが、3.0eV以上である。
このように、エネルギーギャップを3.0eV以上とすることにより、光による誤動作を防止することができる。なお、通常、エネルギーギャップは、3.0eV以上あればよいが、好ましくは、3.2eV以上とするとよく、さらに、好ましくは、3.4eV以上とするとよい。このように、エネルギーギャップを大きくすることにより、光による誤動作をより確実に防止することができる。
In the reflective TFT substrate of the present invention, the energy gap of the oxide layer is 3.0 eV or more.
In this way, by setting the energy gap to 3.0 eV or more, malfunction due to light can be prevented. In general, the energy gap may be 3.0 eV or more, preferably 3.2 eV or more, and more preferably 3.4 eV or more. Thus, by increasing the energy gap, malfunction due to light can be prevented more reliably.
また、本発明の反射型TFT基板は、前記反射金属層が、アルミニウム,銀若しくは金からなる薄膜、又は、アルミニウム,銀若しくは金を含む合金層からなる構成としてある。
このようにすると、より多くの光を反射することができ、反射光による輝度を向上させることができる。
In the reflective TFT substrate of the present invention, the reflective metal layer is composed of a thin film made of aluminum, silver or gold, or an alloy layer containing aluminum, silver or gold.
If it does in this way, more light can be reflected and the brightness | luminance by reflected light can be improved.
また、上記目的を達成するために、本発明のTFT基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、導電体層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記導電体層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程とを有する方法としてある。
このように、本発明は、TFT基板の製造方法としても有効であり、三枚のマスクを用いて、VIAホールチャンネル型のTFT基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、酸化物層が、所定の位置(チャンネル部,ソース電極及びドレイン電極に対応する所定の位置)にのみ形成されることとなるので、ゲート配線どうしが干渉する(クロストーク)といった心配を排除することができる。
In order to achieve the above object, a method for manufacturing a TFT substrate according to the present invention includes a gate electrode and a thin film for wiring that becomes a gate wiring, a gate insulating film, an oxide layer, A step of laminating one resist, a step of forming the first resist into a predetermined shape by halftone exposure using a first halftone mask, the gate electrode / wiring thin film, a gate insulating film, Etching the oxide layer to form the gate electrode and gate wiring; re-forming the first resist into a predetermined shape; and etching the oxide layer to form a channel portion. Etching the interlayer insulating film, a step of laminating the interlayer insulating film and the second resist, a step of forming the second resist into a predetermined shape using a second mask, and Forming a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode, and etching the interlayer insulating film and a gate insulating film to form a gate wiring pad portion in a portion to be a gate wiring pad; A step of forming an opening, a step of laminating a conductor layer and a third resist, a step of forming the third resist into a predetermined shape using a third mask, and the conductor layer. Etching to form a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode, and a gate wiring pad.
As described above, the present invention is also effective as a method for manufacturing a TFT substrate. By using three masks, a VIA hole channel TFT substrate can be manufactured, and the number of masks is reduced and the manufacturing process is reduced. As a result, the production efficiency can be improved and the manufacturing cost can be reduced. In addition, a channel guard made of an interlayer insulating film having a pair of openings in which a drain electrode and a source electrode are formed is formed on the oxide layer in the channel portion, and the channel guard protects the channel portion. It can be operated stably over a period of time. Further, since the oxide layer is usually formed only at a predetermined position (a predetermined position corresponding to the channel portion, the source electrode and the drain electrode), there is a concern that the gate wirings interfere with each other (crosstalk). Can be eliminated.
また、上記目的を達成するために、本発明のTFT基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、導電体層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記導電体層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と、保護用絶縁膜及び第四のレジストを積層する工程と、前記第四のレジストを所定の形状に形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド,前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極,ソース電極,ソース配線及びドレイン配線が露出しないように保護用絶縁膜で覆われ、TFT基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能なTFT基板を提供することができる。
In order to achieve the above object, a method for manufacturing a TFT substrate according to the present invention includes a gate electrode and a thin film for wiring that becomes a gate wiring, a gate insulating film, an oxide layer, A step of laminating one resist, a step of forming the first resist into a predetermined shape by halftone exposure using a first halftone mask, the gate electrode / wiring thin film, a gate insulating film, Etching the oxide layer to form the gate electrode and gate wiring; re-forming the first resist into a predetermined shape; and etching the oxide layer to form a channel portion. Etching the interlayer insulating film, a step of laminating the interlayer insulating film and the second resist, a step of forming the second resist into a predetermined shape using a second mask, and Forming a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode, and etching the interlayer insulating film and the gate insulating film to form a gate wiring pad portion in a portion to be a gate wiring pad; A step of forming an opening, a step of laminating a conductor layer and a third resist, a step of forming the third resist into a predetermined shape using a third mask, and the conductor layer. Etching, forming a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode, and a gate wiring pad; a step of stacking a protective insulating film and a fourth resist; and And the etching of the protective insulating film to expose the source / drain wiring pad, the pixel electrode, and the gate wiring pad. There as a method having a degree.
In this case, the source electrode, the source electrode, the source wiring, and the drain wiring are covered with the protective insulating film so as not to be exposed, and the TFT substrate itself has a protective insulating film. It is possible to provide a TFT substrate capable of easily manufacturing display means and light emitting means using the above.
また、上記目的を達成するために、本発明の反射型TFT基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、反射金属層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記反射金属層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程とを有する方法としてある。
このように、本発明は、反射型TFT基板の製造方法としても有効であり、三枚のマスクを用いて、VIAホールチャンネル型の反射型TFT基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、酸化物層が、所定の位置(チャンネル部,ソース電極及びドレイン電極に対応する所定の位置)にのみ形成されることとなるので、ゲート配線どうしが干渉する(クロストーク)といった心配を排除することができる。
In order to achieve the above object, a manufacturing method of a reflective TFT substrate according to the present invention includes a gate electrode and a thin film for wiring that becomes a gate wiring, a gate insulating film, an oxide layer, A step of laminating a first resist, a step of forming the first resist into a predetermined shape by halftone exposure using a first halftone mask, and the gate electrode / wiring thin film, gate insulation Etching the film and the oxide layer to form the gate electrode and the gate wiring;
A step of re-forming the first resist into a predetermined shape; a step of etching the oxide layer to form a channel portion; a step of stacking an interlayer insulating film and a second resist; A step of forming the second resist into a predetermined shape using a mask, and etching the interlayer insulating film to form an opening for a source electrode and an opening for a drain electrode in a portion to be a source electrode and a drain electrode Forming and etching the interlayer insulating film and the gate insulating film to form a gate wiring pad opening in a portion to be a gate wiring pad; and laminating a reflective metal layer and a third resist; A step of forming the third resist into a predetermined shape using a third mask, and etching the reflective metal layer to form a source electrode, a drain electrode, a source wiring, and a drain. Down lines, it is a method and a step of forming a pixel electrode and the gate wire pad.
As described above, the present invention is also effective as a method for manufacturing a reflective TFT substrate, and a VIA hole channel type reflective TFT substrate can be manufactured using three masks, thereby reducing the number of masks. By reducing the manufacturing process, the production efficiency can be improved and the manufacturing cost can be reduced. In addition, a channel guard made of an interlayer insulating film having a pair of openings in which a drain electrode and a source electrode are formed is formed on the oxide layer in the channel portion, and the channel guard protects the channel portion. It can be operated stably over a period of time. Further, since the oxide layer is usually formed only at a predetermined position (a predetermined position corresponding to the channel portion, the source electrode and the drain electrode), there is a concern that the gate wirings interfere with each other (crosstalk). Can be eliminated.
また、上記目的を達成するために、本発明の反射型TFT基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、反射金属層,保護用絶縁膜及び第三のレジストを積層する工程と、第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、前記反射金属層及び保護用絶縁膜をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と、前記第三のレジストを所定の形状に再形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド,前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極,ソース電極,ソース配線及びドレイン配線の上部が保護用絶縁膜で覆われるので、動作安定性を向上させることができる。
なお、ソース・ドレイン配線パッドとは、ソース配線パッド又はドレイン配線パッドをいう。
In order to achieve the above object, a manufacturing method of a reflective TFT substrate according to the present invention includes a gate electrode and a thin film for wiring that becomes a gate wiring, a gate insulating film, an oxide layer, A step of laminating a first resist, a step of forming the first resist into a predetermined shape by halftone exposure using a first halftone mask, and the gate electrode / wiring thin film, gate insulation Etching the film and the oxide layer to form the gate electrode and the gate wiring;
Re-forming the first resist into a predetermined shape; etching the oxide layer to form a channel portion; laminating an interlayer insulating film and a second resist; A step of forming the second resist into a predetermined shape using a mask, and etching the interlayer insulating film to form a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode. Forming a gate wiring pad opening in a portion to be a gate wiring pad by etching the interlayer insulating film and the gate insulating film, and forming a reflective metal layer, a protective insulating film, and a third resist. A step of laminating, a step of forming the third resist in a predetermined shape by halftone exposure using a third halftone mask, and the reflective metal layer and protective insulating layer. Etching the film to form a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode, and a gate wiring pad; a step of re-forming the third resist into a predetermined shape; and the protective insulation Etching the film to expose the source / drain wiring pad, the pixel electrode and the gate wiring pad.
In this case, the upper portions of the source electrode, the source electrode, the source wiring, and the drain wiring are covered with the protective insulating film, so that the operational stability can be improved.
The source / drain wiring pads refer to source wiring pads or drain wiring pads.
また、上記目的を達成するために、本発明の反射型TFT基板の製造方法は、基板の上方に、ゲート電極とゲート配線となるゲート電極・配線用薄膜、ゲート絶縁膜、酸化物層、及び、第一のレジストを積層する工程と、第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、前記酸化物層をエッチングして、チャンネル部を形成する工程と、層間絶縁膜及び第二のレジストを積層する工程と、第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、反射金属層及び第三のレジストを積層する工程と、第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、前記反射金属層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と、保護用絶縁膜及び第四のレジストを積層する工程と、
前記第四のレジストを所定の形状に形成する工程と、前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド,前記画素電極及びゲート配線パッドを露出させる工程とを有する方法としてある。
このようにすると、ソース電極,ソース電極,ソース配線及びドレイン配線が露出しないように保護用絶縁膜で覆われ、反射型TFT基板自体が保護用絶縁膜を備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能な反射型TFT基板を提供することができる。
In order to achieve the above object, a manufacturing method of a reflective TFT substrate according to the present invention includes a gate electrode and a thin film for wiring that becomes a gate wiring, a gate insulating film, an oxide layer, A step of laminating a first resist, a step of forming the first resist into a predetermined shape by halftone exposure using a first halftone mask, and the gate electrode / wiring thin film, gate insulation Etching the film and the oxide layer to form the gate electrode and the gate wiring;
A step of re-forming the first resist into a predetermined shape; a step of etching the oxide layer to form a channel portion; a step of stacking an interlayer insulating film and a second resist; A step of forming the second resist into a predetermined shape using a mask, and etching the interlayer insulating film to form an opening for a source electrode and an opening for a drain electrode in a portion to be a source electrode and a drain electrode Forming and etching the interlayer insulating film and the gate insulating film to form a gate wiring pad opening in a portion to be a gate wiring pad; and laminating a reflective metal layer and a third resist; A step of forming the third resist into a predetermined shape using a third mask, and etching the reflective metal layer to form a source electrode, a drain electrode, a source wiring, and a drain. Down lines, and forming a pixel electrode and the gate wire pad, and laminating a protective insulating film and a fourth resist,
The method includes a step of forming the fourth resist in a predetermined shape and a step of etching the protective insulating film to expose the source / drain wiring pad, the pixel electrode, and the gate wiring pad.
In this case, the source electrode, the source electrode, the source wiring, and the drain wiring are covered with a protective insulating film so as not to be exposed, and the reflective TFT substrate itself has a protective insulating film. A reflective TFT substrate capable of easily manufacturing display means and light emitting means using an EL material or the like can be provided.
また、本発明の反射型TFT基板の製造方法は、前記酸化物層と反射金属層の間に、酸化物導電体層を積層する方法としてある。
このようにすると、TFTのスイッチング速度が高速化するとともに、TFTの耐久性を向上させることができる。
Moreover, the manufacturing method of the reflective TFT substrate of the present invention is a method of laminating an oxide conductor layer between the oxide layer and the reflective metal layer.
In this way, the switching speed of the TFT can be increased and the durability of the TFT can be improved.
また、本発明の反射型TFT基板の製造方法は、前記反射金属層の上方に、金属層保護用酸化物透明導電体層を積層する方法としてある。
このようにすると、反射金属層の腐蝕を防ぐとともに、耐久性を向上させることができ、また、反射金属層の変色などを防止でき、反射金属層の反射率が低下するといった不具合を防止することができる。
Moreover, the manufacturing method of the reflective TFT substrate of the present invention is a method of laminating an oxide transparent conductor layer for protecting a metal layer above the reflective metal layer.
If it does in this way, while preventing corrosion of a reflective metal layer, durability can be improved, discoloration of a reflective metal layer, etc. can be prevented, and the malfunction that the reflectance of a reflective metal layer falls can be prevented. Can do.
また、本発明の反射型TFT基板の製造方法は、前記ゲート電極・配線用薄膜が金属層を有し、該金属層の上方に、金属層保護用酸化物透明導電体層を積層する方法としてある。
このようにすると、たとえば、ゲート配線として金属層を用いた場合、ゲート配線パッド用の開口部を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。
Also, the reflective TFT substrate manufacturing method of the present invention is a method in which the gate electrode / wiring thin film has a metal layer, and an oxide transparent conductor layer for protecting the metal layer is laminated above the metal layer. is there.
In this case, for example, when a metal layer is used as the gate wiring, the metal surface can be prevented from being exposed when the opening for the gate wiring pad is formed, and the connection reliability can be improved.
本発明におけるTFT基板及び反射型TFT基板並びにそれらの製造方法によれば、三枚又は四枚のマスクを用いて、VIAホールチャンネル型のTFT基板及び反射型TFT基板を製造することができ、マスク数が削減され製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。また、チャンネル部の酸化物層の上部に、ドレイン電極及びソース電極がそれぞれ形成される一対の開口部を有する層間絶縁膜からなるチャンネルガードが形成され、チャンネルガードがチャンネル部を保護するので、長期間にわたり安定に作動させることができる。さらに、通常、酸化物層が、所定の位置(チャンネル部,ソース電極及びドレイン電極に対応する所定の位置)にのみ形成されることとなるので、ゲート配線どうしが干渉する(クロストーク)といった心配を排除することができる。 According to the TFT substrate and the reflective TFT substrate and the manufacturing method thereof in the present invention, the VIA hole channel TFT substrate and the reflective TFT substrate can be manufactured using three or four masks. By reducing the number and manufacturing processes, the production efficiency can be improved and the manufacturing cost can be reduced. In addition, a channel guard made of an interlayer insulating film having a pair of openings in which a drain electrode and a source electrode are formed is formed on the oxide layer in the channel portion, and the channel guard protects the channel portion. It can be operated stably over a period of time. Further, since the oxide layer is usually formed only at a predetermined position (a predetermined position corresponding to the channel portion, the source electrode and the drain electrode), there is a concern that the gate wirings interfere with each other (crosstalk). Can be eliminated.
[TFT基板の製造方法における第一実施形態]
図1は、本発明の第一実施形態にかかるTFT基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項16に対応している。
同図において、まず、基板上に、ゲート電極・配線用薄膜としての金属層20及び金属層保護用酸化物透明導電体層26,ゲート絶縁膜30,酸化物層としてのn型酸化物半導体層40,並びに,第一のレジスト41をこの順に積層し、第一のハーフトーンマスク42及びハーフトーン露光によって、第一のレジスト41を所定の形状に形成する(ステップS1)。
次に、第一のハーフトーンマスク42を用いた処理について、図面を参照して説明する。
[First Embodiment in Manufacturing Method of TFT Substrate]
FIG. 1 is a schematic flowchart for explaining a method of manufacturing a TFT substrate according to the first embodiment of the present invention. The manufacturing method according to the present embodiment corresponds to claim 16.
In the figure, first, a
Next, processing using the first halftone mask 42 will be described with reference to the drawings.
(第一のハーフトーンマスクを用いた処理)
図2は、本発明の第一実施形態にかかるTFT基板の製造方法の、第一のハーフトーンマスクを用いた処理を説明するための概略図であり、(a)は金属層成膜/金属層保護用酸化物透明導電体層成膜/ゲート絶縁膜成膜/n型酸化物半導体層成膜/第一のレジスト塗布/ハーフトーン露光/現像された断面図を、(b)は第一のエッチング/第一のレジストの再形成された断面図を、(c)は第二のエッチング/第一のレジスト剥離された断面図を示している。
同図(a)において、まず、透光性のガラス基板10が用意される。
なお、TFT基板1の基材となる板状部材は、上記ガラス基板10に限定されるものではなく、たとえば、樹脂製の板状部材やシート状部材などでもよい。また、透光性のガラス基板10に限定されるものではなく、たとえば、遮光性や半透明のガラス基板でもよい。
(Process using the first halftone mask)
FIG. 2 is a schematic view for explaining the process using the first halftone mask in the method for manufacturing a TFT substrate according to the first embodiment of the present invention, wherein (a) is a metal layer deposition / metal Layer protection oxide transparent conductor layer deposition / gate insulating film deposition / n-type oxide semiconductor layer deposition / first resist coating / halftone exposure / developed cross-sectional view, (b) is the first (C) is a cross-sectional view of the second etching / first resist removed.
In FIG. 1A, first, a
In addition, the plate-shaped member used as the base material of
次に、ガラス基板10上に、AlとMo(モリブデン)をこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約250nm、50nmに積層し、ゲート電極23及びゲート配線24を形成するための金属層20を形成する。すなわち、金属層20は、図示してないが、Al薄膜層とMo薄膜層とからなっており、まず、Alターゲットを用いて、高周波スパッタリング法により、アルゴン100%の条件で、Al薄膜層を形成する。続いて、Moターゲットを用いて、高周波スパッタリング法により、アルゴン100%の条件で、Mo薄膜層を形成する。
Next, Al and Mo (molybdenum) are laminated on the
続いて、金属層20上に、酸化インジウム−酸化亜鉛(一般的に、IZOと呼称される。In2O3:ZnO=90:10wt%)からなるスパッタリングターゲットを用い、所定の酸素:アルゴン比(約1:99Vol.%)状態に維持しつつ基板温度約150℃の条件にて、膜厚約100nmの金属層保護用酸化物透明導電体層26を形成する。この条件では、金属薄膜保護用酸化物導電層26は、非晶質膜として得られる。このように、IZOなどの透明導電膜を金属層保護用酸化物透明導電体層26としてゲート配線24の表面に配置するのは、ゲート配線パッド25を形成するために、ゲート絶縁膜30に開口部251を形成した際、ゲート配線24に使用した金属表面を露出させないためである。これにより、金属層20の腐蝕を防ぐとともに、耐久性を向上させることができ、信頼性の高い接続が可能となる。したがって、TFT基板1の動作安定性が向上し、TFT基板1を用いた液晶表示装置や電界発光装置など(図示せず)も安定して作動する。また、ゲート絶縁膜30としてSiNX,SiONX,SiO2などの絶縁物を使用し、CHF(CF4,CHF3など)を用いたリアクティブイオンエッチング法により、ゲート絶縁膜30に開口部251を形成する場合、IZOなどの透明導電膜が、金属層(Al/Mo層)20の保護膜にもなり、CHFによる金属層20へのダメージを低減することができる。
Subsequently, a sputtering target made of indium oxide-zinc oxide (generally called IZO. In 2 O 3 : ZnO = 90: 10 wt%) is used on the
上記金属層保護用酸化物導電体層26は、Al薄膜層のエッチング液である混酸(一般的に、PANとも呼ばれる。)により同時にエッチングできる導電性の金属酸化物であればよく、上記酸化インジウム−酸化亜鉛に限定されるものではない。すなわち、酸化インジウム−酸化亜鉛の組成としては、PANにより、Alと同時にエッチングできる組成であれば使用可能であるが、In/(In+Zn)=0.5〜0.95(重量比)、好ましくは、0.7〜0.9(重量比)がよい。この理由は、0.5(重量比)未満では、導電性の金属酸化物自体の耐久性が低い場合があったり、0.95(重量比)を超えると、Alとの同時エッチングが難しかったりする場合があるからである。また、Alと同時にエッチングする場合には、導電性の金属酸化物は非晶質であることが望ましい。この理由は、結晶化した膜の場合、Alとの同時エッチングが難しくなる場合があるからである。
また、金属層保護用酸化物導電体層26の厚みは、10〜200nmあればよい。好ましくは15〜150nm、より好ましくは20〜100nmである。この理由は、10nm未満では、保護膜としての効果が小さい場合があり、200nmを超えると、経済的に不利になるからである。
The
The thickness of the
IZOに代わる材料としては、ITOにランタノイド系元素を含有させた材料やMo,Wなどの高融点金属酸化物を添加した材料が使用できる。添加量は、全金属元素に対して、約30原子%以下、好ましくは、約1〜20原子%がよい。この理由は、約30原子%を超えると、蓚酸水溶液や燐酸、酢酸及び硝酸からなる混酸でのエッチング速度が低下する場合があるからである。また、膜厚は、約20nm〜500nm、好ましくは約30nm〜300nmとするとよい。その理由は、約20nm未満であると、ピンホールができ、保護膜としての用を足さない場合があり、約500nmを超えると、成膜やエッチングに時間を要し、経済的損失が増大するからである。 As a material replacing IZO, a material obtained by adding a lanthanoid element to ITO or a material added with a refractory metal oxide such as Mo or W can be used. The addition amount is about 30 atomic% or less, preferably about 1 to 20 atomic%, based on all metal elements. The reason for this is that if it exceeds about 30 atomic%, the etching rate with a mixed acid composed of an aqueous oxalic acid solution, phosphoric acid, acetic acid and nitric acid may decrease. The film thickness is about 20 nm to 500 nm, preferably about 30 nm to 300 nm. The reason is that if it is less than about 20 nm, a pinhole may be formed and it may not be used as a protective film. If it exceeds about 500 nm, it takes time for film formation and etching, and economic loss increases. Because it does.
なお、Alの上のMoは、金属層保護用酸化物透明導電体層26との接触抵抗を下げる目的で使用しており、接触抵抗が気にならない程度に低い場合は、Mo層を形成しなくてもよい。また、上記Moの代わりに、Ti(チタン)、Cr(クロム)などを使用することができる。また、ゲート配線24としてAg(銀)、Cu(胴)などの金属薄膜や合金薄膜を用いることもできる。本実施形態では、Mo薄膜層を形成しており、特に、Moであれば、Al薄膜層や金属層保護用酸化物透明導電体層26と同じPANによりエッチングできることから、工程を増やさずに加工できるので、好適である。上記Mo,Ti,Crなどの金属薄膜の厚みは、10〜200nmあればよい。好ましくは15〜100nm、より好ましくは20〜50nmである。この理由は、10nm未満では、接触抵抗の低減効果が小さい場合があり、200nmを超えると、経済的に不利になるからである。
Mo on Al is used for the purpose of lowering the contact resistance with the oxide
また、Alは純粋Al(純度ほぼ100%のAl)でもよいが、Nd(ネオジウム),Ce(セリウム),Mo,W(タングステン),Nb(ニオブ)などの金属が添加されていてもよい。さらに、Ce,W,Nbなどは,たとえば、酸化物透明導電体層60との電池反応を抑えるうえでも好適である。添加量は、適宜選択できるが、約0.1〜2wt%が好ましい。
また、本実施形態では、ゲート電極・配線用薄膜として金属層20及び金属層保護用酸化物透明導電体層26を用いたが、これに限定されるものではなく、ゲート電極・配線用薄膜として、たとえば、酸化インジウム−酸化スズ(In2O3:SnO=約90:10wt%)などからなる酸化物透明導電体層を用いてもよい。
Al may be pure Al (almost 100% purity Al), but metals such as Nd (neodymium), Ce (cerium), Mo, W (tungsten), and Nb (niobium) may be added. Further, Ce, W, Nb and the like are suitable for suppressing the battery reaction with the oxide
In the present embodiment, the
さらに、金属層保護用酸化物導電体層26の材料として、後述する酸化物透明導電体層60と同一の材料を用いるとよい。このようにすると、使用する材料の種類を低減することができ、好適に所望のTFT基板1を得ることができる。金属層保護用酸化物導電体層26の材料は、エッチング特性や保護膜特性などにもとづいて選択される。
なお、金属層保護用酸化物導電体層26は、ゲート電極・配線用薄膜としての金属層20の上部に形成する場合に限定されるものではない。たとえば、図示してないが、酸化物透明導電体層60の上方に、金属からなる補助導電層を積層した場合に、この補助導電層の上部に形成してもよい。
Furthermore, the same material as that of the oxide
The metal conductor protecting
次に、グロー放電CVD(化学蒸着法)法により、金属層保護用酸化物透明導電体層26上に、窒化シリコン(SiNX)膜であるゲート絶縁膜30を膜厚約300nm堆積させる。なお、本実施形態では、放電ガスとして、SiH4−NH3−N2系の混合ガスを用いる。
Next, a
なお、本実施形態では、ゲート絶縁膜30にSiNXなどの窒化シリコン膜を用いたが、酸化物絶縁体を絶縁膜に用いることもできる。この場合、酸化物絶縁膜の誘電率は大きい方が、薄膜トランジスタの作動には有利になる。また、絶縁性は高い方が好ましい。これらを満足する例としては、酸化物の超格子構造を有する酸化物も好ましい酸化物絶縁膜である。さらに、非晶質の酸化物絶縁膜を用いることも可能である。非晶質酸化物絶縁膜の場合、成膜温度を低温に維持できるので、プラスチック基板などの耐熱性に乏しい基板の場合に、有利である。
例えば、ScAlMgO4、ScAlZnO4、ScAlCoO4、ScAlMnO4、ScGaZnO4、ScGaMgO4、又は、ScAlZn3O6、ScAlZn4O7、ScAlZn7O10、又は、ScGaZn3O6、ScGaZn5O8、ScGaZn7O10、又は、ScFeZn2O5、ScFeZn3O6、ScFeZn6O9なども使用可能である。
また、酸化アルミナ、酸化チタン、酸化ハフニウム、酸化ランタノイドなどの酸化物及び、超格子構造の複合酸化物も使用可能である。
In the present embodiment, a silicon nitride film such as SiN X is used for the
For example, ScAlMgO 4, ScAlZnO 4, ScAlCoO 4,
In addition, oxides such as alumina oxide, titanium oxide, hafnium oxide, and lanthanoid oxide, and composite oxides having a superlattice structure can be used.
次に、ゲート絶縁膜30上に、酸化インジウム−酸化亜鉛(In2O3:ZnO=約97:3wt%)のターゲットを用い、所定の酸素:アルゴン比(約10:90Vol.%)状態に維持しつつ基板温度約150℃の条件にて、膜厚約150nmのn型酸化物半導体層40を成膜する。この条件では、n型酸化物半導体層40は、非晶質膜として得られる。なお、n型酸化物半導体層40は、約200℃以下の低温で成膜した場合、非晶質膜として得られ、200℃を超える高温で成膜した場合、結晶質膜として得られる。また、上記非晶質膜は、熱処理により結晶化させることもでき、本実施形態では、n型酸化物半導体層40を、非晶質膜として形成し、その後結晶化させて用いる。
なお、n型酸化物半導体層40は、上記酸化インジウム−酸化亜鉛からなる酸化物半導体層に限定されるものではなく、たとえば、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなる酸化物半導体層としてもよい。
Next, an indium oxide-zinc oxide (In 2 O 3 : ZnO = about 97: 3 wt%) target is used on the
The n-type
また、上記酸化インジウム−酸化亜鉛薄膜は、キャリヤー密度が10+16cm−3以下であり、十分に半導体として作動する領域であった。また、ホール移動度は、25cm2/V・secであった。通常、キャリヤー密度は約10+17cm−3未満であれば、十分に作動領域となり、かつ、移動度は、非晶質シリコンのそれに比べて10倍以上大きいことから、n型酸化物半導体層40は、十分に有用な半導体薄膜である。
Further, the indium oxide-zinc oxide thin film had a carrier density of 10 +16 cm −3 or less, and was a region that sufficiently operated as a semiconductor. The hole mobility was 25 cm 2 / V · sec. Usually, if the carrier density is less than about 10 +17 cm −3 , the n-type
また、n型酸化物半導体層40は、透明性が必要なことから、エネルギーギャップが3.0eV以上の酸化物を用いるとよい。好ましくは3.2eV以上、より好ましくは3.4eV以上である。上記の酸化インジウム−酸化亜鉛系、酸化インジウム−酸化ガリウム−酸化亜鉛系や、酸化インジウム−酸化サマリウム、酸化亜鉛−酸化マグネシウムなどからなるn型酸化物半導体層のエネルギーギャップは、3.2eV以上であり、好適に使用される。また、これらの薄膜(n型酸化物半導体層)は、非晶質の場合、蓚酸水溶液や、燐酸,酢酸及び硝酸からなる混酸(適宜、混酸と略称する。)に溶解可能であるが、加熱結晶化させることにより、蓚酸水溶液や混酸に不溶となり、耐性を示すようになる。また、結晶化の温度は、添加する酸化亜鉛の量により制御できる。
The n-type
次に、同図(a)に示すように、n型酸化物半導体層40上に、第一のレジスト41が塗布され、第一のハーフトーンマスク42及びハーフトーン露光によって、第一のレジスト41を所定の形状に形成する(ステップS1)。すなわち、第一のレジスト41は、ゲート電極23及びゲート配線24を覆い、かつ、ハーフトーンマスク部421によって、ゲート配線24を覆う部分が他の部分より薄い形状に形成される。
Next, as shown in FIG. 6A, a first resist 41 is applied on the n-type
次に、同図(b)に示すように、第一のエッチングとして、まず、第一のレジスト41及びエッチング液(蓚酸水溶液)により、n型酸化物半導体層40をエッチングし、続いて、第一のレジスト31及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、ゲート絶縁膜30をドライエッチングし、さらに、第一のレジスト41及びエッチング液(混酸)により、金属層保護用酸化物透明導電体層26及び金属層20をエッチングし、ゲート電極23及びゲート配線24を形成する(ステップS2)。
続いて、上記第一のレジスト41をアッシングし、ゲート配線24の上方のn型酸化物半導体層40が露出し、かつ、ゲート電極23の上方のn型酸化物半導体層40が覆われる形状に、第一のレジスト41を再形成する(ステップS3)。
Next, as shown in FIG. 4B, as the first etching, first, the n-type
Subsequently, the first resist 41 is ashed so that the n-type
次に、同図(c)に示すように、第二のエッチングとして、再形成された第一のレジスト41及びエッチング液(蓚酸水溶液)を用いて、露出したゲート配線24上のn型酸化物半導体層40をエッチングにより除去し、n型酸化物半導体層40からなるチャンネル部44を形成する(ステップS4)。
続いて、再形成された第一のレジスト41をアッシングすると、図3に示すように、ガラス基板10上に、ゲート配線24上に積層されたゲート絶縁膜30及びゲート電極23上にゲート絶縁膜30を介して形成されたチャンネル部44が露出する。図2(c)に示す、ゲート電極23及びチャンネル部44は、図3におけるA−A断面を示しており、ゲート配線24は、B−B断面を示している。
Next, as shown in FIG. 2C, the n-type oxide on the exposed
Subsequently, when the re-formed first resist 41 is ashed, as shown in FIG. 3, the
このように、TFTの活性層としてn型酸化物半導体層40を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
また、本発明において、n型酸化物半導体層40は、チャンネル部44,ソース電極63及びドレイン電極64に対応する所定の位置にのみ形成されることとなるので、ゲート配線24が干渉する(クロストーク)といった心配を排除することができる。
As described above, by using the n-type
In the present invention, since the n-type
次に、図1に示すように、ガラス基板10,ゲート絶縁膜30及びn型酸化物半導体層40上に、層間絶縁膜50及び第二のレジスト51をこの順に積層し、第二のマスク52を用いて、第二のレジスト51を所定の形状に形成する(ステップS5)。
次に、第二のマスク52を用いた処理について、図面を参照して説明する。
Next, as shown in FIG. 1, an
Next, processing using the second mask 52 will be described with reference to the drawings.
(第二のマスクを用いた処理)
図4は、本発明の第一実施形態にかかるTFT基板の製造方法の、第二のマスクを用いた処理を説明するための概略図であり、(a)は層間絶縁膜成膜/第二のレジスト塗布/露光/現像された断面図を、(b)は第三のエッチングされた断面図を、(c)は第二のレジスト剥離された断面図を示している。
同図(a)において、まず、グロー放電CVD(化学蒸着)法により、露出したガラス基板10,ゲート絶縁膜30及びn型酸化物半導体層40上に、窒化シリコン(SiNX)膜である層間絶縁膜50を膜厚約200nm堆積させる。なお、本実施形態では、放電ガスとして、SiH4−NH3−N2系の混合ガスを用いる。
(Process using the second mask)
FIG. 4 is a schematic view for explaining a process using the second mask in the method for manufacturing a TFT substrate according to the first embodiment of the present invention, and FIG. (B) shows a third etched cross-sectional view, and (c) shows a cross-sectional view after the second resist is peeled off.
In FIG. 2A, first, an interlayer that is a silicon nitride (SiN x ) film is formed on the exposed
次に、同図(a)に示すように、層間絶縁膜50上に、第二のレジスト51が塗布され、第二のマスク52を用いて、第二のレジスト51を所定の形状に形成する(ステップS5)。すなわち、第二のレジスト51は、後工程にて形成されるソース電極63及びドレイン電極64に対応する部分、並びに、ゲート配線パッド部250の上方を除く層間絶縁膜50上に形成される。ゲート配線24及びゲート電極23は、上面がゲート絶縁膜30に覆われ、かつ、側面が層間絶縁膜50に覆われることにより絶縁される。
Next, as shown in FIG. 5A, a second resist 51 is applied on the
続いて、第二のレジスト51及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、ソース電極63及びドレイン電極64に対応する部分の層間絶縁膜50、並びに、ゲート配線パッド部250の上方のゲート絶縁膜30及び層間絶縁膜50をエッチングし、ソース電極63及びドレイン電極64用の一対の開口部631,641、並びに、ゲート配線パッド25用の開口部251を形成する(ステップS6)。この際、CHF中でのn型酸化物半導体層40のエッチング速度は極めて遅いので、n型酸化物半導体層40がダメージを受けることはない。また、チャンネル部44は、チャンネル部44上に形成された層間絶縁膜50からなるチャンネルガード500によって保護されるので、TFT基板1の動作安定性を向上させることができる。
Subsequently, using the second resist 51 and an etching gas (CHF (CF 4 , CHF 3 gas, etc.)), a portion of the
次に、第二のレジスト51をアッシングすると、同図(c)に示すように、ガラス基板10の上方に、層間絶縁膜50,n型酸化物半導体層40及び金属層保護用酸化物透明導電体層26が露出する(図5参照)。n型酸化物半導体層40は、開口部631,641を介して露出し、金属層保護用酸化物透明導電体層26は開口部251を介して露出している。図4(c)に示す、ゲート電極23,チャンネル部44及び開口部631,641は、図5におけるC−C断面を示しており、ゲート配線パッド部250及び開口部251は、D−D断面を示している。
なお、開口部631,641,251の形状や大きさは、特に限定されるものではない。
Next, when the second resist 51 is ashed, as shown in FIG. 5C, the
The shape and size of the
次に、図1に示すように、開口部631,641,251の形成されたガラス基板10の上方に、導電体層としての酸化物透明導電体層60及び第三のレジスト61をこの順に積層し、第三のマスク62を用いて、第三のレジスト61を所定の形状に形成する(ステップS7)。
なお、本実施形態では、導電体層として、酸化物透明導電体層60を用いているが、これに限定されるものではなく、たとえば、導電性を有する金属層や、半透明又は非透明の酸化物導電体層などを用いてもよい。たとえば、上記導電体層が金属からなる構成とするとよく、このようにすると、長期間にわたり安定に作動することができ、また、歩留まりが改善されるとともに、製造原価のコストダウンを図るの可能な反射型TFT基板を提供すことができる。
次に、第三のマスク62を用いた処理について、図面を参照して説明する。
Next, as shown in FIG. 1, an oxide
In this embodiment, the oxide
Next, processing using the third mask 62 will be described with reference to the drawings.
(第三のマスクを用いた処理)
図6は、本発明の第一実施形態にかかるTFT基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、(a)は酸化物透明導電体層成膜/第三のレジスト塗布/露光/現像された断面図を、(b)は第四のエッチング/第三のレジスト剥離された断面図を示している。
同図(a)において、露出した層間絶縁膜50,n型酸化物半導体層40及び金属層保護用酸化物透明導電体層26上に、酸化インジウム−酸化亜鉛(In2O3:ZnO=約90:10wt%)のターゲットを用い、所定の酸素:アルゴン比(約10:90Vol.%)状態に維持しつつ基板温度約150℃の条件にて、膜厚約120nmの酸化物透明導電体層60を成膜する。この条件では、酸化物透明導電体層60は、非晶質膜として得られる。なお、非晶質の酸化インジウム−酸化亜鉛薄膜は、混酸及び蓚酸水溶液によりエッチングされる。
(Process using third mask)
FIG. 6 is a schematic view for explaining a process using a third mask in the method for manufacturing a TFT substrate according to the first embodiment of the present invention, and (a) shows formation of an oxide transparent conductor layer. / Third resist coating / exposure / development cross-sectional view, (b) shows a fourth etching / third resist stripped cross-sectional view.
In FIG. 6A, on the exposed
酸化物透明導電体層60は、上記酸化インジウム−酸化亜鉛からなる酸化物導電体層に限定されるものではなく、たとえば、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層としてもよい。
また、本実施形態においては、酸化物透明導電体層60は、ソース電極63、ドレイン電極64、ソース配線65、ドレイン配線66及び画素電極67を兼ねるので、導電性に優れたものを使用するとよい。
The oxide
In the present embodiment, the oxide
また、酸化物透明導電体層60は、透明性が必要なことから、エネルギーギャップは、3.0eV以上の酸化物としてある。好ましくは3.2eV以上、より好ましくは3.4eV以上である。上記酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどからなる酸化物導電体層、あるいは、酸化インジウム−酸化亜鉛、酸化インジウム−酸化スズ、酸化インジウム−酸化スズ−酸化亜鉛、酸化インジウム−酸化スズ−酸化サマリウムなどにランタノイド元素を添加した酸化物導電体層は、いずれもエネルギーギャップは3.2eV以上であり、好適に使用される。
Moreover, since the oxide
次に、同図(a)に示すように、酸化物透明導電体層60上に、第三のレジスト61が塗布され、第三のマスク62を用いて、第三のレジスト61を所定の形状に形成する(ステップS7)。すなわち、第三のレジスト61は、ドレイン電極64,ソース電極63,ソース配線65,ドレイン配線66,画素電極67及びゲート配線パッド25を覆う形状に形成される(同図(b)参照)。なお、本実施形態では、画素電極67とソース電極63がソース配線65を介して接続される構成としてあるが、画素電極67とドレイン電極がドレイン配線を介して接続される構成としてもよい。
Next, as shown in FIG. 6A, a third resist 61 is applied on the oxide
次に、同図(b)に示すように、第四のエッチングとして、第三のレジスト61及び蓚酸水溶液を用いて、酸化物透明導電体層60をエッチングし、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25を形成する(ステップS8)。
このようにすると、層間絶縁膜50の一対の開口部631,641に、酸化物透明導電体層60からなるソース電極63及びドレイン電極64がそれぞれ形成されるので、ソース電極63及びドレイン電極64が、チャンネルガード500及びチャンネル部44によって確実に隔てられた構造に形成される。すなわち、チャンネルガード500,チャンネル部44,ソース電極63及びドレイン電極64が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。このような構造のTFT基板1を、VIAホールチャンネル型TFT基板と呼称する。
Next, as shown in FIG. 4B, as the fourth etching, the oxide
Thus, the
また、酸化物透明導電体層60からなるドレイン電極64,ソース電極63,ソース配線65,画素電極67及びドレイン配線66は、第四のエッチングによって効率よく形成される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
さらに、ドレイン電極64,ソース電極63,ソース配線65,画素電極67及びドレイン配線66が、酸化物透明導電体層60からなることにより、光の透過量が増大するので、輝度の優れた表示装置を提供することができる。
Also, the
Further, since the
次に、第三のレジスト61をアッシングすると、酸化物透明導電体層60からなる、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25が露出する。図6(b)に示す、ドレイン電極64,ゲート電極23,チャンネル部44,ソース電極63,ソース配線65及び画素電極67は、図7におけるE−E断面を示しており、ドレイン配線66は、F−F断面を示しており、ゲート配線パッド25は、G−G断面を示している。
Next, when the third resist 61 is ashed, the
このように、本実施形態のTFT基板1の製造方法によれば、三枚のマスク42,52,62を用いて、活性半導体層に、酸化物半導体層(n型酸化物半導体層40)を用いたVIAホールチャンネル型のTFT基板1を製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。また、チャンネル部44がチャンネルガード500によって保護されているので、長期間にわたり安定に作動させることができる。また、n型酸化物半導体層40が、所定の位置(チャンネル部44,ソース電極63及びドレイン電極64に対応する所定の位置)にのみ形成されることとなるので、ゲート配線24どうしが干渉する(クロストーク)といった心配を排除することができる。
なお、本実施形態では、ガラス基板10上に、金属層20,金属層保護用酸化物透明導電体層26,ゲート絶縁膜30,n型酸化物半導体層40,及び,第一のレジスト41が積層され、さらに、層間絶縁膜50及び第二のレジスト51が積層され、さらに、酸化物透明導電体層60及び第三のレジスト61が積層されるが、これに限定されるものではなく、たとえば、各層間に(たとえば、本実施形態の機能や効果を損なわない、あるいは、他の機能や効果などを補助する)他の層を介して積層されてもよい。このことは、後述する実施形態についても同様である。
Thus, according to the manufacturing method of the
In this embodiment, the
[TFT基板の製造方法における第一実施形態の応用例]
図8は、本発明の第一実施形態にかかるTFT基板の製造方法の応用例を説明するための概略フローチャート図を示している。なお、本応用例の製造方法は、請求項16に対応している。
同図に示す本応用例にかかるTFT基板1´の製造方法は、上述した第一実施形態のTFT基板1に、保護用絶縁膜70及び第四のレジスト71を積層し(ステップS9)、さらに、第四のレジスト71を用いて、画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10)点が相違する。
したがって、その他の工程は、第一実施形態とほぼ同様となっており、同様の工程については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する。
[Application Example of First Embodiment in Manufacturing Method of TFT Substrate]
FIG. 8 is a schematic flowchart for explaining an application example of the manufacturing method of the TFT substrate according to the first embodiment of the present invention. The manufacturing method of this application example corresponds to claim 16.
In the manufacturing method of the
Therefore, other processes are substantially the same as those in the first embodiment, and the same processes are denoted by the same reference numerals as those in the first embodiment in the drawings, and detailed description thereof is omitted.
図8に示す第一のハーフトーンマスク、第二のマスク及び第三のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
次に、図8に示すように、保護用絶縁膜70及び第四のレジスト71を積層し、第四のマスク72を用いて、第四のレジス71を所定の形状に形成する(ステップS9)。
次に、第四のマスク72を用いた処理について、図面を参照して説明する。
The processes using the first halftone mask, the second mask, and the third mask shown in FIG. 8 are substantially the same as those in the first embodiment.
Next, as shown in FIG. 8, the protective insulating
Next, processing using the fourth mask 72 will be described with reference to the drawings.
(第四のマスクを用いた処理)
図9は、本発明の第一実施形態にかかるTFT基板の製造方法の応用例の、第四のマスクを用いた処理を説明するための概略図であり、(a)は保護用絶縁膜成膜/第四のレジスト塗布/露光/現像された断面図を、(b)は第五のエッチング/第四のレジスト剥離された断面図を示している。
同図(a)において、まず、グロー放電CVD(化学蒸着)法により、層間絶縁膜50及び酸化物透明導電体層60上に、窒化シリコン(SiNX)膜である保護用絶縁膜70を膜厚約200nm堆積させる。なお、本実施形態では、放電ガスとして、SiH4−NH3−N2系の混合ガスを用いる。
次に、保護用絶縁膜70上に、第四のレジスト71が塗布され、第四のマスク72を用いて、第四のレジスト71を所定の形状に形成する(ステップS9)。すなわち、第四のレジスト71は、画素電極67,ドレイン配線パッド68及びゲート配線パッド25の上方の保護用絶縁膜70が露出する形状に形成される(ステップS9)。
(Process using the fourth mask)
FIG. 9 is a schematic diagram for explaining a process using a fourth mask of an application example of the method for manufacturing a TFT substrate according to the first embodiment of the present invention, and FIG. The film / fourth resist coating / exposure / development sectional view is shown, and (b) shows the fifth etching / fourth resist stripped sectional view.
In FIG. 2A, first, a protective insulating
Next, a fourth resist 71 is applied on the protective insulating
次に、同図(b)に示すように、第五のエッチングとして、第四のレジスト71及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70をドライエッチングし、画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10)。続いて、第四のレジスト71をアッシングすると、図10に示すように、ガラス基板10上に、保護用絶縁膜70が露出する。図9(b)に示す、ドレイン電極64,ゲート電極23,チャンネル部44,ソース電極63,ソース配線65及び画素電極67は、図10におけるE´−E´断面を示しており、ドレイン配線パッド68はF´−F´断面を示しており、ゲート配線パッド25はG´−G´断面を示している。
Next, as shown in FIG. 5B, the exposed protective insulating
このように、本応用例のTFT基板1´の製造方法によれば、第一実施形態とほぼ同様の効果を有するとともに、ソース電極63,ドレイン電極64,ソース配線65及びドレイン配線66が露出しないように保護用絶縁膜70で覆われ、TFT基板1´自体が保護用絶縁膜70を備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能なTFT基板1´を提供することができる。
なお、本応用例は、ソース電極63、ドレイン電極64、ドレイン電極64及びドレイン配線66の上面及び側面をほぼ覆う方法としてあるが、反射型TFT基板1bの製造方法の第二実施形態に示すように、ソース電極63、ドレイン電極64、ドレイン電極64及びドレイン配線66の上面をほぼ覆う方法としてもよい。
As described above, according to the manufacturing method of the
In this application example, the
[反射型TFT基板の製造方法における第一実施形態]
図11は、本発明の第一実施形態にかかる反射型TFT基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項18に対応している。
同図に示す本実施形態にかかる反射型TFT基板1aの製造方法は、上述したTFT基板1の第一実施形態におけるステップS7の代わりに、反射金属層60及び第三のレジスト61を積層し、第三のマスク62によって、第三のレジスト61を形成する(ステップS7a)点が相違する。
したがって、その他の工程は、TFT基板1の製造方法の第一実施形態とほぼ同様となっており、同様の工程については、図中で同一符号を付し、詳細な説明は省略する。
[First Embodiment in Method for Manufacturing Reflective TFT Substrate]
FIG. 11 is a schematic flowchart for explaining a method for manufacturing a reflective TFT substrate according to the first embodiment of the present invention. The manufacturing method according to this embodiment corresponds to claim 18.
In the manufacturing method of the reflective TFT substrate 1a according to the present embodiment shown in the figure, instead of step S7 in the first embodiment of the
Accordingly, the other steps are substantially the same as those of the first embodiment of the method for manufacturing the
図11に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、TFT基板1の製造方法の第一実施形態とほぼ同様としてある。
次に、図11に示すように、開口部631,641,251の形成されたガラス基板10の上方に、反射金属層60a及び第三のレジスト61をこの順に積層し、第三のマスク62を用いて、第三のレジスト61を所定の形状に形成する(ステップS7a)。
次に、第三のマスク62を用いた処理について、図面を参照して説明する。
The processing using the first halftone mask and the second mask shown in FIG. 11 is substantially the same as that of the first embodiment of the method for manufacturing the
Next, as shown in FIG. 11, a
Next, processing using the third mask 62 will be described with reference to the drawings.
(第三のマスクを用いた処理)
図12は、本発明の第一実施形態にかかる反射型TFT基板の製造方法の、第三のマスクを用いた処理を説明するための概略図であり、(a)は酸化物透明導電体層成膜/第三のレジスト塗布/露光/現像された断面図を、(b)は第四のエッチング/第三のレジスト剥離された断面図を示している。
同図(a)において、露出した層間絶縁膜50,n型酸化物半導体層40及び金属層保護用酸化物透明導電体層26上に、Alを膜厚約120nmに積層し、Alからなる反射金属層60aを形成する。すなわち、Alターゲットを用いて、高周波スパッタリング法により、アルゴン100%の条件で、Al薄膜層を形成する。なお、反射金属層60aの反射率を80%以上とするとよく、このようにすると、輝度に優れた反射型TFT基板1aを提供することができる。また、Alからなる反射金属層60aの代わりに、AgやAuなどの金属薄膜を用いてもよく、このようにすると、より多くの光を反射することができ、輝度を向上させることができる。
(Process using third mask)
FIG. 12 is a schematic view for explaining a process using a third mask in the method for manufacturing a reflective TFT substrate according to the first embodiment of the present invention, and (a) is an oxide transparent conductor layer. FIG. 4B shows a cross-sectional view after film formation / third resist coating / exposure / development, and FIG. 4B shows a cross-sectional view after fourth etching / third resist peeling.
In FIG. 5A, Al is deposited to a thickness of about 120 nm on the exposed
次に、同図(a)に示すように、反射金属層60a上に、第三のレジスト61が塗布され、第三のマスク62を用いて、第三のレジスト61を所定の形状に形成する(ステップS7a)。すなわち、第三のレジスト61は、ドレイン電極64,ソース電極63,ソース配線65,ドレイン配線66,画素電極67及びゲート配線パッド25を覆う形状に形成される(同図(b)参照)。なお、本実施形態では、画素電極67とソース電極63がソース配線65を介して接続される構成としてあるが、画素電極67とドレイン電極がドレイン配線を介して接続される構成としてもよい。
Next, as shown in FIG. 6A, a third resist 61 is applied on the
次に、同図(b)に示すように、第四のエッチングとして、第三のレジスト61及び混酸を用いて、反射金属層60aをエッチングし、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25を形成する(ステップS8)。
このようにすると、層間絶縁膜50の一対の開口部631,641に、反射金属層60aからなるソース電極63及びドレイン電極64がそれぞれ形成されるので、ソース電極63及びドレイン電極64が、チャンネルガード500及びチャンネル部44によって確実に隔てられた構造に形成される。すなわち、チャンネルガード500,チャンネル部44,ソース電極63及びドレイン電極64が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。このような構造の反射型TFT基板1aを、VIAホールチャンネル型の反射型TFT基板と呼称する。
Next, as shown in FIG. 4B, as the fourth etching, the
In this case, the
また、反射金属層60aからなるドレイン電極64,ソース電極63,ソース配線65,画素電極67及びドレイン配線66は、第四のエッチングによって効率よく形成される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
In addition, the
次に、第三のレジスト61をアッシングすると、反射金属層60aからなる、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25が露出する。図12(b)に示す、ドレイン電極64,ゲート電極23,チャンネル部44,ソース電極63,ソース配線65及び画素電極67は、図13におけるH−H断面を示しており、ドレイン配線66は、I−I断面を示しており、ゲート配線パッド25は、J−J断面を示している。
Next, when the third resist 61 is ashed, the
このように、本実施形態の反射型TFT基板1aの製造方法によれば、三枚のマスク42,52,62を用いて、活性半導体層に、酸化物半導体層(n型酸化物半導体層40)を用いたVIAホールチャンネル型の反射型TFT基板1aを製造することができ、製造工程が削減され製造原価のコストダウンを図ることができる。また、チャンネル部44がチャンネルガード500によって保護されているので、長期間にわたり安定に作動させることができる。また、n型酸化物半導体層40が、所定の位置(チャンネル部44,ソース電極63及びドレイン電極64に対応する所定の位置)にのみ形成されることとなるので、ゲート配線24どうしが干渉する(クロストーク)といった心配を排除することができる。
Thus, according to the manufacturing method of the reflective TFT substrate 1a of the present embodiment, an oxide semiconductor layer (n-type oxide semiconductor layer 40) is formed on the active semiconductor layer using the three masks 42, 52, and 62. VIA hole channel type reflective TFT substrate 1a can be manufactured, the manufacturing process can be reduced, and the manufacturing cost can be reduced. Further, since the
[反射型TFT基板の製造方法における第二実施形態]
図14は、本発明の第二実施形態にかかる反射型TFT基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項19に対応している。
同図に示す本実施形態にかかる反射型TFT基板1bの製造方法は、上述した反射型TFT基板1aの製造方法における第一実施形態のステップS7a及びステップS8の代わりに、反射金属層60a,保護用絶縁膜70b及び第三のレジスト71bを積層し、第三のハーフトーンマスク72bによって、第三のレジスト71bを形成し(ステップS7b)、第三のレジスト71bを用いて、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25を形成し(ステップS8b)、第三のレジスト71bを再形成し(ステップS9b)、さらに、再形成された第三のレジスト71bを用いて、画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10b)点が相違する。
したがって、その他の工程は、反射型TFT基板の製造方法における第一実施形態とほぼ同様となっており、同様の工程については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する。
[Second Embodiment in Method for Manufacturing Reflective TFT Substrate]
FIG. 14 is a schematic flowchart for explaining a manufacturing method of the reflective TFT substrate according to the second embodiment of the present invention. The manufacturing method according to the present embodiment corresponds to claim 19.
The manufacturing method of the reflective TFT substrate 1b according to the present embodiment shown in the figure is the same as the reflective TFT substrate 1a in place of the
Accordingly, the other steps are almost the same as those in the first embodiment of the method for manufacturing a reflective TFT substrate, and the same steps are denoted by the same reference numerals as those in the first embodiment in the drawing, and detailed description will be given. Is omitted.
図14に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
続いて、図14に示すように、反射金属層60a,保護用絶縁膜70b及び第三のレジスト71bを積層し、第三のハーフトーンマスク72b及びハーフトーン露光によって、第三のレジスト71bを所定の形状に形成する(ステップS7b)。
次に、第三のハーフトーンマスク72bを用いた処理について、図面を参照して説明する。
The processing using the first halftone mask and the second mask shown in FIG. 14 is substantially the same as in the first embodiment.
Subsequently, as shown in FIG. 14, the
Next, processing using the third halftone mask 72b will be described with reference to the drawings.
(第三のハーフトーンマスクを用いた処理)
図15は、本発明の第二実施形態にかかる反射型TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、(a)は反射金属層成膜/保護用絶縁膜成膜/第三のレジスト塗布/ハーフトーン露光/現像された断面図を、(b)は第四のエッチングされた断面図を示している。
同図(a)において、まず、反射型TFT基板の製造方法の第一実施形態と同様に、露出した層間絶縁膜50,n型酸化物半導体層40及び金属層保護用酸化物透明導電体層26上に、Alを膜厚約120nmに積層し、Alからなる反射金属層60aを形成する。
(Processing using a third halftone mask)
FIG. 15 is a schematic view for explaining a process using a third halftone mask in the method for manufacturing a reflective TFT substrate according to the second embodiment of the present invention, and FIG. Film / protective insulating film formation / third resist coating / halftone exposure / development sectional view, (b) shows a fourth etched sectional view.
In FIG. 1A, first, the exposed
続いて、グロー放電CVD(化学蒸着)法により、反射金属層60a上に、窒化シリコン(SiNX)膜である保護用絶縁膜70bを膜厚約200nm堆積させる。なお、本実施形態では、放電ガスとして、SiH4−NH3−N2系の混合ガスを用いる。
Subsequently, a protective
次に、同図(a)に示すように、保護用絶縁膜70b上に、第三のレジスト71bが塗布され、第三のハーフトーンマスク72b及びハーフトーン露光によって、第三のレジスト71bを所定の形状に形成する(ステップS7b)。すなわち、第三のレジスト71bは、ドレイン電極64,ソース電極63,ソース配線65,ドレイン配線66,画素電極67及びゲート配線パッド25を覆い、かつ、ハーフトーンマスク部721bによって、画素電極67,ドレイン配線パッド68及びゲート配線パッド25を覆う部分が他の部分より薄い形状に形成される(同図(b)参照)。
Next, as shown in FIG. 5A, a third resist 71b is applied on the protective
次に、同図(b)に示すように、第四のエッチングとして、まず、第三のレジスト71b及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70bをドライエッチングし、さらに、第三のレジスト71b及びエッチング液(混酸)により、反射金属層60aをエッチングし、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25を形成する(ステップS8b)。
Next, as shown in FIG. 5B, as the fourth etching, first, a third resist 71b and an etching gas (CHF (CF 4 , CHF 3 gas, etc.)) are used to expose the protective insulation. The
図16は、本発明の第二実施形態にかかる反射型TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、(a)は第三のレジストの再形成された断面図を、(b)は第五のエッチング/第三のレジスト剥離された断面図を示している。
同図(a)において、上記第三のレジスト71bをアッシングし、画素電極67,ドレイン配線パッド68及びゲート配線パッド25の上方の保護用絶縁膜70が露出する形状に、第三のレジスト71bを再形成する(ステップS9b)。
FIG. 16 is a schematic view for explaining a process using a third halftone mask in the method for manufacturing a reflective TFT substrate according to the second embodiment of the present invention, and FIG. (B) shows a cross-sectional view of the fifth etching / third resist stripped.
In FIG. 6A, the third resist 71b is ashed so that the protective insulating
次に、同図(b)に示すように、第五のエッチングとして、再形成された第三のレジスト71b及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70bをドライエッチングし、画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10b)。続いて、再形成された第三のレジスト71bをアッシングすると、図17に示すように、ガラス基板10上に、ドレイン電極64,ソース電極63,ソース配線65及びドレイン配線66上に積層された保護用絶縁膜70bが露出する。図16(b)に示す、ドレイン電極64,ゲート電極23,チャンネル部44,ソース電極63,ソース配線65及び画素電極67は、図17におけるHb−Hb断面を示しており、ドレイン配線パッド68はIb−Ib断面を示しており、ゲート配線パッド25はJb−Jb断面を示している。
Next, as shown in FIG. 5B, as the fifth etching, exposed protection is performed using the re-formed third resist 71b and etching gas (CHF (CF 4 , CHF 3 gas, etc.)). The insulating
このように、本実施形態の反射型TFT基板1bの製造方法によれば、反射型TFT基板の製造方法の第一実施形態とほぼ同様の効果を有するとともに、ソース電極63,ドレイン電極64,ソース配線65及びドレイン配線66の上部を保護用絶縁膜70bで覆うことにより、TFTの動作安定性を向上させることができる。
また、本実施形態では、ソース電極63及びソース配線65の上に、保護用絶縁膜70bを形成しているが、この保護用絶縁膜70bを形成しない方法としてもよい。このようにすると、ソース電極63及びソース配線65の上面も反射層として機能するので、反射する光量を増大させることができ、輝度を向上させることができる。
Thus, according to the manufacturing method of the reflective TFT substrate 1b of the present embodiment, the same effect as that of the first embodiment of the manufacturing method of the reflective TFT substrate is obtained, and the
In this embodiment, the protective
なお、本実施形態では、ソース電極63,ドレイン電極64,ソース配線65及びドレイン配線66の側部が露出しているが、これら側部を保護用絶縁膜70cで覆うことも可能である。
次に、ソース電極63,ドレイン電極64,ソース配線65及びドレイン配線66の側部をも保護用絶縁膜70cで覆う製造方法について、図面を参照して説明する。
In this embodiment, the side portions of the
Next, a manufacturing method in which the side portions of the
[反射型TFT基板の製造方法における第三実施形態]
図18は、本発明の第三実施形態にかかる反射型TFT基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項20に対応している。
同図に示す本実施形態にかかる反射型TFT基板1cの製造方法は、上述した第一実施形態の反射型TFT基板1aに、保護用絶縁膜70c及び第四のレジスト71cを積層し(ステップS9c)、さらに、第四のレジスト71cを用いて、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10c)点が相違する。
したがって、その他の工程は、反射型TFT基板1aの製造方法の第一実施形態とほぼ同様となっており、同様の工程については、図中で第一実施形態と同一符号を付し、詳細な説明は省略する。
[Third embodiment of the manufacturing method of the reflective TFT substrate]
FIG. 18 is a schematic flowchart for explaining a manufacturing method of the reflective TFT substrate according to the third embodiment of the present invention. The manufacturing method according to the present embodiment corresponds to claim 20.
In the manufacturing method of the reflective TFT substrate 1c according to the present embodiment shown in the figure, the protective
Therefore, the other steps are almost the same as those of the first embodiment of the manufacturing method of the reflective TFT substrate 1a, and the same steps are denoted by the same reference numerals as those of the first embodiment in the drawing, and are described in detail. Description is omitted.
図18に示す第一のハーフトーンマスク、第二のマスク及び第三のマスクを用いた処理は、第一実施形態とほぼ同様としてある。
次に、図18に示すように、保護用絶縁膜70c及び第四のレジスト71cを積層し、第四のマスク72cを用いて、第四のレジス71cを所定の形状に形成する(ステップS9c)。
次に、第四のマスク72cを用いた処理について、図面を参照して説明する。
The processes using the first halftone mask, the second mask, and the third mask shown in FIG. 18 are substantially the same as those in the first embodiment.
Next, as shown in FIG. 18, the protective
Next, processing using the fourth mask 72c will be described with reference to the drawings.
(第四のマスクを用いた処理)
図19は、本発明の第三実施形態にかかる反射型TFT基板の製造方法の、第四のマスクを用いた処理を説明するための概略図であり、(a)は保護用絶縁膜成膜/第四のレジスト塗布/露光/現像された断面図を、(b)は第五のエッチング/第四のレジスト剥離された断面図を示している。
同図(a)において、まず、グロー放電CVD(化学蒸着)法により、層間絶縁膜50及び反射金属層60a上に、窒化シリコン(SiNX)膜である保護用絶縁膜70cを膜厚約200nm堆積させる。なお、本実施形態では、放電ガスとして、SiH4−NH3−N2系の混合ガスを用いる。
次に、保護用絶縁膜70c上に、第四のレジスト71cが塗布され、第四のマスク72cを用いて、第四のレジスト71cを所定の形状に形成する(ステップS9c)。すなわち、第四のレジスト71cは、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25の上方の保護用絶縁膜70が露出する形状に形成される(ステップS9c)。
なお、本実施形態では、ソース電極63及びソース配線65も露出する方法としてあるが、これに限定されるものではなく、少なくとも画素電極67,ドレイン配線パッド68及びゲート配線パッド25が露出すればよい。
(Process using the fourth mask)
FIG. 19 is a schematic view for explaining a process using a fourth mask in the method for manufacturing a reflective TFT substrate according to the third embodiment of the present invention. FIG. / 4th resist coating / exposure / development sectional view, (b) shows a fifth etching / fourth resist stripped sectional view.
In FIG. 6A, first, a protective
Next, a fourth resist 71c is applied on the protective
In the present embodiment, the
次に、同図(b)に示すように、第五のエッチングとして、第四のレジスト71及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70cをドライエッチングし、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10c)。続いて、第四のレジスト71cをアッシングすると、図20に示すように、ガラス基板10上に、保護用絶縁膜70cが露出する。図19(b)に示す、ドレイン電極64,ゲート電極23,チャンネル部44,ソース電極63,ソース配線65及び画素電極67は、図20におけるHc−Hc断面を示しており、ドレイン配線パッド68はIc−Ic断面を示しており、ゲート配線パッド25はJc−Jc断面を示している。
Next, as shown in FIG. 5B, the exposed protective
このように、本実施形態の反射型TFT基板1cの製造方法によれば、第一実施形態とほぼ同様の効果を有するとともに、ドレイン電極64及びドレイン配線66が露出しないように保護用絶縁膜70で覆われ、反射型TFT基板1c自体が保護用絶縁膜70cを備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能な反射型TFT基板1cを提供することができる。
As described above, according to the manufacturing method of the reflective TFT substrate 1c of this embodiment, the protective insulating
[反射型TFT基板の製造方法における第四実施形態]
図21は、本発明の第四実施形態にかかる反射型TFT基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項19+22に対応している。
同図に示す本実施形態にかかる反射型TFT基板1dの製造方法は、上述した反射型TFT基板1bの製造方法における第二実施形態と比べて、反射金属層60aの上方に、金属層保護用酸化物透明導電体層69を積層する点(ステップS7d)が相違する。
したがって、その他の工程は、反射型TFT基板1bの製造方法における第二実施形態とほぼ同様となっており、同様の工程については、図中で第二実施形態と同一符号を付し、詳細な説明は省略する。
[Fourth Embodiment in Manufacturing Method of Reflective TFT Substrate]
FIG. 21 is a schematic flowchart for explaining a manufacturing method of the reflective TFT substrate according to the fourth embodiment of the present invention. The manufacturing method of this embodiment corresponds to claim 19 + 22.
The manufacturing method of the reflective TFT substrate 1d according to this embodiment shown in the figure is for protecting the metal layer above the
Therefore, the other steps are almost the same as those in the second embodiment of the manufacturing method of the reflective TFT substrate 1b, and the same steps are denoted by the same reference numerals as those in the second embodiment in the drawing, and are described in detail. Description is omitted.
図21に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第二実施形態とほぼ同様としてある。
次に、第三のハーフトーンマスク72dを用いた処理について、図面を参照して説明する。
The processing using the first halftone mask and the second mask shown in FIG. 21 is substantially the same as in the second embodiment.
Next, processing using the third halftone mask 72d will be described with reference to the drawings.
(第三のハーフトーンマスクを用いた処理)
図22は、本発明の第四実施形態にかかる反射型TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、(a)は反射金属層成膜/金属層保護用酸化物透明導電体層成膜/保護用絶縁膜成膜/第三のレジスト塗布/ハーフトーン露光/現像された断面図を、(b)は第四のエッチングされた断面図を示している。
同図(a)において、まず、露出した層間絶縁膜50,n型酸化物半導体層40及び金属層保護用酸化物透明導電体層26上に、Alを膜厚約120nmに積層し、Alからなる反射金属層60aを形成する。すなわち、Alターゲットを用いて、高周波スパッタリング法により、アルゴン100%の条件で、Al薄膜層を形成する。
(Processing using a third halftone mask)
FIG. 22 is a schematic view for explaining a process using a third halftone mask in the method for manufacturing a reflective TFT substrate according to the fourth embodiment of the present invention. FIG. Film / Metal layer protecting oxide transparent conductor film forming / Protecting insulating film forming / third resist coating / halftone exposure / developed cross-sectional view, (b) fourth etched cross section The figure is shown.
In FIG. 6A, first, Al is deposited to a thickness of about 120 nm on the exposed
続いて、反射金属層60a上に、酸化インジウム−酸化亜鉛(一般的に、IZOと呼称される。In2O3:ZnO=90:10wt%)からなるスパッタリングターゲットを用い、所定の酸素:アルゴン比(約1:99Vol.%)状態に維持しつつ基板温度約150℃の条件にて、膜厚約50nmの金属層保護用酸化物透明導電体層69を形成する。この条件では、金属薄膜保護用酸化物導電層69は、非晶質膜として得られる。このようにすると、混酸を用いて、反射金属層60aとともに一括エッチングすることが可能となるので、生産効率を向上させることができる。
Subsequently, a sputtering target made of indium oxide-zinc oxide (generally called IZO, In 2 O 3 : ZnO = 90: 10 wt%) is used on the
続いて、グロー放電CVD(化学蒸着)法により、金属層保護用酸化物透明導電体層69上に、窒化シリコン(SiNX)膜である保護用絶縁膜70bを膜厚約200nm堆積させる。なお、本実施形態では、放電ガスとして、SiH4−NH3−N2系の混合ガスを用いる。
Subsequently, a protective
次に、同図(a)に示すように、保護用絶縁膜70b上に、第三のレジスト71dが塗布され、第三のハーフトーンマスク72d及びハーフトーン露光によって、第三のレジスト71dを所定の形状に形成する(ステップS7d)。すなわち、第三のレジスト71dは、ドレイン電極64,ソース電極63,ソース配線65,ドレイン配線66,画素電極67及びゲート配線パッド25を覆い、かつ、ハーフトーンマスク部721dによって、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25を覆う部分が他の部分より薄い形状に形成される(同図(b)参照)。
Next, as shown in FIG. 6A, a third resist 71d is applied on the protective
次に、同図(b)に示すように、第四のエッチングとして、まず、第三のレジスト71d及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70bをドライエッチングし、さらに、第三のレジスト71b及びエッチング液(混酸)により、金属層保護用酸化物透明導電体層69及び反射金属層60aを一括エッチングし、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25を形成する(ステップS8d)。
Next, as shown in FIG. 4B, as the fourth etching, first, a third resist 71d and an etching gas (CHF (CF 4 , CHF 3 gas, etc.)) are used to expose the protective insulation. The
図23は、本発明の第四実施形態にかかる反射型TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、(a)は第三のレジストの再形成された断面図を、(b)は第五のエッチング/第三のレジスト剥離された断面図を示している。
同図(a)において、上記第三のレジスト71dをアッシングし、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25の上方の保護用絶縁膜70が露出する形状に、第三のレジスト71bを再形成する(ステップS9d)。
FIG. 23 is a schematic view for explaining a process using a third halftone mask in the method for manufacturing a reflective TFT substrate according to the fourth embodiment of the present invention. FIG. (B) is a cross-sectional view of the fifth etching / third resist stripped.
In FIG. 6A, the third resist 71d is ashed to expose the protective insulating
次に、同図(b)に示すように、第五のエッチングとして、再形成された第三のレジスト71d及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70bをドライエッチングし、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10d)。続いて、再形成された第三のレジスト71bをアッシングすると、図24に示すように、ガラス基板10上に、ドレイン電極64及びドレイン配線66上に積層された保護用絶縁膜70bが露出する。図23(b)に示す、ドレイン電極64,ゲート電極23,チャンネル部44,ソース電極63,ソース配線65及び画素電極67は、図24におけるHd−Hd断面を示しており、ドレイン配線パッド68はId−Id断面を示しており、ゲート配線パッド25はJd−Jd断面を示している。
Next, as shown in FIG. 5B, as the fifth etching, exposed protection is performed using the re-formed third resist 71d and an etching gas (CHF (CF 4 , CHF 3 gas, etc.)). The insulating
このように、本実施形態の反射型TFT基板1dの製造方法によれば、反射型TFT基板の製造方法の第二実施形態とほぼ同様の効果を有するとともに、反射金属層60aの腐蝕を防ぐことができ、耐久性を向上させることができる。また、反射金属層60aの変色などを防止でき、反射金属層60aの反射率が低下するといった不具合を防止することができる。さらに、本実施形態では、ソース電極63及びソース配線65の上に保護用絶縁膜70bを形成せず、ソース電極63及びソース配線65を露出させているので、ソース電極63及びソース配線65の上面も反射層として機能し、反射する光量を増大させることができ、輝度を向上させることができる。
なお、本実施形態において形成した金属層保護用酸化物透明導電体層69は、上述した反射型TFT基板の製造方法の第一実施形態及び第三実施形態においても、成形することができ、本実施形態と同様の効果を発揮することができる。
Thus, according to the manufacturing method of the reflective TFT substrate 1d of the present embodiment, the same effect as that of the second embodiment of the manufacturing method of the reflective TFT substrate is obtained, and corrosion of the
In addition, the oxide
[反射型TFT基板の製造方法における第五実施形態]
図25は、本発明の第五実施形態にかかる反射型TFT基板の製造方法を説明するための概略フローチャート図を示している。なお、本実施形態の製造方法は、請求項19+21に対応している。
同図に示す本実施形態にかかる反射型TFT基板1eの製造方法は、上述した反射型TFT基板1dの製造方法における第四実施形態と比べて、n型酸化物半導体層40と反射金属層60aの間に、酸化物透明導電体層60を積層する点(ステップS7e)が相違する。
したがって、その他の工程は、反射型TFT基板1dの製造方法における第四実施形態とほぼ同様となっており、同様の工程については、図中で第四実施形態と同一符号を付し、詳細な説明は省略する。
[Fifth embodiment of the manufacturing method of the reflective TFT substrate]
FIG. 25 is a schematic flowchart for explaining a method for manufacturing a reflective TFT substrate according to the fifth embodiment of the present invention. The manufacturing method according to this embodiment corresponds to claim 19 + 21.
The manufacturing method of the reflective TFT substrate 1e according to the present embodiment shown in the same drawing is compared with the fourth embodiment in the manufacturing method of the reflective TFT substrate 1d described above, and the n-type
Accordingly, the other steps are substantially the same as those in the fourth embodiment in the method of manufacturing the reflective TFT substrate 1d, and the same steps are denoted by the same reference numerals as those in the fourth embodiment in the drawing, and are described in detail. Description is omitted.
図25に示す第一のハーフトーンマスク及び第二のマスクを用いた処理は、第四実施形態とほぼ同様としてある。
次に、第三のハーフトーンマスク72dを用いた処理について、図面を参照して説明する。
The processing using the first halftone mask and the second mask shown in FIG. 25 is substantially the same as that of the fourth embodiment.
Next, processing using the third halftone mask 72d will be described with reference to the drawings.
(第三のハーフトーンマスクを用いた処理)
図26は、本発明の第五実施形態にかかる反射型TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、(a)は酸化物透明導電体層成膜/反射金属層成膜/金属層保護用酸化物透明導電体層成膜/保護用絶縁膜成膜/第三のレジスト塗布/ハーフトーン露光/現像された断面図を、(b)は第四のエッチングされた断面図を示している。
同図(a)において、まず、露出した層間絶縁膜50,n型酸化物半導体層40及び金属層保護用酸化物透明導電体層26上に、酸化インジウム−酸化亜鉛(一般的に、IZOと呼称される。In2O3:ZnO=90:10wt%)からなるスパッタリングターゲットを用い、所定の酸素:アルゴン比(約1:99Vol.%)状態に維持しつつ基板温度約150℃の条件にて、膜厚約50nmの酸化物透明導電体層60を形成する。この条件では、金属薄膜保護用酸化物導電層69は、非晶質膜として得られる。このようにすると、混酸を用いて、金属層保護用酸化物透明導電体層69及び反射金属層60eとともに一括エッチングすることが可能となるので、生産効率を向上させることができる。
(Processing using a third halftone mask)
FIG. 26 is a schematic view for explaining a process using a third halftone mask in the method for manufacturing a reflective TFT substrate according to the fifth embodiment of the present invention, and FIG. Body layer film formation / reflection metal layer film formation / metal layer protection oxide transparent conductor layer film formation / protection insulating film film formation / third resist coating / halftone exposure / development sectional view (b) ) Shows a fourth etched cross-sectional view.
In FIG. 2A, first, indium oxide-zinc oxide (generally, IZO and the like are formed on the exposed
次に、n型酸化物半導体層60上に、MoとAlをこれらの順に高周波スパッタリング法を用いて、それぞれ膜厚約50nm、250nmに積層し、反射金属層60eを形成する。すなわち、反射金属層60eは、図示してないが、Mo薄膜層とAl薄膜層とからなっており、まず、Moターゲットを用いて、高周波スパッタリング法により、アルゴン100%の条件で、Mo薄膜層を形成する。続いて、Alターゲットを用いて、高周波スパッタリング法により、アルゴン100%の条件で、Al薄膜層を形成する。
Next, Mo and Al are laminated on the n-type
続いて、反射金属層60e上に、酸化インジウム−酸化亜鉛(一般的に、IZOと呼称される。In2O3:ZnO=90:10wt%)からなるスパッタリングターゲットを用い、所定の酸素:アルゴン比(約1:99Vol.%)状態に維持しつつ基板温度約150℃の条件にて、膜厚約50nmの金属層保護用酸化物透明導電体層69を形成する。
Subsequently, a sputtering target made of indium oxide-zinc oxide (generally called IZO, In 2 O 3 : ZnO = 90: 10 wt%) is used on the
続いて、グロー放電CVD(化学蒸着)法により、金属層保護用酸化物透明導電体層69上に、窒化シリコン(SiNX)膜である保護用絶縁膜70bを膜厚約100nm堆積させる。なお、本実施形態では、放電ガスとして、SiH4−NH3−N2系の混合ガスを用いる。
Subsequently, a protective
次に、同図(a)に示すように、保護用絶縁膜70b上に、第三のレジスト71dが塗布され、第三のハーフトーンマスク72d及びハーフトーン露光によって、第三のレジスト71dを所定の形状に形成する(ステップS7e)。すなわち、第三のレジスト71dは、ドレイン電極64,ソース電極63,ソース配線65,ドレイン配線66,画素電極67及びゲート配線パッド25を覆い、かつ、ハーフトーンマスク部721dによって、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25を覆う部分が他の部分より薄い形状に形成される(同図(b)参照)。
Next, as shown in FIG. 6A, a third resist 71d is applied on the protective
次に、同図(b)に示すように、第四のエッチングとして、まず、第三のレジスト71d及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70bをドライエッチングし、さらに、第三のレジスト71b及びエッチング液(混酸)により、金属層保護用酸化物透明導電体層69、反射金属層60a及び酸化物透明導電体層60を一括エッチングし、ドレイン電極64,ソース電極63,ソース配線65,画素電極67,ドレイン配線66及びゲート配線パッド25を形成する(ステップS8e)。
Next, as shown in FIG. 4B, as the fourth etching, first, a third resist 71d and an etching gas (CHF (CF 4 , CHF 3 gas, etc.)) are used to expose the protective insulation. The
図27は、本発明の第五実施形態にかかる反射型TFT基板の製造方法の、第三のハーフトーンマスクを用いた処理を説明するための概略図であり、(a)は第三のレジストの再形成された断面図を、(b)は第五のエッチング/第三のレジスト剥離された断面図を示している。
同図(a)において、上記第三のレジスト71dをアッシングし、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25の上方の保護用絶縁膜70が露出する形状に、第三のレジスト71bを再形成する(ステップS9e)。
FIG. 27 is a schematic view for explaining a process using a third halftone mask in the method for manufacturing a reflective TFT substrate according to the fifth embodiment of the present invention, and FIG. (B) shows a cross-sectional view of the fifth etching / third resist stripped.
In FIG. 6A, the third resist 71d is ashed to expose the protective insulating
次に、同図(b)に示すように、第五のエッチングとして、再形成された第三のレジスト71d及びエッチングガス(CHF(CF4,CHF3ガスなど))を用いて、露出した保護用絶縁膜70bをドライエッチングし、ソース電極63,ソース配線65,画素電極67,ドレイン配線パッド68及びゲート配線パッド25を露出させる(ステップS10e)。続いて、再形成された第三のレジスト71bをアッシングすると、図28に示すように、ガラス基板10上に、ドレイン電極64及びドレイン配線66上に積層された保護用絶縁膜70bが露出する。図27(b)に示す、ドレイン電極64,ゲート電極23,チャンネル部44,ソース電極63,ソース配線65及び画素電極67は、図24におけるHe−He断面を示しており、ドレイン配線パッド68はIe−Ie断面を示しており、ゲート配線パッド25はJe−Je断面を示している。
Next, as shown in FIG. 5B, as the fifth etching, exposed protection is performed using the re-formed third resist 71d and an etching gas (CHF (CF 4 , CHF 3 gas, etc.)). The insulating
このように、本実施形態の反射型TFT基板1eの製造方法によれば、反射型TFT基板の製造方法の第四実施形態とほぼ同様の効果を有するとともに、TFTのスイッチング速度を高速化させることができ、さらに、TFTの耐久性を向上させることができる。
なお、本実施形態において形成した酸化物透明導電体層60は、上述した反射型TFT基板の製造方法の第一実施形態及び第三実施形態においても、成形することができ、本実施形態と同様の効果を発揮することができる。
Thus, according to the manufacturing method of the reflective TFT substrate 1e of the present embodiment, the same effect as that of the fourth embodiment of the manufacturing method of the reflective TFT substrate can be obtained, and the switching speed of the TFT can be increased. In addition, the durability of the TFT can be improved.
In addition, the oxide
[TFT基板における第一実施形態]
次に、本発明のTFT基板1の実施形態について説明する。
第一実施形態にかかるTFT基板1は、図6(b)及び図7に示すように、ガラス基板10と、ガラス基板10上に形成されたゲート電極23及びゲート配線24と、このゲート電極23及びゲート配線24の上方に形成され、ゲート電極23及びゲート配線24の上面を絶縁するゲート絶縁膜30と、ゲート電極23の上方であって、かつ、ゲート絶縁膜30の上方に形成されたn型酸化物半導体層40と、ゲート電極23及びゲート配線24の側方、並びに、n型酸化物半導体層40の上方及び側方に形成され、ゲート電極23及びゲート配線24の側面、並びに、n型酸化物半導体層40を絶縁し、さらに、n型酸化物半導体層40のチャンネル部44によって隔てらた位置に、それぞれソース電極用開口部631及びドレイン電極用開口部641が形成された層間絶縁膜50と、ソース電極用開口部631に形成されたソース電極63と、ドレイン電極用開口部641に形成されたドレイン電極64とを備えている。
[First embodiment of TFT substrate]
Next, an embodiment of the
As shown in FIGS. 6B and 7, the
また、TFT基板1は、ソース電極63及びドレイン電極64となる導電体層として、同一の酸化物透明導電体層60が形成され、この酸化物透明導電体層60は、少なくとも画素電極67を兼ねる構成としてある。なお、本実施形態では、導電体層として酸化物透明導電体層60を用いたが、これに限定されるものではなく、たとえば、金属からなる導電体層を用いてもよく、このようにすると、長期間にわたり安定に作動することができ、また、歩留まりが改善されるとともに、製造原価のコストダウンを図るの可能な反射型TFT基板を提供すことができる。
さらに、TFT基板1は、酸化物層として、n型酸化物半導体層40を使用しており、TFTの活性層としてn型酸化物半導体層40を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。
Further, in the
Further, the
また、TFT基板1は、n型酸化物半導体層40が、チャンネル部44,ソース電極63及びドレイン電極64に対応する所定の位置に形成された構成としてある。このようにすると、通常、n型酸化物半導体層40が、所定の位置にのみ形成されることとなるので、ゲート配線24どうしが干渉する(クロストーク)といった心配を排除することができる。
The
このように、本実施形態のTFT基板1によれば、チャンネル部44となるn型酸化物半導体層40が、層間絶縁膜50により保護されるので、長期間にわたり安定に作動することができる。また、チャンネル部44,ドレイン電極64及びソース電極63が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。さらに、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
As described above, according to the
なお、TFT基板1は、様々な応用例を有しており、たとえば、図9(b)及び図10に示すように、ガラス基板10の上方が保護用絶縁膜70によって覆われ、かつ、保護用絶縁膜70が、画素電極67,ドレイン配線パッド68及びゲート配線パッド25に対応する位置に開口部を有する構成としてもよい。このようにすると、TFT基板1´自体が保護用絶縁膜70を備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能なTFT基板1´を提供することができる。
なお、本実施形態では、ガラス基板10上に、金属層20,ゲート絶縁膜30及びn型酸化物半導体層40が積層され、さらに、層間絶縁膜50及び酸化物透明導電体層60が積層された構成としてあるが、これに限定されるものではなく、たとえば、各層間に(たとえば、本実施形態の機能や効果を損なわない、あるいは、他の機能や効果などを補助する)他の層を介して積層される構成としてもよい。このことは、後述する実施形態についても同様である。
The
In the present embodiment, the
[反射型TFT基板における第一実施形態]
次に、本発明の反射型TFT基板1aの第一実施形態について説明する。
第一実施形態にかかる反射型TFT基板1aは、図12(b)及び図13に示すように、ガラス基板10と、ガラス基板10上に形成され、上面がゲート絶縁膜30に覆われ、かつ、側面が層間絶縁膜50に覆われることにより絶縁されたゲート電極23及びゲート配線24と、ゲート電極23の上方であって、かつ、ゲート絶縁膜30の上方に形成された酸化物層としてのn型酸化物半導体層40と、n型酸化物半導体層40上に、チャンネル部44によって隔てられて形成された反射金属層60aと、n型酸化物半導体層40のチャンネル部44上に形成され、チャンネル部44を保護するチャンネルガード500とを備えている。
このチャンネルガード500は、一対の開口部631,641が形成された層間絶縁膜50からなり、開口部631,641に、反射金属層60aを有するソース電極63及びドレイン電極64が形成される。
このようにすると、チャンネル部44のn型酸化物半導体層40の上部が、チャンネルガード500により保護されるので、長期間にわたり安定に作動する。また、チャンネルガード500,チャンネル部44,ドレイン電極64及びソース電極63が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
[First Embodiment of Reflective TFT Substrate]
Next, a first embodiment of the reflective TFT substrate 1a of the present invention will be described.
As shown in FIGS. 12B and 13, the reflective TFT substrate 1 a according to the first embodiment is formed on the
The
In this way, the upper portion of the n-type
また、好ましくは、反射金属層60aが、アルミニウム,銀若しくは金からなる薄膜、又は、アルミニウム,銀若しくは金を含む合金層からなる構成とするとよい。このようにすると、より多くの光を反射することができ、反射光による輝度を向上させることができる。
Preferably, the
また、反射型TFT基板1aは、チャンネルガード500が層間絶縁膜50からなり、層間絶縁膜50の一対の開口部641,631に、ドレイン電極64及びソース電極63がそれぞれ形成されている。このようにすると、チャンネル部44,ドレイン電極64及びソース電極63が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
In the reflective TFT substrate 1 a, the
また、反射型TFT基板1aは、反射金属層60aが、ソース配線65,ドレイン配線66,ソース電極63,ドレイン電極64及び画素電極67を兼ねており、上述したように、ソース配線65,ドレイン配線66,ソース電極63,ドレイン電極64及び画素電極67が効率よく製造される。すなわち、製造する際に使用するマスク数を削減でき、製造工程が削減されることにより、生産効率が向上し製造原価のコストダウンを図ることができる。
さらに、反射型TFT基板1aは、酸化物層をn型酸化物半導体層40としてある。これにより、TFTの活性層として酸化物半導体層を使用することにより、電流を流しても安定であり、電流制御により作動させる有機電界発光装置にとって有用である。さらに、n型酸化物半導体層40のエネルギーギャップが、3.0eV以上としてあるので、光による誤動作を防止することができる。
In the reflective TFT substrate 1a, the
Further, the reflective TFT substrate 1 a has an oxide layer as an n-type
また、反射型TFT基板1aは、n型酸化物半導体層40が、チャンネル部44,ソース電極63及びドレイン電極64に対応する所定の位置にのみ形成されており、ゲート配線24どうしが干渉する(クロストーク)といった心配を排除することができる。
In the reflective TFT substrate 1a, the n-type
また、反射型TFT基板1aは、ゲート電極23及びゲート配線24が金属層20及び金属層保護用酸化物透明導電体層26とからなっており、金属層20の腐蝕を防ぐとともに、耐久性を向上させることができる。このようにすると、ゲート配線パッド25用の開口部251を形成した際、金属表面が露出するのを防止でき、接続信頼性を向上させることができる。
In addition, the reflective TFT substrate 1a includes the
このように、本実施形態の反射型TFT基板1aによれば、チャンネルガード500によりチャンネル部44のn型酸化物半導体層40の上部が保護されるので、長期間にわたり安定に作動する。また、チャンネルガード500,チャンネル部44,ドレイン電極64及びソース電極63が確実かつ容易に製造されるので、歩留まりが改善されるとともに、製造原価のコストダウンを図ることができる。
As described above, according to the reflective TFT substrate 1a of the present embodiment, the
[反射型TFT基板における第二実施形態]
次に、本発明の反射型TFT基板1bの第二実施形態について説明する。
第二実施形態にかかる反射型TFT基板1bは、第一実施形態の反射型TFT基板1aと比べると、図16(b)及び図17に示すように、ソース電極63、ソース配線65、ドレイン電極64及びドレイン配線66の上面を覆う保護用絶縁膜70bを備え、保護用絶縁膜70bが、画素電極67、ドレイン配線パッド68及びゲート配線パッド25の上方にそれぞれ開口部を有する点が相違する。なお、その他の構成は、ほぼ反射型TFT基板1aと同様としてある。
[Second Embodiment of Reflective TFT Substrate]
Next, a second embodiment of the reflective TFT substrate 1b of the present invention will be described.
Compared with the reflective TFT substrate 1a of the first embodiment, the reflective TFT substrate 1b according to the second embodiment has a
このように、本実施形態の反射型TFT基板1bによれば、ソース電極63,ドレイン電極64,ソース配線65及びドレイン配線66の上部を保護用絶縁膜70bで覆うことにより、TFTの動作安定性を向上させることができる。
また、本実施形態では、ソース電極63及びソース配線65の上に、保護用絶縁膜70bを形成しているが、この保護用絶縁膜70bを形成しない構成としてもよい。このようにすると、ソース電極63及びソース配線65の上面も反射層として機能するので、反射する光量を増大させることができ、輝度を向上させることができる。
As described above, according to the reflective TFT substrate 1b of the present embodiment, the upper part of the
In this embodiment, the protective
[反射型TFT基板における第三実施形態]
次に、本発明の反射型TFT基板1cの第三実施形態について説明する。
第三実施形態にかかる反射型TFT基板1cは、第一実施形態の反射型TFT基板1aと比べると、図19(b)及び図20に示すように、ガラス基板10の上方のほぼ全てが保護用絶縁膜70cによって覆われ、かつ、保護用絶縁膜70cが、ソース電極63、ソース配線65、画素電極67,ドレイン配線パッド68及びゲート配線パッド25に対応する位置に開口部を有する点が相違する。なお、その他の構成は、ほぼ反射型TFT基板1aと同様としてある。
[Third embodiment of a reflective TFT substrate]
Next, a third embodiment of the reflective TFT substrate 1c of the present invention will be described.
Compared with the reflective TFT substrate 1a of the first embodiment, the reflective TFT substrate 1c according to the third embodiment protects almost all of the upper side of the
このように、本実施形態の反射型TFT基板1cによれば、反射型TFT基板1c自体が保護用絶縁膜を備えた構造となるので、液晶や有機EL材料などを利用した表示手段や発光手段を容易に製造可能な反射型TFT基板1cを提供することができる。
なお、本発明の反射型TFT基板は、上記実施形態の他に、様々な応用例を有しており、たとえば、図23(b)及び図24に示す反射型TFT基板1dは、反射金属層60aの上に、反射金属層60aを保護する金属層保護用酸化物透明導電体層69を備えている。このようにすると、反射金属層60aの変色などを防止でき、反射金属層60aの反射率が低下するといった不具合を防止することができる。さらに、透明としてあるので、光の透過量が減少しないので、輝度の優れた表示装置を提供することができる。
また、応用例の一つとして、たとえば、図27(b)及び図28に示す反射型TFT基板1eは、n型酸化物半導体層40と反射金属層60aの間に、酸化物透明導電体層60を備えている。このようにすると、TFTのスイッチング速度が高速化するとともに、TFTの耐久性を向上させることができる。
As described above, according to the reflective TFT substrate 1c of the present embodiment, the reflective TFT substrate 1c itself has a structure including a protective insulating film. Therefore, display means and light emitting means using liquid crystal, organic EL material, or the like. It is possible to provide a reflective TFT substrate 1c that can be easily manufactured.
The reflective TFT substrate of the present invention has various application examples in addition to the above embodiment. For example, the reflective TFT substrate 1d shown in FIGS. 23B and 24 includes a reflective metal layer. An oxide
As one application example, for example, the reflective TFT substrate 1e shown in FIGS. 27B and 28 includes an oxide transparent conductor layer between the n-type
以上、本発明のTFT基板及び反射型TFT基板並びにそれらの製造方法について、好ましい実施形態を示して説明したが、本発明に係るTFT基板及び反射型TFT基板並びにそれらの製造方法は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。 The TFT substrate and the reflective TFT substrate of the present invention and the manufacturing method thereof have been described with reference to the preferred embodiments. The TFT substrate and the reflective TFT substrate according to the present invention and the manufacturing method thereof have been described above. Needless to say, the present invention is not limited to the embodiments, and various modifications can be made within the scope of the present invention.
本発明のTFT基板及び反射型TFT基板並びにそれらの製造方法は、LCD(液晶表示装置)や有機EL表示装置に使用されるTFT基板及び反射型TFT基板並びにそれらの製造方法に限定されるものではなく、たとえば、LCD(液晶表示装置)や有機EL表示装置以外の表示装置、あるいは、他の用途に使用されるTFT基板及び反射型TFT基板並びにそれらの製造方法としても、本発明を適用することが可能である。 The TFT substrate and the reflective TFT substrate of the present invention and the manufacturing method thereof are not limited to the TFT substrate and the reflective TFT substrate used in LCDs (liquid crystal display devices) and organic EL display devices and the manufacturing methods thereof. For example, the present invention can be applied to a display device other than an LCD (liquid crystal display device) or an organic EL display device, or a TFT substrate and a reflective TFT substrate used for other purposes, and a manufacturing method thereof. Is possible.
1,1´ TFT基板
1a,1b,1c,1d,1e 反射型TFT基板
10 ガラス基板
20 金属層
25 ゲート配線パッド
26 金属層保護用酸化物透明導電体層
30 ゲート絶縁膜
40 n型酸化物半導体層
41 第一のレジスト
42 第一のハーフトーンマスク
44 チャンネル部
50 層間絶縁膜
51 第二のレジスト
52 第二のマスク
60 酸化物透明導電体層
60a 反射金属層
61,61a´ 第三のレジスト
62,62a´ 第三のマスク
63 ソース電極
64 ドレイン電極
65 ソース配線
66 ドレイン配線
67 画素電極
68ドレイン配線パッド
69 金属層保護用酸化物透明導電体層
70,70b,70c 保護用絶縁膜
71,71c 第四のレジスト
71b,71d 第三のレジスト
72,72c 第四のマスク
72b,72d 第三のハーフトーンマスク
210 ガラス基板
212 ゲート電極
213 ゲート絶縁膜
214 α−Si:H(i)膜
215 エッチストッパー
216 α−Si:H(n)膜
217a ソース電極
217b ドレイン電極
218 層間絶縁膜
218a 開口部
219 透明電極
250 ゲート配線パッド部
251,631,641 開口部
721b,721d ハーフトーンマスク部
1,1 ′ TFT substrate 1a, 1b, 1c, 1d, 1e
Claims (23)
この基板の上方に形成されたゲート電極及びゲート配線と、
このゲート電極及びゲート配線の上方に形成されたゲート絶縁膜と、
前記ゲート電極の上方であって、かつ、前記ゲート絶縁膜の上方に形成された酸化物層と、
前記ゲート電極及びゲート配線の側方、並びに、前記酸化物層の上方及び側方に形成され、さらに、前記酸化物層のチャンネル部によって隔てらた位置に、それぞれソース電極用開口部及びドレイン電極用開口部が形成された層間絶縁膜と、
前記ソース電極用開口部に形成されたソース電極と、
前記ドレイン電極用開口部に形成されたドレイン電極と
を備えたことを特徴とするTFT基板。 A substrate,
A gate electrode and a gate wiring formed above the substrate;
A gate insulating film formed above the gate electrode and the gate wiring;
An oxide layer formed above the gate electrode and above the gate insulating film;
A source electrode opening and a drain electrode are formed on the sides of the gate electrode and the gate wiring, above and on the side of the oxide layer, and further separated by the channel portion of the oxide layer, respectively. An interlayer insulating film in which an opening is formed;
A source electrode formed in the source electrode opening;
And a drain electrode formed in the drain electrode opening.
この基板の上方に形成され、上面がゲート絶縁膜に覆われ、かつ、側面が層間絶縁膜に覆われることにより絶縁されたゲート電極及びゲート配線と、
前記ゲート電極の上方の前記ゲート絶縁膜の上方に形成された酸化物層と、
前記酸化物層の上方に、チャンネル部によって隔てられて形成された反射金属層と、
前記チャンネル部の上方に形成され、前記チャンネル部を保護するチャンネルガードと
を備えたことを特徴とする反射型TFT基板。 A substrate,
A gate electrode and a gate wiring which are formed above the substrate and are insulated by covering an upper surface with a gate insulating film and a side surface with an interlayer insulating film;
An oxide layer formed above the gate insulating film above the gate electrode;
A reflective metal layer formed above the oxide layer and separated by a channel portion;
A reflective TFT substrate, comprising: a channel guard formed above the channel portion and protecting the channel portion.
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
導電体層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記導電体層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と
を有することを特徴とするTFT基板の製造方法。 A step of laminating a gate electrode and a thin film for wiring serving as a gate wiring, a gate insulating film, an oxide layer, and a first resist above the substrate;
Forming the first resist into a predetermined shape by halftone exposure using a first halftone mask;
Etching the gate electrode / wiring thin film, gate insulating film and oxide layer to form the gate electrode and gate wiring;
Re-forming the first resist into a predetermined shape;
Etching the oxide layer to form a channel portion;
Laminating an interlayer insulating film and a second resist;
Using the second mask to form the second resist into a predetermined shape;
The interlayer insulating film is etched to form a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode, and the interlayer insulating film and the gate insulating film are etched to form a gate wiring pad. Forming a gate wiring pad opening in the portion to be,
Laminating a conductor layer and a third resist;
Using a third mask to form the third resist in a predetermined shape;
And etching the conductive layer to form a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode, and a gate wiring pad.
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
導電体層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記導電体層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と、
保護用絶縁膜及び第四のレジストを積層する工程と、
前記第四のレジストを所定の形状に形成する工程と、
前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド,前記画素電極及びゲート配線パッドを露出させる工程と
を有することを特徴とするTFT基板の製造方法。 A step of laminating a gate electrode and a thin film for wiring serving as a gate wiring, a gate insulating film, an oxide layer, and a first resist above the substrate;
Forming the first resist into a predetermined shape by halftone exposure using a first halftone mask;
Etching the gate electrode / wiring thin film, gate insulating film and oxide layer to form the gate electrode and gate wiring;
Re-forming the first resist into a predetermined shape;
Etching the oxide layer to form a channel portion;
Laminating an interlayer insulating film and a second resist;
Using the second mask to form the second resist into a predetermined shape;
The interlayer insulating film is etched to form a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode, and the interlayer insulating film and the gate insulating film are etched to form a gate wiring pad. Forming a gate wiring pad opening in the portion to be,
Laminating a conductor layer and a third resist;
Using a third mask to form the third resist in a predetermined shape;
Etching the conductor layer to form a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode, and a gate wiring pad;
Laminating a protective insulating film and a fourth resist;
Forming the fourth resist into a predetermined shape;
Etching the protective insulating film to expose the source / drain wiring pads, the pixel electrodes, and the gate wiring pads.
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
反射金属層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記反射金属層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と
を有することを特徴とする反射型TFT基板の製造方法。 A step of laminating a gate electrode and a thin film for wiring serving as a gate wiring, a gate insulating film, an oxide layer, and a first resist above the substrate;
Forming the first resist into a predetermined shape by halftone exposure using a first halftone mask;
Etching the gate electrode / wiring thin film, gate insulating film and oxide layer to form the gate electrode and gate wiring;
Re-forming the first resist into a predetermined shape;
Etching the oxide layer to form a channel portion;
Laminating an interlayer insulating film and a second resist;
Using the second mask to form the second resist into a predetermined shape;
The interlayer insulating film is etched to form a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode, and the interlayer insulating film and the gate insulating film are etched to form a gate wiring pad. Forming a gate wiring pad opening in the portion to be,
Laminating a reflective metal layer and a third resist;
Using a third mask to form the third resist in a predetermined shape;
Etching the reflective metal layer to form a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode, and a gate wiring pad.
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
反射金属層,保護用絶縁膜及び第三のレジストを積層する工程と、
第三のハーフトーンマスクを用いて、ハーフトーン露光により前記第三のレジストを所定の形状に形成する工程と、
前記反射金属層及び保護用絶縁膜をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と、
前記第三のレジストを所定の形状に再形成する工程と、
前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド,前記画素電極及びゲート配線パッドを露出させる工程と
を有することを特徴とする反射型TFT基板の製造方法。 A step of laminating a gate electrode and a thin film for wiring serving as a gate wiring, a gate insulating film, an oxide layer, and a first resist above the substrate;
Forming the first resist into a predetermined shape by halftone exposure using a first halftone mask;
Etching the gate electrode / wiring thin film, gate insulating film and oxide layer to form the gate electrode and gate wiring;
Re-forming the first resist into a predetermined shape;
Etching the oxide layer to form a channel portion;
Laminating an interlayer insulating film and a second resist;
Using the second mask to form the second resist into a predetermined shape;
The interlayer insulating film is etched to form a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode, and the interlayer insulating film and the gate insulating film are etched to form a gate wiring pad. Forming a gate wiring pad opening in the portion to be,
Laminating a reflective metal layer, a protective insulating film and a third resist;
Using the third halftone mask, forming the third resist into a predetermined shape by halftone exposure;
Etching the reflective metal layer and the protective insulating film to form a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode, and a gate wiring pad;
Re-forming the third resist into a predetermined shape;
Etching the protective insulating film to expose the source / drain wiring pads, the pixel electrodes, and the gate wiring pads. A method of manufacturing a reflective TFT substrate, comprising:
第一のハーフトーンマスクを用いて、ハーフトーン露光により前記第一のレジストを所定の形状に形成する工程と、
前記ゲート電極・配線用薄膜,ゲート絶縁膜及び酸化物層をエッチングして、前記ゲート電極及びゲート配線を形成する工程と、
前記第一のレジストを所定の形状に再形成する工程と、
前記酸化物層をエッチングして、チャンネル部を形成する工程と、
層間絶縁膜及び第二のレジストを積層する工程と、
第二のマスクを用いて、前記第二のレジストを所定の形状に形成する工程と、
前記層間絶縁膜をエッチングして、ソース電極及びドレイン電極となる部分にソース電極用開口部及びドレイン電極用開口部を形成するとともに、前記層間絶縁膜及びゲート絶縁膜をエッチングして、ゲート配線パッドとなる部分にゲート配線パッド用開口部を形成する工程と、
反射金属層及び第三のレジストを積層する工程と、
第三のマスクを用いて、前記第三のレジストを所定の形状に形成する工程と、
前記反射金属層をエッチングして、ソース電極,ドレイン電極,ソース配線,ドレイン配線,画素電極及びゲート配線パッドを形成する工程と、
保護用絶縁膜及び第四のレジストを積層する工程と、
前記第四のレジストを所定の形状に形成する工程と、
前記保護用絶縁膜をエッチングして、ソース・ドレイン配線パッド,前記画素電極及びゲート配線パッドを露出させる工程と
を有することを特徴とする反射型TFT基板の製造方法。 A step of laminating a gate electrode and a thin film for wiring serving as a gate wiring, a gate insulating film, an oxide layer, and a first resist above the substrate;
Forming the first resist into a predetermined shape by halftone exposure using a first halftone mask;
Etching the gate electrode / wiring thin film, gate insulating film and oxide layer to form the gate electrode and gate wiring;
Re-forming the first resist into a predetermined shape;
Etching the oxide layer to form a channel portion;
Laminating an interlayer insulating film and a second resist;
Using the second mask to form the second resist into a predetermined shape;
The interlayer insulating film is etched to form a source electrode opening and a drain electrode opening in a portion to be a source electrode and a drain electrode, and the interlayer insulating film and the gate insulating film are etched to form a gate wiring pad. Forming a gate wiring pad opening in the portion to be,
Laminating a reflective metal layer and a third resist;
Using a third mask to form the third resist in a predetermined shape;
Etching the reflective metal layer to form a source electrode, a drain electrode, a source wiring, a drain wiring, a pixel electrode and a gate wiring pad;
Laminating a protective insulating film and a fourth resist;
Forming the fourth resist into a predetermined shape;
Etching the protective insulating film to expose the source / drain wiring pads, the pixel electrodes, and the gate wiring pads. A method of manufacturing a reflective TFT substrate, comprising:
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006352765A JP2007258675A (en) | 2006-02-21 | 2006-12-27 | Tft substrate, reflective tft substrate, and method of manufacturing same |
US12/162,545 US20090001374A1 (en) | 2006-01-31 | 2007-01-16 | Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates |
CN2011101986226A CN102244103A (en) | 2006-01-31 | 2007-01-16 | TFT substrate |
KR1020087018807A KR20080108223A (en) | 2006-01-31 | 2007-01-16 | Tft substrate, reflective tft substrate and method for manufacturing such substrates |
CN2007800120622A CN101416320B (en) | 2006-01-31 | 2007-01-16 | TFT substrate, reflective TFT substrate, and manufacturing method thereof |
PCT/JP2007/050505 WO2007088722A1 (en) | 2006-01-31 | 2007-01-16 | Tft substrate, reflective tft substrate and method for manufacturing such substrates |
EP07706832A EP1981085A4 (en) | 2006-01-31 | 2007-01-16 | Tft substrate, reflective tft substrate and method for manufacturing such substrates |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043521 | 2006-02-21 | ||
JP2006352765A JP2007258675A (en) | 2006-02-21 | 2006-12-27 | Tft substrate, reflective tft substrate, and method of manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007258675A true JP2007258675A (en) | 2007-10-04 |
Family
ID=38632569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006352765A Pending JP2007258675A (en) | 2006-01-31 | 2006-12-27 | Tft substrate, reflective tft substrate, and method of manufacturing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007258675A (en) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010021520A (en) * | 2008-07-08 | 2010-01-28 | Samsung Mobile Display Co Ltd | Thin film transistor, method of manufacturing the same, and flat panel display having the same |
JP2011077503A (en) * | 2009-08-07 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
WO2011070981A1 (en) | 2009-12-09 | 2011-06-16 | シャープ株式会社 | Semiconductor device and method for producing same |
WO2011111781A1 (en) | 2010-03-11 | 2011-09-15 | シャープ株式会社 | Semiconductor device and method for manufacturing the same |
WO2011132376A1 (en) * | 2010-04-21 | 2011-10-27 | シャープ株式会社 | Thin-film transistor substrate |
US8067276B2 (en) | 2008-05-13 | 2011-11-29 | Samsung Electronics Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2012015496A (en) * | 2010-06-01 | 2012-01-19 | Semiconductor Energy Lab Co Ltd | Field effect transistor and manufacturing method thereof |
KR20120065249A (en) * | 2010-12-10 | 2012-06-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and method for manufacturing the same |
US8227804B2 (en) | 2010-02-16 | 2012-07-24 | Samsung Mobile Display Co., Ltd. | Organic light-emitting display device |
JP2012164976A (en) * | 2011-01-21 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for the same |
JP2012248865A (en) * | 2009-12-21 | 2012-12-13 | Sharp Corp | Active matrix substrate and display panel including the same |
JP2013140995A (en) * | 2009-07-31 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device, module and electronic apparatus |
KR20130139935A (en) | 2010-10-07 | 2013-12-23 | 샤프 가부시키가이샤 | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
WO2014077201A1 (en) * | 2012-11-15 | 2014-05-22 | シャープ株式会社 | Method for manufacturing semiconductor device and display device |
JP2015005757A (en) * | 2009-02-13 | 2015-01-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US9012910B2 (en) | 2012-01-11 | 2015-04-21 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and semiconductor device manufacturing method |
JP2016139820A (en) * | 2009-02-13 | 2016-08-04 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacture method of semiconductor device |
JP2017027074A (en) * | 2009-10-16 | 2017-02-02 | 株式会社半導体エネルギー研究所 | Display device |
KR20170028986A (en) * | 2014-09-02 | 2017-03-14 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Manufacturing method and structure of oxide semiconductor tft substrate |
JP2017063202A (en) * | 2009-02-20 | 2017-03-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US20170148825A1 (en) * | 2016-09-23 | 2017-05-25 | Shanghai Tianma Micro-electronics Co., Ltd. | Method for manufacturing array substrate, and array substrate, display panel and display device |
JP2017135416A (en) * | 2009-09-04 | 2017-08-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US9947797B2 (en) | 2009-05-29 | 2018-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10121803B2 (en) | 2012-05-07 | 2018-11-06 | Samsung Display Co., Ltd. | Semiconductor device having auxiliary patterns |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001311965A (en) * | 2000-04-28 | 2001-11-09 | Nec Corp | Active matrix substrate and manufacturing method therefor |
JP2002289859A (en) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | Thin-film transistor |
JP2003179069A (en) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing method |
JP2005215419A (en) * | 2004-01-30 | 2005-08-11 | Sony Corp | Reflection-type liquid crystal display and transmission-type liquid crystal display |
-
2006
- 2006-12-27 JP JP2006352765A patent/JP2007258675A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001311965A (en) * | 2000-04-28 | 2001-11-09 | Nec Corp | Active matrix substrate and manufacturing method therefor |
JP2002289859A (en) * | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | Thin-film transistor |
JP2003179069A (en) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | Thin film transistor, liquid crystal display device, organic electroluminescent element as well as substrate for display device and its manufacturing method |
JP2005215419A (en) * | 2004-01-30 | 2005-08-11 | Sony Corp | Reflection-type liquid crystal display and transmission-type liquid crystal display |
Cited By (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8383465B2 (en) | 2008-05-13 | 2013-02-26 | Samsung Display Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8067276B2 (en) | 2008-05-13 | 2011-11-29 | Samsung Electronics Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8703549B2 (en) | 2008-05-13 | 2014-04-22 | Samsung Display Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2010021520A (en) * | 2008-07-08 | 2010-01-28 | Samsung Mobile Display Co Ltd | Thin film transistor, method of manufacturing the same, and flat panel display having the same |
US8728862B2 (en) | 2008-07-08 | 2014-05-20 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same and flat panel display device having the same |
JP2016139820A (en) * | 2009-02-13 | 2016-08-04 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacture method of semiconductor device |
JP2015005757A (en) * | 2009-02-13 | 2015-01-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US11011549B2 (en) | 2009-02-20 | 2021-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
US10586811B2 (en) | 2009-02-20 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
US9859306B2 (en) | 2009-02-20 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
JP2017063202A (en) * | 2009-02-20 | 2017-03-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US11824062B2 (en) | 2009-02-20 | 2023-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
US10096623B2 (en) | 2009-02-20 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
US9947797B2 (en) | 2009-05-29 | 2018-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8772093B2 (en) | 2009-07-31 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US10680111B2 (en) | 2009-07-31 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device |
US10079306B2 (en) | 2009-07-31 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9142570B2 (en) | 2009-07-31 | 2015-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11106101B2 (en) | 2009-07-31 | 2021-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11947228B2 (en) | 2009-07-31 | 2024-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2017069575A (en) * | 2009-07-31 | 2017-04-06 | 株式会社半導体エネルギー研究所 | Semiconductor device |
JP2015159298A (en) * | 2009-07-31 | 2015-09-03 | 株式会社半導体エネルギー研究所 | semiconductor device |
US8809856B2 (en) | 2009-07-31 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013140995A (en) * | 2009-07-31 | 2013-07-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device, module and electronic apparatus |
US9515192B2 (en) | 2009-07-31 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8885115B2 (en) | 2009-08-07 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein each of a first oxide semiconductor layer and a second oxide semiconductor layer includes a portion that is in an oxygen-excess state and is in contact with an insulating layer |
US9837442B2 (en) | 2009-08-07 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a plurality of N-channel transistors wherein the oxide semiconductor layer comprises a portion being in an oxygen-excess state |
JP2011077503A (en) * | 2009-08-07 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
US9583509B2 (en) | 2009-08-07 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein an oxide semiconductor layer has a degree of crystallization of 80% or more |
US9153602B2 (en) | 2009-08-07 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein an oxide semiconductor layer comprises a crystal and has a degree of crystallization of 80% or more |
US10854640B2 (en) | 2009-09-04 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2017135416A (en) * | 2009-09-04 | 2017-08-03 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US12002818B2 (en) | 2009-09-04 | 2024-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10629627B2 (en) | 2009-09-04 | 2020-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US11695019B2 (en) | 2009-09-04 | 2023-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9959822B2 (en) | 2009-10-16 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the liquid crystal display device |
JP2017027074A (en) * | 2009-10-16 | 2017-02-02 | 株式会社半導体エネルギー研究所 | Display device |
US10565946B2 (en) | 2009-10-16 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the liquid crystal display device |
WO2011070981A1 (en) | 2009-12-09 | 2011-06-16 | シャープ株式会社 | Semiconductor device and method for producing same |
RU2503085C1 (en) * | 2009-12-09 | 2013-12-27 | Шарп Кабусики Кайся | Semiconductor device and method of its manufacturing |
US8685803B2 (en) | 2009-12-09 | 2014-04-01 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
JP2012248865A (en) * | 2009-12-21 | 2012-12-13 | Sharp Corp | Active matrix substrate and display panel including the same |
US8227804B2 (en) | 2010-02-16 | 2012-07-24 | Samsung Mobile Display Co., Ltd. | Organic light-emitting display device |
WO2011111781A1 (en) | 2010-03-11 | 2011-09-15 | シャープ株式会社 | Semiconductor device and method for manufacturing the same |
US8791463B2 (en) | 2010-04-21 | 2014-07-29 | Sharp Kabushiki Kaisha | Thin-film transistor substrate |
WO2011132376A1 (en) * | 2010-04-21 | 2011-10-27 | シャープ株式会社 | Thin-film transistor substrate |
US9812560B2 (en) | 2010-06-01 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing the same |
JP2017050572A (en) * | 2010-06-01 | 2017-03-09 | 株式会社半導体エネルギー研究所 | Manufacture method for electronic apparatus |
JP2012015496A (en) * | 2010-06-01 | 2012-01-19 | Semiconductor Energy Lab Co Ltd | Field effect transistor and manufacturing method thereof |
JP2015195399A (en) * | 2010-06-01 | 2015-11-05 | 株式会社半導体エネルギー研究所 | Manufacture method of electronic apparatus |
KR20130139935A (en) | 2010-10-07 | 2013-12-23 | 샤프 가부시키가이샤 | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
US9087752B2 (en) | 2010-10-07 | 2015-07-21 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and method for manufacturing semiconductor device and display device |
JP2012138574A (en) * | 2010-12-10 | 2012-07-19 | Semiconductor Energy Lab Co Ltd | Display device and manufacturing method of the same |
KR20120065249A (en) * | 2010-12-10 | 2012-06-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and method for manufacturing the same |
JP2012164976A (en) * | 2011-01-21 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for the same |
US9666689B2 (en) | 2011-01-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9012910B2 (en) | 2012-01-11 | 2015-04-21 | Sharp Kabushiki Kaisha | Semiconductor device, display device, and semiconductor device manufacturing method |
US10121803B2 (en) | 2012-05-07 | 2018-11-06 | Samsung Display Co., Ltd. | Semiconductor device having auxiliary patterns |
WO2014077201A1 (en) * | 2012-11-15 | 2014-05-22 | シャープ株式会社 | Method for manufacturing semiconductor device and display device |
KR20170028986A (en) * | 2014-09-02 | 2017-03-14 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Manufacturing method and structure of oxide semiconductor tft substrate |
JP2017526185A (en) * | 2014-09-02 | 2017-09-07 | 深▲セン▼市華星光電技術有限公司 | Manufacturing method and structure of oxide semiconductor TFT substrate |
US10431601B2 (en) * | 2016-09-23 | 2019-10-01 | Shanghai Tianma Micro-electronics Co., Ltd. | Method for manufacturing array substrate, and array substrate, display panel and display device |
US20180323221A1 (en) * | 2016-09-23 | 2018-11-08 | Shanghai Tianma Micro-electronics Co., Ltd. | Method for manufacturing array substrate, and array substrate, display panel and display device |
US20170148825A1 (en) * | 2016-09-23 | 2017-05-25 | Shanghai Tianma Micro-electronics Co., Ltd. | Method for manufacturing array substrate, and array substrate, display panel and display device |
US10056410B2 (en) * | 2016-09-23 | 2018-08-21 | Shanghai Tianma Micro-electronics Co., Ltd. | Method for manufacturing array substrate, and array substrate, display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5000290B2 (en) | TFT substrate and manufacturing method of TFT substrate | |
JP2007258675A (en) | Tft substrate, reflective tft substrate, and method of manufacturing same | |
JP5244295B2 (en) | TFT substrate and manufacturing method of TFT substrate | |
JP2007212699A (en) | Reflective tft substrate and method for manufacturing same | |
US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
US8778722B2 (en) | TFT substrate and method for producing TFT substrate | |
JP5240964B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
JP5198066B2 (en) | TFT substrate and manufacturing method of TFT substrate | |
US20090001374A1 (en) | Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates | |
JP5324111B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
JP2007157916A (en) | Tft board, and manufacturing method therefor | |
JP5215543B2 (en) | Thin film transistor substrate | |
WO2013013599A1 (en) | Array substrate and manufacturing method thereof, liquid crystal panel, and display device | |
JP2004273614A (en) | Semiconductor device and its fabricating process | |
US20110227085A1 (en) | Substrate for use in display panel, and display panel including same | |
WO2014206035A1 (en) | Array substrate and manufacturing method therefor, display panel and display device | |
JP2007053363A5 (en) | ||
KR20130021607A (en) | Low resistance conductive line, thin film transistor, thin film transistor panel and method of manufacturing the same | |
JP2006191013A (en) | Thin-film transistor substrate and its manufacturing method, and liquid crystal display | |
KR20160129160A (en) | Thin film transistor array panel and method of manufacturing the same | |
KR20140091401A (en) | array substrate for liquid crystal display device and fabricating method of the same | |
KR20080047179A (en) | Thin film transistor substrate and method of fabricating the same | |
KR20070008923A (en) | Wire structure, method for making the same, thin film transistor substrate comprising the wire and method for fabricating the same | |
KR20190119556A (en) | array substrate for liquid crystal display device and fabricating method of the same | |
KR100992131B1 (en) | Thin film transistor array panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |