JP2007252596A - パチンコ機 - Google Patents

Abstract

【課題】メイン制御基板上に設けられたＲＡＭクリアスイッチから静電ノイズがメイン制御装置に入り込まないように、静電気対策が確実に取られたパチンコ機を提供する。
【解決手段】電源基板１において第１の直流電源（３４Ｖ）と第１の直流電源よりも低い電圧の第２の直流電源（１２Ｖ）を生成する。電源基板１からメイン制御基板１０に第１の直流電源配線１５ｂを通じて第１の直流電源が供給されると共に第２の直流電源配線１６ｂを通じて第２の直流電源が供給される構成とする。メイン制御基板１０では、第２の直流電源を基にしてメイン制御回路部の作動用電源を生成してメイン制御回路部に供給する。一方、第１の直流電源をＲＡＭクリアスイッチ回路部２７の作動用電源のための専用電源とする。静電ノイズを第１の直流電源配線１５ｂを通じて電源基板１に逃がす。
【選択図】図２

Description

本発明は、メイン制御基板上にＲＡＭクリア信号をメイン制御回路部に与えるためのＲＡＭクリアスイッチを備えたパチンコ機に関するものである。

パチンコ機の遊技制御を行うメイン制御基板においては、メイン制御基板に配備されているＭＰＵ（メイン制御回路部）に内蔵されるＲＡＭの内容が、例えば、破壊されていると判断された場合、電源投入時に係員等がＲＡＭクリアスイッチを押すことによりＭＰＵにＲＡＭクリア信号を入力し、ＭＰＵにＲＡＭのクリア処理を実行させている（例えば、特許文献１参照）。

上記特許文献１に記載のパチンコ機では、メイン制御基板は不正行為に対する防御のため開閉困難とされた主制御基板ケースに収納され、ＲＡＭクリアスイッチ及びその周辺配線も主制御基板ケースに収納することにより、不正行為者がＲＡＭクリアスイッチやその周辺に不正にアクセスすることを困難なものとしている。

上記特許文献１に記載されているように、ＲＡＭクリアスイッチを、例えば電源ターミナル基板等に設けるよりは、不正防止対策の上で有効なものとなるため、ＲＡＭクリアスイッチをメイン制御基板上に設けている。

ところで、メイン制御基板上に設けているＲＡＭクリアスイッチの作動電源は、直流５Ｖを使用している。また、従来より、直流＋５Ｖは、ＭＰＵ及びその他のロジック回路の作動電源であるため、メイン制御基板外から供給される直流＋１２Ｖを基にして、メイン制御基板に配されたレギュレータによって生成するようにしている。このため、従来では、図７に示すように、レギュレータによって生成していた＋５Ｖを、ＭＰＵの作動電源として用いると共にＲＡＭクリアスイッチの作動電源として用いていた。

特開２００３−１６４５９４号公報（段落００４９、図５参照）

ＲＡＭクリアスイッチは、押しボタン式スイッチで構成されているもので、操作が必要な場合には、係員等の操作者がＲＡＭクリアスイッチを押した状態でパチンコ機の電源投入を行うという手順で操作を行うが、ＲＡＭクリアスイッチを押した時に、操作者が静電気を帯びた状態で不測に導電部分に接触してしまうという可能性は否定できず、この場合、接触した＋５Ｖ電源配線に静電気ノイズが乗ってＭＰＵに入り込み、ＭＰＵを破壊してしまう虞があった（図７参照）。

そこで、本発明の目的は、係員等によって操作されるメイン制御基板上に設けられたＲＡＭクリアスイッチから静電ノイズがメイン制御装置に入り込まないように、静電気対策が確実に取られたパチンコ機を提供することにある。

請求項１に係るパチンコ機は、操作入力が可能とされたＲＡＭクリアスイッチと、前記ＲＡＭクリアスイッチへの操作に応じたＲＡＭクリア信号をメイン制御回路部に与えるためのＲＡＭクリアスイッチ回路部とが配備されたメイン制御基板を有するものであって、上記課題を解決するために、遊技機用の電圧とされた交流電源を整流して第１の直流電源を生成する第１の直流電源作成回路部と、前記第１の直流電源作成回路部とは別に、前記遊技機用の電圧とされた交流電源を整流して前記第１の直流電源よりも低い電圧の第２の直流電源を生成する第２の直流電源作成回路部とが配備された電源基板を有し、前記メイン制御基板は、前記電源基板から第１の直流電源配線を通じて前記第１の直流電源が供給されると共に前記電源基板から第２の直流電源配線を通じて前記第２の直流電源が供給される構成とし、前記メイン制御基板において、前記第２の直流電源を基にして前記メイン制御回路部の作動用電源を生成して前記メイン制御回路部に供給するメイン制御回路部用電源生成部を設けると共に、前記第１の直流電源を前記ＲＡＭクリアスイッチ回路部の作動用電源のための専用電源とし、前記ＲＡＭクリアスイッチ回路部の前記ＲＡＭクリアスイッチの一端がダイオードのアノードと接続され、前記ダイオードのカソードが前記専用電源とされた第１の直流電源配線に接続され、前記第１の直流電源配線がサージ吸収素子を介して接地されていることを特徴とするパチンコ機。

請求項１に係るパチンコ機によれば、ＲＡＭクリアスイッチ回路用の作動電源を、メイン制御回路部（ＭＰＵ）の作動用電源とは別の専用電源とし、ＲＡＭクリアスイッチ回路部のＲＡＭクリアスイッチの一端がダイオードのアノードと接続され、ダイオードのカソードが専用電源とされた第１の直流電源配線に接続され、第１の直流電源配線がサージ吸収素子を介して接地されているので、係員等によって操作されるメイン制御基板上に設けられたＲＡＭクリアスイッチから静電ノイズがメイン制御回路部に入り込むことはなく、静電ノイズを専用電源とされた第１の直流電源配線を通じてサージ吸収素子を介して接地に逃がすので、静電気対策を確実に取ることができる。

以下、本発明の実施形態を図面を参照しつつ説明する。図１は、本発明の一実施形態に係るパチンコ機に配備された遊技盤４６の正面図である。以下、図１を参照して遊技盤４６に区画形成された遊技領域４７内に設けられる各種構成部材について説明する。

図１に示すように、遊技領域４７のほぼ中央には、入賞振分装置５０（振分装置）が配置されている。入賞振分装置５０は、上端位置に配置された入賞口５１（球入口）と、該入賞口５１に入賞した遊技球を検出する入賞口スイッチ（図示せず）と、入賞口５１に入賞した遊技球を下方に誘導する螺旋形状の誘導通路５２と、該誘導通路５２の球排出口５３から落下排出された遊技球を視認可能に転動するクルーン転動板５４（旋回転動板）と、該クルーン転動板５４の球落下口（図示せず）から落下排出された遊技球を受け入れる下部空間５５とを備えている。

下部空間５５には、モータ（図示せず）の駆動に基づいて常時時計方向に回転する球受回転体５７（球振分手段）が設けられている。球受回転体５７の外周部分には、遊技球１個を受け入れる大きさに穿設された切欠部が全周に沿って３つ設けられ、そのうちの１つの切欠部が当選切欠部５８を構成し、残り２つの切欠部が落選切欠部５９を構成している。そして、当選切欠部５８に入った遊技球は、球受回転体５７の回転に伴って遊技盤４６の裏面の特別通路部（図示せず）に送り込まれ、後述する当選遊技状態を発生させる。一方、落選切欠部５９に入った遊技球は、球受回転体５７の回転に伴って遊技盤４６の裏面の排出通路部（図示せず）に送り込まれて回収される。なお、入賞振分装置５０の詳細な構成については本発明の要旨とは直接関わりがないため、説明を省略する。

入賞振分装置５０の下方には、上部可変入賞球装置６０（可変入賞球装置）が配置され、上部可変入賞球装置６０の下方には、下部可変入賞球装置８０（可変入賞球装置）が配置されている。

上部可変入賞球装置６０は、当該上部可変入賞球装置６０を遊技盤４６の表面（遊技領域４７）に取り付けるための取付基板６１を有している。取付基板６１の上側部分には、遊技球１個分の大きさに形成された第１、第４の可変入賞口６１ａ，６１ｄが左右一対に穿設され、取付基板６１の下側部分には、遊技球１個分の大きさに形成された第２、第３の可変入賞口６１ｂ，６１ｃが左右一対に穿設されている。即ち、第１〜第４の可変入賞口６１ａ〜６１ｄ（入賞口）が取付基板６１の左上、左下、右下、右上の計４箇所に設けられている。

また、第１、第４の可変入賞口６１ａ，６１ｄが穿設された上側部分と、第２、第３の可変入賞口６１ｂ，６１ｃが穿設された下側部分との間に位置する取付基板６１の左右両端部には、それぞれ取付基板６１の中央に向って下方に傾斜した誘導突起６１ｅが突設されている。左側の誘導突起６１ｅは、第２の可変入賞口６１ｂの左上の近傍部分に突設されることで、当該誘導突起６１ｅ上に流下した遊技球を第２の可変入賞口６１ｂ側に誘導する。右側の誘導突起６１ｅは、第３の可変入賞口６１ｃの右上の近傍部分に突設されることで、当該誘導突起６１ｅ上に流下した遊技球を第３の可変入賞口６１ｃ側に誘導する。

第１〜第４の可変入賞口６１ａ〜６１ｄには、それぞれ開閉部材６２（回動部材）が設けられている。開閉部材６２は、遊技盤４６の裏面に設けられた開放機構及び閉鎖機構（遊技球の重さを物理的に利用した機構、詳細な構造は後述する）によって傾動位置（可変入賞口６１ａ〜６１ｄを開放する位置）と垂直位置（可変入賞口６１ａ〜６１ｄを閉鎖する位置）との間で移行可能になっている。具体的には、前述した当選切欠部５８に入って特別通路部に送り込まれた遊技球が遊技盤４６の裏面の開放機構を作動することで、第１〜第４の可変入賞口６１ａ〜６１ｄの全ての開閉部材６２が垂直位置から傾動位置に移行し、第１〜第４の可変入賞口６１ａ〜６１ｄが開放するようになっている。即ち、開放機構は、特別通路部に送り込まれた遊技球の作用によって全ての可変入賞口６１ａ〜６１ｄを開放するようになっている。

一方、開放状態にある第１〜第４の可変入賞口６１ａ〜６１ｄにおいて、遊技球が入賞するとその遊技球が遊技盤４６の裏面の閉鎖機構を作動することで、開閉部材６２が傾動位置から垂直位置に移行して第１〜第４の可変入賞口６１ａ〜６１ｄを閉鎖するようになっている。但し、閉鎖機構は、各可変入賞口６１ａ〜６１ｄ毎に作用し、第１〜第４の可変入賞口６１ａ〜６１ｄのうち遊技球が入賞した可変入賞口（開閉部材６２）のみを閉鎖するようになっている。

また、第１〜第４の可変入賞口６１ａ〜６１ｄの裏面側には、それぞれ入賞した遊技球を個々の方向に誘導する各誘導路（図示せず）が連通して設けられ、各誘導路には、各可変入賞口６１ａ〜６１ｄに入った遊技球を検出するための入賞口スイッチ（図示せず）が設けられている。第１の可変入賞口６１ａと連通する誘導路は、第１の可変入賞口６１ａに入った遊技球を後述する第１入賞球装置９１の方向（具体的には、第１チューリップ式入賞口９１ｃの開放機構）に誘導する。第２の可変入賞口６１ｂと連通する誘導路は、第２の可変入賞口６１ｂに入った遊技球を後述する第２入賞球装置９２の方向（具体的には、第２チューリップ式入賞口９２ｃの開放機構）に誘導する。第３の可変入賞口６１ｃと連通する誘導路は、第３の可変入賞口６１ｃに入った遊技球を後述する第３入賞球装置９３の方向（具体的には、第３チューリップ式入賞口９３ｃの開放機構）に誘導する。第４の可変入賞口６１ｄと連通する誘導路は、第４の可変入賞口６１ｄに入った遊技球を後述する第４入賞球装置９４の方向（具体的には、第４チューリップ式入賞口９４ｃの開放機構）に誘導する。

次に、上部可変入賞球装置６０の下方に配置された下部可変入賞球装置８０について説明する。下部可変入賞球装置８０は、当該下部可変入賞球装置８０を遊技盤４６の表面（遊技領域４７）に取り付けるための取付基板８１を有している。取付基板８１の上側部分には、遊技球１個分の大きさに形成された第５、第８の可変入賞口８１ａ，８１ｄが左右一対に穿設され、取付基板８１の下側部分には、遊技球１個分の大きさに形成された第６、第７の可変入賞口８１ｂ，８１ｃが左右一対に穿設されている。即ち、上部可変入賞球装置６０の第１〜第４の可変入賞口６１ａ〜６１ｄと同様に、第５〜第８の可変入賞口８１ａ〜８１ｄ（入賞口）が取付基板８１の左上、左下、右下、右上の計４箇所に設けられている。

また、第５、第８の可変入賞口８１ａ，８１ｄが穿設された上側部分と、第６、第７の可変入賞口８１ｂ，８１ｃが穿設された下側部分との間に位置する取付基板８１の左右両端部には、上部可変入賞球装置６０の誘導突起６１ｅと同様に、取付基板８１の中央に向って下方に傾斜した誘導突起８１ｅが左右一対に突設されている。左側の誘導突起８１ｅは、第６の可変入賞口８１ｂの左上の近傍部分に突設されることで、当該誘導突起８１ｅ上に流下した遊技球を第６の可変入賞口８１ｂ側に誘導する。右側の誘導突起８１ｅは、第７の可変入賞口８１ｃの右上の近傍部分に突設されることで、当該誘導突起８１ｅ上に流下した遊技球を第７の可変入賞口８１ｃ側に誘導する。

第５〜第８の可変入賞口８１ａ〜８１ｄには、それぞれ遊技盤４６の裏面に設けられた開放機構及び閉鎖機構（遊技球の重さを物理的に利用した機構、詳細な構造は後述する）によって傾動位置（可変入賞口８１ａ〜８１ｄを開放する位置）と垂直位置（可変入賞口８１ａ〜８１ｄを閉鎖する位置）との間で移行可能な開閉部材８２が設けられている。第５〜第８の可変入賞口８１ａ〜８１ｄの開放機構は、第１〜第４の可変入賞口６１ａ〜６１ｄの開放機構と同様に、当選切欠部５８に入って特別通路部に送り込まれた遊技球の自重によって作動して開閉部材８２を垂直位置から傾動位置に移行することで、第５〜第８の可変入賞口８１ａ〜８１ｄを全て開放する。また、第５〜第８の可変入賞口８１ａ〜８１ｄの閉鎖機構についても、第１〜第４の可変入賞口６１ａ〜６１ｄの閉鎖機構と同様に、各可変入賞口８１ａ〜８１ｄ毎に設けられて、第５〜第８の可変入賞口８１ａ〜８１ｄのうち遊技球が入賞した可変入賞口（開閉部材８２）のみを閉鎖する。

また、第５〜第８の可変入賞口８１ａ〜８１ｄの裏面側には、それぞれ入賞した遊技球を誘導する誘導路（図示せず）が連通して設けられ、各誘導路には、各可変入賞口８１ａ〜８１ｄに入った遊技球を検出するための入賞口スイッチ（図示せず）が設けられている。但し、各可変入賞口８１ａ〜８１ｄと連通する誘導路は、それぞれ可変入賞口８１ａ〜８１ｄに入った遊技球をそのままパチンコ機の裏面側に排出する回収通路（図示せず）に誘導する。なお、上部可変入賞球装置６０及び下部可変入賞球装置８０の詳細な構成については本発明の要旨とは直接関わりがないため、説明を省略する。

上部可変入賞球装置６０及び下部可変入賞球装置８０の左右側方には、第１〜第４の入賞球装置９１〜９４が設けられている。第１入賞球装置９１は、上部可変入賞球装置６０の左側方における遊技領域４７の側端位置に配置され、第２入賞球装置９２は、下部可変入賞球装置８０の左側方における近傍位置に配置されている。一方、第３入賞球装置９３は、下部可変入賞球装置８０の右側方における近傍位置に配置され、第４入賞球装置９４は、上部可変入賞球装置６０の右側方における遊技領域４７の側端位置に配置されている。即ち、第１〜第４の入賞球装置９１〜９４のうち左右側端に位置する第１、第４の入賞球装置９１，９４は、第２、第３の入賞球装置９２，９３に比べて若干高い位置に配置されている。

第１入賞球装置９１は、当該第１入賞球装置９１を遊技盤４６の表面（遊技領域４７）に取り付けるための取付基板９１ａを有している。取付基板９１ａの上側部分には、入賞口スイッチ（図示せず）が内臓された第１開放入賞口９１ｂが設けられ、取付基板９１ａの下側部分には、入賞口スイッチ（図示せず）が内臓されると共に左右一対の開閉片９７を備えた第１チューリップ式入賞口９１ｃ（左右一対の開閉片を備えた可変入賞球装置のことであり、以下このような可変入賞球装置をチューリップ式入賞口という）が設けられている。開閉片９７は、遊技盤４６の裏面に設けられた開放機構及び閉鎖機構（遊技球の重さを物理的に利用した機構）によって傾動位置（第１チューリップ式入賞口９１ｃを開放する位置）と垂直位置（第１チューリップ式入賞口９１ｃを閉鎖する位置）との間で移行可能になっている。

第１チューリップ式入賞口９１ｃの開放機構は、第１開放入賞口９１ｂに入った遊技球の自重によって作動して開閉片９７を垂直位置から傾動位置に移行することで、第１チューリップ式入賞口９１ｃを開放する。一方、開放状態にある第１チューリップ式入賞口９１ｃにおいて、遊技球が入賞するとその遊技球が遊技盤４６の裏面の閉鎖機構を作動することで、開閉片９７が傾動位置から垂直位置に移行して第１チューリップ式入賞口９１ｃを閉鎖する。即ち、第１開放入賞口９１ｂに遊技球が入賞すると、その入賞特典として第１チューリップ式入賞口９１ｃが開放され、第１チューリップ式入賞口９１ｃに遊技球が入賞すると第１チューリップ式入賞口９１ｃが閉鎖される。なお、第１チューリップ式入賞口９１ｃの開放機構には、前述した第１の可変入賞口６１ａに入った遊技球も送り込まれるものであり、当該遊技球による作動においても、同様に第１チューリップ式入賞口９１ｃを開放する。即ち、第１チューリップ式入賞口９１ｃは、第１開放入賞口９１ｂへの入賞及び第１の可変入賞口６１ａへの入賞と連動して開放するようになっている。

次に、第２〜第４の入賞球装置９２〜９４について説明する。但し、第２〜第４の入賞球装置９２〜９４は、それぞれ第１入賞球装置９１と同一の構成部材によって構成される。このため、同一の構成部材における詳細な説明は省略すると共に、同一の構成部材には同一の符号を付して説明を行う。第２入賞球装置９２は、当該第２入賞球装置９２を遊技盤４６の表面（遊技領域４７）に取り付けるための取付基板９２ａを有している。取付基板９２ａには、第１入賞球装置９１の取付基板９１ａと同様に、入賞口スイッチ（図示せず）が内臓された第２開放入賞口９２ｂと、入賞口スイッチ（図示せず）が内臓されると共に左右一対の開閉片９７を備えた第２チューリップ式入賞口９２ｃとが設けられている。第２チューリップ式入賞口９２ｃの開放機構は、第１チューリップ式入賞口９１ｃの開放機構と同様に、第２開放入賞口９２ｂに入った遊技球の自重によって作動して開閉片９７を垂直位置から傾動位置に移行することで、第２チューリップ式入賞口９２ｃを開放する。

一方、第２チューリップ式入賞口９２ｃの閉鎖機構についても、第１チューリップ式入賞口９１ｃの閉鎖機構と同様に、開放状態にある第２チューリップ式入賞口９２ｃにおいて、遊技球が入賞するとその遊技球が遊技盤４６の裏面の閉鎖機構を作動することで、開閉片９７が傾動位置から垂直位置に移行して第２チューリップ式入賞口９２ｃを閉鎖する。即ち、第２開放入賞口９２ｂに遊技球が入賞すると、その入賞特典として第２チューリップ式入賞口９２ｃが開放され、第２チューリップ式入賞口９２ｃに遊技球が入賞すると第２チューリップ式入賞口９２ｃが閉鎖される。なお、第２チューリップ式入賞口９２ｃの開放機構には、前述した第２の可変入賞口６１ｂに入った遊技球も送り込まれるものであり、当該遊技球による作動においても、同様に第２チューリップ式入賞口９２ｃを開放する。即ち、第２チューリップ式入賞口９２ｃは、第２開放入賞口９２ｂへの入賞及び第２の可変入賞口６１ｂへの入賞と連動して開放するようになっている。

第３入賞球装置９３は、当該第３入賞球装置９３を遊技盤４６の表面（遊技領域４７）に取り付けるための取付基板９３ａを有している。取付基板９３ａには、第１入賞球装置９１の取付基板９１ａと同様に、入賞口スイッチ（図示せず）が内臓された第３開放入賞口９３ｂと、入賞口スイッチ（図示せず）が内臓されると共に左右一対の開閉片９７を備えた第３チューリップ式入賞口９３ｃとが設けられている。第３チューリップ式入賞口９３ｃの開放機構は、第１チューリップ式入賞口９１ｃの開放機構と同様に、第３開放入賞口９３ｂに入った遊技球の自重によって作動して開閉片９７を垂直位置から傾動位置に移行することで、第３チューリップ式入賞口９３ｃを開放する。

一方、第３チューリップ式入賞口９３ｃの閉鎖機構についても、第１チューリップ式入賞口９１ｃの閉鎖機構と同様に、開放状態にある第３チューリップ式入賞口９３ｃにおいて、遊技球が入賞するとその遊技球が遊技盤４６の裏面の閉鎖機構を作動することで、開閉片９７が傾動位置から垂直位置に移行して第３チューリップ式入賞口９３ｃを閉鎖する。即ち、第３開放入賞口９３ｂに遊技球が入賞すると、その入賞特典として第３チューリップ式入賞口９３ｃが開放され、第３チューリップ式入賞口９３ｃに遊技球が入賞すると第３チューリップ式入賞口９３ｃが閉鎖される。なお、第３チューリップ式入賞口９３ｃの開放機構には、前述した第３の可変入賞口６１ｃに入った遊技球も送り込まれるものであり、当該遊技球による作動においても、同様に第３チューリップ式入賞口９３ｃを開放する。即ち、第３チューリップ式入賞口９３ｃは、第３開放入賞口９３ｂへの入賞及び第３の可変入賞口６１ｃへの入賞と連動して開放するようになっている。

第４入賞球装置９４は、当該第４入賞球装置９４を遊技盤４６の表面（遊技領域４７）に取り付けるための取付基板９４ａを有している。取付基板９４ａには、第１入賞球装置９１の取付基板９１ａと同様に、入賞口スイッチ（図示せず）が内臓された第４開放入賞口９４ｂと、入賞口スイッチ（図示せず）が内臓されると共に左右一対の開閉片９７を備えた第４チューリップ式入賞口９４ｃとが設けられている。第４チューリップ式入賞口９４ｃの開放機構は、第１チューリップ式入賞口９１ｃの開放機構と同様に、第４開放入賞口９４ｂに入った遊技球の自重によって作動して開閉片９７を垂直位置から傾動位置に移行することで、第４チューリップ式入賞口９４ｃを開放する。

一方、第４チューリップ式入賞口９４ｃの閉鎖機構についても、第１チューリップ式入賞口９１ｃの閉鎖機構と同様に、開放状態にある第４チューリップ式入賞口９４ｃにおいて、遊技球が入賞するとその遊技球が遊技盤４６の裏面の閉鎖機構を作動することで、開閉片９７が傾動位置から垂直位置に移行して第４チューリップ式入賞口９４ｃを閉鎖する。即ち、第４開放入賞口９４ｂに遊技球が入賞すると、その入賞特典として第４チューリップ式入賞口９４ｃが開放され、第４チューリップ式入賞口９４ｃに遊技球が入賞すると第４チューリップ式入賞口９４ｃが閉鎖される。なお、第４チューリップ式入賞口９４ｃの開放機構には、前述した第４の可変入賞口６１ｄに入った遊技球も送り込まれるものであり、当該遊技球による作動においても、同様に第４チューリップ式入賞口９４ｃを開放する。即ち、第４チューリップ式入賞口９４ｃは、第４開放入賞口９４ｂへの入賞及び第４の可変入賞口６１ｄへの入賞と連動して開放するようになっている。

また、遊技領域４７には、上記した構成以外にも、一般入賞口４８やアウト口４９等が設けられている。一般入賞口４８は、受け入れた遊技球を遊技盤４６の裏面に設けられた入賞口スイッチ（図示せず）に誘導するものであり、入賞振分装置５０の上方及び左右側方の計３箇所に配置されている。アウト口４９は、遊技領域４７の最下端に設けられ、いずれの入賞口にも入賞しなかった遊技球を受け入れてアウト球として回収する。

次に、実施形態のパチンコ機に配備された電源系統について説明する。図２は実施形態のパチンコ機に配備された電源系統を示すブロック図である。まず、パチンコ機の主電源ＡＣ２４Ｖは、例えば、図示しない当該パチンコ機が設置されている島設備において商用電源１００Ｖが変圧器によって変圧されて生成され、遊技機専用の電源ＡＣ２４Ｖとして分電板（図示せず）を介して当該パチンコ機に供給される。

電源基板１は、遊技機専用の電源ＡＣ２４Ｖを基にして整流および平滑して直流電源３４Ｖ（以下、単に３４Ｖという）を生成する３４Ｖ作成回路２、電源ＡＣ２４Ｖを基にして整流および平滑した後、レギュレータにより安定化した直流定電圧＋１２Ｖ（以下、単に１２Ｖという）を生成する１２Ｖ作成回路３、１２Ｖ作成回路３によって生成された＋１２Ｖを基にしてレギュレータにより安定化した直流定電圧＋５Ｖを生成する５Ｖ作成回路４、１２Ｖ作成回路３によって生成された１２Ｖの電圧降下を検出する停電検出回路５、メイン制御基板１０に配されたＭＰＵの記憶保持のためのバックアップ用電源としてのコンデンサ６、払出制御基板１１に配されたＭＰＵの記憶保持のためのバックアップ用電源としてのコンデンサ７を備えている。

上述の電源基板１において、３４Ｖは第１の直流電源に相当し、３４Ｖ作成回路２は第１の直流電源作成回路部に相当する。また、１２Ｖは第１の直流電源よりも低い電圧の第２の直流電源に相当し、１２Ｖ作成回路３は第２の直流電源作成回路部に相当する。

電源基板１の３４Ｖ作成回路２で生成された３４Ｖ電源はヒューズ８を介した後、電源基板１から３４Ｖ電源配線１５ａを通じて払出制御基板１１に供給される。また、電源基板１の１２Ｖ作成回路３で生成された１２Ｖ電源は、電源基板１から１２Ｖ電源配線１６ａを通じて払出制御基板１１に供給される。また、５Ｖ作成回路４によって生成された５Ｖ電源は、作動用電源として停電検出回路５に供給される。

払出制御基板１１は、３４Ｖを作動電源として動作する３４Ｖ使用回路部１７（例えば、賞球払出装置を動作させる払出モータを駆動するための払出モータ駆動回路）、１２Ｖを作動用電源として動作する１２Ｖ使用回路部１８（例えば、メイン制御基板から送信されるコマンドの入力を行うコマンド入力回路、サンド貸機とのデータ通信を行うためのサンドＩＦ回路、スイッチによる操作信号或いは検出信号の入力を行うためのＳＷＩＦ回路）、主として賞球の払出制御を行うためのＭＰＵ他ロジック回路部１９を備えている。

３４Ｖ電源配線１５ａを通じて払出制御基板１１に供給される３４Ｖ電源は、払出制御基板１１において二股に分岐され、一方は払出制御基板１１から３４Ｖ電源配線１５ｂを通じてメイン制御基板１０に供給され、他方は払出制御基板１１から３４Ｖ電源配線１５ｃを通じて発射制御基板１２に供給される。また、３４Ｖ電源は発射制御基板１２への供給ラインの中途から分岐されて３４Ｖ使用回路部１７に供給される。

１２Ｖ電源配線１６ａを通じて払出制御基板１１に供給される１２Ｖ電源は、払出制御基板１１において二股に分岐され、一方は払出制御基板１１から１２Ｖ電源配線１６ｂを通じてメイン制御基板１０に供給され、他方は払出制御基板１１から１２Ｖ電源配線１６ｃを通じて発射制御基板１２に供給される。また、１２Ｖ電源は発射制御基板１２への供給ラインの中途から分岐され、さらに２つに分岐されて一方は直接１２Ｖ使用回路部１８に供給され、他方はレギュレータ２０に供給される。レギュレータ２０は供給された１２Ｖを基にして安定化した直流定電圧５Ｖを生成し、レギュレータ２０によって生成された５Ｖ電源は、作動用電源としてＭＰＵ他ロジック回路部１９に供給される。

発射制御基板１２は、３４Ｖを作動電源として動作する３４Ｖ使用回路部２１（例えば、打球発射装置を動作させる発射モータを駆動するためのモータ駆動回路）、１２Ｖを作動用電源として動作する１２Ｖ使用回路部２２（例えば、払出制御基板から送信されるコマンドの入力を行うコマンド入力回路）、発射モータ制御を行うためのモータ制御ＩＣ２３を備えている。

３４Ｖ電源配線１５ｃを通じて発射制御基板１２に供給される３４Ｖ電源は、３４Ｖ使用回路部２１に供給される。１２Ｖ電源配線１６ｃを通じて発射制御基板１２に供給される１２Ｖ電源は、発射制御基板１２において二股に分岐され、一方は直接１２Ｖ使用回路部２２に供給され、他方はレギュレータ２４に供給される。レギュレータ２４は供給された＋１２Ｖを基にして安定化した定電圧＋５Ｖを生成し、レギュレータ２４によって生成された５Ｖ電源は、作動用電源としてモータ制御ＩＣ２３に供給される。

メイン制御基板１０は、１２Ｖを作動用電源として動作する１２Ｖ使用回路部２５（例えば、払出制御基板から送信されるコマンドの入力を行うコマンド入力回路、遊技制御用に用いる各種検出スイッチによる検出信号の入力を行うための遊技用ＳＷＩＦ回路、前記遊技制御とは別の各スイッチによる検出信号の入力を行うためのＳＷＩＦ回路、球受回転体４７を回転するためのモータを駆動するモータ駆動回路）、主として遊技制御を行うためのＭＰＵを含むＭＰＵ他ロジック回路部２６及びＲＡＭクリアスイッチ回路部２７を備えている。

１２Ｖ電源配線１６ｂを通じてメイン制御基板１０に供給される１２Ｖ電源は、メイン制御基板１０において二股に分岐され、一方はメイン制御基板１０から１２Ｖ電源配線１６ｄを通じてサブ統合基板１３に供給され、他方はさらに２つに分岐され、その一方は直接１２Ｖ使用回路部２５に供給され、他方はレギュレータ２８に供給される。レギュレータ２８は供給された１２Ｖを基にして安定化した直流定電圧５Ｖを生成し、レギュレータ２８によって生成された５Ｖ電源は、作動用電源としてＭＰＵ他ロジック回路部２６に供給される。また、３４Ｖ電源配線１５ｂを通じてメイン制御基板１０に供給される３４Ｖ電源は、メイン制御基板１０において二股に分岐され、一方はＲＡＭクリアスイッチ回路部２７の作動用の専用電源としてＲＡＭクリアスイッチ回路部２７に供給される。また、他方は、メイン制御基板１０から３４Ｖ電源配線１５ｄを通じてサブ統合基板１３に供給される。

サブ統合基板１３は、１２Ｖを作動用電源として動作する１２Ｖ使用回路部２９（例えば、メイン制御基板から送信されるコマンドの入力を行うコマンド入力回路、音声回路部のアンプ）、ＣＰＵ回路部３０、ロジック回路部３１、音声出力のための音声回路部３２を備えている。

１２Ｖ電源配線１６ｄを通じてサブ統合基板１３に供給される１２Ｖ電源は、サブ統合基板１３において二股に分岐され、一方はサブ統合基板１３から１２Ｖ電源配線１６ｅを通じてランプ駆動基板１４に供給され、他方はさらに２つに分岐され、その一方は直接１２Ｖ使用回路部２９に供給され、他方はレギュレータ３３に供給される。レギュレータ３３は供給された１２Ｖを基にして安定化した直流定電圧５Ｖと３．３Ｖとを生成し、レギュレータ３３によって生成された５Ｖ電源は、作動用電源としてＣＰＵ回路部３０に供給され、３．３Ｖ電源はロジック回路部３１に供給される。さらに、レギュレータ３３によって生成された５Ｖ電源及び３．３Ｖ電源は音声回路部３２にも供給され、音声回路部３２の作動用電源として使用される。また、３４Ｖ電源配線１５ｄを通じてサブ統合基板１３に供給される３４Ｖ電源は、サブ統合基板１３においては中継されるのみであり、サブ統合基板１３から３４Ｖ電源配線１５ｅを通じて枠装飾基板３４に供給され、遊技状態を報知するＬＥＤや異常状態を報知するＬＥＤの点灯用電源に使用される。

ランプ駆動基板１４は、１２Ｖを作動用電源として動作する１２Ｖ使用回路部３５（例えば、遊技盤に配されて遊技状態に応じて点灯制御される装飾用ＬＥＤのドライバ）、遊技盤に対する遊技者による殴打を検知する振動検出回路３６等を備えている。なお、実施形態の遊技盤４６は球受回転体５７の当選切欠部５８に遊技球が入球することで遊技者に多大な利益が付与されるものであるため、遊技球が下部空間５５に転動したタイミングで遊技盤４６を叩いて遊技球の動きを変化させ、当選切欠部５８への入球を狙うという違反遊技行為がなされる虞がある。振動検出回路３６は上述のような遊技盤に対する殴打を検知し、前記枠装飾基板３４に配された異常を報知するＬＥＤを点灯することにより報知するためのものである。

１２Ｖ電源配線１６ｅを通じてランプ駆動基板１４に供給される１２Ｖ電源は、ランプ駆動基板１４において二股に分岐され、一方は点灯用電源として直接１２Ｖ使用回路部３５に供給され、他方はレギュレータ３７に供給される。レギュレータ３７は供給された１２Ｖを基にして安定化した直流定電圧５Ｖを生成し、レギュレータ３７によって生成された５Ｖ電源は、作動用電源として振動検出回路３６に供給される。

以上に説明した各基板のうち、電源基板１、払出制御基板１１、発射制御基板１２及び枠装飾基板３４は、当該パチンコ機の図示しない基枠（枠側）に配設されている。また、メイン制御基板１０、サブ統合基板１３及びランプ駆動基板１４は、図示しない前面枠に対して取りつけられる遊技盤４６の裏面（遊技パネル側）に配設されている。

なお、図２において、当該パチンコ機の電源を遮断したり、停電又は瞬停したりするときには、１２Ｖ電源の電圧が１２Ｖを維持できなくなり降下する。停電検出回路９は、１２Ｖ電源電圧が停電予告電圧以下となると停電予告として停電信号を出力する。停電検出回路９が出力した停電信号は、払出制御基板１１のＭＰＵ、メイン制御基板１０のＭＰＵ及びサブ統合基板１３に入力される。

また、図示していないが、電源基板１に配備されたコンデンサ６はメイン制御基板１０において生成された５Ｖ電源に接続されることで充電され、当該パチンコ機の電源断時、バックアップ用電源として機能し、メイン制御基板１０に配されたＭＰＵのＲＡＭの記憶が保持される。同様に、電源基板１に配備されたコンデンサ７は払出制御基板１１において生成された５Ｖ電源に接続されることで充電され、当該パチンコ機の電源断時、バックアップ用電源として機能し、払出制御基板１１に配されたＭＰＵのＲＡＭの記憶が保持される。

上述した図２の電気系統において、３４Ｖ電源配線１５ａ，１５ｂは第１の直流電源配線に相当し、１２Ｖ電源配線１６ａ，１６ｂは第２の直流電源配線に相当する。また、メイン制御基板１０のレギュレータ２８は、メイン制御回路部用電源生成部に相当する。また、メイン制御基板１０において、３４Ｖ電源はＲＡＭクリアスイッチ回路部２７の作動用電源のための専用電源である。

図３はメイン制御基板１０における回路部分の電源系統を示すブロック図である。なお、図３には、図２に示したＭＰＵ他ロジック回路部のうちのＭＰＵのみを示している。図３に示すように３４Ｖ電源が供給されるＲＡＭクリアスイッチ回路部２７は、一端を３４Ｖ電源ライン４１に接続された抵抗Ｒ１と、抵抗Ｒ１の他端に対してカソードが直列に接続されると共にアノードが接地接続されたツェナーダイオードＤ１と、抵抗Ｒ１とツェナーダイオードＤ１との接続点Ａに対して一端が接続された抵抗Ｒ２と、抵抗Ｒ２の他端に対して一方の接点が接続点Ｂにて接続されると共に他方の接点が接地に接続された押しボタン式の常開接点スイッチよりなるＲＡＭクリアスイッチ３８と、抵抗Ｒ２とＲＡＭクリアスイッチ３８の一方の接点との接続点Ｂに対してアノードが接続されると共にカソードが３４Ｖ電源ライン４１に接続されたダイオードＤ２と、前記接続点Ｂに一端が接続された抵抗Ｒ３と、抵抗Ｒ３の他端に対して一端が接続されると共に他端が接地接続された抵抗Ｒ４と、検出信号用のトランジスタＴＲで構成されている。

トランジスタＴＲのベースは抵抗Ｒ３と抵抗Ｒ４との接続点Ｃに接続され、トランジスタＴＲのエミッタは接地接続され、トランジスタＴＲのコレクタは抵抗Ｒ５を介して５Ｖ電源ライン４３に接続されている。また、トランジスタＴＲのコレクタはＩ／Ｏ（拡張ポートＩＣ）３９の入力端子ＰＩＡに接続され、Ｉ／Ｏ３９データ出力端子とＭＰＵ４０のデータ入力端子とが接続されている。

一方、レギュレータ（３端子レギュレータ）２８の入力端子は１２Ｖ電源ライン４２と接続され、レギュレータ２８の出力端子は５Ｖ電源ライン４３に接続されている。レギュレータ２８は供給された１２Ｖを基にして安定化した直流定電圧５Ｖを生成し、レギュレータ２８によって生成された５Ｖ電源は、５Ｖ電源ライン４３を通じてＭＰＵ４０の作動用電源端子並びにＩ／Ｏ３９の作動用電源端子に供給される。

以上のように構成されたＲＡＭクリアスイッチ回路部２７において、ツェナーダイオードＤ１は、接続点Ａの電圧を１２Ｖ以上とならないように抑制するものである。ＲＡＭクリアスイッチ回路部２７の作用について説明する。ＲＡＭクリアスイッチ３８が操作されていない状態では、ＲＡＭクリアスイッチ３８は開いており、３４Ｖ電源ライン４１から抵抗Ｒ１、接続点Ａ、抵抗Ｒ２、接続点Ｂ、抵抗Ｒ３、接続点Ｃ、抵抗Ｒ４を通じて電流が接地に向けて流れる。前述のように、接続点Ａの電圧はツェナーダイオードＤ１のツェナー電圧により１２Ｖ以上とはならない。また、接続点Ｂでの電圧がほぼ５Ｖとなるように抵抗Ｒ２、抵抗Ｒ３及び抵抗Ｒ４が設定されている。接続点Ｃでの電圧がトランジスタＴＲのベースに印加されるため、トランジスタＴＲがオンとなり、５Ｖ電源ライン４３から抵抗Ｒ５、トランジスタＴＲのコレクタ、エミッタを通じて電流が接地に向けて流れる。従って、トランジスタＴＲのコレクタの電圧は、ほぼ接地と同じレベルになり、Ｉ／Ｏ３９の入力端子ＰＩＡの入力はローレベルとなっている。よって、ＭＰＵは、ＲＡＭクリアスイッチ３８の状態を示す検出信号としてローレベル（操作なし）を入力する。

次に、ＲＡＭクリアスイッチ３８が操作された状態では（押された状態では）、ＲＡＭクリアスイッチ３８が閉じる。このため、接続点Ｂの電圧は接地と同じとなり、３４Ｖ電源ライン４１から抵抗Ｒ１、接続点Ａ、抵抗Ｒ２、ＲＡＭクリアスイッチ３８を通じて電流が接地に向けて流れる。また、接続点Ｂの電圧が接地と同じとなることから、接続点Ｃでの電圧も接地と同じとなるため、トランジスタＴＲがオフする。従って、トランジスタＴＲのコレクタの電圧は、抵抗Ｒ５を介して接続された５Ｖ電源ライン４３と同じレベルになり、Ｉ／Ｏ３９の入力端子ＰＩＡの入力はハイレベルとなる。よって、ＭＰＵは、ＲＡＭクリアスイッチ３８の状態を示す検出信号としてハイレベル（操作あり）を入力する。

また、操作者が静電気を帯びた状態で不測にＲＡＭクリアスイッチ３８の導電部分（接地接続されていない一方の端子）に接触してしまった場合、瞬間的に接続点Ｂでの電圧が３４Ｖよりもはるかに高くなる。このため、静電気ノイズは、ＲＡＭクリアスイッチ３８の一方の端子、接続点Ｂ、ダイオードＤ２を通じて３４Ｖ電源ライン４１に入り込み、さらに、図２の３４Ｖ電源配線１５ｂ、３４Ｖ電源配線１５ａを通って電源基板１に流れていく。この結果、静電ノイズを３４Ｖ電源配線を通じて電源基板１に逃がす。

図４は、電源基板１の３４Ｖ作成回路部及び１２Ｖ作成回路部と、電源基板１とハーネス接続されている分電基板１２０を具体的に示した回路図である。符号１００は、３組のダイオードブリッジよりなる整流回路であり、分電基板１２０側からのコモンモードノイズ対策として配されたチョークコイル１０７を介して分電基板１２０よりＡＣ２４Ｖが整流回路１００に供給される。また、平滑コンデンサ１０３は、整流回路１００によって整流された出力を平滑して３４Ｖ供給ラインに供給する。平滑コンデンサ１０４は、整流回路１００によって整流された出力３４Ｖを平滑してレギュレータ１０５に供給する。レギュレータ１０５は、整流された３４Ｖを基に直流定電圧＋１２Ｖを１２Ｖ供給ラインに供給する。３４Ｖ供給ラインとグランドラインＧＮＤとの間には、サージ吸収素子としてバリスタ１０６が接続されている。

分電基板１２０は、電源側からのコモンモードノイズ対策として、コンデンサ１０８，１０９、バリスタ１１２，１１３、ノーマルモードノイズ対策としてコンデンサ１１０、バリスタ１１１を有しているが、分電基板１２０の回路構成は従来と同様の周知のものである。なお、バリスタ１１２，１１３はサージ吸収素子として機能する。

３４Ｖ電源配線を通じて電源基板１に入った静電ノイズは、バリスタ１０６が導通することにより、整流回路１００のダイオード１０１，１０２を通じ、更にチョークコイル１０７を経由して分電基板１２０に入る。分電基板１２０に入った静電ノイズは、バリスタ１１２又はバリスタ１１３が導通することにより、接地に向って流れる。

以上に、説明したように、ＲＡＭクリアスイッチ回路部２７の作動電源を、メイン制御回路部（ＭＰＵ４０）の作動用電源とは別の専用電源としたＲＡＭクリアスイッチ回路部のＲＡＭクリアスイッチ３８の一端がダイオードＤ２のアノードと接続され、ダイオードＤ２のカソードが専用電源とされた３４Ｖ電源ライン４１に接続され、３４Ｖ電源ラインがサージ吸収素子（バリスタ１０６、バリスタ１１２，１１３）を介して接地されているので、係員等によって操作されるメイン制御基板１０に設けられたＲＡＭクリアスイッチ３８から静電ノイズがメイン制御回路部（ＭＰＵ４０）に入り込むことはなく、静電気対策を確実に取ることができる。

次に、パチンコ機の遊技の進行に応じてメイン制御基板１０のＭＰＵ４０のＣＰＵ（図３参照、以下、単にＣＰＵという）が行う各種制御処理について説明する。まず、電源投入時処理を説明し、次いでタイマ割込処理について説明する。図５は電源投入時処理の一例を示すフローチャートであり、図６はタイマ割込処理の一例を示すフローチャートである。

パチンコ機に電源が投入されると、メイン制御基板１０のＣＰＵは電源投入時処理を行う。電源投入時処理が開始されると、ＣＰＵは、割込モードの設定を行う（ステップＳ０１）。割込モードは、ＣＰＵの割込の優先順位を設定するものである。本実施形態では、後述するタイマ割込が優先順位として最も高く設定されており、このタイマ割込みが発生すると、優先的にタイマ割込処理が行われる。ステップＳ０１に続いて、入出力設定（Ｉ／Ｏの入出力設定）を行う（ステップＳ０２）。Ｉ／Ｏの入出力設定では、ＣＰＵのＩ／Ｏの設定を行う。

例えば、図１に示した球受回転体５７を回転させるステッピングモータを駆動するための励磁信号を出力する端子は出力端子（Ｏｕｔｐｕｔ）として設定される。また、上部可変入賞球装置６０の第１の可変入賞口６１ａに入球した遊技球を検出する入賞口スイッチからの検出信号が入力される端子は入力端子（Ｉｎｐｕｔ）として設定される。

ステップＳ０２に続いて、ＣＰＵに内蔵されたウォッチドックタイマを有効に設定する（ステップＳ０３）。ウォッチドックタイマは、ＣＰＵの動作（システム）を監視するためのものであり、一定期間にクリアされないときにはＣＰＵにリセットがかかる（ＣＰＵのシステムが暴走していないかを定期的に診断している）。

ステップＳ０３に続いてウェイトタイマ処理１を行う（ステップＳ０４）。電源投入時から所定電圧となるまでの間では電圧がすぐに上がらない。一方、停電又は瞬停（突発的に電力の供給が一時停止する現象）となるときでは電圧が下がり、停電予告電圧以下となると停電予告として停電信号が入力される。電源投入時から所定電圧に上がるまでの間では電圧が停電予告電圧以下となると停電信号が入力される。そこで、ウェイトタイマ処理１では、電源投入後、電圧が停電予告電圧より高くなるまで待つ。本実施形態では、この待ち時間（ウェイトタイマ）として２００ミリ秒（ｍｓ）が設定されている。

ステップＳ０４に続いて、ＲＡＭクリアスイッチ３８が操作されているか否かを判定する（ステップＳ０５）。この判定は、メイン制御基板１０のＲＡＭクリアスイッチ３８が操作されると、ＲＡＭクリアスイッチ３８の操作信号（検出信号）がＣＰＵに入力されているか否かにより行われる。検出信号が入力されているときにはＲＡＭクリアスイッチ３８が操作されていると判定し、一方、検出信号が入力されていないときにはＲＡＭクリアスイッチ３８が操作されていないと判定する。

ステップＳ０５において、ＲＡＭクリアスイッチ３８が操作されていると判定されたときには、ＲＡＭクリア報知フラグに「１（操作あり）」をセットし（ステップＳ０６）、ステップＳ０８に進む。一方、ステップＳ０５において、ＲＡＭクリアスイッチ３８が操作されていないと判定されたときには、ＲＡＭクリア報知フラグに「０（操作なし）」をセットし（ステップＳ０７）、ステップＳ０８に進む。ＲＡＭクリア報知フラグは、メイン制御基板１０のＲＡＭ１０ｃに記憶されている、未払い出し賞球等の遊技に関する遊技情報を消去するか否かを示すフラグであり、遊技情報を消去する場合には「１」、遊技情報を消去しない場合には「０」がそれぞれ設定されている。なお、ステップＳ０６及びステップＳ０７でセットされたＲＡＭクリア報知フラグは、ＣＰＵの汎用記憶素子（汎用レジスタ）に記憶される。

ステップＳ０８に進むと、ＲＡＭ（図３参照）へのアクセスを許可する設定を行う（ステップＳ０８）。この設定によりＲＡＭへのアクセスが可能となり、例えば、遊技情報の書き込み（記憶）又は読み出しを行うことができる。次いで、スタックポインタの設定を行う（ステップＳ０９）。スタックポインタは、例えば、使用中の記憶素子（レジスタ）の内容を一時記憶するためにスタックに積んだアドレスを示したり、サブルーチンを終了して本ルーチンに復帰するときの本ルーチンの復帰アドレスを一時記憶するためにスタックに積んだアドレスを示したりするものであり、スタックが積まれるごとにスタックポインタが進む。ステップＳ０９では、スタックポインタに初期アドレスをセットし、この初期アドレスから、レジスタの内容、復帰アドレス等をスタックに積んで行く。そして最後に積まれたスタックから最初に積まれたスタックまでの順に読み出すことによりスタックポインタが初期アドレスに戻る。

ステップＳ０９に続いて、ＲＡＭクリア報知フラグが「０」である否かを判定する（ステップＳ１０）。上述したように、ＲＡＭクリア報知フラグは、遊技情報を消去するときは「１」、遊技情報を消去しないときは「０」にそれぞれ設定されている。ステップＳ１０において、ＲＡＭクリア報知フラグが「０」であるとき、つまり遊技情報を消去しないときには、ステップＳ１１に進み、チェックサムの算出を行う（ステップＳ１１）。

チェックサムは、ＲＡＭに記憶されている遊技情報を数値とみなしてその合計を算出するものである。次いで、算出したチェックサムの値が後述する電源断時処理（電源断時）において記憶されているチェックサムの値と一致しているか否かを判定する（ステップＳ１２）。ステップＳ１２において、算出したチェックサムの値が電源断時処理（電源断時）において記憶したチェックサムの値と一致していると判定された場合には、ステップＳ１３に進み、バックアップフラグが「１」であるか否かを判定する（ステップＳ１３）。バックアップフラグは、遊技情報、チェックサムの値及びバックアップフラグの値等のバックアップ情報を後述する電源断時処理においてＲＡＭに記憶保持したか否かを示すフラグであり、電源断時処理を行ったときには「１」に、電源断時処理を行っていないときには「０」にそれぞれ設定されている。

ステップＳ１３において、バックアップフラグが「１」であるとき、つまり電源断時処理を行ったときには、ステップＳ１４に進み、復電時としてＲＡＭの作業領域を設定する（ステップＳ１４）。復電時の設定は、バックアップフラグを０クリアする他、メイン制御基板１０のＲＯＭから復電時情報を読み出し、読み出した復電時情報をＲＡＭの作業領域にセットする。ここで「復電時」とは、電源を遮断した状態から電源を投入した状態に加えて、停電又は瞬停からその後に電力が復旧した状態も含める。

次いで、ステップＳ１５に進み、電源投入時コマンド作成処理を行い（ステップＳ１５）、ステップＳ１５を終えるとステップＳ１９に進む。電源投入時コマンド作成処理では、バックアップ情報から遊技情報を読み出してこの遊技情報に応じた各種コマンドをＲＡＭの所定記憶領域に記億する。なお、各種コマンドについての説明は後述する。

一方、ステップＳ１０において、ＲＡＭクリア報知フラグが「０」でない場合（即ち、「１」である場合）、つまり遊技情報を消去するときには、ステップＳ１６に移行する。また、ステップＳ１２において、チェックサムの値が一致していないときも、ステップＳ１６に移行する。さらに、ステップＳ１３において、バックアップフラグが「１」でない場合（即ち、「０」である場合）、つまり電源断時処理を行っていないときにも、ステップＳ１６に移行する。

ステップＳ１６に進む場合には、ＲＡＭの全領域をクリアし（ステップＳ１６）、初期設定としてＲＡＭの作業領域を設定する（ステップＳ１７）。この設定は、メイン制御基板１０のＲ０Ｍから初期情報を読み出し、この初期情報がＲＡＭの作業領域にセットされる。次いで、ＲＡＭクリア報知及びテストコマンド作成処理を行い（ステップＳ１８）、ステップＳ１８を終えるとステップＳ１９に進む。ＲＡＭクリア報知及びテストコマンド作成処理では、ＲＡＭクリアスイッチ３８が操作されたことを、図２に示したサブ統合基板１３に報知するためのＲＡＭクリア報知コマンドと、サブ統合基板１３の各種検査を行うためのテストコマンドとを作成し、送信情報として送信情報記憶領域に記憶する。

ステップＳ１９に進むと、割込初期設定を行う（ステップＳ１９）。この設定は、後述するタイマ割込処理が行われるときの割込周期を設定するものである。本実施形態では４ｍｓに設定されている。次いで、割込許可設定を行う（ステップＳ２０）。この設定によりステップＳ１９で設定した割込周期、つまり４ｍｓごとにタイマ割込処理が繰り返し行われる。

ステップＳ２０を終えるとステップＳ２１に進み、ウォッチドックタイマクリアレジスタＷＣＬに値Ａをセットする（ステップＳ２１）。ウォッチドックタイマクリアレジスタＷＣＬに、値Ａ、値Ｂそして値Ｃを順にセットすることによりウォッチドックタイマがクリアされる。次いで、ＣＰＵは停電信号が入力されているか否かを判定する（ステップＳ２２）。上述したように、パチンコ機の電源を遮断したり、停電又は瞬停したりするときには、電圧が停電予告電圧以下となると停電予告として停電信号が入力される。ステップＳ２２の判定は、この停電信号に基づいて行われる。

停電信号が入力されていないと判定された場合には、再びステップＳ２１に戻り、ウォッチドックタイマクリアレジスタＷＣＬに値Ａをセットする。従って、ステップＳ２１、ステップＳ２２をＮＯと判断する処理ルーチンを繰り返し行う。なお、ステップＳ２１〜ステップＳ２２の処理を「メイン処理」という。

一方、ステップＳ２２で停電信号の入力があったときには、ステップＳ３０に進み、割込禁止設定を行う（ステップＳ３０）。割込禁止設定により後述するタイマ割込処理が行われなくなり、ＲＡＭへの書き込みを防ぎ、遊技情報の書き換えを保護している。ステップＳ３０に続いてチェックサムの算出を行ってこの算出した値を記憶する（ステップＳ３１）。このチェックサムは、上述したチェックサムの値及びバックアップフラグの値の記憶領域を除いたＲＡＭの作業領域の遊技情報を数値とみなしてその合計を算出する。

次に、バックアップフラグに値１をセットする（ステップＳ３２）。これによりバックアップ情報の記憶が完了する。次いで、ＲＡＭへのアクセスの禁止設定を行う（ステップＳ３３）。この設定によりＲＡＭへのアクセスが禁止されて書き込み及び読み出しができなくなり、ＲＡＭに記憶されているバックアップ情報が保護される。ステップＳ３３に続いてウォッチドックタイマのクリアを行う（ステップＳ３４）。このクリアは、上述したように、ウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットすることにより行われる。

ＣＰＵはステップＳ３４を行うと無限ループに入る。無限ループでは、ウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットしないため、ウォッチドックタイマがクリアされなくなる。このため、ＣＰＵにリセットがかかり、その後ＣＰＵは、この電源投入時処理を再び行う。なお、ステップＳ３０〜ステップＳ３４の処理及び無限ループを「電源断時処理」という。

パチンコ機（ＣＰＵ）は、停電したとき、あるいは瞬停したときにはリセットがかかり、その後の電力の復旧により電源投入時処理を行う。

次に、タイマ割込処理について説明する。タイマ割込処理は、図５に示した電源投入時処理において設定された割込周期（本実施形態では、４ｍｓ）ごとに繰り返し行われる。

タイマ割込処理が開始されると、メイン制御基板１０のＣＰＵは、図６に示すように、タイマ割込を禁止に設定してレジスタの切替（退避）を行う（ステップＳ４０）。ここでは、メイン処理で使用する記憶素子（レジスタ）から補助レジスタに切替、このタイマ割込処理ではこの補助レジスタを使用する。このため、メイン処理で使用するレジスタの値が上書きされることなく、その内容の破壊を防いでいる。

次いで、ウォッチドックタイマクリアレジスタＷＣＬに値Ｂをセットする（ステップＳ４１）。このとき、ウォッチドックタイマクリアレジスタＷＣＬには、電源投入時処理（メイン処理）のステップＳ２１においてセットされた値Ａに続いて値Ｂがセットされる。

次いで、スイッチ入力処理を行う（ステップＳ４２）。このスイッチ入力処理では、電源投入時処理のステップＳ０２においてＩ／Ｏの入出力設定で入力端子（Ｉｎｐｕｔ）として設定された端子の入力状態を読み取り、入力情報としてＲＡＭの入力情報記憶領域に記憶する。例えば、図１の上部可変入賞球装置６０の第１の可変入賞口６１ａに入球した遊技球を検出する入賞口スイッチからの検出信号等を読み取り、入力情報記億領域に記憶する。

ステップＳ４２に続いてタイマ減算処理を行う（ステップＳ４３）。このタイマ減算処理では、例えば、後述するポート出力処理（ステップＳ４９）において出力端子から出力する時間の管理等を行う。

ステップＳ４３に続いて賞球制御処理を行う（ステップＳ４４）。賞球制御処理では、上述した入力状態記憶領域から入力端子の入力状態、つまり入力情報を読み出してこの入力情報に基づいて遊技球を払い出す賞球コマンドを作成する。そして作成した賞球コマンドを図２に示した払出制御基板１１に送信する。

ステップＳ４４を行うと入賞数チェック処理を行う（ステップＳ４５）。入賞数チェック処理では、入賞球に関する異常状態を確認する。例えば、図１の上部可変入賞球装置６０の第１の可変入賞口６１ａに所定個数以上の遊技球が入球すると、異常状態として賞球異常報知コマンドを作成し、送信情報として上述した送信情報記憶領域に記憶する。

ステップＳ４５を行うと払出異常コマンド受信処理を行う（ステップＳ４６）。払出制御基板１１は、例えば、図示しない払出装置に、球詰まりにより遊技球を払い出せない等の払出異常が生じたときには、メイン制御基板１０に払出異常コマンドを送信する。ステップＳ４６の払出異常コマンド受信処理では、払出異常コマンドを受信すると、払出異常報知コマンドを作成し、送信情報として送信情報記億領域に記憶する。

ステップＳ４６に続いて遊技演出コマンド作成処理を行う（ステップＳ４７）。遊技演出コマンド作成処理では、上述した入力惜報記憶領域から入力情報を読み出し、この入力情報に基づいて、サブ統合基板１３で音や装飾ＬＥＤを演奏、点灯制御するための遊技演出コマンドを作成し、送信情報として上述した送信情報記億領域に記憶する。

ステップＳ４７を行うと、ステップＳ４８に進んでモータ駆動信号作成処理を行う（ステップＳ４８）。モータ駆動信号作成処理では、図１の球受回転体５７を回転させるステッピングモータを駆動するための励磁信号のデータを出力情報記憶領域に記憶する。

ステップＳ４８に続いてポート出力処理を行う（ステップＳ４９）。ポート出力処理では、上述した出力情報記億領域から出力情報を読み出してこの出力情報に基づいて出力端子の出力制御を行う。例えば、図１の球受回転体５７を回転させるステッピングモータを駆動するための励磁信号を出力する。

ステップＳ４９に続いてサブ統合基坂１３に関するコマンド送信処理を行う（ステップＳ５０）。コマンド送信処理では、上述した送信情報記憶領域から送信情報を読み出してこの送信情報を図２に示したサブ統合基板１３に送信する。この送信情報には、上述した、遊技演出コマンド、ＲＡＭクリア報知コマンド、テストコマンド、賞球異常報知コマンド及び払出異常報知コマンド等が組み合わされて構成されている。

ステップＳ５０に続いてウォッチドックタイマクリアレジスタＷＣＬに値Ｃをセットする（ステップＳ５１）。このとき、ウォッチドックタイマクリアレジスタＷＣＬには、ステップＳ４１においてセットされた値Ｂに続いて値Ｃがセットされる。これにより、ウォッチドックタイマクリアレジスタＷＣＬには、値Ａ、値Ｂそして値Ｃが順にセットされたことになって、ウォッチドックタイマがクリアされる。ステップＳ５１に続いて、レジスタの切替（復帰）を行う（ステップＳ５２）。この復帰は、ステップＳ４０でスタックに積んで退避した内容を読み出して、この内容をレジスタに書き込むことにより行われる。ステップＳ５２に続いて、割込許可の設定を行い（ステップＳ５３）、このルーチンを終了する。

本発明の一実施形態に係るパチンコ機に配備された遊技盤の正面図である。 実施形態のパチンコ機に配備された電源系統を示すブロック図である。 メイン制御基板におけるＲＡＭクリアスイッチ回路部並びにメイン制御回路部を示すブロック図である。 電源基板の３４Ｖ作成回路部及び１２Ｖ作成回路部と、電源基板とハーネス接続されている分電基板を具体的に示した回路図である。 メイン制御基板のＣＰＵが実行する電源投入時処理の一例を示すフローチャートである。 メイン制御基板のＣＰＵが実行するタイマ割込処理の一例を示すフローチャートである。 従来のメイン制御基板におけるＲＡＭクリアスイッチ回路部並びにメイン制御回路部を示すブロック図である。

符号の説明

１ 電源基板
２ ３４Ｖ作成回路
３ １２Ｖ作成回路
４ ５Ｖ作成回路
５ 停電検出回路
６ コンデンサ
７ コンデンサ
８ ヒューズ
９ 停電検出回路
１０ メイン制御基板
１１ 払出制御基板
１２ 発射制御基板
１３ サブ統合基板
１４ ランプ駆動基板
１５ａ〜１５ｅ ３４Ｖ電源配線
１６ａ〜１６ｅ １２Ｖ電源配線
１７ ３４Ｖ使用回路部
１８ １２Ｖ使用回路部
１９ ＭＰＵ他ロジック回路部
２０ レギュレータ
２１ ３４Ｖ使用回路部
２２ １２Ｖ使用回路部
２３ モータ制御ＩＣ
２４ レギュレータ
２５ １２Ｖ使用回路部
２６ ＭＰＵ他ロジック回路部
２７ ＲＡＭクリアスイッチ回路部
２８ レギュレータ
２９ １２Ｖ使用回路部
３０ ＣＰＵ回路部
３１ ロジック回路部
３２ 音声回路部
３３ レギュレータ
３４ 枠装飾基板
３５ １２Ｖ使用回路部
３６ 振動検出回路
３７ レギュレータ
３８ ＲＡＭクリアスイッチ
３９ Ｉ／Ｏ
４０ ＭＰＵ
４１ ３４Ｖ電源ライン
４２ １２Ｖ電源ライン
４３ ５Ｖ電源ライン
４６ 遊技盤
４７ 遊技領域
４８ 一般入賞口
４９ アウト口
５０ 入賞振分装置
５１ 入賞口
５２ 誘導通路
５３ 球排出口
５４ クルーン転動板
５５ 下部空間
５７ 球受回転体
５８ 当選切欠部
５９ 落選切欠部
６０ 上部可変入賞球装置
６１ 取付基板
６１ａ 第１の可変入賞口
６１ｂ 第２の可変入賞口
６１ｃ 第３の可変入賞口
６１ｄ 第４の可変入賞口
６１ｅ 誘導突起
６２ 開閉部材
８０ 下部可変入賞球装置
８１ 取付基板
８１ａ 第５の可変入賞口
８１ｂ 第６の可変入賞口
８１ｃ 第７の可変入賞口
８１ｄ 第８の可変入賞口
８１ｅ 誘導突起
８２ 開閉部材
９１ 第１入賞球装置
９１ａ 取付基板
９１ｂ 第１開放入賞口
９１ｃ 第１チューリップ式入賞口
９２ 第２入賞球装置
９２ａ 取付基板
９２ｂ 第２開放入賞口
９２ｃ 第２チューリップ式入賞口
９３ 第３入賞球装置
９３ａ 取付基板
９３ｂ 第３開放入賞口
９３ｃ 第３チューリップ式入賞口
９４ 第４入賞球装置
９４ａ 取付基板
９４ｂ 第４開放入賞口
９４ｃ 第４チューリップ式入賞口
９７ 開閉片
１００ 整流回路
１０１ ダイオード
１０２ ダイオード
１０３ 平滑コンデンサ
１０４ 平滑コンデンサ
１０５ レギュレータ
１０６ バリスタ
１０７ チョークコイル
１０８ コンデンサ
１０９ コンデンサ
１１０ コンデンサ
１１１ バリスタ
１１２ バリスタ
１１３ バリスタ
Ｒ１ 抵抗
Ｒ２ 抵抗
Ｒ３ 抵抗
Ｒ４ 抵抗
Ｒ５ 抵抗
Ｄ１ ツェナーダイオード
ＴＲ トランジスタ

Claims (1)

1. 操作入力が可能とされたＲＡＭクリアスイッチと、前記ＲＡＭクリアスイッチへの操作に応じたＲＡＭクリア信号をメイン制御回路部に与えるためのＲＡＭクリアスイッチ回路部とが配備されたメイン制御基板を有するパチンコ機において、
   遊技機用の電圧とされた交流電源を整流して第１の直流電源を生成する第１の直流電源作成回路部と、前記第１の直流電源作成回路部とは別に、前記遊技機用の電圧とされた交流電源を整流して前記第１の直流電源よりも低い電圧の第２の直流電源を生成する第２の直流電源作成回路部とが配備された電源基板を有し、前記メイン制御基板は、前記電源基板から第１の直流電源配線を通じて前記第１の直流電源が供給されると共に前記電源基板から第２の直流電源配線を通じて前記第２の直流電源が供給される構成とし、前記メイン制御基板において、前記第２の直流電源を基にして前記メイン制御回路部の作動用電源を生成して前記メイン制御回路部に供給するメイン制御回路部用電源生成部を設けると共に、前記第１の直流電源を前記ＲＡＭクリアスイッチ回路部の作動用電源のための専用電源とし、前記ＲＡＭクリアスイッチ回路部の前記ＲＡＭクリアスイッチの一端がダイオードのアノードと接続され、前記ダイオードのカソードが前記専用電源とされた第１の直流電源配線に接続され、前記第１の直流電源配線がサージ吸収素子を介して接地されていることを特徴とするパチンコ機。
   

Images