JP2006218091A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2006218091A
JP2006218091A JP2005034489A JP2005034489A JP2006218091A JP 2006218091 A JP2006218091 A JP 2006218091A JP 2005034489 A JP2005034489 A JP 2005034489A JP 2005034489 A JP2005034489 A JP 2005034489A JP 2006218091 A JP2006218091 A JP 2006218091A
Authority
JP
Japan
Prior art keywords
power supply
control board
board
circuit
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005034489A
Other languages
English (en)
Inventor
Takaaki Ichihara
高明 市原
Kazunari Tanaka
一成 田中
Naoyuki Okumura
尚之 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiman Co Ltd
Original Assignee
Daiman Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiman Co Ltd filed Critical Daiman Co Ltd
Priority to JP2005034489A priority Critical patent/JP2006218091A/ja
Publication of JP2006218091A publication Critical patent/JP2006218091A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

【課題】 遊技機を遊技者に有利な特別遊技状態にする不正を防止することができる遊技機を提供する。
【解決手段】 AC24Vの入力電源電圧をDC12Vの電源電圧に変換して制御基板に供給する電源回路111が設けられた電源基板110と、制御基板120を備え、制御基板120には、遊技機(パチンコ機1)の動作を制御するCPU123aと、遊技の進行に基づいて発生する遊技情報を記憶するRAM123bと、RAM123bに記憶されている遊技情報をクリアするRAMクリア信号を出力するRAMクリアスイッチ125と、電源基板110の電源回路111から供給されたDC12Vの電源電圧をCPU123a及びRAM123b用の5V制御電源電圧に変換する電圧変換装置124が設けられている。
【選択図】 図2

Description

本発明は、遊技機に関し、特に不正を防止することができる遊技機に関する。
パチンコ機には、図4に示すように、遊技状態に応じてパチンコ機を動作させるための制御回路が実装されている制御基板(全体の遊技動作を制御する主制御回路が配設されている主制御基板120、遊技球の払い出し動作を制御する払出制御回路が配設されている払出制御基板130等)が配設されている。
主制御回路の主制御回路部123には、主制御回路の動作を制御するCPU123a、遊技の進行に基づいて発生する遊技情報等のデータを一時記憶するRAM123b等が設けられている。払出制御回路の払出制御回路部133には、払出制御回路の動作を制御するCPU133a、遊技球の払い出し情報等のデータを一時記憶するRAM133b等が設けられている。この主制御回路部123及び払出制御回路部133は、主にDC5V等の制御電源により動作する。
また、主制御基板120には、DC34Vを用いて動作するDC34V使用回路121と、DC12Vを用いて動作するDC12V使用回路部122が設けられている。DC34V使用回路121としては、例えば、大入賞口や始動入賞口の開閉装置を作動させるためのソレノイド駆動回路等が設けられている。DC12V使用回路121としては、例えば、入賞した遊技球を検出するセンサ等が設けられている。
また、払出制御基板130には、DC34Vを用いて動作するDC34V使用回路部131と、DC12Vを用いて動作するDC12V使用回路132が設けられている。DC34V使用回路部131としては、例えば、遊技球を払い出すための払い出しモータの駆動回路等が設けられている。DC12V使用回路132としては、例えば、パチンコ機の下皿に所定の量のパチンコ球が貯留するとパチンコ球の払い出しを停止するためのスイッチのインターフェース回路等が設けられている。
このように、各制御基板は、種々の電圧の電源により動作する回路を有しているため、パチンコ機には、入力される外部電源(AC24V電源が多用されている。)をDC34V、DC12V、DC5V等の電圧の電源(以降、DCという記載は省略し、34V電源、12V電源、5V制御電源と称呼する。)に変換する電源回路111を有する電源基板110が設けられている(特許文献1参照)。そして、電源基板110で変換された34V電源、12V電源、5V制御電源は、それぞれ電源配線を介して各制御基板に供給される。
また、電源基板110には、停電検出回路112が設けられている。停電検出回路112は、電源回路111の12V電源の出力側に設けられている。停電検出回路112は、停電等により12V電源の出力電圧が閾値Vs(V)まで下がったことを検出すると(併せて、図5参照)、停電予告検出信号を出力する。停電予告検出信号は、信号配線を介して各制御基板に出力される。なお、電源基板110から供給される5V制御電源は、停電検出回路112から停電予告検出信号が出力された時から所定期間は、各制御基板120,130に設けられているCPU123a,133aが動作可能な4.75V以上の電圧を出力することができるように構成されている。そこで、主制御基板120のCPU123a及び払出制御基板130のCPU133aは、停電予告検出信号が入力されると、上記した所定期間の間に停電処理を行う。具体的には、電源復帰時にCPU123a,133aが実行するRAM123b,133bのサムチェックのサム値を算出して退避領域に記憶する。なお、RAM123b,133bは、RAM123b,133bに一時記憶されているデータが、停電後、設定期間の間は保持されるようにバックアップ電源(コンデンサ等)によってバックアップされている。これにより、電源復帰時に、サムチェックの結果がOKである場合(RAM123b,133bに記憶されているデータから算出したサム値が、RAM123b,133bの退避領域に記憶されているサム値と一致した場合)には、パチンコ機は、停電前の遊技状態を継続することが可能に構成されている。
また、電源基板110には、RAMクリアスイッチ113が設けられている。RAMクリアスイッチ113が操作されると、RAMクリア信号が、信号配線を介して各制御基板に出力される。主制御基板120のCPU123a及び払出制御基板130のCPU133aは、RAMクリアスイッチ113が操作されている状態で、パチンコ機1に電源が投入されて5V電源が立ち上がり動作が開始されると、各RAM123b,133bをクリアする。これにより、遊技場のスタッフは、現在RAMに記憶されている遊技状態の情報を、パチンコ機1の電源投入時にクリアして初期化することができる。例えば、閉店時に高確率状態で終了したパチンコ機では、電源をオフにした際に、前記した停電処理により、主制御回路部123のRAM123bに大当たり状態を示す遊技情報が設定期間バックアップされて記憶されている。そして当該パチンコ機に翌日の開店時に電源が投入されると、高確率状態で開始されるが、遊技場のスタッフは、RAMクリアスイッチ113を操作してパチンコ機の電源を投入することによりこの状態を解消することができる。
特開2001−62046号公報
従来のパチンコ機では、電源基板110で変換された5V制御電源が、主制御基板120や払出制御基板130に電源配線を介して供給されていた。この5V制御電源の電源配線が何らかの原因により断線すると、図6に示すように、制御電源の電圧が、主制御基板120のCPU123aや払出制御基板130のCPU133aが停電処理を行う時間もなく、動作電圧以下となってしまう。この場合、停電処理によるサム値が算出されて記憶されていないため、各CPU123a,133aによる電源復帰時のRAM123b,133bのサムチェックの結果がNGとなり(RAM123b,133bに記憶されているデータから算出したサム値と、RAM123b,133bの退避領域に記憶されているサム値が不一致となり)、各CPU123a,133aは各RAM123b,133bのデータをクリアし初期化する。
ところで、パチンコ機では、始動入賞口に遊技球が入賞することにより抽選が行われ、当該抽選の結果が当たりであれば、遊技者に有利な特別遊技状態(大当たり遊技状態)が開始される。この抽選は、主制御回路部123のCPU123aが、始動入賞口に遊技球が入賞したタイミングで乱数カウンタの乱数(RAM123bの所定の領域に設けられている。)を取得し、取得した乱数が予め設定された当たり値であるか否かを判別することにより行われている。乱数カウンタとしては、図7に示す「初期値更新型」の乱数カウンタが多用されている。この乱数カウンタは、例えば、“0”から“299”までの数値を繰り返しカウントする。そして、CPU123aが取得した乱数が“120”の場合に当たりであるとすれば、当たりの確率は1/300となる。
この乱数カウンタは、RAM123bが初期化されると、“0”からスタートする。そして、“299”をカウントするまで(1サイクル)の所定のタイミングで、次のサイクルの初期値を取得する。図7に示す例では、1サイクル目の所定のタイミングで2サイクル目の初期値“30”が取得されている。そこで、1サイクル目で“299”までカウントしたら、2サイクル目は“30”からスタートする。そして、“299”までカウントしたら、“0”に戻り“29”までカウントして2サイクル目を終了する。また、2サイクル目の所定のタイミングで3サイクル目の初期値を取得し、3サイクル目は取得した初期値からスタートする。同様にして初期値を更新しながらカウントする。これによれば、乱数カウンタの値(乱数)が当たり値“120”となるタイミングが等間隔になることがなく、不正がされにくい。
しかしながら、「初期値更新型」の乱数カウンタを用いても、上記したように、RAM123bが初期化された1サイクル目においては、1サイクルの間隔がわかっていれば、乱数が当たり値“120”となるタイミングを予測することができる。そこで、電源基板110から主制御基板120に供給されている5V制御電源の電源配線を、故意に短絡した後に復帰させたり、RAMクリア信号を出力する信号配線に不正にRAMクリア信号を入力することにより、故意にRAM123bを初期化して、乱数が当たり値となるタイミングであたかも入賞口に遊技球が入賞したかのような信号を入力し、パチンコ機1を大当たり遊技状態にする不正が行われる虞があった。
本発明が解決しようとする課題は、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる遊技機を提供することである。
上記課題を達成するため、請求項1に記載の発明が構成される。
請求項1に記載の発明によれば、入力電源電圧を所定の電源電圧に変換して制御基板に供給する電源回路が設けられた電源基板と、制御基板を備える遊技機が構成される。
制御基板には、遊技機の動作を制御する制御回路と、遊技の進行に基づいて発生する遊技情報を記憶する記憶回路と、記憶回路に記憶されている遊技情報をクリアするメモリクリア信号を出力するメモリクリアスイッチと、電源基板の電源回路から供給された電源電圧を制御回路及び記憶回路用の制御電源電圧に変換する電圧変換装置が設けられている。
入力電源電圧を所定の電源電圧に変換する電源回路としては、例えば、入力電源電圧のAC24VをDC12V等に変換するAC/DCコンバータが用いられる。
「制御回路」としては、典型的にはCPUが用いられ、「記憶回路」としては、典型的には、メモリクリアスイッチが操作されることにより記憶されているデータをクリアすることができるRAMが用いられる。なお、「制御回路」と「記憶回路」は、制御用ICとして一体的に構成されている。
メモリクリアスイッチの操作によって、記憶回路に記憶されている遊技情報がクリアされるタイミングは、一般的には、メモリクリアスイッチが操作されている状態で、制御電源電圧が制御回路の動作電圧に立ち上がったタイミングが用いられる。
電源基板の電源回路から供給された電源電圧を制御電源電圧に変換する電圧変換装置としては、例えば、DC12VをDC5Vに変換する3端子レギュレータが用いられる。
請求項1に記載の遊技機を用いれば、制御電源は、制御基板の電圧変換装置で、所定の電圧の電源から変換され、制御基板のCPUや記憶回路に供給される。したがって、制御電源を供給する電源配線を、電源基板と制御基板間に設ける必要がない。これにより、制御電源を供給する配線を短絡して、記憶回路を故意にクリアして初期化する不正を防止することができる。
また、メモリクリアスイッチは制御基板に設けられている。したがって、メモリクリア信号を出力する信号配線を、電源基板と制御基板間に設ける必要がない。これにより、メモリクリア信号を出力する信号配線に不正なメモリクリア信号を入力した状態で、電源基板から制御基板に供給する電源の配線を短絡して、記憶回路を故意にクリアして初期化する不正を防止することができる。
記憶回路が初期化されると、抽選結果が当たりとなるタイミングが予測可能となり、遊技機を故意に大当たり遊技状態にする不正が行われる虞があった。本発明の遊技機を用いれば、このように、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる。
本発明によれば、遊技機を故意に遊技者に有利な特別遊技状態にする不正を防止することができる遊技機が提供されることとなった。
本発明の遊技機の一実施の形態を、図1〜図3を参照して説明する。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態のパチンコ機では、制御回路が配設されている制御基板(全体の遊技動作を制御する主制御回路が配設されている主制御基板、賞球動作を制御する払出制御回路が配設されている払出制御基板等)に、電源基板から出力されたDC12Vの電源が供給される。各制御基板には電圧変換装置が配置されており、電圧変換装置はDC12Vの電源をDC5Vの制御電源に変換する。各電圧変換装置で変換されたDC5Vの制御電源は、各制御基板に設けられている制御回路部に配設されているCPUやRAMで用いられる。また、主制御基板には、制御回路部に配設されているRAMをクリアして初期化するRAMクリアスイッチが設けられている。
図1は、パチンコ機を裏側から見た概略構成図である。図2には、電源基板と主制御基板と払出制御基板の配線を示すブロック図、図3には、電源基板から各制御基板に供給されるDC12Vが短絡した場合の制御電源の状態を示すタイミングチャート図を示す。
まず、図1を用いて、パチンコ機1の裏側の概略構成を説明する。パチンコ機1の裏側には、複数の制御基板が設けられている。図1に示すパチンコ機1では、AC24Vの入力電源をDC12VおよびDC34Vの電源に変換するAC/DCコンバータが設けられた電源基板110、パチンコ機1全体の遊技動作を制御する主制御回路が配設されている主制御基板120、遊技球の払い出し動作を制御する払出制御回路が配設されている払出制御基板130、表示動作を制御する表示制御回路が配設されている表示制御基板140、主制御基板120から入力された主コマンド信号に基いて副コマンド信号を表示制御基板140に出力する副制御基板150が設けられている。
各制御基板では、主として制御基板の表面側に電気部品が実装され、各電気部品は制御基板の配線パターンで接続されている。各制御基板は、それぞれ、収容された制御基板を外部から視認可能な基板ボックスに収容されている。なお、各制御基板において、他の制御基板等と電源配線や信号配線で接続されるコネクタ部は、基板ボックスの外周部に設けられている。
各制御基板が収容された基板ボックスは、パチンコ機1の裏側に、各制御基板の表面側が見える向きに配設される。(実際には、図1に示すように、電源基板110が収容された基板ボックスは払出制御基板130が収容された基板ボックスに隠れた状態で配設されるため、払出制御基板130が収容された基板ボックスを取り外した場合に、電源基板110の表面側が見えるように配設される。また、副制御基板150が収容された基板ボックスは主制御基板120が収容された基板ボックスに隠れた状態で配設されるため、主制御基板120が収容された基板ボックスを取り外した場合に、副制御基板150の表面側が見えるように配設される。)
図1に示すパチンコ機1では、電源基板110が収容された基板ボックスがパチンコ機1の裏側の鉛直方向下部に配設されている。そして、電源基板110の左側に設けられているコネクタ部がパチンコ機1の裏側に露出するように、払出制御基板130が収容された基板ボックスが、電源基板110が収容された基板ボックスに重なった状態で配設されている。
また、電源基板110が収容された基板ボックスの鉛直方向上部には副制御基板150が収容された基板ボックスが配設されている。そして、副制御基板150の左側に設けられているコネクタ部がパチンコ機1の裏側に露出するように、主制御基板120が収容された基板ボックスが、副制御基板150が収容された基板ボックスに重なった状態で配設されている。
副制御基板150が収容された基板ボックスおよび主制御基板120が収容された基板ボックスの鉛直方向上部には、パチンコ機1の裏カバー200が設けられおり、裏カバー200内に、表示制御基板140が収容された基板ボックスや液晶表示器が配設されている。
本実施の形態の主制御基板120、払出制御基板130、表示制御基板140、副制御基板150は、本発明の「制御基板」に対応する。また、本実施の形態の「電源基板110」は、本発明の「電源基板」に対応する。また、本実施の形態のDC12Vの電源は、本発明の「入力電源電圧を所定の電源電圧に変換」した電源に対応する。
次に、図2に示すブロック図を用いて、電源基板110から各制御基板へDC34VやDC12Vの電源を供給する構成について説明する。なお、本実施の形態では、主制御基板120、払出制御基板130について説明し、表示制御基板140、副制御基板150については説明を省略する。
電源基板110では、パチンコ機1の外部から供給されたAC24V電源が、DC12VおよびDC34V(以降「DC」を省略し、12V電源、34V電源と称する。)に変換される。
そして、電源基板110で変換された34V電源は、電源基板110の出力端子11、電源配線L1、払出制御基板130の入力端子31、払出制御基板130の34V電源の配線パターン、払出制御基板130の出力端子35、電源配線L5、主制御基板120の入力端子21を介して、主制御基板120及び払出制御基板130双方の制御回路に供給される。
また、電源基板110で変換された12Vの電源は、電源基板110の出力端子12、電源配線L2、払出制御基板130の入力端子32、払出制御基板130の12V電源の配線パターン、払出制御基板130の出力端子36、電源配線L6、主制御基板120の入力端子22を介して、主制御基板120及び払出制御基板130双方の制御回路に供給される。
払出制御基板130では、電圧変換装置134に、電源基板110から供給された12V電源が供給される。電圧変換装置134では、供給された12V電源が5Vの制御電源に変換される。電圧変換装置134で変換された5V制御電源は、CPU133aやRAM133bやバックアップ用コンデンサ133c等を含む払出制御回路部133に供給される。
また、払出制御基板130では、12V電源を用いる12V使用回路部132に、電源基板110から供給された12V電源が供給される。12V使用回路部132としては、他の制御基板とコマンド信号の送受信を行うコマンド送受信回路、払出装置300(併せて、図1参照)の遊技球の払出を確認するための球近接スイッチのインターフェース回路(特に図示していない。)、パチンコ機1の下皿に所定の量のパチンコ球が貯留するとパチンコ球の払い出しを停止するためのスイッチのインターフェース回路(特に図示していない。)等が設けられている。
また、払出制御基板130では、34V電源を用いる34V使用回路部131に、電源基板110から供給された34V電源が供給される。34V使用回路部131としては、払出装置300の払出モータの駆動回路(特に図示していない。)等が設けられている。
主制御基板120では、電圧変換装置124に、払出制御基板130から供給された12V電源が供給される。電圧変換装置124では、供給された12V電源が5Vの制御電源に変換される。電圧変換装置124で変換された制御電源は、CPU123aやRAM123bやバックアップ用コンデンサ123c等を含む主制御回路部123に供給される。
また、主制御基板120では、12V使用回路部122に、払出制御基板130から供給された12V電源が供給される。12V使用回路部122としては、他の制御基板とコマンド信号の送受信を行うコマンド送受信回路、大入賞口や始動口にパチンコ球が入賞したことを検出する球近接スイッチ等(特に図示していない。)が設けられている。
また、主制御基板120では、34V使用回路部121に、払出制御基板130から供給された34V電源が供給される。34V使用回路部121としては、大入賞口や始動口の開閉装置を作動させるためのソレノイド駆動回路等(特に図示していない。)が設けられている。
本実施の形態の「主制御回路部123のCPU123a」、「払出制御回路部133のCPU133a」は、本発明の「制御回路」に対応する。また、本実施の形態の「主制御回路部123のRAM123b」、「払出制御回路部133のRAM133b」は、本発明の「記憶回路」に対応する。
なお、電源基板110には、従来の技術と同様の停電検出回路112が設けられている。
停電検出回路112が出力する停電予告検出信号は、電源基板110の出力端子13、信号配線L3、主制御基板120の入力端子23を介して主制御基板120の主制御回路部123に出力可能に構成されている。また、停電予告検出信号は、電源基板110の出力端子13、信号配線L3、払出制御基板130の入力端子33を介して払出制御基板130の払出制御回路部133に出力可能に構成されている。
なお、主制御基板120に設けられている電圧変換装置124、及び払出制御基板130に設けられている電圧変換装置134は、電源基板110から供給される12V電源の電圧値が停電等により徐々に下降した場合、及び12V電源の電圧値が断線や短絡等により急に0Vとなった場合に、停電検出回路112から停電予告検出信号が出力された時から7msの間は、電圧変換装置124電圧変換装置134から出力される5V制御電源が、各CPU123a,133aが動作可能な4.75V以上を出力することができるように構成されている。
主制御基板120のCPU123a及び払出制御基板130のCPU133aは、停電予告検出信号が入力されると、上記した7msの間に停電処理を行う。具体的には、停電予告検出信号が入力された時点でRAM123b,133bに記憶されているデータのサム値を算出して所定のエリア(退避領域)に記憶する。なお、RAM123b,133bに一時記憶されているデータは、停電後3時間以上は保持されるようにバックアップ用コンデンサ123c,133cによりバックアップされている。そして、電源復帰時にサムチェックの結果がOKである場合(RAM123b,133bに記憶されているデータから算出したサム値が、RAM123b,133bの退避領域に記憶されているサム値と一致した場合)には、パチンコ機1は、停電前の遊技状態から遊技を開始することが可能に構成されている。一方、停電処理が行われなかった場合や、RAMのデータのバックアップ時間が経過した場合等では、電源復帰時にサムチェックの結果がNGとなり(RAM123b,133bに記憶されているデータから算出したサム値と、RAM123b,133bの退避領域に記憶されているサム値が不一致となり)、CPU123a,133aは、RAM123b,133bをクリアして初期化する。
また、主制御基板120には、RAMクリアスイッチ125が設けられている。RAMクリアスイッチ125は、主制御基板120が図1に示すようにパチンコ機1に配設されている状態で、パチンコ機1の裏側から操作可能な位置に配置されている。
RAMクリアスイッチ125が操作されると、RAMクリア信号(メモリクリア信号)が主制御回路部123に出力される。また、RAMクリア信号は、主制御基板120の出力端子24、信号配線L4、払出制御基板130の入力端子34を介して払出制御基板130の払出制御回路部133に出力される。主制御基板120のCPU123a及び払出制御基板130のCPU133aは、RAMクリアスイッチ125が操作されている状態で、5V電源が立ち上がり動作が開始されると、各RAM123b,133bをクリアして初期化する。
本実施の形態の「RAMクリアスイッチ125」は、本発明の「メモリクリアスイッチ」に対応する。
本実施の形態のパチンコ機1では、各制御基板の電圧変換装置124、134で、電源基板110から供給された12V電源を5V制御電源に変換している。これにより、5V制御電源の電源配線が電源基板110から各制御基板に引き回されていない。したがって、5V制御電源の電源配線を短絡させ、故意に、主制御回路部123のRAM123bを初期化することが困難である。
なお、12V電源の電源配線L2が短絡された場合には、図3に示すように、短絡された時に停電検出回路112から停電予告検出信号が出力される。そして、前記したように、電圧変換装置124電圧変換装置134から出力される5V制御電源は、停電予告検出信号が出力された時から7msの間は、各CPU123a,133aが動作可能な4.75V以上を出力することができるように構成されているので、主制御回路部123のCPU123aは正常に停電処理を行うことができる。したがって、12V電源の電源配線L2を短絡した後に復帰させても、サムチェックの結果がOKとなる。しかしながら、12V電源の電源配線L2を短絡するとともに、RAMクリアスイッチ125が操作されている状態にする(不正なRAMクリア信号を入力する)と、12V電源が復帰して5V制御電源が復帰した際に、主制御回路部123のRAM123bが初期化される。本実施の形態のパチンコ機1では、RAMクリアスイッチ125が主制御基板120に設けられているので、主制御基板120の主制御回路部123に入力するためのRAMクリア信号用の信号配線を基板間に配設する必要がない。これにより、RAMクリア信号用の信号配線に不正にRAMクリア信号を入力し、あたかも電源立ち上がり時にRAMクリアスイッチ125が操作されているように、故意に、主制御回路部123のRAM123bを初期化することが困難となる。
したがって、本実施の形態のパチンコ機1によれば、主制御基板120の主制御回路部123のRAMを故意に初期化し、これにより抽選結果が当たりとなるタイミングを予測してパチンコ機1を大当たり状態にする不正を防止することができる。
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
本実施の形態では、説明の便宜上、主制御回路部123や払出制御回路部133に設けられているCPUとRAMが別々に構成されているものとして説明したが、実際にはCPUとRAMは制御用ICとして一体的に構成されている。
本実施の形態では、RAMクリアスイッチ125から出力されるRAMクリア信号が信号配線L4を介して払出制御回路部133にも入力される場合について説明したが、RAMクリア信号は、主制御回路部123に入力されればよく、払出制御回路部133には入力されていなくてもよい。
本実施の形態では、本発明をパチンコ機1に適用した場合について説明したが、スロット等他の遊技機に適用することもできる。
また、本発明は、以下のように構成することもできる。
例えば、「(態様1) 入力電源電圧を所定の電源電圧に変換して主制御基板に供給する電源回路が設けられた電源基板と、主制御基板を備え、
前記主制御基板には、遊技機の全体の動作を制御する主制御回路と、
遊技の進行に基づいて発生する遊技情報を記憶する主記憶回路と、
前記主記憶回路に記憶されている遊技情報をクリアするメモリクリア信号を出力するメモリクリアスイッチと、
前記電源基板の電源回路から供給された電源電圧を前記主制御回路及び前記主記憶回路用の制御電源電圧に変換する電圧変換装置が設けられている、
ことを特徴とする遊技機。」として構成することができる。
態様1の遊技機では、制御電源は、主制御基板の電圧変換装置で、所定の電圧の電源から変換され、主制御基板のCPUや主記憶回路に供給される。したがって、制御電源を供給する電源配線を、電源基板と主制御基板間に設ける必要がない。また、メモリクリアスイッチは主制御基板に設けられている。したがって、メモリクリア信号を出力する信号配線を、電源基板と主制御基板間に設ける必要がない。これにより、制御電源を供給する配線が故意に短絡されたり、メモリクリア信号を出力する信号配線に不正な信号が入力されたりすることにより、主記憶回路が故意にクリアされて初期化されるのを防止することができる。主記憶回路が初期化されると、抽選結果が当たりとなるタイミングを予測可能となり、遊技機を故意に大当たり遊技状態にする不正が行われる虞があった。本態様の遊技機を用いれば、このように、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる。
また、「(態様2)態様1に記載の遊技機であって、
前記主制御基板は、前記メモリクリア出力信号を出力するメモリクリア信号出力端子を有し、
払出制御基板を備え、
前記払出制御基板には、遊技媒体の払い出しを制御する払出制御回路と、
遊技媒体の払出情報を記憶する払出記憶回路と、
前記電源基板の電源回路から供給された電源電圧を前記払出制御回路及び前記払出記憶回路用の制御電源電圧に変換する第2の電圧変換装置と、
前記主制御基板に設けられた前記メモリクリア信号出力端子に接続されるメモリクリア入力端子が設けられている、
ことを特徴とする遊技機。」として構成することができる。
メモリクリア信号は、メモリクリアスイッチから直接メモリクリア出力端子に出力してもよいし、メモリクリアスイッチから入力された信号に基づいて主制御回路からメモリクリア出力端子に出力してもよい。
態様2の遊技機では、メモリクリアスイッチが操作されることで出力されるメモリクリア信号を用いて、払出記憶回路に記憶されている遊技媒体の払出情報をクリアして初期化することができる。これによれば、遊技店の開店時等に、遊技媒体の払出情報を容易にクリアすることができる。
また、「(態様3)請求項1、態様1〜2のいずれかに記載の遊技機であって、
前記電源基板には、停電検出回路が設けられ、
前記停電検出回路は、前記電源基板の前記電源回路で変換された後の電源電圧に基づいて停電状態を検出して停電予告検出信号を出力し、
前記制御回路あるいは前記主制御回路あるいは前記主制御回路及び前記払出制御回路は、
前記停電予告検出信号が入力された際に、前記記憶回路に記憶されている情報を用いて停電処理を行い、
前記制御電源電圧が復帰した際に、前記停電処理に対応する停電復帰処理を行う、
ことを特徴とする遊技機。」として構成することができる。
「停電状態」とは、電源基板の電源回路で変換された後の電源電圧が、予め設定された閾値以下に低下した状態を意味する。
「停電処理」は、電源電圧が復帰した後に、停電状態となる前の遊技状態を継続することができるようにするための処理のステップであり、典型的には、記憶回路に記憶されている所定の領域のデータのサム値を退避領域に格納する処理を言う。
また、「停電復帰処理」は、「停電処理」に対応するサムチェックとして、例えば、記憶回路に記憶されている所定の領域のデータのサム値を算出し、「停電処理」で退避領域に格納したサム値と比較して、一致するか否かを判別する。そして、サムチェックの結果OKであれば(記憶回路に記憶されている所定の領域のデータのサム値と「停電処理」で退避領域に格納したサム値が一致していれば)、制御回路は、現在記憶回路に記憶されているデータを用いて遊技動作を実行する。また、サムチェックの結果NGであれば(記憶回路に記憶されている所定の領域のデータのサム値と「停電処理」で退避領域に格納したサム値が一致しなければ)、制御回路は、現在記憶回路に記憶されているデータをクリアして初期化する。
本態様の遊技機によれば、電源基板の電源回路で変換された後の電源電圧が停電状態となった場合に、電源電圧が復帰した後に、停電状態となる前の遊技状態から遊技を開始することができる。
パチンコ機1が遊技場に配置されている状態で、パチンコ機1を裏側から見た図である。 電源基板110と主制御基板120と払出制御基板130の配線を示すブロック図である。 電源基板110から各制御基板に供給されるDC12Vが短絡した場合の、5V制御電源の状態を示すタイミングチャート図を示す。 従来の電源基板110と主制御基板120と払出制御基板130の配線を示すブロック図である。 停電の場合の5V制御電源の状態を示すタイミングチャート図を示す。 従来の遊技機で、5V制御電源の電源配線が短絡された場合の状態を説明する図である。 初期値更新型乱数カウンタを説明する図である。
符号の説明
1 パチンコ機
110 電源基板
111 電源回路
112 停電検出回路
120 主制御基板
123 主制御回路部
123a CPU
123b RAM
123c バックアップ用コンデンサ
124 電圧変換装置
125 RAMクリアスイッチ
130 払出制御基板
133 払出制御回路部
134 電圧変換装置
L1,L2,L5,L6 電源配線
L3,L4 信号配線
Vs 閾値

Claims (1)

  1. 入力電源電圧を所定の電源電圧に変換して制御基板に供給する電源回路が設けられた電源基板と、制御基板を備え、
    前記制御基板には、遊技機の動作を制御する制御回路と、
    遊技の進行に基づいて発生する遊技情報を記憶する記憶回路と、
    前記記憶回路に記憶されている遊技情報をクリアするメモリクリア信号を出力するメモリクリアスイッチと、
    前記電源基板の電源回路から供給された電源電圧を前記制御回路及び前記記憶回路用の制御電源電圧に変換する電圧変換装置が設けられている、
    ことを特徴とする遊技機。
JP2005034489A 2005-02-10 2005-02-10 遊技機 Pending JP2006218091A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005034489A JP2006218091A (ja) 2005-02-10 2005-02-10 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005034489A JP2006218091A (ja) 2005-02-10 2005-02-10 遊技機

Publications (1)

Publication Number Publication Date
JP2006218091A true JP2006218091A (ja) 2006-08-24

Family

ID=36980788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005034489A Pending JP2006218091A (ja) 2005-02-10 2005-02-10 遊技機

Country Status (1)

Country Link
JP (1) JP2006218091A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010101843A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101844A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101846A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101842A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101845A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010107481A (ja) * 2008-10-31 2010-05-13 Kyoraku Sangyo Kk 振動検出装置
JP2010107482A (ja) * 2008-10-31 2010-05-13 Kyoraku Sangyo Kk 振動検出装置
JP2010158361A (ja) * 2009-01-07 2010-07-22 Olympia:Kk 遊技機
JP2011115452A (ja) * 2009-12-04 2011-06-16 Sophia Co Ltd 遊技機
JP2016005693A (ja) * 2015-09-10 2016-01-14 株式会社大都技研 遊技管理システム、遊技管理装置および遊技台
JP2017047276A (ja) * 2016-12-01 2017-03-09 株式会社大都技研 遊技台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000014867A (ja) * 1998-06-26 2000-01-18 Sankyo Kk 遊技機
JP2002186724A (ja) * 2000-10-12 2002-07-02 Sanyo Product Co Ltd 遊技機
JP2003190422A (ja) * 2001-12-25 2003-07-08 Sankyo Kk 遊技機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000014867A (ja) * 1998-06-26 2000-01-18 Sankyo Kk 遊技機
JP2002186724A (ja) * 2000-10-12 2002-07-02 Sanyo Product Co Ltd 遊技機
JP2003190422A (ja) * 2001-12-25 2003-07-08 Sankyo Kk 遊技機

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010101843A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101844A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101846A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101842A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010101845A (ja) * 2008-10-27 2010-05-06 Kyoraku Sangyo Kk 振動検出装置
JP2010107481A (ja) * 2008-10-31 2010-05-13 Kyoraku Sangyo Kk 振動検出装置
JP2010107482A (ja) * 2008-10-31 2010-05-13 Kyoraku Sangyo Kk 振動検出装置
JP2010158361A (ja) * 2009-01-07 2010-07-22 Olympia:Kk 遊技機
JP2011115452A (ja) * 2009-12-04 2011-06-16 Sophia Co Ltd 遊技機
JP2016005693A (ja) * 2015-09-10 2016-01-14 株式会社大都技研 遊技管理システム、遊技管理装置および遊技台
JP2017047276A (ja) * 2016-12-01 2017-03-09 株式会社大都技研 遊技台

Similar Documents

Publication Publication Date Title
JP2006218091A (ja) 遊技機
JP2008035945A (ja) 遊技機
JP5286538B2 (ja) 遊技機
JP2006271685A (ja) 遊技機
JP4880051B2 (ja) 遊技機
JP4803704B2 (ja) 遊技機
JP2001212313A (ja) 遊技機
JP2008035947A (ja) 遊技機
JP4008165B2 (ja) 遊技機
JP4548079B2 (ja) 遊技機
JP2008035946A (ja) 遊技機
JP3609297B2 (ja) 遊技機
JP4724898B2 (ja) 遊技機
JP3816474B2 (ja) 遊技機
JP3759136B2 (ja) 遊技機
JP4790860B2 (ja) 遊技機
JP4443688B2 (ja) 遊技機
JP3782416B2 (ja) 遊技機
JP3816473B2 (ja) 遊技機
JP5720645B2 (ja) 遊技機
JP4142053B2 (ja) 遊技機
JP4142052B2 (ja) 遊技機
JP3816472B2 (ja) 遊技機
JP3857262B2 (ja) 遊技機
JP4790697B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090318

A131 Notification of reasons for refusal

Effective date: 20100826

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100825

A02 Decision of refusal

Effective date: 20101216

Free format text: JAPANESE INTERMEDIATE CODE: A02