JP2007251947A5 - - Google Patents

Claims (9)

1. 第１のマスタ装置と、前記第１のマスタ装置に結合された１つ又は複数のスレーブ装置であって、それぞれが、前記第１のマスタ装置との間においてデータを送受信するべく動作可能である１つ又は複数のスレーブ装置と、を含むホスト二線シリアルバスと、
   前記ホスト二線シリアルバス上のスレーブ装置でもあり、前記第１のマスタ装置との間においてデータを送受信するべく動作可能な第２のマスタ装置と、前記第２のマスタ装置に結合された１つ又は複数のその他のスレーブ装置であって、それぞれが、前記第２のマスタ装置との間においてデータを送受信するべく動作可能である１つ又は複数のその他のスレーブ装置と、を含む、前記ホスト二線シリアルバスに結合された１つ又は複数のチェーン接続された二線シリアルバスと、
   を有し、前記第２のマスタ装置は、前記第１のマスタ装置から又は前記１つ又は複数のその他のスレーブ装置から受信されたデータを保存し、かつ、前記チェーン接続された二線シリアルバスのうちの１つ上の前記１つ又は複数のその他のスレーブ装置で保存されたデータをエミュレートするエミュレーションメモリを有し、前記エミュレーションメモリは、前記チェーン接続された二線シリアルバスのうちの１つ上の前記１つ又は複数のスレーブ装置と同一のタイプ及び量のデータを同一のアドレス及びオフセットに保存する、マルチマスタのチェーン接続された二線シリアルバス装置。
2. 前記第１のマスタ装置が、前記第２のマスタ装置との間における二線シリアルトランザクションを完了することにより、前記１つ又は複数のその他のスレーブ装置との間におけるデータの書き込み又はデータの読み取りを実行することを特徴とする請求項１に記載のマルチマスタのチェーン接続された二線シリアルバス装置。
3. 前記１つ又は複数のチェーン接続された二線シリアルバスに結合された１つ又は複数のその他のチェーン接続された二線シリアルバスであって、前記１つ又は複数のその他のチェーン接続された二線シリアルバスは、前記チェーン接続された二線シリアルバス上のスレーブ装置でもある第３のマスタ装置であって、前記第３のマスタ装置は前記第２のマスタ装置との間においてデータを送受信するべく動作可能である第３のマスタ装置と、前記第３のマスタ装置に結合された１つ又は複数のさらなるスレーブ装置であって、それぞれは前記第３のマスタ装置との間に置いてデータを送受信するべく動作可能である１つ又は複数のさらなるスレーブ装置と、を含む１つ又は複数のその他のチェーン接続された二線シリアルバスを、さらに有する、請求項１に記載のマルチマスタのチェーン接続された二線シリアルバス装置。
4. 前記第２のマスタ装置はディジタル状態機械である請求項１に記載のマルチマスタのチェーン接続された二線シリアルバス装置。
5. チェーン接続された二線シリアルバス上の二線シリアルマスタ装置及び二線シリアルスレーブ装置の両方をエミュレートするべく動作可能なディジタル状態機械において、
   ホスト二線シリアルバス上のマスタ装置との間においてデータを送受信するべく動作可能な二線シリアルスレーブコンポーネントと、
   第２の二線シリアルバス上の１つ又は複数のスレーブ装置との間においてデータを送受信するべく動作可能である二線シリアルマスタコンポーネントと、
   前記二線シリアルスレーブコンポーネントに結合され、且つ、前記二線シリアルマスタコンポーネントにも結合されているエミュレーションメモリコンポーネントであって、前記ホスト二線シリアルバス上のマスタ装置から受信した又は前記第２の二線シリアルバス上のスレーブ装置から受信したデータを保存するべく、且つ、前記第２の二線シリアルバス上の１つ又は複数のスレーブ装置において保存されたデータをエミュレートするべく動作可能なエミュレーションメモリコンポーネントと、
   を有し、前記エミュレーションメモリは、前記第２の二線シリアルバス上の前記１つ又は複数のスレーブ装置と同一のタイプ及び量のデータを同一のアドレス及びオフセットに保存するディジタル状態機械。
6. 前記二線シリアルスレーブコンポーネントが、前記ホスト二線シリアルバス上の前記マスタ装置との間における二線シリアルトランザクションをエミュレートすることを特徴とする請求項５に記載のディジタル状態機械。
7. 前記エミュレートされた二線シリアルトランザクションにおいて、前記二線シリアルスレーブコンポーネントが、前記エミュレーションメモリとの間におけるデータの書き込み及びデータの読み取りを実行することを特徴とする請求項６に記載のディジタル状態機械。
8. 二線シリアルマスタコンポーネントが、前記第２の二線シリアルバス上のスレーブ装置との間における二線シリアルトランザクションをエミュレートする請求項５に記載のディジタル状態機械。
9. 前記エミュレートされた二線シリアルトランザクションにおいて、前記二線シリアルマスタコンポーネントが、前記エミュレーションメモリとの間におけるデータの書き込み及びデータの読み取りを実行することを特徴とする請求項８に記載のディジタル状態機械。