CN111984576B - 数据通信系统以及方法 - Google Patents

数据通信系统以及方法 Download PDF

Info

Publication number
CN111984576B
CN111984576B CN201910441725.7A CN201910441725A CN111984576B CN 111984576 B CN111984576 B CN 111984576B CN 201910441725 A CN201910441725 A CN 201910441725A CN 111984576 B CN111984576 B CN 111984576B
Authority
CN
China
Prior art keywords
master device
communication
slave
master
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910441725.7A
Other languages
English (en)
Other versions
CN111984576A (zh
Inventor
周小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fulian Precision Electronics Tianjin Co Ltd
Original Assignee
Hongfujin Precision Electronics Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Electronics Tianjin Co Ltd filed Critical Hongfujin Precision Electronics Tianjin Co Ltd
Priority to CN201910441725.7A priority Critical patent/CN111984576B/zh
Priority to US16/448,093 priority patent/US10565157B1/en
Publication of CN111984576A publication Critical patent/CN111984576A/zh
Application granted granted Critical
Publication of CN111984576B publication Critical patent/CN111984576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请提供一种数据通信系统，包括第一主设备、第二主设备以及逻辑控制单元；所述逻辑控制单元用于实时接收来自第一主设备以及第二主设备的I2C总线的SCL信号与SDA信号；所述逻辑控制单元还用于判定第一主设备与第二主设备之间的优先级关系，并根据优先级关系以及所接收的SCL信号与SDA信号来分配所述I2C总线的控制权。本申请还提供一种数据通信方法。根据本申请实施方式提供的数据通信系统以及方法，可以提高系统稳定性，优化I2C仲裁方案以满足实际系统设计需求。

Description

数据通信系统以及方法
技术领域
本申请涉及一种数据通信系统以及数据通信方法。
背景技术
通常，集成电路(Inter-Integrated Circuit，I2C)通信协议规范里有定义一种仲裁机制，主设备会在每发送一位数据后，比较总线上所呈现的数据与自己发送的是否一致。这种机制对主设备而言没有优先级区分，主设备能得到通信权完全取决于通信数据本身。然而当总线上有多个主设备，且多个主设备对总线控制需要有优先级时，通用的仲裁机制无法满足需求。
发明内容
鉴于上述内容，有必要提供一种数据通信系统以及方法，可以实现多主控设备状态下总线控制权的切换，可提高系统稳定性，并可优化I2C仲裁方案以满足系统实际设计需求。
本申请的一实施方式提供一种数据通信系统，包括第一主设备、第二主设备，所述数据通信系统还包括逻辑控制单元；
所述逻辑控制单元与所述第一主设备以及所述第二主设备建立通信连接，所述逻辑控制单元用于实时接收来自所述第一主设备以及所述第二主设备的I2C总线的SCL信号与SDA信号；以及
所述逻辑控制单元还用于确定所述第一主设备与所述第二主设备之间的优先级关系，并根据所述第一主设备与所述第二主设备之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。
作为一种优选方案，所述逻辑控制单元包括信号采集模块，所述信号采集模块用于采集所述第一主设备以及所述第二主设备的SCL信号与SDA信号，并根据所述SCL信号以及SDA信号来对应获取所述第一主设备以及所述第二主设备的通信报文。
作为一种优选方案，所述逻辑控制单元还包括通信协调模块，当所述第一主设备对从设备发起通信时，所述信号采集模块采集所述第一主设备的通信报文，所述通信协调模块将所述第一主设备的通信挂起，并将报文寄存在所述逻辑控制单元，所述信号采集模块检测所述第二主设备是否为空闲状态。
作为一种优选方案，所述逻辑控制单元还包括数据控制模块，若所述第二主设备为空闲状态，所述数据控制模块将所述第一主设备的通信报文传输给从设备，并且释放所述第一主设备的通信挂起，以使得所述第一主设备与从设备建立通信连接。
作为一种优选方案，若所述第二主设备为非空闲状态，所述信号采集模块检测所述第二主设备与从设备的当前报文是否已完成；若所述信号采集模块检测到所述第二主设备与从设备的当前报文已经完成，所述通信协调模块中断所述第二主设备与从设备之间的通信连接，并发起停止报文给所述第二主设备与从设备，所述数据控制模块将所述第一主设备的通信报文传输给从设备，并且释放所述第一主设备的通信挂起，以使得所述第一主设备与从设备建立通信连接。
作为一种优选方案，当所述第二主设备对从设备发起通信时，所述信号采集模块采集所述第二主设备的通信报文，所述通信协调模块将所述第二主设备的通信挂起，并将报文寄存在所述逻辑控制单元，所述信号采集模块检测所述第一主设备是否为空闲状态；若所述第一主设备为空闲状态，所述数据控制模块将所述第二主设备的通信报文传输给从设备，并且释放所述第二主设备的通信挂起，以使得所述第二主设备与从设备建立通信连接。
作为一种优选方案，所述逻辑控制单元还包括仲裁控制模块，若所述第一主设备为非空闲状态，所述仲裁控制模块发送请求信号给所述第一主设备；若所述第一主设备不响应所述请求信号，所述通信协调模块发送停止报文给所述第二主设备。
作为一种优选方案，若所述第一主设备响应所述请求信号，所述信号采集模块检测所述第一主设备与从设备的当前报文是否已经完成。
作为一种优选方案，若所述第一主设备与从设备的当前报文已经完成，所述通信协调模块中断所述第一主设备与从设备之间的通信连接，并发起停止报文给所述第一主设备与从设备，所述数据控制模块将所述第二主设备的通信报文传输给从设备，并且释放所述第二主设备的通信挂起，以使得所述第二主设备与从设备建立通信连接。
本申请的一实施方式提供一种数据通信方法，所述数据通信方法包括如下步骤：
实时接收来自第一主设备以及第二主设备的I2C总线的SCL信号与SDA信号；
确定所述第一主设备与所述第二主设备之间的优先级关系；及
根据所述第一主设备与所述第二主设备之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。
本申请实施方式提供的数据通信系统以及方法，通过所述逻辑控制单元接收第一主设备以及第二主设备的I2C总线的SCL信号与SDA信号，并根据第一主设备与第二主设备之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。如此，本申请实施方式提供的数据通信系统以及方法，可以实现多主控设备状态下总线控制权的切换，并可提高系统稳定性，优化I2C仲裁方案以满足实际系统设计需求。
附图说明
图1为根据本申请一实施方式的数据通信系统的方框图。
图2为根据本申请一实施方式的数据通信方法的流程图。
图3是根据本申请另一实施方式的数据通信方法的流程图。
图4是根据本申请另一实施方式的数据通信方法的流程图。
主要元件符号说明
数据通信系统 100
第一主设备 10
第二主设备 20
逻辑控制单元 30
信号采集模块 32
通信协调模块 34
数据控制模块 36
仲裁控制模块 38
从设备 40a、40b、40c
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。
基于本申请中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都是属于本申请保护的范围。
请参阅图1，图1为根据本申请一较佳实施方式的数据通信系统100的方框图。所述数据通信系统100包括第一主设备10、第二主设备20、逻辑控制单元30以及多个从设备40a、40b及40c。在本实施方式中，从设备40a、40b及40c的个数以三个为例。
所述第一主设备10以及所述第二主设备20通过所述逻辑控制单元30与所述多个从设备40a、40b及40c建立通信连接。
在一实施方式中，所述逻辑控制单元30可为现场可编程门阵列(field－programmable gate array，FPGA)。在另一实施方式中，所述逻辑控制单元30可为复杂可编程逻辑器(complex programmable logic device，CPLD)。
所述逻辑控制单元30用于实时接收来自所述第一主设备10以及所述第二主设备20的集成电路(Inter-Integrated Circuit，I2C)总线的SCL信号与SDA信号。
所述逻辑控制单元30确定所述第一主设备10与所述第二主设备20之间的优先级关系，并根据所述第一主设备10与所述第二主设备20之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。
所述第一主设备10与所述第二主设备20之间的优先级关系为：所述第一主设备10为高优先级主设备，所述第二主设备20为低优先级主设备。
在本实施方式中，所述逻辑控制单元30包括信号采集模块32、通信协调模块34、数据控制模块36以及仲裁控制模块38。
所述信号采集模块32用于采集所述第一主设备10以及所述第二主设备20的SCL信号与SDA信号，并根据所述SCL信号以及SDA信号来获取所述第一主设备10以及所述第二主设备20的通信报文。其中，所述通信报文具体为起始+地址广播报文+读/写(Start+Address+W/R)。
当所述第一主设备10对所述从设备40a发起通信时，所述信号采集模块32将采集所述第一主设备10的通信报文，所述通信协调模块34将所述第一主设备10的通信挂起，即将所述第一主设备10的通信报文通过I2C时钟延展机制暂停传输，并将所述第一主设备10的报文寄存在所述逻辑控制单元30。接着，所述信号采集模块32将会检测所述第二主设备20是否处于空闲状态，若所述第二主设备20处于空闲状态，所述数据控制模块36将所述第一主设备10的通信报文传输给从设备40a，并且释放所述第一主设备10的通信挂起，以使得所述第一主设备10与从设备40a建立通信连接。此时，所述第一主设备10拥有所述I2C总线的控制权。
若所述第二主设备20为非空闲状态，即所述第二主设备20正处于通信状态，此时所述信号采集模块32将会检测所述第二主设备20与从设备40a的当前报文是否已完成。若所述信号采集模块32检测到所述第二主设备20与从设备40a的当前报文已经完成，所述通信协调模块34将会中断所述第二主设备20与从设备40a之间的通信连接，并发起停止报文给所述第二主设备20与从设备40a。此时，所述数据控制模块36将所述第一主设备10的通信报文传输给从设备40a，并且释放所述第一主设备10的通信挂起，以使得所述第一主设备10与从设备40a建立通信连接。此时，所述第一主设备10拥有所述I2C总线的控制权。
当所述第二主设备20对从设备40a发起通信时，所述信号采集模块32将会采集所述第二主设备20的通信报文，所述通信协调模块34将所述第二主设备20的通信挂起，并将报文寄存在所述逻辑控制单元30。接着，所述信号采集模块32检测所述第一主设备10是否为空闲状态。若所述第一主设备10处于空闲状态，所述数据控制模块36将所述第二主设备20的通信报文传输给从设备40a，并且释放所述第二主设备20的通信挂起，以使得所述第二主设备20与从设备40a建立通信连接。此时，所述第二主设备20拥有所述I2C总线的控制权。
若所述第一主设备10处于非空闲状态，即所述第一主设备10正处在通信状态。此时，所述仲裁控制模块38将会发送请求信号给所述第一主设备10。若所述第一主设备10不响应所述请求信号，所述通信协调模块34将会发送停止报文给所述第二主设备20。此时，所述第一主设备10继续拥有所述I2C总线的控制权。
若所述第一主设备10响应所述请求信号，所述信号采集模块32将会检测所述第一主设备10与从设备40a的当前报文是否已经完成。若所述第一主设备10与从设备40a的当前报文已经完成，所述通信协调模块34将会中断所述第一主设备10与从设备40a之间的通信连接，并发起停止报文给所述第一主设备10与从设备40a，所述数据控制模块36将所述第二主设备20的通信报文传输给从设备40a，并且释放所述第二主设备20的通信挂起，以使得所述第二主设备20与从设备40a建立通信连接。此时，所述第二主设备20拥有所述I2C总线的控制权。
以此类推，若所述第一主设备10及第二主设备20对从设备40b或从设备40c发起通信，所述逻辑控制单元30同理可根据所述第一主设备10与所述第二主设备20之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。
请参阅图2，图2为根据本申请一较佳实施方式的数据通信方法的流程图。所述数据通信方法可以包括以下步骤：
步骤S21，实时接收来自第一主设备10以及第二主设备20的I2C总线的SCL信号与SDA信号。
具体而言，所述第一主设备10以及所述第二主设备20与所述逻辑控制单元30建立通信连接。所述逻辑控制单元30实时地接收来自第一主设备10以及第二主设备20的I2C总线的SCL信号与SDA信号。
步骤S22，判定所述第一主设备10与所述第二主设备20之间的优先级关系。
具体地，所述逻辑控制单元30用于判定所述第一主设备10与所述第二主设备20之间的优先级关系，并根据所述第一主设备10与所述第二主设备20之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。
在一实施方式中，所述第一主设备10与所述第二主设备20之间的优先级关系为：所述第一主设备10为高优先级主设备，所述第二主设备20为低优先级主设备。
步骤S23，根据所述第一主设备10与所述第二主设备20之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。
请参考图3，所述逻辑控制单元30根据所述第一主设备10与所述第二主设备20之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权具体可以通过以下方法步骤：
步骤S31，所述第一主设备10对从设备发起通信。
步骤S32，所述信号采集模块32将采集所述第一主设备10的通信报文。
步骤S33，所述通信协调模块34将所述第一主设备10的通信挂起。
具体地，所述通信协调模块34将所述第一主设备10的通信通过I2C时钟延展机制暂停传输，并将所述第一主设备10的报文寄存在所述逻辑控制单元30。
步骤S34，所述信号采集模块32将会检测所述第二主设备20是否处于空闲状态。若所述第二主设备20处于空闲状态，进入步骤S38，否则进入步骤S35。
步骤S35，所述信号采集模块32检测所述第二主设备20与从设备的当前报文是否已完成。若所述第二主设备20与从设备的当前报文已完成，进入步骤S36，否则返回步骤S35。
步骤S36，所述通信协调模块34中断所述第二主设备20与从设备之间的通信连接。
步骤S37，所述通信协调模块34发起停止报文给所述第二主设备20与从设备。
步骤S38，所述数据控制模块36将所述第一主设备10的通信报文传输给从设备，并且释放所述第一主设备10的通信挂起，以使得所述第一主设备10与从设备建立通信连接。此时，所述第一主设备10拥有所述I2C总线的控制权。
请参考图4，所述逻辑控制单元30根据所述第一主设备10与所述第二主设备20之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权具体还可以通过以下方法步骤：
步骤S41，所述第二主设备20对从设备发起通信。
步骤S42，所述信号采集模块32采集所述第二主设备20的通信报文。
步骤S43，所述通信协调模块34将所述第二主设备20的通信挂起。
步骤S44，所述信号采集模块32检测所述第一主设备10是否为空闲状态。若所述第一主设备10为空闲状态，进入步骤S410，否则进入步骤S45。
步骤S45，所述仲裁控制模块38发送请求信号给所述第一主设备10。
步骤S46，所述第一主设备10判定是否响应所述请求信号。若所述第一主设备10响应所述请求信号，进入步骤S47，否则进入步骤S411。
步骤S47，所述信号采集模块32检测所述第一主设备10与从设备的当前报文是否已经完成。若所述第一主设备10与从设备的当前报文已经完成，进入步骤S48，否则反馈步骤S47。
步骤S48，所述通信协调模块34中断所述第一主设备10与从设备之间的通信连接。
步骤S49，所述通信协调模块34发起停止报文给所述第一主设备10与从设备。
步骤S410，所述数据控制模块36将所述第二主设备20的通信报文传输给从设备，并且释放所述第二主设备20的通信挂起，以使得所述第二主设备20与从设备建立通信连接。此时，所述第二主设备20拥有所述I2C总线的控制权。
步骤S411，所述通信协调模块34发送停止报文给所述第二主设备20。此时，所述第一主设备10继续拥有所述I2C总线的控制权。
上述实施方式提供的数据通信系统以及方法，通过所述逻辑控制单元30接收第一主设备10以及第二主设备20的I2C总线的SCL信号与SDA信号，并根据第一主设备10与第二主设备20之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权。如此，本申请实施方式提供的数据通信系统以及方法，可以实现多主控设备状态下总线控制权的切换，并可提高系统稳定性，优化I2C仲裁方案以满足实际系统设计需求。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。

Claims (9)

1.一种数据通信系统，包括第一主设备以及第二主设备，其特征在于，所述数据通信系统还包括逻辑控制单元；
所述逻辑控制单元与所述第一主设备以及所述第二主设备建立通信连接，所述逻辑控制单元用于实时接收来自所述第一主设备以及所述第二主设备的I2C总线的SCL信号与SDA信号；以及
所述逻辑控制单元还用于确定所述第一主设备与所述第二主设备之间的优先级关系，并根据所述第一主设备与所述第二主设备之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权；
所述逻辑控制单元包括信号采集模块，所述逻辑控制单元还包括通信协调模块；当所述第二主设备对从设备发起通信时，所述信号采集模块采集所述第二主设备的通信报文，所述第一主设备为高优先级主设备，所述第二主设备为低优先级主设备；所述通信协调模块将所述第二主设备的通信挂起，并将报文寄存在所述逻辑控制单元，所述信号采集模块检测所述第一主设备是否为空闲状态；所述逻辑控制单元还包括仲裁控制模块，若所述第一主设备为非空闲状态，所述仲裁控制模块发送请求信号给所述第一主设备；若所述第一主设备不响应所述请求信号，所述通信协调模块发送停止报文给所述第二主设备。
2.如权利要求1所述的数据通信系统，其特征在于，所述信号采集模块用于采集所述第一主设备以及所述第二主设备的SCL信号与SDA信号，并根据所述SCL信号以及SDA信号来对应获取所述第一主设备以及所述第二主设备的通信报文。
3.如权利要求2所述的数据通信系统，其特征在于，当所述第一主设备对从设备发起通信时，所述信号采集模块采集所述第一主设备的通信报文，所述通信协调模块将所述第一主设备的通信挂起，并将报文寄存在所述逻辑控制单元，所述信号采集模块检测所述第二主设备是否为空闲状态。
4.如权利要求3所述的数据通信系统，其特征在于，所述逻辑控制单元还包括数据控制模块，若所述第二主设备为空闲状态，所述数据控制模块将所述第一主设备的通信报文传输给从设备，并且释放所述第一主设备的通信挂起，以使得所述第一主设备与从设备建立通信连接。
5.如权利要求4所述的数据通信系统，其特征在于，若所述第二主设备为非空闲状态，所述信号采集模块检测所述第二主设备与从设备的当前报文是否已完成；若所述信号采集模块检测到所述第二主设备与从设备的当前报文已经完成，所述通信协调模块中断所述第二主设备与从设备之间的通信连接，并发起停止报文给所述第二主设备与从设备，所述数据控制模块将所述第一主设备的通信报文传输给从设备，并且释放所述第一主设备的通信挂起，以使得所述第一主设备与从设备建立通信连接。
6.如权利要求5所述的数据通信系统，其特征在于，若所述第一主设备为空闲状态，所述数据控制模块将所述第二主设备的通信报文传输给从设备，并且释放所述第二主设备的通信挂起，以使得所述第二主设备与从设备建立通信连接。
7.如权利要求6所述的数据通信系统，其特征在于，若所述第一主设备响应所述请求信号，所述信号采集模块检测所述第一主设备与从设备的当前报文是否已经完成。
8.如权利要求7所述的数据通信系统，其特征在于，若所述第一主设备与从设备的当前报文已经完成，所述通信协调模块中断所述第一主设备与从设备之间的通信连接，并发起停止报文给所述第一主设备与从设备，所述数据控制模块将所述第二主设备的通信报文传输给从设备，并且释放所述第二主设备的通信挂起，以使得所述第二主设备与从设备建立通信连接。
9.一种数据通信方法，其特征在于，所述数据通信方法包括如下步骤：
实时接收来自第一主设备以及第二主设备的I2C总线的SCL信号与SDA信号；
确定所述第一主设备与所述第二主设备之间的优先级关系；及
根据所述第一主设备与所述第二主设备之间的优先级关系以及所接收的SCL信号与SDA信号分配所述I2C总线的控制权；
当所述第二主设备对从设备发起通信时，采集所述第二主设备的通信报文，将所述第二主设备的通信挂起；
检测所述第一主设备是否为空闲状态；
若所述第一主设备为非空闲状态，发送请求信号给所述第一主设备；若所述第一主设备不响应所述请求信号，发送停止报文给所述第二主设备；其中，所述第一主设备为高优先级主设备，所述第二主设备为低优先级主设备。
CN201910441725.7A 2019-05-24 2019-05-24 数据通信系统以及方法 Active CN111984576B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910441725.7A CN111984576B (zh) 2019-05-24 2019-05-24 数据通信系统以及方法
US16/448,093 US10565157B1 (en) 2019-05-24 2019-06-21 I2C data communication system and method applied between multiple master devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910441725.7A CN111984576B (zh) 2019-05-24 2019-05-24 数据通信系统以及方法

Publications (2)

Publication Number Publication Date
CN111984576A CN111984576A (zh) 2020-11-24
CN111984576B true CN111984576B (zh) 2022-03-22

Family

ID=69528234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910441725.7A Active CN111984576B (zh) 2019-05-24 2019-05-24 数据通信系统以及方法

Country Status (2)

Country Link
US (1) US10565157B1 (zh)
CN (1) CN111984576B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114428758B (zh) * 2022-01-27 2024-06-04 Tcl空调器(中山)有限公司 基于iic总线的数据采集方法、系统、空调器及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463488B1 (en) * 1998-06-22 2002-10-08 Arm Limited Apparatus and method for testing master logic units within a data processing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281070B2 (en) * 2005-01-28 2007-10-09 International Business Machines Corporation Multiple master inter integrated circuit bus system
US7634611B2 (en) * 2006-03-17 2009-12-15 Agilent Technologies, Inc. Multi-master, chained two-wire serial bus
FR2969451B1 (fr) * 2010-12-17 2013-01-11 St Microelectronics Rousset Procede et dispositif de communication entre un maitre et plusieurs esclaves suivant un protocole de communication serie, en particulier du type a drain ouvert
US8626973B2 (en) * 2011-09-13 2014-01-07 International Business Machines Corporation Pseudo multi-master I2C operation in a blade server chassis
US9519603B2 (en) * 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9665528B2 (en) * 2014-11-20 2017-05-30 International Business Machines Corporation Bus serialization for devices without multi-device support
US9619674B2 (en) * 2014-12-12 2017-04-11 International Business Machines Corporation Access and protection of I2C interfaces

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6463488B1 (en) * 1998-06-22 2002-10-08 Arm Limited Apparatus and method for testing master logic units within a data processing apparatus

Also Published As

Publication number Publication date
US10565157B1 (en) 2020-02-18
CN111984576A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
JPH0969843A (ja) メッセージ通信の方法および装置
JPS6365177B2 (zh)
EP3490304A1 (en) Method for identifying access point and hotspot, and related product
JPH0667019B2 (ja) 交換機制御方式
CN107766267B (zh) 一种i2c总线的仲裁方法及系统
CN107992439B (zh) 一种可扩展的数据交互方法及系统
CN114826812B (zh) 一种rs485通信多主站的实现方法及系统
CN111984576B (zh) 数据通信系统以及方法
CN103650401A (zh) 一种移动终端内部通信方法
CN109600457B (zh) 一种多至一映射的phy-mac接口控制装置及方法
CN100445973C (zh) 总线控制权仲裁方法与仲裁器
CN112165420A (zh) 报文处理方法、报文处理装置、机器人系统及can设备
US6732262B1 (en) Method and system for controlling reset of IEEE 1394 network
EP4323880B1 (en) I2c bus architecture using shared clock and dedicated data lines
KR100605985B1 (ko) 동기화 이더넷 디바이스에서의 초기 접속 시그널링 방법
CN116383116A (zh) 一种基于spi总线的通信方法及装置
CN109656169B (zh) 多重调度表切换方法、装置、计算机设备及存储介质
JP2000269988A (ja) 同報通信データ転送システム
KR101601303B1 (ko) 이종 프로토콜 메시지 중개 방법
EP4401363A1 (en) Physical layer collision avoidance device and method for performing emergency transmission thereof
EP4332782A1 (en) Deterministic memory-to-memory pcie transfer
JPH11112531A (ja) 送信権譲渡方法及び通信システム
JP2003501950A (ja) データパケットの伝送のための方法及び異成分からなるネットワーク
KR20110001628A (ko) 제어 패킷 수신 장치 및 방법
KR100224321B1 (ko) 무선호출 데이터 전송 지구국 시스템과 망관리 시스템 간의 접속장치 및 접속제어 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 36, North Street, West District, economic and Technological Development Zone, Binhai New Area, Tianjin

Patentee after: Fulian precision electronics (Tianjin) Co.,Ltd.

Address before: No.80 Haiyun street, Binhai New Area Economic and Technological Development Zone, Tianjin 300457

Patentee before: HONGFUJIN PRECISION ELECTRONICS (TIANJIN) Co.,Ltd.

CP03 Change of name, title or address