JP2007227568A - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007227568A
JP2007227568A JP2006045856A JP2006045856A JP2007227568A JP 2007227568 A JP2007227568 A JP 2007227568A JP 2006045856 A JP2006045856 A JP 2006045856A JP 2006045856 A JP2006045856 A JP 2006045856A JP 2007227568 A JP2007227568 A JP 2007227568A
Authority
JP
Japan
Prior art keywords
side barrier
layer
layers
barrier layer
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006045856A
Other languages
English (en)
Other versions
JP4707580B2 (ja
Inventor
Nami Yasuoka
奈美 安岡
Kenichi Kawaguchi
研一 河口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006045856A priority Critical patent/JP4707580B2/ja
Priority to US11/444,420 priority patent/US7663139B2/en
Publication of JP2007227568A publication Critical patent/JP2007227568A/ja
Priority to US12/654,016 priority patent/US7968868B2/en
Application granted granted Critical
Publication of JP4707580B2 publication Critical patent/JP4707580B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置を実現する。
【解決手段】各量子ドット３１が７層以上直接積層されたコラムナドット２１間に、サイドバリア２２が設けられる。サイドバリア２２を構成する各サイドバリア層３２のうち、下部の各サイドバリア層３２（下から最下層〜４層目までの４層分）を引張歪が導入された第１のサイドバリア層として形成するとともに、上部の各サイドバリア層３２（下から５層目〜最上層までの３層分）を無歪である第２のサイドバリア層として形成する。
【選択図】図３

Description

本発明は、主に光通信に用いる光半導体装置に関し、特に量子ドットを活性層に用いた光半導体装置に関する。
量子ドットを活性層に用いた光半導体装置は、パターン効果が小さく利得帯域の広い半導体素子が実現できるために実用化が望まれている。
ＩｎＡｓ／ＧａＡｓ等の歪み系ヘテロエピタキシャル構造において、ヘテロエピタキシャル成長の初期に出現する、いわゆるＳ−Ｋ（Stranski-Krastanow）モード成長法を利用することにより、基板上に相互に離間した島状に量子ドットを形成することができることが知られている。
Ｓ−Ｋモード成長法により形成された量子ドットを用いた光増幅器は、いわゆるＴＭ偏光に対する利得がなく、偏波依存性が大きいという特徴を有する。量子ドットを用いた光増幅器の実用化のためには、入力光の偏波状態に依存することなく出力光の増幅率を一定とする偏波無依存化が不可欠である。そのため、複数の量子ドットを積層し結合させて、ＴＭモード光に結合させるコラムナドットが提案、試作されている。
コラムナドットを有する光半導体装置では、図２０に示すように、半導体基板１０１上に活性層１０２が設けられて構成されている。活性層１０２は、下部バリア１１１と上部バリア１１２との間に量子構造１１３が設けられて構成されている。量子構造１１３は、複数の量子ドット１３１が積層成長して直接的に結合してなるコラムナドット１２１と、各量子ドット１３１に対応して各サイドバリア層１３２が積層され、隣接するコラムナドット１２１間を埋め込むように形成されてなるサイドバリア１２２とから構成されている。
コラムナドットでは、量子ドットの積層数を増加させて高く形成することにより、ＴＭモードの発光効率が増加し、高い利得を得ることができるようになる。即ち、ＴＭモードの発光強度比を増加させるためには、コラムナドットの縦横比を大きくすることが必要である。
ところが、コラムナドットでは、内部に歪が存在するため、量子ドットを積層することにより活性層の結晶性が劣化し、発光強度が低下してしまうという問題がある。例えば、サイズが縦横で２０μｍ×１５μｍのコラムナドットの場合、量子ドットの積層数が１１層（１１重）のコラムナドットのＰＬスペクトル強度は、単層の量子ドットと比較して半分程度に低下する。積層数を増加させ、１４重のコラムナドットにより偏波無依存化が実現できる。しかしながら、１４重のコラムナドットでは発光強度が劣化してしまい、光半導体装置の試作に適用できるレベルの結晶状態には達していない。
そこで、コラムナドットの発光効率を改善することが必要である。その対策として、サイドバリアに対して、コラムナドットに蓄積された歪を緩和させるべく、引張歪を導入する手法がある。この手法によれば、ＴＭモード光の発光強度が強くなることも知られている。偏波無依存の光半導体装置を実現するためには、上記の手法を採用してコラムナドットを構成することが有効であると考えられていた。
特開２００４−１１１７１０号公報 特開２００３−１９７９００号公報 特開２００５−７２３３８号公報
しかしながら、上記のようにサイドバリアに引張歪を導入した量子構造を採用しても、以下のような問題が発生する。
図２１は、コラムナドットの偏波依存性について、コラムナドットにおける量子ドットの積層数とＰＬスペクトル強度（ＴＥモード光の発光強度−ＴＭモード光の発光強度；ｄＢ）との関係として評価結果を示す特性図である。ここで、（ａ）はサイドバリアが無歪とされた場合、（ｂ）はサイドバリアに−０．５％の圧縮歪（即ち０．５％の引張歪）が導入された場合をそれぞれ示し、（ａ），（ｂ）共に出力光の波長が１４５０ｎｍ，１５００ｎｍ，１５５０ｎｍの各場合を表している。
図２１の各図に示すように、コラムナドットにおける量子ドットの積層数を増加させると、ＴＭモード光の発光強度が徐々増加していくことが判る。ここで、図２１（ａ）のように、サイドバリアが無歪のコラムナドットでは、量子ドットの積層数が１層増加する毎に、ＴＭモード光の発光強度が１ｄＢ程度増加している。また、図２１（ｂ）のように、サイドバリアへの歪導入の効果に関しては、７重コラムナドットにおいて−０．５％の歪がある場合、ＴＭモード光の発光強度が２ｄＢ程度増加している。
ところが、図２１（ｂ）に示すように、サイドバリアに歪が導入されたコラムナドットでは、積層数を増加させて縦横比を大きくしても、ＴＭモード光の発光強度の増加率が小さく、目標の設計値を得ることができないという問題がある。図２１（ａ）と比較すると、ＴＭモード光の発光強度の増加率が１／４程度である。
本発明は、上記の課題に鑑みてなされたものであり、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置及びその製造方法を提供することを目的とする。
本発明の光半導体装置は、半導体基板と、前記半導体基板上に形成されてなる、量子構造を有する活性層とを含む光半導体装置であって、前記量子構造は、複数の量子ドットが積層成長して直接的に結合してなるコラムナドットと、前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むように形成されてなるサイドバリアとを有しており、前記サイドバリアは、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とされ、残りが前記半導体基板の格子定数と同一の格子定数である第２のサイドバリア層とされて構成される。
本発明の光半導体装置の別形態は、半導体基板と、前記半導体基板上に形成されてなる、量子構造を有する活性層とを含む光半導体装置であって、前記量子構造は、複数の量子ドットが積層成長して直接的に結合してなるコラムナドットと、前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むように形成されてなるサイドバリアとを有しており、前記サイドバリアは、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とされ、他部が前記半導体基板の格子定数より大きい格子定数である第３のサイドバリア層とされて構成される。
本発明の光半導体装置の製造方法は、半導体基板と、前記半導体基板上に形成されてなる、量子構造を有する活性層とを含む光半導体装置の製造方法であって、前記量子構造を形成するに際して、量子ドットを形成する第１の工程と、前記量子ドット間を埋め込むようにサイドバリア層を形成する第２の工程とを有しており、前記第１の工程及び前記第２の工程からなる一連の工程を複数回繰り返し実行し、複数の前記量子ドットが積層成長して直接的に結合してなるコラムナドットを形成するとともに、前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むサイドバリアを形成し、前記サイドバリアを、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とし、残りが前記半導体基板の格子定数と同一の格子定数である第２のサイドバリア層として構成する。
本発明の光半導体装置の製造方法の別形態は、半導体基板と、前記半導体基板上に形成されてなる、量子構造を有する活性層とを含む光半導体装置の製造方法であって、前記量子構造を形成するに際して、量子ドットを形成する第１の工程と、前記量子ドット間を埋め込むようにサイドバリア層を形成する第２の工程とを有しており、前記第１の工程及び前記第２の工程からなる一連の工程を複数回繰り返し実行し、複数の前記量子ドットが積層成長して直接的に結合してなるコラムナドットを形成するとともに、前記各量子ドットに対応して前記各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むサイドバリアを形成し、前記サイドバリアを、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とし、残りが前記半導体基板の格子定数より大きい格子定数である第３のサイドバリア層として構成する。
本発明によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置が実現する。
−本発明の基本骨子−
本発明者は、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を達成すべく、サイドバリアに引張歪を導入した量子構造を採用した場合において、コラムナドットの積層数を増加させてもＴＭモード光の発光強度の増加率が小さいことの原因を探った。
具体的には、サイドバリアに引張歪を導入した量子構造について、ＴＥ、TＭ及び弱励起のＰＬスペクトル強度の評価により調べた。その結果、図１に示すように、コラムナドットにおける量子ドットの積層数が多くなると、サイドバリアの引張歪が蓄積されてゆき、その結果として量子ドットが直接的に積層されず未形成となり、積層数（ここでは７重）に対応した所望のコラムナドットが形成されないことが判明した。
本発明者は、更に詳細に調べるべく、シミュレーションを実行してみた。その結果を図２に示す。ここでは便宜上、図２１と同一の符号を付す。（ａ）は図２１（ａ）と同様にサイドバリアが無歪とされた場合、（ｂ）はサイドバリアに０．５％の引張歪が導入された場合をそれぞれ示す。
図２（ａ）に示すように、サイドバリアが無歪の場合、コラムナドットにおける最上層の量子ドットの格子定数は、半導体基板の格子定数に比して３％程度拡大する。これに対して、図２（ｂ）に示すように、サイドバリアに０．５％の引張歪が導入された場合、当該引張歪に依存して、最上層の量子ドットの格子定数が半導体基板の格子定数に比して５％程度拡大することが判った。
上記の実験及びシミュレーションの結果から、量子ドットを直接積層してコラムナドットを形成する際に、サイドバリアに引張歪を導入する場合、量子ドットの格子定数が７層目付近から無視できない程度に拡大し、当該量子ドットが未形成状態となることが判明した。従って、コラムナドットでＴＭモード光の発光強度を大きくするためには、７重以上になってもコラムナドットが形成されるように歪を制御する必要がある。この場合、偏波無依存な光半導体装置を実現するには、光導波路構造による偏波依存性を打ち消すレベルまでＴＭモード光の発光強度を大きくする必要がある。光導波路では、ＴＥモード光がＴＥモード光よりも２ｄＢ強くなる。よって、コラムナドットにおけるＴＭモード光／ＴＥモード光の強度比では、ＴＭモード光の発光強度がＴＥモードよりも２ｄＢ程度大きいことが要求される。
［基本構成１］
本発明は、上記の事実を踏まえて鋭意検討した結果、サイドバリアを、当該サイドバリアを構成する複数のサイドバリア層のうち、一部が半導体基板の格子定数よりも小さい格子定数、即ち引張歪の導入された第１のサイドバリア層とし、残りを半導体基板の格子定数と同一の格子定数、即ち無歪の第２のサイドバリア層としてなる量子構造を基本構成とする。
本発明では、サイドバリアが、各量子ドットに対応して各サイドバリア層が積層され、隣接するコラムナドット間を埋め込むように形成されることを利用し、サイドバリアに引張歪を導入するに際して、所定層目以上、例えば７層目以上の量子ドットもその下層と同様の状態で直接積層されるように、サイドバリアを構成する一部のサイドバリア層を無歪の状態で形成する。即ち、サイドバリアを構成する各サイドバリア層を、第１のサイドバリア層又は第２のサイドバリア層のいずれかで形成する。
以下、基本構成１の具体的な緒構成例について、図面を参照しながら説明する。
構成例（１）
図３は、基本構成１における構成例（１）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。
図３では、半導体基板１上に活性層２が設けられている。活性層２は、下部バリア１１と上部バリア１２との間に量子構造１３が設けられて構成されている。量子構造１３は、複数の量子ドット３１が積層成長して直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とから構成されている。
コラムナドット２１は、各量子ドット３１が７層に直接積層されて構成されており、縦横寸法比が０．５以上、ここでは０．６〜０．８程度とされている。これに伴って、サイドバリア２２は、各サイドバリア層３２が７層に直接積層されて構成されている。
構成例（１）では、サイドバリア２２に引張歪を導入しても、全ての量子ドット３１を所望の状態で直接積層すべく、サイドバリア２２を構成する各サイドバリア層３２のうち、下部の各サイドバリア層３２（図示の例では、下から最下層〜４層目までの４層分）を引張歪が導入された第１のサイドバリア層として形成するとともに、上部の各サイドバリア層３２（図示の例では、下から５層目〜最上層までの３層分）を無歪である第２のサイドバリア層として形成する。
構成例（１）によれば、サイドバリア２２の下部の各サイドバリア層３２のみに局所的に引張歪を導入することでコラムナドット２１に蓄積される歪を緩和させる。ここで、サイドバリア２２の上部の各サイドバリア層３２では、引張歪がサイドバリア層３２の未形成の主原因となることから、当該サイドバリア層３２の未形成を防止すべく当該上部の各サイドバリア層３２は無歪とする。この構成により、サイドバリア２２の引張歪によりコラムナドット２１に蓄積される歪を緩和させるも、全ての量子ドット３１を直接積層してなるコラムナドット２１を所望の状態に完成することができ、偏波無依存の光増幅特性が実現する。
なお、特許文献１には、サイドバリアに引張歪を、下部及び下部バリアに圧縮歪を導入する構成が開示されている。また、特許文献２には、サイドバリアに引張歪を導入する構成が開示されている。また、特許文献３には、各々第１のバリアを介して量子ドットが積層されてなる複数の量子ドット積層体（量子ドット間は結合しておらず、コラムナドットとはなっていない）が、第２のバリアを介して更に積層されてなる構成が開示されている。
しかしながら、特許文献１〜３の各発明は、積層された量子ドットが全てサイドバリア層を介して言わば離散的に積層された構成を採る。この構成では、各量子ドットの波動関数の重なりが弱い場合や、波動関数に重なりが生じない場合があり、実用的に問題のない偏波無依存を得ることができない。
これに対して本発明では、実用的な偏波無依存を得るべく各量子ドットを直接積層する構成を採ることを前提として、更にＴＭモード光の発光強度を増加させるために、サイドバリアを引張歪の第１のサイドバリア層と無歪の第２のサイドバリア層とを適宜積層する構成を採る。この構成により初めて上述した効果を奏することが可能となるのであり、本発明は特許文献１〜３の各発明とは別発明であり、これらから容易に想到できるものではない。
構成例（２）
図４は、基本構成１における構成例（２）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。なお、図３と同様の構成部材等については同符号を付して詳しい説明を省略する。
コラムナドット２１は、各量子ドット３１が７層に直接積層されて構成されており、縦横寸法比が０．５以上、ここでは０．６〜０．８程度とされている。これに伴って、サイドバリア２２は、各サイドバリア層３２が７層に直接積層されて構成されている。
構成例（２）では、サイドバリア２２に引張歪を導入しても、全ての量子ドット３１を所望の状態で直接積層すべく、サイドバリア２２を構成する各サイドバリア層３２のうち、下から３層目〜６層目までの４層分を引張歪が導入された第１のサイドバリア層として形成するとともに、他のサイドバリア層３２（下から最下層〜２層目まで、及び最上層の３層分）を無歪の第２のサイドバリア層として形成する。
構成例（２）によれば、サイドバリア２２における引張歪の導入部位を最適化すべく、所定のサイドバリア層３２に局所的に引張歪を導入する。この構成により、コラムナドット２１に蓄積される歪をきめ細かく正確に緩和させる。ここで、サイドバリア２２の上部では引張歪が量子ドット３１の未形成の主原因となることから、この量子ドット３１の未形成を防止すべく、残りのサイドバリア層３２（特に、最上層のサイドバリア層３２）は無歪とする。この構成により、サイドバリア２２の引張歪によりコラムナドット２１に蓄積される歪を緩和させるも、全ての量子ドット３１を直接積層してコラムナドット２１を所望の状態に完成することができ、偏波無依存の光増幅特性が実現する。
構成例（３）
図５は、基本構成１における構成例（３）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。なお、図３と同様の構成部材等については同符号を付して詳しい説明を省略する。
コラムナドット２１は、各量子ドット３１が９層に直接積層されて構成されており、縦横寸法比が０．５以上、ここでは０．６５〜０．９程度とされている。これに伴って、サイドバリア２２は、各サイドバリア層３２が９層に直接積層されて構成されている。
構成例（３）では、サイドバリア２２において、積層されたサイドバリア層のうち、下半分の部分と上半分の部分とが中央部位に対して対称構造となるように、第１のサイドバリア層及び前記第２のサイドバリア層を積層する。詳細には、サイドバリア２２に引張歪を導入しても、全ての量子ドット３１を所望の状態で直接積層すべく、サイドバリア２２を構成する各サイドバリア層３２のうち、図示の例では、下から最下層、２層目、４層目、６層目、８層目、最上層の６層分を引張歪が導入された第１のサイドバリア層として形成するとともに、他のサイドバリア層３２（図示の例では、下から３層目、５層目、７層目の３層分）を無歪である第２のサイドバリア層として形成する。
構成例（３）によれば、サイドバリア２２における引張歪の導入部位を最適化すべく、ここではサイドバリア２２の中央部位に対して対称構造となるように、所定のサイドバリア層３２に局所的に引張歪を導入する。この構成により、コラムナドット２１に蓄積される歪をきめ細かく正確に緩和させる。ここで、サイドバリア２２の上部では引張歪が量子ドット３１の未形成の主原因となることから、この量子ドット３１の未形成を防止すべく、残りのサイドバリア層３２は無歪とする。この構成により、サイドバリア２２の引張歪によりコラムナドット２１に蓄積される歪を緩和させるも、全ての量子ドット３１を直接積層してコラムナドット２１を所望の状態に完成することができ、偏波無依存の光増幅特性が実現する。
構成例（４）
図６は、基本構成１における構成例（４）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。なお、図３と同様の構成部材等については同符号を付して詳しい説明を省略する。
コラムナドット２１は、各量子ドット３１が９層に直接積層されて構成されており、縦横寸法比が０．５以上、ここでは０．６５〜０．９程度とされている。これに伴って、サイドバリア２２は、各サイドバリア層３２が９層に直接積層されて構成されている。
構成例（４）では、サイドバリア２２に引張歪を導入しても、全ての量子ドット３１を所望の状態で直接積層すべく、サイドバリア２２が、実効的に引張歪の効果が消失するように（全体として見れば無歪となるように）、第１のサイドバリア層及び第２のサイドバリア層を適宜積層する構成を採る。詳細には、サイドバリア２２を構成する各サイドバリア層３２のうち、下から最下層、２層目、４層目、５層目、８層目の５層分を引張歪が導入された第１のサイドバリア層として形成するとともに、他のサイドバリア層３２（図示の例では、下から３層目、６層目、７層目、最上層の４層分）を無歪である第２のサイドバリア層として形成する。
構成例（４）によれば、サイドバリア２２を実効的に引張歪の効果が消失させるべく、サイドバリア２２における引張歪の導入部位を最適化するため、所定のサイドバリア層３２に局所的に引張歪を導入する。この構成により、コラムナドット２１に蓄積される歪をきめ細かく正確に緩和させる。ここで、サイドバリア２２の上部では引張歪が量子ドット３１の未形成の主原因となることから、この量子ドット３１の未形成を防止すべく、残りのサイドバリア層３２は無歪とする。この構成により、サイドバリア２２の引張歪によりコラムナドット２１に蓄積される歪を緩和させるも、全ての量子ドット３１を直接積層してコラムナドット２１を所望の状態に完成することができ、偏波無依存の光増幅特性が実現する。
構成例（５）
図７は、基本構成１における構成例（５）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。なお、図３と同様の構成部材等については同符号を付して詳しい説明を省略する。
コラムナドット２１は、各量子ドット３１が９層に直接積層されて構成されており、縦横寸法比が０．５以上、ここでは０．６５〜０．９程度とされている。これに伴って、サイドバリア２２は、各サイドバリア層３２が９層に直接積層されて構成されている。
構成例（５）では、サイドバリア２２に引張歪を導入しても、全ての量子ドット３１を所望の状態で直接積層すべく、サイドバリア２２を構成する各サイドバリア層３２のうち、下から最下層、４層目、７層目の３層分を引張歪が導入された第１のサイドバリア層として形成する。ここで、これら３層の第１のサイドバリア層では、引張歪量が異なり、最下層が最も強い引張歪を有しており、４層目、７層目が順に弱くなるように調節されている。そして、他のサイドバリア層３２（図示の例では、下から２層目、３層目、５層目、６層目、８層目、最上層の６層分）を無歪である第２のサイドバリア層として形成する。
構成例（５）によれば、サイドバリア２２における引張歪の導入部位を最適化すべく、ここでは下部の数層及び最上層のサイドバリア層３２に各々歪量を変えて局所的に引張歪を導入する。この構成により、コラムナドット２１に蓄積される歪をきめ細かく正確に緩和させる。ここで、サイドバリア２２の上部では引張歪が量子ドット３１の未形成の主原因となることから、この量子ドット３１の未形成を防止すべく、残りのサイドバリア層３２は無歪とする。この構成により、サイドバリア２２の引張歪によりコラムナドット２１に蓄積される歪を緩和させるも、全ての量子ドット３１を直接積層してコラムナドット２１を所望の状態に完成することができ、偏波無依存の光増幅特性が実現する。
［基本構成２］
本発明は、サイドバリアの上部で量子ドットが未形成状態となる事実を踏まえて検討した結果、本発明の別態様として、サイドバリアを、当該サイドバリアを構成する複数のサイドバリア層のうち、一部が半導体基板の格子定数よりも小さい格子定数、即ち引張歪の導入された第１のサイドバリア層とし、残りを半導体基板の格子定数よりも大きい格子定数、即ち圧縮歪の導入された第３のサイドバリア層としてなる量子構造の基本構成に想到した。
本発明では、サイドバリアが、各量子ドットに対応して各サイドバリア層が積層され、隣接するコラムナドット間を埋め込むように形成されることを利用し、所定層目以上、例えば７層目以上の量子ドットもその下層と同様の状態で直接積層されるように、サイドバリアを構成する一部のサイドバリア層には引張歪を導入し、他のサイドバリア層には圧縮歪を導入する。即ち、サイドバリアを構成する各サイドバリア層を、第１のサイドバリア層又は第３のサイドバリア層のいずれかで形成する。
以下、基本構成２の具体的な緒構成例について、図面を参照しながら説明する。
構成例（１）
図８は、基本構成２における構成例（１）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。なお、図３と同様の構成部材等については同符号を付して詳しい説明を省略する。
コラムナドット２１は、各量子ドット３１が７層に直接積層されて構成されており、縦横寸法比が０．５以上、ここでは０．６〜０．８程度とされている。これに伴って、サイドバリア２２は、各サイドバリア層３２が７層に直接積層されて構成されている。
構成例（１）では、サイドバリア２２に引張歪を導入しても、全ての量子ドット３１を所望の状態で直接積層すべく、サイドバリア２２を構成する各サイドバリア層３２のうち、下部の各サイドバリア層３２（図示の例では、下から最下層〜４層目までの４層分）を引張歪が導入された第１のサイドバリア層として形成するとともに、上部の各サイドバリア層３２（図示の例では、下から５層目〜最上層までの３層分）を圧縮歪が導入された第３のサイドバリア層として形成する。
構成例（１）によれば、サイドバリア２２の下部の各サイドバリア層３２のみに局所的に引張歪を導入することでコラムナドット２１に蓄積される歪を緩和させる。ここで、サイドバリア２２の上部の各サイドバリア層３２では、引張歪がサイドバリア層３２の未形成の主原因となることから、当該サイドバリア層３２の未形成を確実に防止すべく当該上部の各サイドバリア層３２には圧縮歪を導入する。この構成により、サイドバリア２２の引張歪によりコラムナドット２１に蓄積される歪を緩和させるも、全ての量子ドット３１を直接積層してコラムナドット２１を所望の状態に完成することができ、偏波無依存の光増幅特性が実現する。
構成例（２）
図９は、基本構成２における構成例（２）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。なお、図３と同様の構成部材等については同符号を付して詳しい説明を省略する。
コラムナドット２１は、各量子ドット３１が７層に直接積層されて構成されており、縦横寸法比が０．５以上、ここでは０．６〜０．８程度とされている。これに伴って、サイドバリア２２は、各サイドバリア層３２が７層に直接積層されて構成されている。
構成例（２）では、サイドバリア２２に引張歪を導入しても、全ての量子ドット３１を所望の状態で直接積層すべく、サイドバリア２２を構成する各サイドバリア層３２のうち、下から３層目〜６層目までの４層分を引張歪が導入された第１のサイドバリア層として形成するとともに、他のサイドバリア層３２（下から最下層〜２層目まで、及び最上層の３層分）を圧縮歪が導入された第３のサイドバリア層として形成する。
構成例（２）によれば、サイドバリア２２における引張歪の導入部位を最適化すべく、ここでは下部の数層及び最上層のサイドバリア層３２に局所的に引張歪を導入する。この構成により、コラムナドット２１に蓄積される歪をきめ細かく正確に緩和させる。ここで、サイドバリア２２の上部では引張歪が量子ドット３１の未形成の主原因となることから、この量子ドット３１の未形成を確実に防止すべく、残りのサイドバリア層３２には圧縮歪を導入する。この構成により、サイドバリア２２の引張歪によりコラムナドット２１に蓄積される歪を緩和させるも、全ての量子ドット３１を直接積層してコラムナドット２１を所望の状態に完成することができ、偏波無依存の光増幅特性が実現する。
−本発明を適用した好適な諸実施形態−
以下、上述の基本構成１，２に対応した具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の各実施形態では便宜上、光半導体装置の構成をその製造方法と共に説明する。
［第１の実施形態］
本実施形態では、基本構成１の構成例（１）における活性層２を有する光半導体装置について説明する。
図１０〜図１２は、第１の実施形態による光半導体装置の製造方法を工程順に示す概略断面図である。
図１０（ａ）：
先ず、例えばｎ−ＩｎＰからなる半導体基板１上に、例えばＭＢＥ法やＭＯＶＰＥ法により、例えば膜厚５００ｎｍ程度のｎ−ＩｎＰからなるバッファ層１１を形成する。
次に、バッファ層１１上に、ＩｎＧａＡｓＰからなる４元バリア層１４、量子構造１３、ＩｎＧａＡｓＰからなる４元バリア層１４、量子構造１３、ＩｎＧａＡｓＰからなる４元バリア層１４を順次積層し、積層構造体１０を形成する。
次に、積層構造体１０上にｐ−ＩｎＰからなるクラッド層３を積層形成する。
ここで、積層構造体１０の各量子構造１３の形成法について、図１２を用いて詳述する。図１２では、図３等と同様に、１つのコラムナドット２１及びその周辺を拡大して示す。
各量子構造１３は、コラムナドット２１及び隣接するコラムナドット２１間を埋め込むサイドバリア２２を備える。
本実施形態では、以下の工程ａ及び工程ｂを適宜繰り返し行って量子ドット３１及びサイドバリア層３２を積層してゆく。
（工程ａ）
先ず、量子ドット３１を形成する。詳細には、例えばＭＢＥ法又はＭＯＶＰＥ法等により、半導体基板１を構成するＩｎＰとの間における格子不整合に起因して成長させ、島状の量子ドットに自己形成する。このようにして、下部バリア１１上にＩｎＡｓからなる複数の量子ドット３１を並列形成する。
次いで、サイドバリア層３２を形成する。詳細には、例えばＭＢＥ法又はＭＯＶＰＥ法等により、量子ドット３１が埋設しない程度の膜厚、例えば２ｎｍ程度のサイドバリア層３２を形成する。ここで、サイドバリア層３２は、その内部に引張歪が導入されてなる第１のサイドバリア層となるように、半導体基板１を構成するＩｎＰよりも格子定数が大きくなるように組成が調節された材料、例えばＩｎＧａＡｓＰを用いて形成される。
（工程ｂ）
先ず、工程ａの前段と同様にして量子ドット３１を形成する。
次いで、サイドバリア層３２を形成する。詳細には、例えばＭＢＥ法又はＭＯＶＰＥ法等により、量子ドット３１が埋設しない程度の膜厚、例えば２ｎｍ程度のサイドバリア層３２を形成する。ここで、サイドバリア層３２は、その内部が無歪である第２のサイドバリア層となるように、半導体基板１を構成するＩｎＰと同様の格子定数である材料、例えばＩｎＧａＡｓＰを用いて形成される。
本実施形態では、量子ドット３１及びサイドバリア層３２からなる層を形成するに際して、下部、ここでは下から最下層〜４層目までの４層分については、工程ａを逐一実行して形成する。
また、上部、ここでは下から５層目〜最上層までの３層分については、工程ｂを逐一実行して形成する。
上記のように工程ａ及び工程ｂを実行することにより、下部バリア１１上に、７層の量子ドット層３１が積層されて直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とを備えた量子構造１３が形成される。
なお、ここではコラムナドット２１を、量子ドット３１が７層に直接積層された７重コラムナドットとして形成する場合を例示したが、８層〜１４層程度、例えば１０層まで量子ドット３１を直接積層してコラムナドット２１を形成しても良い。
図１０（ｂ）：
続いて、積層構造体１０上にｐ−ＩｎＰからなるクラッド層３を積層形成する。
図１０（ｃ）：
リソグラフィー及びエッチングにより、クラッド層３及び積層構造体１０をストライプ形状にパターニングする。
図１１（ａ）：
続いて、ストライプ形状にパターニングされたクラッド層３及び積層構造体１０の両側を埋め込むように、半絶縁性ＩｎＰからなる埋め込み層４を形成する。
図１１（ｂ）：
続いて、クラッド層３上及び埋め込み層４上に、シリコン酸化膜５を成膜する。
次に、シリコン酸化膜５をリソグラフィー及びエッチングによりパターニングし、クラッド層３上の一部を露出させる開口５ａを形成する。
図１１（ｃ）：
続いて、開口５ａ内を埋め込むように、シリコン酸化膜５上に、例えば電子ビーム蒸着法により、例えば膜厚１００ｎｍ程度のチタン（Ｔｉ）膜と、例えば膜厚３００ｎｍ程度のプラチナ（Ｐｔ）膜とを堆積する。
次に、チタン膜及びプラチナ膜をシードとして、メッキ法により、プラチナ膜上に膜厚３μｍ程度の金（Ａｕ）膜を堆積する。
そして、Ａｕ／Ｐｔ／Ｔｉの積層構造をリソグラフィー及びエッチングにより電極形状にパターニングし、開口５ａを介してクラッド層３と電気的に接続された電極６を形成する。
以上の工程を経ることにより、本実施形態による光半導体装置を完成させる。
ここで、本実施形態におけるコラムナドットの偏波依存性について、図２１（ａ）との比較の下で、コラムナドットにおける量子ドットの積層数とＰＬスペクトル強度（ＴＥモード光の発光強度−ＴＭモード光の発光強度；ｄＢ）との関係として調べた。その結果を図１３に示す。
ここでは、本実施形態のコラムナドット２２として、量子ドット３１を１０層積層してなる１０重コラムナドット２１について調べた。その結果、ＴＭモード光の発光強度がＴＥモード光の発光強度よりも２ｄＢ高い値が得られた。このコラムナドット２１を光半導体装置（光半導体増幅器）に採用することにより、偏波無依存の光増幅特性を得ることができた。
以上説明したように、本実施形態によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置が実現する。
［変形例］
ここで、第１の実施形態の緒変形例について説明する。
（変形例１）
変形例１では、基本構成１の構成例（２）における活性層２を有する光半導体装置について説明する。
図１４は、第１の実施形態の変形例１による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。
図１４（ａ）：
本例では、先ず第１の実施形態の図１０（ａ）と同様に下部バリア１１を形成する。
次に、下部バリア１１上に、コラムナドット２１及び隣接するコラムナドット２１間を埋め込むサイドバリア２２を備えた量子構造１３を形成する。
本例では、第１の実施形態で説明した工程ａ及び工程ｂを以下のように適宜繰り返し行って量子ドット３１及びサイドバリア層３２を積層してゆく。
量子ドット３１及びサイドバリア層３２からなる層を形成するに際して、下から最下層〜２層目まで、及び最上層の３層分については、工程ｂを逐一実行して形成する。
また、残りの部分、即ち下から３層目〜６層目までの４層分については、工程ａを逐一実行して形成する。
上記のように工程ａ及び工程ｂを実行することにより、下部バリア１１上に、７層の量子ドット層３１が積層されて直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とを備えた量子構造１３が形成される。
なお、ここではコラムナドット２１を、量子ドット３１が７層に直接積層された７重コラムナドットとして形成する場合を例示したが、８層〜１４層程度、例えば１０層まで量子ドット３１を直接積層してコラムナドット２１を形成しても良い。
図１４（ｂ）：
続いて、量子構造１３上に、例えばＭＢＥ法又はＭＯＶＰＥ法等により、例えば膜厚４０ｎｍ程度のＩｎＧａＡｓＰからなる上部バリア１２を形成する。このようにして、半導体基板１上に、下部バリア１１と上部バリア１２とで量子構造１３を挟持してなる活性層２が形成される。
そして、第１の実施形態の図１０（ｃ），図１１（ａ），図１１（ｂ），図１２（ａ），図１２（ｂ）の各工程を経て、変形例１による光半導体装置を完成させる。
以上説明したように、変形例１によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置が実現する。
（変形例２）
変形例２では、基本構成１の構成例（３）における活性層２を有する光半導体装置について説明する。
図１５は、第１の実施形態の変形例２による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。
図１５（ａ）：
本例では、先ず第１の実施形態の図１０（ａ）と同様に下部バリア１１を形成する。
次に、下部バリア１１上に、コラムナドット２１及び隣接するコラムナドット２１間を埋め込むサイドバリア２２を備えた量子構造１３を形成する。
本例では、第１の実施形態で説明した工程ａ及び工程ｂを以下のように適宜繰り返し行って量子ドット３１及びサイドバリア層３２を積層してゆく。
量子ドット３１及びサイドバリア層３２からなる層を形成するに際して、下から最下層、２層目、４層目、６層目、８層目、最上層の６層分については、工程ａを逐一実行して形成する。
また、残りの部分、即ち下から３層目、５層目、７層目の３層分については、工程ｂを逐一実行して形成する。
上記のように工程ａ及び工程ｂを実行することにより、下部バリア１１上に、９層の量子ドット層３１が積層されて直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とを備えた量子構造１３が形成される。
なお、ここではコラムナドット２１を、量子ドット３１が９層に直接積層された９重コラムナドットとして形成する場合を例示したが、１０層〜１４層程度、例えば１０層まで量子ドット３１を直接積層してコラムナドット２１を形成しても良い。
図１５（ｂ）：
続いて、量子構造１３上に、例えばＭＢＥ法又はＭＯＶＰＥ法等により、例えば膜厚３０ｎｍ程度のＩｎＧａＡｓＰからなる上部バリア１２を形成する。このようにして、半導体基板１上に、下部バリア１１と上部バリア１２とで量子構造１３を挟持してなる活性層２が形成される。
そして、第１の実施形態の図１０（ｃ），図１１（ａ），図１１（ｂ），図１２（ａ），図１２（ｂ）の各工程を経て、変形例２による光半導体装置を完成させる。
以上説明したように、変形例２によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置が実現する。
（変形例３）
変形例３では、基本構成１の構成例（４）における活性層２を有する光半導体装置について説明する。
図１６は、第１の実施形態の変形例３による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。
図１６（ａ）：
本例では、先ず第１の実施形態の図１０（ａ）と同様に下部バリア１１を形成する。
次に、下部バリア１１上に、コラムナドット２１及び隣接するコラムナドット２１間を埋め込むサイドバリア２２を備えた量子構造１３を形成する。
本例では、第１の実施形態で説明した工程ａ及び工程ｂを以下のように適宜繰り返し行って量子ドット３１及びサイドバリア層３２を積層してゆく。
量子ドット３１及びサイドバリア層３２からなる層を形成するに際して、下から最下層、２層目、４層目、５層目、８層目の５層分については、工程ａを逐一実行して形成する。
また、残りの部分、即ち下から３層目、６層目、７層目、最上層の４層分については、工程ｂを逐一実行して形成する。
上記のように工程ａ及び工程ｂを実行することにより、下部バリア１１上に、９層の量子ドット層３１が積層されて直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とを備えた量子構造１３が形成される。
なお、ここではコラムナドット２１を、量子ドット３１が９層に直接積層された９重コラムナドットとして形成する場合を例示したが、１０層〜１４層程度、例えば１０層まで量子ドット３１を直接積層してコラムナドット２１を形成しても良い。
図１６（ｂ）：
続いて、量子構造１３上に、例えばＭＢＥ法又はＭＯＶＰＥ法等により、例えば膜厚３０ｎｍ程度のＩｎＧａＡｓＰからなる上部バリア１２を形成する。このようにして、半導体基板１上に、下部バリア１１と上部バリア１２とで量子構造１３を挟持してなる活性層２が形成される。
そして、第１の実施形態の図１０（ｃ），図１１（ａ），図１１（ｂ），図１２（ａ），図１２（ｂ）の各工程を経て、変形例３による光半導体装置を完成させる。
以上説明したように、変形例３によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体増幅装置が実現する。
（変形例４）
変形例４では、基本構成１の構成例（５）における活性層２を有する光半導体装置について説明する。
図１７は、第１の実施形態の変形例４による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。
図１７（ａ）：
本例では、先ず第１の実施形態の図１０（ａ）と同様に下部バリア１１を形成する。
次に、下部バリア１１上に、コラムナドット２１及び隣接するコラムナドット２１間を埋め込むサイドバリア２２を備えた量子構造１３を形成する。
本例では、工程ａ1〜ａ3及び第１の実施形態で説明した工程ｂを以下のように適宜行って量子ドット３１及びサイドバリア層３２を積層してゆく。
（工程ａ1）
先ず、第１の実施形態における工程ａの前段と同様にして、量子ドット３１を形成する。
次いで、サイドバリア層３２を形成する。詳細には、例えばＭＢＥ法又はＭＯＶＰＥ法等により、量子ドット３１が埋設しない程度の膜厚、例えば２ｎｍ程度のサイドバリア層３２を形成する。ここで、サイドバリア層３２は、その内部に引張歪が導入されてなる第１のサイドバリア層となるように、半導体基板１を構成するＩｎＰよりも格子定数の大きい材料であり、変形例４で最も大きな格子定数となるように組成が調節された材料、例えばＩｎＧａＡｓＰを用いて形成される。
（工程ａ2）
先ず、第１の実施形態における工程ａの前段と同様にして、量子ドット３１を形成する。
次いで、サイドバリア層３２を形成する。詳細には、例えばＭＢＥ法又はＭＯＶＰＥ法等により、量子ドット３１が埋設しない程度の膜厚、例えば２ｎｍ程度のサイドバリア層３２を形成する。ここで、サイドバリア層３２は、その内部に引張歪が導入されてなる第１のサイドバリア層となるように、半導体基板１を構成するＩｎＰよりも格子定数が大きく、工程ａ1のＩｎＰよりは格子定数が小さくなるように組成が調節された材料、例えばＩｎＧａＡｓＰを用いて形成される。
（工程ａ3）
先ず、第１の実施形態における工程ａの前段と同様にして、量子ドット３１を形成する。
次いで、サイドバリア層３２を形成する。詳細には、例えばＭＢＥ法又はＭＯＶＰＥ法等により、量子ドット３１が埋設しない程度の膜厚、例えば２ｎｍ程度のサイドバリア層３２を形成する。ここで、サイドバリア層３２は、その内部に引張歪が導入されてなる第１のサイドバリア層となるように、半導体基板１を構成するＩｎＰよりも格子定数が大きく、工程ａ2のＩｎＰよりは格子定数が小さくなるように組成が調節された材料、例えばＩｎＧａＡｓＰを用いて形成される。
本実施形態では、量子ドット３１及びサイドバリア層３２からなる層を形成するに際して、最下層については工程ａ1を、下から４層目については工程ａ2を、下から７層目については工程ａ3をそれぞれ実行して形成する。
また、残りの部分、即ち下から２層目、３層目、５層目、６層目、８層目、最上層の６層分については、工程ｂを逐一実行して形成する。
上記のように工程ａ1〜ａ3及び工程ｂを実行することにより、下部バリア１１上に、９層の量子ドット層３１が積層されて直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とを備えた量子構造１３が形成される。
なお、ここではコラムナドット２１を、量子ドット３１が９層に直接積層された９重コラムナドットとして形成する場合を例示したが、１０層〜１４層程度、例えば１０層まで量子ドット３１を直接積層してコラムナドット２１を形成しても良い。
図１７（ｂ）：
続いて、量子構造１３上に、例えばＭＢＥ法又はＭＯＶＰＥ法等により、例えば膜厚３０ｎｍ程度のＩｎＧａＡｓＰからなる上部バリア１２を形成する。このようにして、半導体基板１上に、下部バリア１１と上部バリア１２とで量子構造１３を挟持してなる活性層２が形成される。
そして、第１の実施形態の図１０（ｃ），図１１（ａ），図１１（ｂ），図１２（ａ），図１２（ｂ）の各工程を経て、変形例４による光半導体装置を完成させる。
以上説明したように、変形例４によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置が実現する。
［第２の実施形態］
本実施形態では、基本構成２の構成例（１）における活性層２を有する光半導体装置について説明する。
図１８は、第２の実施形態による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。
図１８（ａ）：
本例では、先ず第１の実施形態の図１０（ａ）と同様に下部バリア１１を形成する。
次に、下部バリア１１上に、コラムナドット２１及び隣接するコラムナドット２１間を埋め込むサイドバリア２２を備えた量子構造１３を形成する。
本例では、第１の実施形態で説明した工程ａ及び工程ｃを以下のように適宜繰り返し行って量子ドット３１及びサイドバリア層３２を積層してゆく。
（工程ｃ）
先ず、第１の実施形態における工程ａの前段と同様にして、量子ドット３１を形成する。
次いで、サイドバリア層３２を形成する。詳細には、例えばＭＢＥ法又はＭＯＶＰＥ法等により、量子ドット３１が埋設しない程度の膜厚、例えば２ｎｍ程度のサイドバリア層３２を形成する。ここで、サイドバリア層３２は、その内部に圧縮歪が導入されてなる第３のサイドバリア層となるように、半導体基板１を構成するＩｎＰよりも格子定数が小さくなるように組成が調節された材料、例えばＩｎＧａＡｓＰを用いて形成される。
本実施形態では、量子ドット３１及びサイドバリア層３２からなる層を形成するに際して、下部、ここでは下から最下層〜４層目までの４層分については、工程ａを逐一実行して形成する。
また、上部、ここでは下から５層目〜最上層までの３層分については、工程ｃを逐一実行して形成する。
上記のように工程ｂ及び工程ｃを実行することにより、下部バリア１１上に、７層の量子ドット層３１が積層されて直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とを備えた量子構造１３が形成される。
なお、ここではコラムナドット２１を、量子ドット３１が７層に直接積層された７重コラムナドットとして形成する場合を例示したが、８層〜１４層程度、例えば１０層まで量子ドット３１を直接積層してコラムナドット２１を形成しても良い。
図１８（ｂ）：
続いて、量子構造１３上に、例えばＭＢＥ法又はＭＯＶＰＥ法等により、例えば膜厚３０ｎｍ程度のＩｎＧａＡｓＰからなる上部バリア１２を形成する。このようにして、半導体基板１上に、下部バリア１１と上部バリア１２とで量子構造１３を挟持してなる活性層２が形成される。
そして、第１の実施形態の図１０（ｃ），図１１（ａ），図１１（ｂ），図１２（ａ），図１２（ｂ）の各工程を経て、第２の実施形態による光半導体装置を完成させる。
以上説明したように、第２の実施形態によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体装置が実現する。
［変形例］
ここで、第１の実施形態の変形例について説明する。
この変形例では、基本構成２の構成例（２）における活性層２を有する光半導体装置について説明する。
図１９は、第２の実施形態の変形例による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。
図１９（ａ）：
本例では、先ず第１の実施形態の図１０（ａ）と同様に下部バリア１１を形成する。
次に、下部バリア１１上に、コラムナドット２１及び隣接するコラムナドット２１間を埋め込むサイドバリア２２を備えた量子構造１３を形成する。
本例では、第２の実施形態で説明した工程ａ及び工程ｃを以下のように適宜繰り返し行って量子ドット３１及びサイドバリア層３２を積層してゆく。
量子ドット３１及びサイドバリア層３２からなる層を形成するに際して、下から最下層〜２層目まで、及び最上層の３層分については、工程ａを逐一実行して形成する。
また、残りの部分、即ち下から３層目〜６層目までの４層分については、工程ｃを逐一実行して形成する。
上記のように工程ａ及び工程ｃを実行することにより、下部バリア１１上に、７層の量子ドット層３１が積層されて直接的に結合してなるコラムナドット２１と、各量子ドット３１に対応して各サイドバリア層３２が積層され、隣接するコラムナドット２１間を埋め込むように形成されてなるサイドバリア２２とを備えた量子構造１３が形成される。
なお、ここではコラムナドット２１を、量子ドット３１が７層に直接積層された７重コラムナドットとして形成する場合を例示したが、８層〜１４層程度、例えば１０層まで量子ドット３１を直接積層してコラムナドット２１を形成しても良い。
図１９（ｂ）：
続いて、量子構造１３上に、例えばＭＢＥ法又はＭＯＶＰＥ法等により、例えば膜厚３０ｎｍ程度のＩｎＧａＡｓＰからなる上部バリア１２を形成する。このようにして、半導体基板１上に、下部バリア１１と上部バリア１２とで量子構造１３を挟持してなる活性層２が形成される。
そして、第１の実施形態の図１０（ｃ），図１１（ａ），図１１（ｂ），図１２（ａ），図１２（ｂ）の各工程を経て、変形例による光半導体装置を完成させる。
以上説明したように、変形例によれば、ＴＭモード光の発光強度が大きく偏波依存性のない光増幅を容易且つ確実に可能とする信頼性の高い光半導体増幅装置が実現する。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）半導体基板と、
前記半導体基板上に形成されてなる、量子構造を有する活性層と
を含む光半導体装置であって、
前記量子構造は、
複数の量子ドットが積層成長して直接的に結合してなるコラムナドットと、
前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むように形成されてなるサイドバリアと
を含み、
前記サイドバリアは、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とされ、残りが前記半導体基板の格子定数と同一の格子定数である第２のサイドバリア層とされて構成されることを特徴とする光半導体装置。
（付記２）前記サイドバリアは、複数の前記第１のサイドバリア層が積層されて下部構造が構成されるとともに、前記下部構造上に複数の前記第２のサイドバリア層が積層されて上部構造が構成されることを特徴とする付記１に記載の光半導体装置。
（付記３）前記サイドバリアは、少なくとも最下層の前記サイドバリア層が前記第２のサイドバリア層とされてなることを特徴とする付記１に記載の光半導体装置。
（付記４）前記サイドバリアは、複数の前記第１のサイドバリア層を有し、積層された前記サイドバリア層のうち、下半分の部分と上半分の部分とが中央部位に対して対称構造となるように、前記第１のサイドバリア層及び前記第２のサイドバリア層が積層されてなることを特徴とする付記１に記載の光半導体装置。
（付記５）前記サイドバリアは、実効的に引張歪の効果が消失するように、前記第１のサイドバリア層及び前記第２のサイドバリア層が積層されてなることを特徴とする付記１に記載の光半導体装置。
（付記６）前記サイドバリアは、複数の前記第１のサイドバリア層を有し、少なくとも２層の前記第１のサイドバリア層が異なる格子定数とされてなることを特徴とする付記１に記載の光半導体装置。
（付記７）半導体基板と、
前記半導体基板上に形成されてなる、量子構造を有する活性層と
を含む光半導体装置であって、
前記量子構造は、
複数の量子ドットが積層成長して直接的に結合してなるコラムナドットと、
前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むように形成されてなるサイドバリアと
を含み、
前記サイドバリアは、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とされ、他部が前記半導体基板の格子定数より大きい格子定数である第３のサイドバリア層とされて構成されることを特徴とする光半導体装置。
（付記８）前記サイドバリアは、複数の前記第１のサイドバリア層が積層されて下部構造が構成されるとともに、前記下部構造上に複数の前記第３のサイドバリア層が積層されて上部構造が構成されることを特徴とする付記７に記載の光半導体装置。
（付記９）前記コラムナドットは、その縦横寸法比が０．５以上とされてなることを特徴とする付記１〜８のいずれか１項に記載の光半導体装置。
（付記１０）前記コラムナドットは、７層以上の前記量子ドットが積層成長して直接的に結合してなるものであることを特徴とする付記１〜９のいずれか１項に記載の光半導体装置。
（付記１１）半導体基板と、
前記半導体基板上に形成されてなる、量子構造を有する活性層と
を含む光半導体装置の製造方法であって、
前記量子構造を形成するに際して、
量子ドットを形成する第１の工程と、
前記量子ドット間を埋め込むようにサイドバリア層を形成する第２の工程と
を有しており、
前記第１の工程及び前記第２の工程からなる一連の工程を複数回繰り返し実行し、複数の前記量子ドットが積層成長して直接的に結合してなるコラムナドットを形成するとともに、前記各量子ドットに対応して前記各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むサイドバリアを形成し、
前記サイドバリアを、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とし、残りが前記半導体基板の格子定数と同一の格子定数である第２のサイドバリア層として構成することを特徴とする光半導体装置の製造方法。
（付記１２）前記サイドバリアを、複数の前記第１のサイドバリア層を積層して下部構造を形成するとともに、前記下部構造上に複数の前記第２のサイドバリア層を積層して上部構造を形成して構成することを特徴とする付記１１に記載の光半導体装置の製造方法。
（付記１３）前記サイドバリアを、少なくとも最下層の前記サイドバリア層を前記第２のサイドバリア層として形成して構成することを特徴とする付記１１に記載の光半導体装置の製造方法。
（付記１４）前記サイドバリアを、複数の前記第１のサイドバリア層を有し、積層された前記サイドバリア層のうち、下半分の部分と上半分の部分とが中央部位に対して対称構造となるように、前記第１のサイドバリア層及び前記第２のサイドバリア層を積層して構成することを特徴とする付記１１に記載の光半導体装置の製造方法。
（付記１５）前記サイドバリアを、実効的に引張歪の効果が消失するように、前記第１のサイドバリア層及び前記第２のサイドバリア層を積層して構成することを特徴とする付記１１に記載の光半導体装置の製造方法。
（付記１６）前記サイドバリアを、複数の前記第１のサイドバリア層を有し、少なくとも２層の前記第１のサイドバリア層が異なる格子定数となるように構成することを特徴とする付記１１に記載の光半導体装置の製造方法。
（付記１７）半導体基板と、
前記半導体基板上に形成されてなる、量子構造を有する活性層と
を含む光半導体装置の製造方法であって、
前記量子構造を形成するに際して、
量子ドットを形成する第１の工程と、
前記量子ドット間を埋め込むようにサイドバリア層を形成する第２の工程と
を有しており、
前記第１の工程及び前記第２の工程からなる一連の工程を複数回繰り返し実行し、複数の前記量子ドットが積層成長して直接的に結合してなるコラムナドットを形成するとともに、前記各量子ドットに対応して前記各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むサイドバリアを形成し、
前記サイドバリアを、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とし、残りが前記半導体基板の格子定数より大きい格子定数である第３のサイドバリア層として構成することを特徴とする光半導体装置の製造方法。
（付記１８）前記サイドバリアを、複数の前記第１のサイドバリア層を積層して下部構造を形成するとともに、前記下部構造上に複数の前記第３のサイドバリア層を積層して上部構造を形成して構成することを特徴とする付記１７に記載の光半導体装置の製造方法。
（付記１９）前記コラムナドットを、その縦横寸法比が０．５以上となるように形成することを特徴とする付記１１〜１８のいずれか１項に記載の光半導体装置の製造方法。
（付記２０）前記コラムナドットを、７層以上の前記量子ドットを積層成長して直接的に結合するように形成することを特徴とする付記１１〜１９のいずれか１項に記載の光半導体装置の製造方法。
サイドバリアに引張歪を導入した量子構造の問題点を解析するための実験結果を示す概略断面図である。 サイドバリアに引張歪を導入した量子構造の問題点を解析するためのシミュレーション結果を示す概略断面図である。 基本構成１における構成例（１）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。 基本構成１における構成例（２）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。 基本構成１における構成例（３）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。 基本構成１における構成例（４）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。 基本構成１における構成例（５）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。 基本構成２における構成例（１）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。 基本構成２における構成例（２）の光半導体装置について、半導体基板上に形成された活性層を示す概略断面図である。 第１の実施形態による光半導体装置の製造方法を工程順に示す概略断面図である。 図１０に引き続き、第１の実施形態による光半導体装置の製造方法を工程順に示す概略断面図である。 図１１に引き続き、第１の実施形態による光半導体装置の製造方法を工程順に示す概略断面図である。 本実施形態におけるコラムナドットの偏波依存性について調べた結果を示す特性図である。 第１の実施形態の変形例１による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 第１の実施形態の変形例２による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 第１の実施形態の変形例３による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 第１の実施形態の変形例４による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 第２の実施形態による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 第２の実施形態の変形例１による光半導体装置の製造方法の主要工程を工程順に示す概略断面図である。 従来の光半導体装置におけるコラムナドットを示す概略断面図である。 従来のコラムナドットの偏波依存性について調べた結果を示す特性図である。
符号の説明
１ 半導体基板
２ 活性層
１１ 下部バリア
１２ 上部バリア
１３ 量子構造
２１ コラムナドット
２２ サイドバリア
３１ 量子ドット
３２ サイドバリア層

Claims (10)

  1. 半導体基板と、
    前記半導体基板上に形成されてなる、量子構造を有する活性層と
    を含む光半導体装置であって、
    前記量子構造は、
    複数の量子ドットが積層成長して直接的に結合してなるコラムナドットと、
    前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むように形成されてなるサイドバリアと
    を有しており、
    前記サイドバリアは、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とされ、残りが前記半導体基板の格子定数と同一の格子定数である第２のサイドバリア層とされて構成されることを特徴とする光半導体装置。
  2. 前記サイドバリアは、複数の前記第１のサイドバリア層が積層されて下部構造が構成されるとともに、前記下部構造上に複数の前記第２のサイドバリア層が積層されて上部構造が構成されることを特徴とする請求項１に記載の光半導体装置。
  3. 前記サイドバリアは、少なくとも最上層の前記サイドバリア層が前記第２のサイドバリア層とされてなることを特徴とする請求項１に記載の光半導体装置。
  4. 前記サイドバリアは、複数の前記第１のサイドバリア層を有し、積層された前記サイドバリア層のうち、下半分の部分と上半分の部分とが中央部位に対して対称構造となるように、前記第１のサイドバリア層及び前記第２のバリア層が積層されてなることを特徴とする請求項１に記載の光半導体装置。
  5. 前記サイドバリアは、実効的に引張歪の効果が消失するように、前記第１のバリア層及び前記第２のバリア層が積層されてなることを特徴とする請求項１に記載の光半導体装置。
  6. 前記サイドバリアは、複数の前記第１のサイドバリア層を有し、少なくとも２層の前記第１のバリア層が異なる格子定数とされてなることを特徴とする請求項１に記載の光半導体装置。
  7. 半導体基板と、
    前記半導体基板上に形成されてなる、量子構造を有する活性層と
    を含む光半導体装置であって、
    前記量子構造は、
    複数の量子ドットが積層成長して直接的に結合してなるコラムナドットと、
    前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むように形成されてなるサイドバリアと
    を有しており、
    前記サイドバリアは、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とされ、他部が前記半導体基板の格子定数より大きい格子定数である第３のサイドバリア層とされて構成されることを特徴とする光半導体装置。
  8. 前記サイドバリアは、複数の前記第１のサイドバリア層が積層されて下部構造が構成されるとともに、前記下部構造上に複数の前記第３のサイドバリア層が積層されて上部構造が構成されることを特徴とする請求項７に記載の光半導体装置。
  9. 半導体基板と、
    前記半導体基板上に形成されてなる、量子構造を有する活性層と
    を含む光半導体装置の製造方法であって、
    前記量子構造を形成するに際して、
    量子ドットを形成する第１の工程と、
    前記量子ドット間を埋め込むようにサイドバリア層を形成する第２の工程と
    を有しており、
    前記第１の工程及び前記第２の工程からなる一連の工程を複数回繰り返し実行し、複数の前記量子ドットが積層成長して直接的に結合してなるコラムナドットを形成するとともに、前記各量子ドットに対応して各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むサイドバリアを形成し、
    前記サイドバリアを、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とし、残りが前記半導体基板の格子定数と同一の格子定数である第２のサイドバリア層として構成することを特徴とする光半導体装置の製造方法。
  10. 半導体基板と、
    前記半導体基板上に形成されてなる、量子構造を有する活性層と
    を含む光半導体装置の製造方法であって、
    前記量子構造を形成するに際して、
    量子ドットを形成する第１の工程と、
    前記量子ドット間を埋め込むようにサイドバリア層を形成する第２の工程と
    を有しており、
    前記第１の工程及び前記第２の工程からなる一連の工程を複数回繰り返し実行し、複数の前記量子ドットが積層成長して直接的に結合してなるコラムナドットを形成するとともに、前記各量子ドットに対応して前記各サイドバリア層が積層され、隣接する前記コラムナドット間を埋め込むサイドバリアを形成し、
    前記サイドバリアを、複数の前記サイドバリア層のうち、一部が前記半導体基板の格子定数よりも小さい格子定数である第１のサイドバリア層とし、残りが前記半導体基板の格子定数より大きい格子定数である第３のサイドバリア層として構成することを特徴とする光半導体装置の製造方法。
JP2006045856A 2006-02-22 2006-02-22 光半導体装置及びその製造方法 Active JP4707580B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006045856A JP4707580B2 (ja) 2006-02-22 2006-02-22 光半導体装置及びその製造方法
US11/444,420 US7663139B2 (en) 2006-02-22 2006-06-01 Optical semiconductor device and manufacturing method of the same
US12/654,016 US7968868B2 (en) 2006-02-22 2009-12-08 Optical semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006045856A JP4707580B2 (ja) 2006-02-22 2006-02-22 光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007227568A true JP2007227568A (ja) 2007-09-06
JP4707580B2 JP4707580B2 (ja) 2011-06-22

Family

ID=38427278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006045856A Active JP4707580B2 (ja) 2006-02-22 2006-02-22 光半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7663139B2 (ja)
JP (1) JP4707580B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076669A (ja) * 2007-09-20 2009-04-09 Fujitsu Ltd 活性層の評価方法及び光半導体装置の製造方法
JP2009164194A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 量子ドット構造を備えた半導体光装置の製造方法
JP2010040872A (ja) * 2008-08-06 2010-02-18 Fujitsu Ltd 半導体デバイス及びその製造方法、光通信システム
JP2011249622A (ja) * 2010-05-28 2011-12-08 Fujitsu Ltd 半導体素子及び半導体素子の製造方法
JP2012134384A (ja) * 2010-12-22 2012-07-12 Fujitsu Ltd 半導体素子及び半導体素子の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707580B2 (ja) * 2006-02-22 2011-06-22 富士通株式会社 光半導体装置及びその製造方法
JP4922036B2 (ja) * 2007-03-28 2012-04-25 富士通株式会社 量子ドット半導体デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326506A (ja) * 1996-04-05 1997-12-16 Fujitsu Ltd 量子半導体装置およびその製造方法
JP2000012961A (ja) * 1998-06-23 2000-01-14 Fujitsu Ltd 半導体レーザ
JP2003197900A (ja) * 2001-12-27 2003-07-11 Univ Tsukuba 半導体装置およびその製造方法
JP2005294510A (ja) * 2004-03-31 2005-10-20 Furukawa Electric Co Ltd:The 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816525B2 (en) * 2000-09-22 2004-11-09 Andreas Stintz Quantum dot lasers
JP3854560B2 (ja) * 2002-09-19 2006-12-06 富士通株式会社 量子光半導体装置
JP4526252B2 (ja) 2003-08-26 2010-08-18 富士通株式会社 光半導体装置及びその製造方法
JP4707580B2 (ja) * 2006-02-22 2011-06-22 富士通株式会社 光半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326506A (ja) * 1996-04-05 1997-12-16 Fujitsu Ltd 量子半導体装置およびその製造方法
JP2000012961A (ja) * 1998-06-23 2000-01-14 Fujitsu Ltd 半導体レーザ
JP2003197900A (ja) * 2001-12-27 2003-07-11 Univ Tsukuba 半導体装置およびその製造方法
JP2005294510A (ja) * 2004-03-31 2005-10-20 Furukawa Electric Co Ltd:The 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076669A (ja) * 2007-09-20 2009-04-09 Fujitsu Ltd 活性層の評価方法及び光半導体装置の製造方法
JP2009164194A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 量子ドット構造を備えた半導体光装置の製造方法
JP2010040872A (ja) * 2008-08-06 2010-02-18 Fujitsu Ltd 半導体デバイス及びその製造方法、光通信システム
JP2011249622A (ja) * 2010-05-28 2011-12-08 Fujitsu Ltd 半導体素子及び半導体素子の製造方法
JP2012134384A (ja) * 2010-12-22 2012-07-12 Fujitsu Ltd 半導体素子及び半導体素子の製造方法

Also Published As

Publication number Publication date
US7968868B2 (en) 2011-06-28
US7663139B2 (en) 2010-02-16
US20070194299A1 (en) 2007-08-23
US20100090196A1 (en) 2010-04-15
JP4707580B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
JP4707580B2 (ja) 光半導体装置及びその製造方法
JP4737745B2 (ja) 半導体装置
JP3672678B2 (ja) 量子半導体装置およびその製造方法
KR101131380B1 (ko) 반도체 레이저 소자 및 그 제조 방법
DE102009054564A1 (de) Laserdiodenanordnung und Verfahren zum Herstellen einer Laserdiodenanordnung
JP4922036B2 (ja) 量子ドット半導体デバイス
DE112008002059T5 (de) Mikroresonatorsysteme und Verfahren zum Herstellen derselben
DE102008025922A1 (de) Kantenemittierender Halbleiterlaser mit Phasenstruktur
JP2010080757A (ja) 半導体発光素子
JP5374894B2 (ja) 半導体光増幅器及びその製造方法並びに半導体光集積素子
JP4651312B2 (ja) 半導体素子の製造方法
JP6213103B2 (ja) 半導体光素子および光モジュール
DE102008058435A1 (de) Kantenemittierender Halbleiterlaser
US20100142578A1 (en) Surface-emitting laser including two-dimensional photonic crystal
US7223623B2 (en) Method for forming a modified semiconductor having a plurality of band gaps
JP2008251989A (ja) 半導体光素子
DE102011077542B4 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
JP4500963B2 (ja) 量子半導体装置およびその製造方法
JP5277877B2 (ja) 光導波路素子の製造方法
US7796661B2 (en) Semiconductor laser
DE102021131794A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
JP3146457B2 (ja) 量子細線構造体の製造方法
JP2011124443A (ja) 半導体光素子の製造方法
JP2012209315A (ja) 光半導体装置
JP5641099B2 (ja) 半導体光増幅器及びその製造方法並びに半導体光集積素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110315

R150 Certificate of patent or registration of utility model

Ref document number: 4707580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150