JP2007216368A - 電気機械素子、電子回路装置、およびこれらの製造方法 - Google Patents
電気機械素子、電子回路装置、およびこれらの製造方法 Download PDFInfo
- Publication number
- JP2007216368A JP2007216368A JP2006042987A JP2006042987A JP2007216368A JP 2007216368 A JP2007216368 A JP 2007216368A JP 2006042987 A JP2006042987 A JP 2006042987A JP 2006042987 A JP2006042987 A JP 2006042987A JP 2007216368 A JP2007216368 A JP 2007216368A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- mover
- row
- etching
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00896—Temporary protection during separation into individual elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
- B81C2201/056—Releasing structures at the end of the manufacturing process
Abstract
【課題】電気機械素子の製造過程における可動子に生じる負荷等による可動子の変形、破損等の課題の解決を図る。
【解決手段】犠牲層23上に可動子5を形成し、この可動子5に犠牲層23を露出する複数の孔5hを形成し、犠牲層に対して、可動子に形成した孔と可動子の周辺から犠牲層の一部を残す第1のエッチングを行なって、この犠牲層の残部によって可動子の機械的支持を行ない、この状態で、可動子に負荷が掛かる作業を行ない、その後第2のエッチングを行って犠牲層の残部の除去を行なうようにして、上述した可動子に負荷の掛かる作業を犠牲層の一部によって補強した状態で行なって、この負荷等による製造過程での可動子の変形、破損等が回避される。
【選択図】図8
【解決手段】犠牲層23上に可動子5を形成し、この可動子5に犠牲層23を露出する複数の孔5hを形成し、犠牲層に対して、可動子に形成した孔と可動子の周辺から犠牲層の一部を残す第1のエッチングを行なって、この犠牲層の残部によって可動子の機械的支持を行ない、この状態で、可動子に負荷が掛かる作業を行ない、その後第2のエッチングを行って犠牲層の残部の除去を行なうようにして、上述した可動子に負荷の掛かる作業を犠牲層の一部によって補強した状態で行なって、この負荷等による製造過程での可動子の変形、破損等が回避される。
【選択図】図8
Description
本発明は、電気機械素子、電子回路装置、およびこれらの製造方法に関する。
微細電気機械素子、いわゆるMEMS(Micro Electro Mechanical System)は、スイッチ、フィルタ、キャパシタ等における単体素子として、あるいは例えば共通の半導体基体上に他の半導体素子等の回路素子と共に搭載することによって各種電子回路装置を構成することが行われている(例えば特許文献1参照。)
このMEMSにあっては、機械的振動ないしは変位等の所要の機械的動作がなされる可動子、いわゆるアクチュエータを有し、これが静電的、電磁的あるいはこれらの組み合わせ等によって駆動される。
このMEMSにあっては、機械的振動ないしは変位等の所要の機械的動作がなされる可動子、いわゆるアクチュエータを有し、これが静電的、電磁的あるいはこれらの組み合わせ等によって駆動される。
このようなMEMS、特にいわゆるサーフェスMEMSにおいては、その可動子は、通常、犠牲層上に形成し、可動子の可動部下の犠牲層を可動部周辺からの横方向エッチングによって取り除いて中空部を形成して、この中空上で、振動、変位等の機械的動作を行うことができるようになされる。
しかしながら、このように、可動子の下に完全な中空が形成された状態で、それ以降の工程による例えば可動子に対する電極形成、洗浄、乾燥、そりの検査、ダイシング等の作業がなされると、この作業に際して可動子に機械的負荷が掛かる。これによって、可動子の変形、破損を来たす場合が生じ、信頼性の低下、不良品の発生を来たす。
例えば、可動子に対する給電の電極は、Al電極が広く用いられるが、このAlは犠牲層に対するエッチング液の濃フッ酸に侵されることから、犠牲層のエッチング除去の後に形成することになる。しかしながら、このように、中空に浮いた状態の可動子に対してAl電極を形成するための、Alの全面的形成、これを所要の形状にパターン化するためのフォトレジストの全面塗布、フォトリソグラフィによるパターン化等の作業を行うことは上述した可動子に比較的大きな機械的負荷が掛かる。これによって、可動子の変形、破損を来たす場合が生じ、信頼性の低下、不良品の発生を来たす。このことは、特に可動子の面積が広くなると、可動子の周縁からのエッチングによって可動子下の犠牲層をその中心部まで確実にエッチングさせることが困難になるとか、エッチングに長時間を要し、上述した電極形成後にエッチングすることに、より問題が生じる。
特開平9−162462号公報
本発明においては、電気機械素子において可動子を形成する犠牲層のエッチングによる可動子、その電極等への影響の軽減を図り、しかも確実な犠牲層の除去を行うことができ、また信頼性の向上、不良品の発生率の低下を図ることができるようにした電気機械素子、電子回路装置、およびその製造方法を提供するものである。
本発明による電気機械素子は、基体上に、中空を介して機械的に可動な可動子を有し、
該可動子に複数の孔が形成されて成り、該複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広いことを特徴とする。
該可動子に複数の孔が形成されて成り、該複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広いことを特徴とする。
本発明による電子回路装置は、中空を介して機械的に可動とされた可動子を有する電気機械素子を有し、該可動子に上記犠牲層のエッチングがなされる複数の孔が形成されて成り、上記複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広いことを特徴とする。
上述した本発明による電気機械素子および電子回路装置によれば、その電気機械素子の可動子に孔を形成する構成としたことによって、犠牲層の除去を、可動子の周辺からのエッチングのみならす、可動子に形成した孔を通じてエッチングすることができるものであり、更に、その孔の配置を上述した位置関係に設定したことによって、後に詳細説明するように、犠牲層のエッチングの進行過程で、液溜まりが発生することなくしかも可動子の支持柱もしくは支持壁等の支持部を生じさせることができるものである。
そして、本発明による電気機械素子の製造方法にあっては、基体上に、中空を介して機械的に可動とされた可動子を有する電気機械素子の製造方法であって、犠牲層を介して上記可動子を形成する工程と、上記可動子に上記犠牲層を露出する複数の孔を貫通形成する工程と、上記犠牲層に対する少なくとも第1および第2のエッチング工程とを有し、
上記第1のエッチング工程は、上記可動子の周縁からのエッチング進行と、上記孔からのエッチング進行とによって上記犠牲層をエッチングし、上記犠牲層に上記両エッチング進行によってエッチングされない上記犠牲層の残部による上記可動子の支持部を発生させ、
上記第2のエッチング工程は、上記可動子下の犠牲層の残部を除去して可動状態とするエッチング工程であることを特徴とする。
上記第1のエッチング工程は、上記可動子の周縁からのエッチング進行と、上記孔からのエッチング進行とによって上記犠牲層をエッチングし、上記犠牲層に上記両エッチング進行によってエッチングされない上記犠牲層の残部による上記可動子の支持部を発生させ、
上記第2のエッチング工程は、上記可動子下の犠牲層の残部を除去して可動状態とするエッチング工程であることを特徴とする。
また、本発明による電子回路装置の製造方法は、基体上に犠牲層を形成する工程と、
該犠牲層上に可動子を形成する工程と、該可動子に上記犠牲層を露出する複数の孔を貫通形成する工程と、上記犠牲層に対する少なくとも第1および第2のエッチング工程とを有し、上記可動子の孔は、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広く形成され、上記第1のエッチング工程は、上記可動子の周縁からのエッチング進行と、上記孔からのエッチング進行によって上記犠牲層をエッチングすると同時に、上記犠牲層に上記両エッチング進行によってエッチングされない柱状もしくは壁状の上記犠牲層の残部による上記可動子の支持部を発生させ、
上記第2のエッチング工程によって上記可動子下の犠牲層の残部を除去することを特徴とする。
該犠牲層上に可動子を形成する工程と、該可動子に上記犠牲層を露出する複数の孔を貫通形成する工程と、上記犠牲層に対する少なくとも第1および第2のエッチング工程とを有し、上記可動子の孔は、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広く形成され、上記第1のエッチング工程は、上記可動子の周縁からのエッチング進行と、上記孔からのエッチング進行によって上記犠牲層をエッチングすると同時に、上記犠牲層に上記両エッチング進行によってエッチングされない柱状もしくは壁状の上記犠牲層の残部による上記可動子の支持部を発生させ、
上記第2のエッチング工程によって上記可動子下の犠牲層の残部を除去することを特徴とする。
上述した本発明による電気機械素子の製造方法および電子回路装置の製造方法にあっては、可動子に孔、すなわち貫通孔を形成して後に、犠牲層のエッチングを行うことによって、可動子の周辺からのエッチングと上述した可動子に形成した孔を通じてのエッチングとを同時に進行させることから犠牲層のエッチング除去を効率よく、可動子の中心部といえども確実行うことができるものである。
そして、このエッチングは第1および第2の少なくとも2工程で行うものであり、このようにすることによって、第1のエッチング工程で犠牲層の主たるエッチング除去を、エッチング速度の高いエッチング液によって行って、能率のよい犠牲層の除去をなし、そして、このとき、上述したように、可動子の孔の配置関係の選定によって、犠牲層の残部による可動子の支持部を形成するようにしたことによって可動子の補強がなされる。したがって、この状態で、可動子に大きな機械的負荷が掛かる作業を行い、その後第2のエッチングによって犠牲層の一部の残部のエッチングのみを行うことができるものである。
そして、このエッチングは第1および第2の少なくとも2工程で行うものであり、このようにすることによって、第1のエッチング工程で犠牲層の主たるエッチング除去を、エッチング速度の高いエッチング液によって行って、能率のよい犠牲層の除去をなし、そして、このとき、上述したように、可動子の孔の配置関係の選定によって、犠牲層の残部による可動子の支持部を形成するようにしたことによって可動子の補強がなされる。したがって、この状態で、可動子に大きな機械的負荷が掛かる作業を行い、その後第2のエッチングによって犠牲層の一部の残部のエッチングのみを行うことができるものである。
上述したように、本発明による電気機械素子および電子回路装置にあっては、可動子に孔を形成する構成としたことによって、犠牲層の除去を、可動子の周辺からのエッチングのみならす、可動子に形成した孔を通じてエッチングすることができるものであり、これによって面積が大きい可動子、例えば一辺が100μmを超える大型のサーフェスMEMSを構成する場合においても、犠牲層のエッチングを、確実に、速やかに行うことができる。そして、その孔の配置を上述した位置関係に設定したことによって、犠牲層のエッチングの進行過程で可動子の支持柱もしくは支持壁等の支持部を生じさせることができるものであり、これによって可動子の機械的強度を保持でき、これによって製造過程での可動子の変形、破損等を有効に回避でき、信頼性の向上、不良品の発生の低減化をはかることができるものである。
また、本発明による電気機械素子の製造方法および電子回路の製造方法によれば、上述したように、第1のエッチング工程で主たるエッチングを行い、かつ可動子の機械的支持を行うことができる支持部を残したエッチングを行うものであるので、可動子の大面積化においても可動子に対する機械的負荷の掛かる例えば冒頭に述べた電極形成作業等を行うことによる可動子に変形や、破損をきたすことが回避され、信頼性の向上、歩留まりの向上を図ることができるものである。
そして、このとき、上述した孔の配置関係の選定によって、第1のエッチングによって形成された空洞が、第2のエッチング工程に際して、機械的支持部として残された犠牲層によって遮られることが回避できるものである。したがって、この第2のエッチングが阻害されてエッチングが長時間必要となることによる電極等へのエッチング液による侵食等を回避できる。
そして、このとき、上述した孔の配置関係の選定によって、第1のエッチングによって形成された空洞が、第2のエッチング工程に際して、機械的支持部として残された犠牲層によって遮られることが回避できるものである。したがって、この第2のエッチングが阻害されてエッチングが長時間必要となることによる電極等へのエッチング液による侵食等を回避できる。
図面を参照して、本発明による電気機械素子、電子回路装置とこれらの製造方法の実施の形態例を説明する。しかしながら、本発明この形態例に限定されるものではない。
図1AおよびBは、本発明による電気機械素子1の一実施形態例の概略平面図および概略断面図である。
この電気機械素子1は、静電駆動によってオン・オフされる静電アクチュエータによるスイッチ素子を構成した場合である。
この電気機械素子1すなわち静電スイッチ素子においては、基体2例えば(100)結晶面によるシリコン半導体基板表面に絶縁層3が形成され、この上に、例えば静電アクチュエータを構成する固定電極4と、これに対して静電駆動によって近接・離間する可動子5が、例えばその一端がアンカー6によって基体2に固定されたいわゆる片持ち構成によって支持された構成とされた場合である。
また、絶縁層3上には、先端にそれぞれ固定接点7aおよび8aを有する第1および第2の信号線7および8が形成される。
この可動子5の遊端には、絶縁層9を介して可動接点5aが配置される。
一方、基体2の絶縁層3上には、可動子5によってオン・オフされる固定接点7aおよび8aが先端に形成された第1および第2の信号線7および8が形成された構成を有する。
可動子5には、基体2の絶縁層3上から可動子5の固定側上に、配線10が形成され、この配線10を通じて可動子5に所要の電荷を与えて固定電極4との間に静電的に吸引・離間動作を行い、可動接点5aを第1及び第2の信号線7および8の固定接点7aおよび8a間に差し渡って接触・離間させて両者間のオン・オフ動作がなされる。
図1AおよびBは、本発明による電気機械素子1の一実施形態例の概略平面図および概略断面図である。
この電気機械素子1は、静電駆動によってオン・オフされる静電アクチュエータによるスイッチ素子を構成した場合である。
この電気機械素子1すなわち静電スイッチ素子においては、基体2例えば(100)結晶面によるシリコン半導体基板表面に絶縁層3が形成され、この上に、例えば静電アクチュエータを構成する固定電極4と、これに対して静電駆動によって近接・離間する可動子5が、例えばその一端がアンカー6によって基体2に固定されたいわゆる片持ち構成によって支持された構成とされた場合である。
また、絶縁層3上には、先端にそれぞれ固定接点7aおよび8aを有する第1および第2の信号線7および8が形成される。
この可動子5の遊端には、絶縁層9を介して可動接点5aが配置される。
一方、基体2の絶縁層3上には、可動子5によってオン・オフされる固定接点7aおよび8aが先端に形成された第1および第2の信号線7および8が形成された構成を有する。
可動子5には、基体2の絶縁層3上から可動子5の固定側上に、配線10が形成され、この配線10を通じて可動子5に所要の電荷を与えて固定電極4との間に静電的に吸引・離間動作を行い、可動接点5aを第1及び第2の信号線7および8の固定接点7aおよび8a間に差し渡って接触・離間させて両者間のオン・オフ動作がなされる。
絶縁層3は、例えば厚さ200nmのSiN層と、厚さ100nmのSiO2層との積層膜構成によることができ、絶縁層9は、厚さ100nmのSiN層によって構成することができる。
また、固定電極4は、例えば厚さ150nmのP(りん)ドープの多結晶Siによって構成することができる。
可動接点5aおよび固定接点8aは、例えば厚さ100nmのシリサイド薄膜によって構成することができる。
絶縁層9は、後述する犠牲層23の材料、例えばSiO2のエッチング液によって侵されにくい例えばSiN層によって例えば厚さ100nmで構成される。
また、アンカー6は、例えば厚さ100nmのアモルファスSi膜によって構成することができ、可動子5は、例えば厚さ1000nmの同様のアモルファスSi層によって構成することができる。
配線10は、例えば厚さ500nmのAlCu層によって構成される。
また、固定電極4は、例えば厚さ150nmのP(りん)ドープの多結晶Siによって構成することができる。
可動接点5aおよび固定接点8aは、例えば厚さ100nmのシリサイド薄膜によって構成することができる。
絶縁層9は、後述する犠牲層23の材料、例えばSiO2のエッチング液によって侵されにくい例えばSiN層によって例えば厚さ100nmで構成される。
また、アンカー6は、例えば厚さ100nmのアモルファスSi膜によって構成することができ、可動子5は、例えば厚さ1000nmの同様のアモルファスSi層によって構成することができる。
配線10は、例えば厚さ500nmのAlCu層によって構成される。
そして、本発明においては、可動子5に複数の円形、方形等の形状による孔5hが形成された構成とするものである。
図2は、この可動子5の孔5hの基本的配置構成を示す平面図である。
孔5hは、同一列上に配列された隣り合う孔5h1および5h2間の間隔aと、これら孔5h1および5h2に対し最短位置にある他の列上の孔5h3との間隔bを、a<bとする。
図3は、これら孔5h1〜5h3を基本構成として、複数組の孔5を配置した場合の平面図である。
また、図2および図3で示した例においては、3個の孔を組として配列した場合であり、この場合各組の孔5hは、二等辺三角形の各頂点に位置する配置とすることができる。
図4は、可動子5の孔5hの他の配置例を示す平面図である。この例においては、上述したa<bの配置構成によるものの、二等辺三角形によらず、直角三角形の配置構成とした場合である。
孔5hはその幅もしくは内径が5μm〜10μm程度に選定することができ、間隔aは、10μm〜20μm、間隔bは15μm〜35μm程度に選定することができる。これら孔5hの大きさ、配置間隔は、最終的に構成されるアクチュエータとしての可動子に必要な剛性によって選定されるが、剛性の許す限り、できるだけ狭い間隔に選定する。また、孔5hの大きさは、薬液の粘性に合せてできるだけ小さくする。
図2は、この可動子5の孔5hの基本的配置構成を示す平面図である。
孔5hは、同一列上に配列された隣り合う孔5h1および5h2間の間隔aと、これら孔5h1および5h2に対し最短位置にある他の列上の孔5h3との間隔bを、a<bとする。
図3は、これら孔5h1〜5h3を基本構成として、複数組の孔5を配置した場合の平面図である。
また、図2および図3で示した例においては、3個の孔を組として配列した場合であり、この場合各組の孔5hは、二等辺三角形の各頂点に位置する配置とすることができる。
図4は、可動子5の孔5hの他の配置例を示す平面図である。この例においては、上述したa<bの配置構成によるものの、二等辺三角形によらず、直角三角形の配置構成とした場合である。
孔5hはその幅もしくは内径が5μm〜10μm程度に選定することができ、間隔aは、10μm〜20μm、間隔bは15μm〜35μm程度に選定することができる。これら孔5hの大きさ、配置間隔は、最終的に構成されるアクチュエータとしての可動子に必要な剛性によって選定されるが、剛性の許す限り、できるだけ狭い間隔に選定する。また、孔5hの大きさは、薬液の粘性に合せてできるだけ小さくする。
次に、本発明による電気機械素子の製造方法を、この電気機械素子を具備する本発明による電子回路装置の製造方法とともに説明する。
図5〜図10は、この本発明製造方法の一部の製造工程における概略断面図で、図11〜図16は、その説明に供する一部の工程の概略平面図である。これら図5〜図16において、図1と対応する部分には同一符号を付す。
この例においては、図5Aに示すように、シリコン半導体基板による基体2の一主面に、電子回路装置を構成する他の電子回路素子21等が通常の方法によって形成される。図においては、電子回路素子21として1つの絶縁ゲート形電界効果トランジスタMOSの形成部のみを代表的に開示している。
基体2のシリコン半導体基板には、例えばその両面に表面熱酸化による表面絶縁層22が形成され、この上に、例えばSiNよりなる例えば厚さ300nmの絶縁層23がCVD(Chemical Vapor Deposition)によって形成される。
図5〜図10は、この本発明製造方法の一部の製造工程における概略断面図で、図11〜図16は、その説明に供する一部の工程の概略平面図である。これら図5〜図16において、図1と対応する部分には同一符号を付す。
この例においては、図5Aに示すように、シリコン半導体基板による基体2の一主面に、電子回路装置を構成する他の電子回路素子21等が通常の方法によって形成される。図においては、電子回路素子21として1つの絶縁ゲート形電界効果トランジスタMOSの形成部のみを代表的に開示している。
基体2のシリコン半導体基板には、例えばその両面に表面熱酸化による表面絶縁層22が形成され、この上に、例えばSiNよりなる例えば厚さ300nmの絶縁層23がCVD(Chemical Vapor Deposition)によって形成される。
基体2の目的とする電気機械素子の形成部の絶縁層3上に、図1で説明した電気機械素子の可動子を支持するアンカー6を形成する。このアンカー6は、例えば不純物がドープされていない高抵抗のSi多結晶層、あるいはSiNをCVD法等によって一旦全面的に形成し、これをフォトリソグラフィによってパターンエッチングすることによって所定位置に限定的に形成することができる。
図5Bおよび図11に示すように、絶縁層23上に、図1で説明した可動子に対向して配置される固定電極4と第1および第2の信号線7および8の配線等とを形成する。この配線は、例えば不純物がドープされた多結晶Si、あるいは金属層を全面的にスパッタリング等によって形成し、フォトリソグラフィによってパターン化して形成する。
犠牲層23は、例えばSiO2によって構成することができ、この場合、上述した絶縁層9は、この犠牲層23に対するエッチング液のフッ酸水溶液によって侵食されない、もしされにくいエッチング選択性の顕著な例えばSiNによって形成することができる。
犠牲層23は、例えばSiO2によって構成することができ、この場合、上述した絶縁層9は、この犠牲層23に対するエッチング液のフッ酸水溶液によって侵食されない、もしされにくいエッチング選択性の顕著な例えばSiNによって形成することができる。
図6Aに示すように、アンカー6、固定電極4、第1および第2の信号線7および8等の配線等を覆って、犠牲層23を形成する。この犠牲層23は、一旦全面的に形成し(図示せず)、その後、アンカー6の上端が露呈するまで、例えばCMP(Chemical Mechanical Polish)によってエッチバックを行なって平坦化する。
図6Bおよび図12に示すように、犠牲層23の平坦化面上に、アンカー6の上端面から、固定電極4の配置部上を跨いで信号線7および8の先端間近傍に延びる可動子5を形成する。この可動子5は、例えば不純物がドープされた導電性を有するSi多結晶層を一旦全面的に形成し、フォトリソグラフィによって上述した所要のパターンに形成することができる。
図6Bおよび図12に示すように、犠牲層23の平坦化面上に、アンカー6の上端面から、固定電極4の配置部上を跨いで信号線7および8の先端間近傍に延びる可動子5を形成する。この可動子5は、例えば不純物がドープされた導電性を有するSi多結晶層を一旦全面的に形成し、フォトリソグラフィによって上述した所要のパターンに形成することができる。
図7Aおよび図13に示すように、犠牲層23上に、例えばAu系合金あるいはシリサイドによる図1で説明した可動接点5aを、第1および第2の信号線7および8の先端の相対向する接点7aおよび8a間上に相当する位置に形成する。
図7Bおよび図14に示すように、可動子5の先端と可動接点5a上とに差し渡って可動子5の遊端と可動接点5aとの機械的連結に供する絶縁層9を形成する。
この絶縁層9の形成は、例えば一旦全面的に形成し、その後、例えばフォトリソグラフィによるパターン化を行なうことによって形成する。
図7Bおよび図14に示すように、可動子5の先端と可動接点5a上とに差し渡って可動子5の遊端と可動接点5aとの機械的連結に供する絶縁層9を形成する。
この絶縁層9の形成は、例えば一旦全面的に形成し、その後、例えばフォトリソグラフィによるパターン化を行なうことによって形成する。
図8Aおよび図15に示すように、可動子5に、複数の孔5hをフォトリソグラフィによって形成する。
その後、第1のエッチング工程を行なう。このエッチングは、孔5hと可動子5の周辺の犠牲層23が外部に露呈した部分から、例えば濃いエッチング液、例えば濃フッ酸によるウェットエッチングによって行なう。この犠牲層23のエッチングは、等方性エッチングによって行なう。
このようにして、図8Bに示すように、可動子5の周縁部および孔5hからエッチングが進行し、これらの可動子5の周縁部下および孔5h周縁下に入り込む面方向エッチングによって犠牲層23が除去された空洞部23hを形成すると共に、空洞部23h間にエッチングがなされず、犠牲層の残部による柱状もしくは壁状をなす可動子5を支える支持部23sが残存形成されるようにする。
その後、第1のエッチング工程を行なう。このエッチングは、孔5hと可動子5の周辺の犠牲層23が外部に露呈した部分から、例えば濃いエッチング液、例えば濃フッ酸によるウェットエッチングによって行なう。この犠牲層23のエッチングは、等方性エッチングによって行なう。
このようにして、図8Bに示すように、可動子5の周縁部および孔5hからエッチングが進行し、これらの可動子5の周縁部下および孔5h周縁下に入り込む面方向エッチングによって犠牲層23が除去された空洞部23hを形成すると共に、空洞部23h間にエッチングがなされず、犠牲層の残部による柱状もしくは壁状をなす可動子5を支える支持部23sが残存形成されるようにする。
図9Aに示すように、図1で示した例えば可動子5に対する給電に供する配線10を構成する例えばAlによる配線層24を全面的にスパッタ等によって形成する。
そして、図9Bおよび図16を示すように、配線層24を所要のパターンにエッチングして配線10を形成する。
この配線10の形成は、フォトリソグラフィによるパターンエッチングによって形成することができる。このため、図9Aに示すように、配線層24の配線10を形成する部分上に、フォトレジスト25を形成する。このフォトレジスト25は、全面的塗布、パターン露光、現像によって形成し得る。そして、フォトレジスト25をマスクとして例えばAlによる配線層24を、可動子5や、絶縁層9、絶縁層3等に対し、実質的に侵食することがないウェットエッチングによって除去して所要のパターンの配線10を形成する工程がとられる。
そして、図9Bおよび図16を示すように、配線層24を所要のパターンにエッチングして配線10を形成する。
この配線10の形成は、フォトリソグラフィによるパターンエッチングによって形成することができる。このため、図9Aに示すように、配線層24の配線10を形成する部分上に、フォトレジスト25を形成する。このフォトレジスト25は、全面的塗布、パターン露光、現像によって形成し得る。そして、フォトレジスト25をマスクとして例えばAlによる配線層24を、可動子5や、絶縁層9、絶縁層3等に対し、実質的に侵食することがないウェットエッチングによって除去して所要のパターンの配線10を形成する工程がとられる。
この場合、可動子5上には、フォトレジスト25の形成など、かなり大きい重量、塗布時の圧力など機械的負荷が掛かる。
しかしながら、本発明製造方法によれば、可動子5下に上述した支持部23sが残されていることから、可動子5が変形したり、破損する事故が回避される。
なお、上述した配線10の形成において、Al層等の配線層24の全面的スパッタに際して孔5hの内周縁や、この孔5hを通じて絶縁層3上にも例えばAlの配線層24が堆積するが、これら堆積量は微小であるので、上述した配線10を形成するパターン化のウェットエッチングに際して除去されてしまう。
しかしながら、本発明製造方法によれば、可動子5下に上述した支持部23sが残されていることから、可動子5が変形したり、破損する事故が回避される。
なお、上述した配線10の形成において、Al層等の配線層24の全面的スパッタに際して孔5hの内周縁や、この孔5hを通じて絶縁層3上にも例えばAlの配線層24が堆積するが、これら堆積量は微小であるので、上述した配線10を形成するパターン化のウェットエッチングに際して除去されてしまう。
その後、図10に示すように、第2のエッチング工程を行い、支持部23sを除去する。このようにして、回路素子21が形成された基体2に、先端に可動接点5aが形成され、アンカー6によって一端が支持された片もちの可動子5が形成され、可動子5が例えば固定電極4との静電力によって吸引離間する動作によって、第1および第2の信号線7および8の固定接点7aおよび8a間のオン・オフ動作を行う目的とする電気機械素子1が形成されることによって、目的する本発明による電子回路装置30が製造される。
上述したように、本発明においては、第1および第2のエッチング工程を行なうものであり、第1のエッチング工程においては、犠牲層23の大半の除去を行なうものであり、例えば濃フッ酸によることができ、第2のエッチング工程は、残る一部の犠牲層のエッチングであるので例えばバッファードフッ酸による比較的軽いエッチングによって、また比較的短時間で終了させることができる。
そして、上述したように、第1のエッチング工程においては、可動子5のアンカー6による固定部以外の可動の外周縁からのエッチング進行と、孔5hからのエッチング進行とによって犠牲層23の除去を行なうがなされるものであるが、一部の犠牲層23は残して、柱状もしくは壁状の支持部23sが形成された時点で第1のエッチングを停止するものである。
この場合、残された犠牲層23による支持部23sが、一部の空洞23hを取り囲んで、可動子周辺に対してエッチング液の通路を遮断するパターンとされると、この部分においては、エッチング液の液溜まりが生じ、此処におけるエッチング液の授受は、孔5hからのエッチングのみになる。したがって、エッチング液の授受が激減することから、エッチングの進行が急激に低下し、例えば第2のエッチング工程で、犠牲層を完全に除去しにくくなるとか、作業時間が著しく長くなって、電極等を侵食するなどの問題が生じる。
この場合、残された犠牲層23による支持部23sが、一部の空洞23hを取り囲んで、可動子周辺に対してエッチング液の通路を遮断するパターンとされると、この部分においては、エッチング液の液溜まりが生じ、此処におけるエッチング液の授受は、孔5hからのエッチングのみになる。したがって、エッチング液の授受が激減することから、エッチングの進行が急激に低下し、例えば第2のエッチング工程で、犠牲層を完全に除去しにくくなるとか、作業時間が著しく長くなって、電極等を侵食するなどの問題が生じる。
本発明においては、支持部23sの形状において、閉じたパターンが生じることがないように、つまり、上述した液溜まりの発生が回避されるようにする。この液溜まりの回避は、図2〜図4で説明したように、孔5hを、同一列上に配列された隣り合う孔5h1および5h2間の間隔aと、これら孔5h1および5h2に対し最短位置にある他の列上の孔5h3との間隔bとの関係を、a<bとした二等辺三角形もしくは直角3角形の各3頂点に位置する配置とすることによって達成できる。
次に、これについて説明する。
図17〜図20は、それぞれ可動子5における複数の孔5hが、各列において、所定の間隔aをもって配列され2つの孔5hと、この列と隣り合う列の同様に間隔aをもって配列された孔5hとが、a/2だけ列方向にずれて、交互に齟齬するように配置された構成として、一方の列の隣り合う列2個の孔5hと、これら2個の孔5h間に位置する他の列の1個の孔5hが、二等辺三角形の3頂点に配置された、すなわち図2で説明した基本構成によると配置関係として、2列に交互に逆向き配置をもって配列した場合の模式的断面図を示すものである。
図17〜図20は、それぞれ可動子5における複数の孔5hが、各列において、所定の間隔aをもって配列され2つの孔5hと、この列と隣り合う列の同様に間隔aをもって配列された孔5hとが、a/2だけ列方向にずれて、交互に齟齬するように配置された構成として、一方の列の隣り合う列2個の孔5hと、これら2個の孔5h間に位置する他の列の1個の孔5hが、二等辺三角形の3頂点に配置された、すなわち図2で説明した基本構成によると配置関係として、2列に交互に逆向き配置をもって配列した場合の模式的断面図を示すものである。
そして、図17に示す例にあっては、可動子5がその一辺に配置されたアンカー6によって支持された上述した片もち構成とされた場合で、この場合、可動子5の孔5hの上述した列方向を、アンカーが配置された側縁に沿う方向とした場合である。
また、図18の例にあっては、可動子の相対向する2側縁にアンカー6を配置した場合を例示したものであり、更に図19に示す例にあっては、3辺にアンカー6配置した構成とした場合である。
すなわち、アンカー6が配置された部分の縁部からは犠牲層に対し、一般にはエッチング液が入り込め込めないことから、可動子5の少なくとも1側縁の、少なくとも一部にはアンカー6が配置されない構成とする。
また、図20にあっては、可動子5が、形状を異にする2つの可動子素子5Aおよび5B、例えば電磁型と静電型の可動素子が組み合わされた構成とした場合である。
また、図18の例にあっては、可動子の相対向する2側縁にアンカー6を配置した場合を例示したものであり、更に図19に示す例にあっては、3辺にアンカー6配置した構成とした場合である。
すなわち、アンカー6が配置された部分の縁部からは犠牲層に対し、一般にはエッチング液が入り込め込めないことから、可動子5の少なくとも1側縁の、少なくとも一部にはアンカー6が配置されない構成とする。
また、図20にあっては、可動子5が、形状を異にする2つの可動子素子5Aおよび5B、例えば電磁型と静電型の可動素子が組み合わされた構成とした場合である。
可動子5下の犠牲層23のエッチングは、上述したように、各孔5hからのエッチングの進行と、アンカー6が配置されていない可動子5の開放側縁からのエッチングの進行とによってなされるが、孔5hからのエッチングは、各孔5hを中心に、これから等方的に円形に広がって各孔5hを中心とする空洞部23hが生じてくる。
そして、この場合、同一列上で隣り合う孔5hの間隔a、隣り合う列の間隔c、隣り合う列で最短間隔にある孔5h間の間隔bの選定、エッチング条件等の選定によって、所定時間経過後に第1の工程のエッチングを停止させると、同一列上で隣り合う孔5hからこれを中心にほぼ等方的に広がるエッチングによる各空洞部23hが相互からぶつかり合って連通し帯状の連通空洞部23hとなって形成される。そして、この連通空洞部23hの少なくとも一端が、可動子5のアンカー6が存在しない側縁で外部に開放されるようにする。
例えば図17に示すように、連通空洞部23hの両端が直接的に外部に開放された形状とすることができる。
そして、これら連通空洞部23h間に犠牲層23の残部によって形成された壁による支持部23sが、列方向を主たる延長方向として発生する。
そして、この場合、同一列上で隣り合う孔5hの間隔a、隣り合う列の間隔c、隣り合う列で最短間隔にある孔5h間の間隔bの選定、エッチング条件等の選定によって、所定時間経過後に第1の工程のエッチングを停止させると、同一列上で隣り合う孔5hからこれを中心にほぼ等方的に広がるエッチングによる各空洞部23hが相互からぶつかり合って連通し帯状の連通空洞部23hとなって形成される。そして、この連通空洞部23hの少なくとも一端が、可動子5のアンカー6が存在しない側縁で外部に開放されるようにする。
例えば図17に示すように、連通空洞部23hの両端が直接的に外部に開放された形状とすることができる。
そして、これら連通空洞部23h間に犠牲層23の残部によって形成された壁による支持部23sが、列方向を主たる延長方向として発生する。
このように、可動子5下に、犠牲層23の残部による壁状の支持部23sを構成するときは、例えば柱状の支持部23sとする場合に比して、可動子5の補強は強固になされる。
そして、このエッチング過程で生じた空洞部23hは、可動子5の側縁に直接的に開放されるか、あるいは可動子5の側縁から進行して生じた周辺の空洞部23hによって閉じ込められた空洞が部分の発生、すなわち液溜めの発生が回避される。
図20の例にあっては、連通空洞部23hの両端にアンカー6が存在するものであるが、可動子5の少なくとも一側縁を開放させてあることによって此処からエッチングが入り込みエッチングが進行することによって、各連通空洞部23hは、少なくとも一端が直接的にあるいは可動子5の開放側縁から進行して生じたエッチング部に連通することによって可動子5外に開放される。
上述したように、本発明においては、可動子5に特定された配置による複数の孔5hを形成したことによって、犠牲層のエッチングにおいて、エッチング溜まりが生じない構成とすることができるものである。
図21および図22の各AおよびBは、可動子5に配置した孔5hの配置関係を、本発明の構成によらない、すなわち、隣り合う孔5hの配置間隔aおよびbを、a=bとした場合の第1のエッチング工程における犠牲層23の残部、すなわち支持部23sのパターンを示す模式的平面図である。図21は、方形の各コーナーに孔5hが配置された状態、図22は、千鳥配置とした場合である。いずれにおいても、支持部23として壁状の形成されるようにすると、各A図に示されるように、孔5hを通じて形成された空洞23hが支持部23sによって区分されて分離独立してエッチング液の溜まりが生じてしまう。あるいは各B図に示すように、支持部23を柱状として形成する場合においても、隣接する空洞部23hの連通が点ないしは線接触部の狭小領域で連通するに過ぎないことから、実質的エッチング液の溜まりが生じてしまうにものである。
これに対して、上述した本発明構成および方法によれば、このような不都合が回避される。
これに対して、上述した本発明構成および方法によれば、このような不都合が回避される。
上述したように、本発明による電気機械素子および電子回路とこれらの製造方法によれば、可動子5に特定された配置パターンの複数の孔5hを形成し、また、その製造方法にあっては、第1および第2のエッチング工程によって犠牲層の排除を行うことにより、可動子に機械的負荷の掛かる作業を、犠牲層による支持部を形成した状態で行うことができることから、例えば大面積の可動子の作製においても、変形や破損による不良品発生、信頼性の低下を改善でき、これによって歩留まりの向上が図られるものである。
そして、その犠牲層の支持部を形成する場合にておいてのエッチング溜まりの発生が回避されたことにより、犠牲層のエッチングが能率的になされ、更に、第2のエッチングにおいては、エッチング性の低いエッチングによって、短時間で行うことから、電極等へのエッチング液による侵食等を効果的に回避できるものである。
そして、その犠牲層の支持部を形成する場合にておいてのエッチング溜まりの発生が回避されたことにより、犠牲層のエッチングが能率的になされ、更に、第2のエッチングにおいては、エッチング性の低いエッチングによって、短時間で行うことから、電極等へのエッチング液による侵食等を効果的に回避できるものである。
なお、図示した例では、可動子5に貫通形成した孔5hが正方形を有する形状とした場合であるが、前述したように、この形状に限定されるものではなく、円形、三角形等の多角形等に形成することができる。実際、これら貫通孔を通じて犠牲層23をエッチングした場合、その形状による犠牲層23の除去への実質的に問題となる影響がないものであり、正方形等の多角形とすることが、この孔5hの形成におけるフォトリソグラフィ工程でのマスクの作製工程が容易となるという利点がある。
また、本発明による電気機械素子および電子回路とこれらの製造方法は、上述したスイッチ構成による可動子を具備する構成に限定されるものではなく、種々の可動子を具備する電気機械素子および電子回路とこれらの製造方法に適用することができることはいうまでもないところである。
また、本発明による電気機械素子および電子回路とこれらの製造方法は、上述したスイッチ構成による可動子を具備する構成に限定されるものではなく、種々の可動子を具備する電気機械素子および電子回路とこれらの製造方法に適用することができることはいうまでもないところである。
1……電気機械素子、2……基体、3……絶縁層、4……固定電極、5……可動子、6……アンカー、7……第1の信号配線、7a……固定接点、8……第2の信号配線、8a……固定接点、9……絶縁層、10……配線層、21……電子回路素子、22……表面絶縁層、23……犠牲層、23s……支持部、23h……空洞部、24……配線層、25……フォトレジスト、30……電子回路装置
Claims (20)
- 基体上に、中空を介して機械的に可動な可動子を有し、
該可動子に複数の孔が形成されて成り、
該複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広い
ことを特徴とする電気機械素子。 - 上記複数の孔の上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項1に記載の電気機械素子。 - 中空を介して機械的に可動とされた可動子を有する電気機械素子を有し、
上記可動子に犠牲層のエッチングがなされる複数の孔が形成されて成り、
上記複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広い
ことを特徴とする電子回路装置。 - 上記複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広く形成され、
上記複数の孔の上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項3に記載の電子回路装置。 - 基体上に、中空を介して機械的に可動とされた可動子を有する電気機械素子の製造方法であって、
犠牲層を介して上記可動子を形成する工程と、
上記可動子に上記犠牲層を露出する複数の孔を貫通形成する工程と、
上記犠牲層に対する少なくとも第1および第2のエッチング工程とを有し、
上記第1のエッチング工程は、上記可動子の周縁からのエッチング進行と、上記孔からのエッチング進行とによって上記犠牲層をエッチングし、上記犠牲層に上記両エッチング進行によってエッチングされない上記犠牲層の残部による上記可動子の支持部を発生させ、
上記第2のエッチング工程は、上記可動子下の犠牲層の残部を除去して可動状態とするエッチング工程である
ことを特徴とする電気機械素子の製造方法。 - 上記複数の孔は、上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項5に記載の電気機械素子の製造方法。 - 上記可動子の複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広く形成され、
上記複数の孔の上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項5に記載の電気機械素子の製造方法。 - 上記支持部が壁状支持部とされた
ことを特徴とする請求項5に記載の電気機械素子の製造方法。 - 上記第1のエッチング工程が、上記第2のエッチング工程のエッチング速度より速い
ことを特徴とする請求項5に記載の電気機械素子の製造方法。 - 上記第1のエッチング工程による犠牲層の除去によって形成された空洞部が上記支持部によって遮られることなく上記可動子の外周に通ずるエッチングである
ことを特徴とする請求項5に記載の電気機械素子の製造方法。 - 上記第1のエッチング工程の後に、上記可動子に機械的負荷が掛かる作業がなされ、その後に上記第2のエッチング工程によって上記可動子下の上記犠牲層の残部をエッチング除去する
ことを特徴とする請求項5に記載の電気機械素子の製造方法。 - 上記複数の孔の上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項5に記載の電気機械素子の製造方法。 - 基体上に犠牲層を形成する工程と、
該犠牲層上に可動子を形成する工程と、
該可動子に上記犠牲層を露出する複数の孔を貫通形成する工程と、
上記犠牲層に対する少なくとも第1および第2のエッチング工程とを有し、
上記可動子の孔は、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広く形成され、
上記第1のエッチング工程は、上記可動子の周縁からのエッチング進行と、上記孔からのエッチング進行によって上記犠牲層をエッチングすると同時に、上記犠牲層に上記両エッチング進行によってエッチングされない柱状もしくは壁状の上記犠牲層の残部による上記可動子の支持部を発生させ、
上記第2のエッチング工程によって上記可動子下の犠牲層の残部を除去する
ことを特徴とする電子回路装置の製造方法。 - 上記複数の孔は、上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項13に記載の電子回路装置の製造方法。 - 上記可動子の複数の孔は、同一列上に少なくとも2個配置され、該列と隣り合う他の列上に少なくとも1個配置され、同一列上に配列された隣り合う孔の間隔より、該各孔に対し最短位置にある上記他の列上の孔との間隔が広く形成され、
上記複数の孔の上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項13に記載の電子回路装置の製造方法。 - 上記支持部が壁状支持部とされた
ことを特徴とする請求項13に記載の電子回路装置の製造方法。 - 上記第1のエッチング工程が、上記第2のエッチング工程におけるエッチング速度より速い
ことを特徴とする請求項13に記載の電子回路装置の製造方法。 - 上記第1のエッチング工程による犠牲層の除去によって形成された空洞部が上記支持部によって遮られることなく上記可動子の外周に通ずるエッチングである
ことを特徴とする請求項13に記載の電子回路装置の製造方法。 - 上記第1のエッチング工程の後に、上記可動子に機械的負荷が掛かる作業がなされ、その後に上記第2のエッチング工程によって上記可動子下の上記犠牲層の残部をエッチング除去する
ことを特徴とする請求項13に記載の電子回路装置の製造方法。 - 上記複数の孔の上記同一列上で隣り合う孔と、上記他の列上の孔とが二等辺三角形の各頂点に位置する配置とする
ことを特徴とする請求項13に記載の電子回路装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006042987A JP2007216368A (ja) | 2006-02-20 | 2006-02-20 | 電気機械素子、電子回路装置、およびこれらの製造方法 |
CN2007100923295A CN101077766B (zh) | 2006-02-20 | 2007-02-17 | 电子机械元件、电子电路装置及它们的制造方法 |
US11/676,353 US8142669B2 (en) | 2006-02-20 | 2007-02-19 | Electromechanical element, electric circuit device and production method of those |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006042987A JP2007216368A (ja) | 2006-02-20 | 2006-02-20 | 電気機械素子、電子回路装置、およびこれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007216368A true JP2007216368A (ja) | 2007-08-30 |
Family
ID=38494159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006042987A Pending JP2007216368A (ja) | 2006-02-20 | 2006-02-20 | 電気機械素子、電子回路装置、およびこれらの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8142669B2 (ja) |
JP (1) | JP2007216368A (ja) |
CN (1) | CN101077766B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010179401A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8380781B2 (en) * | 2007-07-18 | 2013-02-19 | Panasonic Corporation | Sampling filter and radio communication apparatus |
US8956903B2 (en) * | 2010-06-25 | 2015-02-17 | International Business Machines Corporation | Planar cavity MEMS and related structures, methods of manufacture and design structures |
US8470628B2 (en) * | 2011-06-20 | 2013-06-25 | International Business Machines Corporation | Methods to fabricate silicide micromechanical device |
US9382111B2 (en) * | 2014-06-26 | 2016-07-05 | Infineon Technologies Dresden Gmbh | Micromechanical system and method for manufacturing a micromechanical system |
US9376314B2 (en) * | 2014-06-26 | 2016-06-28 | Infineon Technologies Dresden Gmbh | Method for manufacturing a micromechanical system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4566935A (en) * | 1984-07-31 | 1986-01-28 | Texas Instruments Incorporated | Spatial light modulator and method |
JPH09162462A (ja) | 1995-12-13 | 1997-06-20 | Fujitsu Ltd | マイクロマシン及び電子回路をもつ半導体装置の製造方法 |
US5919364A (en) * | 1996-06-24 | 1999-07-06 | Regents Of The University Of California | Microfabricated filter and shell constructed with a permeable membrane |
DE19730715C1 (de) * | 1996-11-12 | 1998-11-26 | Fraunhofer Ges Forschung | Verfahren zum Herstellen eines mikromechanischen Relais |
US6416679B1 (en) * | 1997-07-15 | 2002-07-09 | Silverbrook Research Pty Ltd | Method of manufacture of a thermoelastic bend actuator using PTFE and corrugated copper ink jet printer |
US6648453B2 (en) * | 1997-07-15 | 2003-11-18 | Silverbrook Research Pty Ltd | Ink jet printhead chip with predetermined micro-electromechanical systems height |
US6713235B1 (en) * | 1999-03-30 | 2004-03-30 | Citizen Watch Co., Ltd. | Method for fabricating thin-film substrate and thin-film substrate fabricated by the method |
JP2001102597A (ja) * | 1999-09-30 | 2001-04-13 | Fuji Electric Co Ltd | 半導体構造およびその製造方法 |
US6635506B2 (en) * | 2001-11-07 | 2003-10-21 | International Business Machines Corporation | Method of fabricating micro-electromechanical switches on CMOS compatible substrates |
US7429495B2 (en) * | 2002-08-07 | 2008-09-30 | Chang-Feng Wan | System and method of fabricating micro cavities |
US6801354B1 (en) * | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
US7408179B2 (en) * | 2004-08-10 | 2008-08-05 | Intel Corporation | Transition radiation apparatus and method therefor |
US7562429B2 (en) * | 2005-06-20 | 2009-07-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Suspended device and method of making |
-
2006
- 2006-02-20 JP JP2006042987A patent/JP2007216368A/ja active Pending
-
2007
- 2007-02-17 CN CN2007100923295A patent/CN101077766B/zh not_active Expired - Fee Related
- 2007-02-19 US US11/676,353 patent/US8142669B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010179401A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US8142669B2 (en) | 2012-03-27 |
CN101077766B (zh) | 2011-05-18 |
US20080174204A1 (en) | 2008-07-24 |
CN101077766A (zh) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100419233B1 (ko) | 멤스소자 및 그의 제작방법 | |
KR100515423B1 (ko) | 회전속도센서제조방법 | |
JP2007216368A (ja) | 電気機械素子、電子回路装置、およびこれらの製造方法 | |
JP2007159389A (ja) | 圧電型rf―mems素子及びその製造方法 | |
JP2007273451A (ja) | 圧電型memsスイッチ及びその製造方法 | |
JP2007160495A (ja) | Mems振動子及びその製造方法 | |
JP2007535797A (ja) | マイクロマシン技術(mems)スイッチ用のビーム | |
KR100790878B1 (ko) | 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법 | |
JP5230385B2 (ja) | マイクロマシン | |
JP2009009884A (ja) | Memsスイッチ及びその製造方法 | |
TW201408581A (zh) | Mems裝置及其製造方法 | |
JP2006518911A (ja) | バンプ型memsスイッチ | |
CN101512701B (zh) | 具有弯曲双层的机械开关 | |
KR101001666B1 (ko) | 마이크로 수직 구조체의 제조 방법 | |
JP5665161B2 (ja) | 圧電薄膜デバイス | |
JP2012191052A (ja) | Mems及びその製造方法 | |
JP5870616B2 (ja) | Memsスイッチおよびその製造方法 | |
JP4174761B2 (ja) | 機構デバイスの製造方法及び機構デバイス | |
CN102120561B (zh) | 形成晶圆穿通孔的方法 | |
KR20030049992A (ko) | 막힌 희생층 지지대를 갖는 멤스 구조물 및 그의 제작방법 | |
JP2006221956A (ja) | ヒューズ | |
TWI525777B (zh) | MEMS components | |
JP5679058B2 (ja) | 電子デバイスとその製造方法、及び電子デバイスの駆動方法 | |
KR101384725B1 (ko) | Soi 구조 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
JP2004001140A (ja) | 中空構造体の製造方法、及びmems素子の製造方法 |