JPH09162462A - マイクロマシン及び電子回路をもつ半導体装置の製造方法 - Google Patents
マイクロマシン及び電子回路をもつ半導体装置の製造方法Info
- Publication number
- JPH09162462A JPH09162462A JP7324164A JP32416495A JPH09162462A JP H09162462 A JPH09162462 A JP H09162462A JP 7324164 A JP7324164 A JP 7324164A JP 32416495 A JP32416495 A JP 32416495A JP H09162462 A JPH09162462 A JP H09162462A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- semiconductor device
- substrate
- micromechanical
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000010410 layer Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Micromachines (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 マイクロマシン及び電子回路をもつ半導体装
置の製造方法に関し、製造工程順序を適切に選択し、ま
た、保護層の形成及び除去を適切なタイミングで実施す
ることで、製造工程中に半導体素子からなる電子回路が
ダメージを受けることなどがないようにする。 【解決手段】 基板１上に絶縁層２を形成してから微小
機械機構３を形成し、次に、絶縁層２を選択的に除去し
て基板１の電子回路形成予定部分を表出させ、次に、電
子回路形成予定部分に電子回路５を形成し、次に、微小
機械機構３と基板１とをコンタクト１０で接続し、次
に、微小機械機構３と電子回路５とを配線６で接続す
る。
置の製造方法に関し、製造工程順序を適切に選択し、ま
た、保護層の形成及び除去を適切なタイミングで実施す
ることで、製造工程中に半導体素子からなる電子回路が
ダメージを受けることなどがないようにする。 【解決手段】 基板１上に絶縁層２を形成してから微小
機械機構３を形成し、次に、絶縁層２を選択的に除去し
て基板１の電子回路形成予定部分を表出させ、次に、電
子回路形成予定部分に電子回路５を形成し、次に、微小
機械機構３と基板１とをコンタクト１０で接続し、次
に、微小機械機構３と電子回路５とを配線６で接続す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、同じ基板上にマイ
クロマシン及び半導体素子で構成した電子回路を形成し
た半導体装置を製造するのに好適な方法に関する。
クロマシン及び半導体素子で構成した電子回路を形成し
た半導体装置を製造するのに好適な方法に関する。
【０００２】現在、同一基板にマイクロマシン及びその
マイクロマシンを制御する電子回路を作り込んだ半導体
装置について種々と提案されているが、それを実現する
具体的な手段は乏しい状況に在る。
マイクロマシンを制御する電子回路を作り込んだ半導体
装置について種々と提案されているが、それを実現する
具体的な手段は乏しい状況に在る。
【０００３】本発明に依れば、そのような半導体装置を
製造する場合に不可欠ともいえる方法が提供される。
製造する場合に不可欠ともいえる方法が提供される。
【０００４】
【従来の技術】近年、半導体装置の製造技術は著しく発
達し、サブミクロン・オーダの微細加工を高精度で容易
に実現できるようになった。この微細加工技術を応用し
て基板に作り込んだ微小な機械機構をマイクロマシンと
呼んでいる。
達し、サブミクロン・オーダの微細加工を高精度で容易
に実現できるようになった。この微細加工技術を応用し
て基板に作り込んだ微小な機械機構をマイクロマシンと
呼んでいる。
【０００５】既に発表されているものとしては、多結晶
シリコンを加工して製造した歯車やリニヤスライダ（要
すれば「Ｒｅｐｏｒｔ ｏｆ ｔｈｅ ＮＳＦ Ｗｏｒ
ｋｓｈｏｐ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｏｒｏｍｅｃ
ｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ ｒｅｓｅａｒｃｈ」
を参照）、或いは、静電力を利用した回転型のアクチュ
エータ（要すれば「Ｙｕ−Ｃｈｏｎｇ Ｔａｉ ｅｔ
ａｌ：Ｐｒｏｃｅｅｄｉｎｇｓ ＩＥＥＥ ＭＥＭＳ．
Ｆｅｂ．，１９８９」を参照）、或いは、積層ピエゾ・
アクチュエータとばね関節を使った拡大機構を組み合わ
せたマイクログリッパ（要すれば「Ａ．Ａｎｄｏ ｅｔ
ａｌ：Ｐｒｏｃｅｅｄｉｎｇｓ ＭＩＣＲＯ ＳＹＳ
ＴＥＭ Ｔｅｃｈｎｏｌｏｇｉｅｓ ９０ Ｓｅｐ
ｔ．，１９９０」を参照）など様々である。
シリコンを加工して製造した歯車やリニヤスライダ（要
すれば「Ｒｅｐｏｒｔ ｏｆ ｔｈｅ ＮＳＦ Ｗｏｒ
ｋｓｈｏｐ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｏｒｏｍｅｃ
ｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ ｒｅｓｅａｒｃｈ」
を参照）、或いは、静電力を利用した回転型のアクチュ
エータ（要すれば「Ｙｕ−Ｃｈｏｎｇ Ｔａｉ ｅｔ
ａｌ：Ｐｒｏｃｅｅｄｉｎｇｓ ＩＥＥＥ ＭＥＭＳ．
Ｆｅｂ．，１９８９」を参照）、或いは、積層ピエゾ・
アクチュエータとばね関節を使った拡大機構を組み合わ
せたマイクログリッパ（要すれば「Ａ．Ａｎｄｏ ｅｔ
ａｌ：Ｐｒｏｃｅｅｄｉｎｇｓ ＭＩＣＲＯ ＳＹＳ
ＴＥＭ Ｔｅｃｈｎｏｌｏｇｉｅｓ ９０ Ｓｅｐ
ｔ．，１９９０」を参照）など様々である。
【０００６】マイクロマシンの利点は、半導体装置製造
技術を応用して形成した非常に微細な運動機構の組み合
わせに依り、極めて小さな機械を作り出せるところにあ
る。
技術を応用して形成した非常に微細な運動機構の組み合
わせに依り、極めて小さな機械を作り出せるところにあ
る。
【０００７】更に、その製造方法が半導体装置製造技術
の応用であることから、運動機構を担持する基板上にセ
ンサや制御の為の微細な電子回路を形成することが容易
であって、自立型の微小機械を実現できる。
の応用であることから、運動機構を担持する基板上にセ
ンサや制御の為の微細な電子回路を形成することが容易
であって、自立型の微小機械を実現できる。
【０００８】
【発明が解決しようとする課題】前記したように、運動
機構と電子回路を同一基板上に形成する場合、電子回路
に物理的及び電気的に大きなダメージを与えるおそれが
ある。
機構と電子回路を同一基板上に形成する場合、電子回路
に物理的及び電気的に大きなダメージを与えるおそれが
ある。
【０００９】その理由は、マイクロマシンの微小機構を
形成する為には、半導体素子からなる電子回路を形成す
るのに必要とされる工程数と同等か、或いは、それ以上
の工程数が必要であって、その間、基板は幾度となくプ
ラズマに曝されたり、イオン照射を受けたり、酸の溶液
に浸漬されたりすることに依る。
形成する為には、半導体素子からなる電子回路を形成す
るのに必要とされる工程数と同等か、或いは、それ以上
の工程数が必要であって、その間、基板は幾度となくプ
ラズマに曝されたり、イオン照射を受けたり、酸の溶液
に浸漬されたりすることに依る。
【００１０】その上、運動機構を作り込むには、半導体
素子に比較し、基板の厚さ方向を大きく占有することが
多いので、その形状を作成する為には、一回のプロセス
に長時間を必要とする。
素子に比較し、基板の厚さ方向を大きく占有することが
多いので、その形状を作成する為には、一回のプロセス
に長時間を必要とする。
【００１１】更に付言すると、微小な運動機構では、摩
擦が運動を阻害する大きな要素となり、また、半導体素
子にとっては大敵である静電気を使用することが多いの
で、特別な処理を行うことが必要であって、例えば、摩
擦を低減する為、遷移金属をイオン注入する技術（要す
れば「特開平３−１１６９８２号公報」を参照）が知ら
れているが、このような金属が半導体素子に侵入した場
合、致命的な汚染になることは容易に理解できよう。
擦が運動を阻害する大きな要素となり、また、半導体素
子にとっては大敵である静電気を使用することが多いの
で、特別な処理を行うことが必要であって、例えば、摩
擦を低減する為、遷移金属をイオン注入する技術（要す
れば「特開平３−１１６９８２号公報」を参照）が知ら
れているが、このような金属が半導体素子に侵入した場
合、致命的な汚染になることは容易に理解できよう。
【００１２】本発明では、マイクロマシン及び半導体素
子からなる電子回路を含む半導体装置の製造工程順序を
適切に選択し、また、保護層の形成及び除去を適切なタ
イミングで実施することで、製造工程中に半導体素子か
らなる電子回路がダメージを受けることなどがないよう
にする。
子からなる電子回路を含む半導体装置の製造工程順序を
適切に選択し、また、保護層の形成及び除去を適切なタ
イミングで実施することで、製造工程中に半導体素子か
らなる電子回路がダメージを受けることなどがないよう
にする。
【００１３】
【課題を解決するための手段】図１乃至図４は本発明の
原理を説明する為の工程要所に於ける半導体装置の要部
切断側面図であり、以下、これ等の図を参照しつつ解説
する。尚、（Ａ）乃至（Ｈ）は工程順序に付した記号で
あり、工程は（Ａ）から（Ｈ）に向かって進むものとす
る。
原理を説明する為の工程要所に於ける半導体装置の要部
切断側面図であり、以下、これ等の図を参照しつつ解説
する。尚、（Ａ）乃至（Ｈ）は工程順序に付した記号で
あり、工程は（Ａ）から（Ｈ）に向かって進むものとす
る。
【００１４】（Ａ）参照 （Ａ）−１ 半導体基板１の表面に絶縁層２を形成する。この絶縁層
２は、製造工程中、微小機械機構と電子回路とを電気的
に絶縁する役割を果たす。
２は、製造工程中、微小機械機構と電子回路とを電気的
に絶縁する役割を果たす。
【００１５】（Ｂ）参照 （Ｂ）−１ 絶縁層２上に微小機械機構３を形成する。
【００１６】（Ｃ）参照 （Ｃ）−１ 例えばスピン・コート法を適用することに依り、微小機
械機構３を含む全面に樹脂材料からなる保護層４を形成
する。
械機構３を含む全面に樹脂材料からなる保護層４を形成
する。
【００１７】（Ｃ）−２ リソグラフィ技術を適用することに依り、露光及び現像
の処理を行って、微小機械機構３を覆う保護層４のみを
残して他を除去する。
の処理を行って、微小機械機構３を覆う保護層４のみを
残して他を除去する。
【００１８】（Ｄ）参照 （Ｄ）−１ 保護層４をマスクとして絶縁層２をエッチングして半導
体基板１に於ける電子回路形成予定部分を表出させる。
尚、絶縁層２は電子回路を形成する為に役立つ場合もあ
るが、ここに至るまでに種々とダメージを受けているの
で除去した方が良い。
体基板１に於ける電子回路形成予定部分を表出させる。
尚、絶縁層２は電子回路を形成する為に役立つ場合もあ
るが、ここに至るまでに種々とダメージを受けているの
で除去した方が良い。
【００１９】（Ｅ）参照 （Ｅ）−１ 半導体基板１の電子回路形成予定部分に改めて絶縁層２
Ａを形成する。
Ａを形成する。
【００２０】（Ｅ）−２ 絶縁層２Ａを適宜に加工してから微小機械機構３に適用
するセンサ部や制御部となる電子回路５を形成する。
尚、電子回路５を形成する工程の如何に依っては、微小
機械機構３を覆っている保護層４が剥離されてしまうこ
とも起こり得るので、その際は適宜に保護層４を再形成
することが必要である。
するセンサ部や制御部となる電子回路５を形成する。
尚、電子回路５を形成する工程の如何に依っては、微小
機械機構３を覆っている保護層４が剥離されてしまうこ
とも起こり得るので、その際は適宜に保護層４を再形成
することが必要である。
【００２１】（Ｆ）参照 （Ｆ）−１ 電子回路５の形成が完了した後、微小機械機構３を覆っ
ている保護層４を除去する。尚、保護層４に樹脂材料を
用いた理由は、前記したようにリソグラフィ技術を適用
できること、また、除去する際、有機溶剤に依るウエッ
ト剥離、或いは、ダウンフローアッシングなど、電子回
路５にダメージを与えないプロセスを用いることができ
ることに依る。
ている保護層４を除去する。尚、保護層４に樹脂材料を
用いた理由は、前記したようにリソグラフィ技術を適用
できること、また、除去する際、有機溶剤に依るウエッ
ト剥離、或いは、ダウンフローアッシングなど、電子回
路５にダメージを与えないプロセスを用いることができ
ることに依る。
【００２２】（Ｇ）参照 （Ｇ）−１ 微小機械機構３及びそれに接続される電子回路５のそれ
ぞれに於ける基準電位として、それ等が形成されている
基板１の電位を適用する為、微小機械機構３と基板１と
のコンタクト１０をとる。尚、電子回路５と基板１との
コンタクトは、電子回路５を形成する際、既に完了して
いることが通例である。
ぞれに於ける基準電位として、それ等が形成されている
基板１の電位を適用する為、微小機械機構３と基板１と
のコンタクト１０をとる。尚、電子回路５と基板１との
コンタクトは、電子回路５を形成する際、既に完了して
いることが通例である。
【００２３】（Ｈ）参照 （Ｈ）−１ 微小機械機構３と電子回路５との間を結ぶ配線６を形成
する。
する。
【００２４】前記工程で特徴的なことが二つ存在し、そ
の一つは、電子回路５の形成を微小機械機構３を形成し
た後に行ったことである。これに依り、微小機械機構３
を形成する際のエッチングやイオン注入などのプロセス
に依って、電子回路５がダメージを受けないようにする
ことが可能となる。
の一つは、電子回路５の形成を微小機械機構３を形成し
た後に行ったことである。これに依り、微小機械機構３
を形成する際のエッチングやイオン注入などのプロセス
に依って、電子回路５がダメージを受けないようにする
ことが可能となる。
【００２５】又、もう一つは、微小機械機構３と電子回
路５間を結ぶ配線６の形成を工程の最後に実施したこと
である。これに依り、微小機械機構３からの電荷が電子
回路５に流れ込んで電子回路５を破壊するような虞は少
なくなる。
路５間を結ぶ配線６の形成を工程の最後に実施したこと
である。これに依り、微小機械機構３からの電荷が電子
回路５に流れ込んで電子回路５を破壊するような虞は少
なくなる。
【００２６】前記したところから、本発明に依るマイク
ロマシン及び電子回路をもつ半導体装置の製造方法に於
いては、
ロマシン及び電子回路をもつ半導体装置の製造方法に於
いては、
【００２７】（１）基板（例えば基板１）上に微小機械
機構（例えば微小機械機構３）を形成した後に電子回路
（例えば電子回路５）を形成することを特徴とするか、
或いは、
機構（例えば微小機械機構３）を形成した後に電子回路
（例えば電子回路５）を形成することを特徴とするか、
或いは、
【００２８】（２）基板（例えば基板１）上に微小機械
機構を形成する工程と、次いで、該微小機械機構（例え
ば微小機械機構３）を保護層（例えば保護層４）で覆っ
てから該基板上に電子回路（例えば電子回路５）を形成
する工程と、次いで、該保護層を除去してから該微小機
械機構と該電子回路とを電気的に接続（例えば配線６）
する工程とが含まれてなることを特徴とするか、或い
は、
機構を形成する工程と、次いで、該微小機械機構（例え
ば微小機械機構３）を保護層（例えば保護層４）で覆っ
てから該基板上に電子回路（例えば電子回路５）を形成
する工程と、次いで、該保護層を除去してから該微小機
械機構と該電子回路とを電気的に接続（例えば配線６）
する工程とが含まれてなることを特徴とするか、或い
は、
【００２９】（３）基板（例えば基板１）上に絶縁層
（例えば絶縁層２）を形成してから微小機械機構（例え
ば微小機械機構３）を形成する工程と、次いで、該微小
機械機構を保護層（例えば保護層４）で覆ってから該絶
縁層を選択的に除去して該基板の電子回路形成予定部分
を表出させる工程と、次いで、該電子回路形成予定部分
に電子回路（例えば電子回路５）を形成する工程と、次
いで、該保護層を除去してから該微小機械機構と該基板
とを電気的に接続（例えばコンタクト１０）する工程
と、次いで、該微小機械機構と電子回路とを電気的に接
続（例えば配線６）する工程とが含まれてなることを特
徴とする。
（例えば絶縁層２）を形成してから微小機械機構（例え
ば微小機械機構３）を形成する工程と、次いで、該微小
機械機構を保護層（例えば保護層４）で覆ってから該絶
縁層を選択的に除去して該基板の電子回路形成予定部分
を表出させる工程と、次いで、該電子回路形成予定部分
に電子回路（例えば電子回路５）を形成する工程と、次
いで、該保護層を除去してから該微小機械機構と該基板
とを電気的に接続（例えばコンタクト１０）する工程
と、次いで、該微小機械機構と電子回路とを電気的に接
続（例えば配線６）する工程とが含まれてなることを特
徴とする。
【００３０】本発明では、前記手段を採ることに依り、
電子回路に何らのダメージも与えることなく、マイクロ
マシンと電子回路とを同じ基板上に形成することが可能
である。
電子回路に何らのダメージも与えることなく、マイクロ
マシンと電子回路とを同じ基板上に形成することが可能
である。
【００３１】
【発明の実施の形態】図５は本発明に依る方法を実施し
て作成された半導体装置に含まれる微小機械機構である
静電型アクチュエータを表す要部平面説明図である。
て作成された半導体装置に含まれる微小機械機構である
静電型アクチュエータを表す要部平面説明図である。
【００３２】図に於いて、３０は移動子、３１は固定
子、３２は移動子スプリング、３３及び３４は電極パッ
ドをそれぞれ示し、また、Ｌ１乃至Ｌ５は長さを指示す
る記号であり、例えば、Ｌ１＝１５．５〔μｍ〕、Ｌ２
＝１０〔μｍ〕、Ｌ３は２〔μｍ〕、Ｌ４は１．４〔μ
ｍ〕、Ｌ５は０．２〔μｍ〕である。
子、３２は移動子スプリング、３３及び３４は電極パッ
ドをそれぞれ示し、また、Ｌ１乃至Ｌ５は長さを指示す
る記号であり、例えば、Ｌ１＝１５．５〔μｍ〕、Ｌ２
＝１０〔μｍ〕、Ｌ３は２〔μｍ〕、Ｌ４は１．４〔μ
ｍ〕、Ｌ５は０．２〔μｍ〕である。
【００３３】図示されている何れの部材も厚さ１〔μ
ｍ〕の多結晶シリコン層からなっている。
ｍ〕の多結晶シリコン層からなっている。
【００３４】図６は本発明に依る方法を実施して作成さ
れた半導体装置の要部等価回路図であり、図５に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
れた半導体装置の要部等価回路図であり、図５に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
【００３５】図に於いて、Ｑ１はＭＯＳ（ｍｅｔａｌ
ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジス
タ、＋Ｅは正側電源電圧、ＶINは入力電圧、ＶOUT は出
力電圧をそれぞれ示している。
ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジス
タ、＋Ｅは正側電源電圧、ＶINは入力電圧、ＶOUT は出
力電圧をそれぞれ示している。
【００３６】図示の半導体装置に於いて、入力電圧ＶIN
が負である場合、ＭＯＳトランジスタＱ１はオフであ
り、出力電圧ＶOUT は＋Ｅ〔Ｖ〕であり、従って、アク
チュエータに於ける移動子３０と固定子３１との間に
は、＋Ｅ〔Ｖ〕の電圧が加わり、静電引力に依って移動
子３０は引き込まれた状態になる。
が負である場合、ＭＯＳトランジスタＱ１はオフであ
り、出力電圧ＶOUT は＋Ｅ〔Ｖ〕であり、従って、アク
チュエータに於ける移動子３０と固定子３１との間に
は、＋Ｅ〔Ｖ〕の電圧が加わり、静電引力に依って移動
子３０は引き込まれた状態になる。
【００３７】図７は図５及び図６について説明した静電
型アクチュエータが動作している状態を表す要部平面説
明図であり、図５及び図６に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
型アクチュエータが動作している状態を表す要部平面説
明図であり、図５及び図６に於いて用いた記号と同記号
は同部分を表すか或いは同じ意味を持つものとする。
【００３８】図から明らかなように、移動子３０は静電
引力に依って固定子３１内に引き込まれた状態にあり、
従って、移動子スプリング３２は、そのＵ字形状が若干
開いた状態になっていることが看取されよう。
引力に依って固定子３１内に引き込まれた状態にあり、
従って、移動子スプリング３２は、そのＵ字形状が若干
開いた状態になっていることが看取されよう。
【００３９】図示の半導体装置に於いて、入力電圧ＶIN
が正である場合、ＭＯＳトランジスタＱ１はオンであ
り、ソース・ドレイン間は導通し、出力電圧ＶOUT が現
れるべき出力端は、トランジスタＱ１のドレインを介し
て接地されることになり、出力電圧ＶOUT は０〔Ｖ〕に
なる。
が正である場合、ＭＯＳトランジスタＱ１はオンであ
り、ソース・ドレイン間は導通し、出力電圧ＶOUT が現
れるべき出力端は、トランジスタＱ１のドレインを介し
て接地されることになり、出力電圧ＶOUT は０〔Ｖ〕に
なる。
【００４０】従って、アクチュエータに於ける移動子３
０と固定子３１との間に電圧は加わらないから、静電引
力が働かず、移動子３０は移動子スプリング３２の弾性
に依って固定子３１から引き離された状態になる。この
状態に於けるアクチュエータの様子は図５に示されてい
る通りであり、以上、半導体装置の動作を図８に表とし
てまとめて示してある。
０と固定子３１との間に電圧は加わらないから、静電引
力が働かず、移動子３０は移動子スプリング３２の弾性
に依って固定子３１から引き離された状態になる。この
状態に於けるアクチュエータの様子は図５に示されてい
る通りであり、以上、半導体装置の動作を図８に表とし
てまとめて示してある。
【００４１】図９乃至図１３は本発明に依る一実施の形
態について説明する為の工程要所に於ける半導体装置の
要部切断側面図であり、以下、これ等の図を参照しつつ
解説する。尚、（Ａ）乃至（Ｊ）は工程順序に付した記
号であり、工程は（Ａ）から（Ｊ）に向かって進むもの
とする。
態について説明する為の工程要所に於ける半導体装置の
要部切断側面図であり、以下、これ等の図を参照しつつ
解説する。尚、（Ａ）乃至（Ｊ）は工程順序に付した記
号であり、工程は（Ａ）から（Ｊ）に向かって進むもの
とする。
【００４２】図９（Ａ）参照 （Ａ）−１ 熱酸化法を適用することに依って、ｐ型Ｓｉ半導体基板
５１上に厚さ例えば２００〔ｎｍ〕のＳｉＯ2 からなる
絶縁層５２を形成する。
５１上に厚さ例えば２００〔ｎｍ〕のＳｉＯ2 からなる
絶縁層５２を形成する。
【００４３】（Ａ）−２ ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉ
ｔｉｏｎ）法を適用することに依って、絶縁層５２上に
厚さ例えば１〔μｍ〕の多結晶Ｓｉ層５３を形成する。
ｔｉｏｎ）法を適用することに依って、絶縁層５２上に
厚さ例えば１〔μｍ〕の多結晶Ｓｉ層５３を形成する。
【００４４】図９（Ｂ）参照 （Ｂ）−１ リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依って、図５に見られるアクチュエータの形状
を含むポジ型レジスト層５４を形成する。
ることに依って、図５に見られるアクチュエータの形状
を含むポジ型レジスト層５４を形成する。
【００４５】図１０（Ｃ）参照 （Ｃ）−１ エッチング・ガスをＨＢｒガスとする反応性イオン・エ
ッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎ
ｇ：ＲＩＥ）法を適用することに依って、ポジ型レジス
ト層５４をマスクとして多結晶Ｓｉ層５３の異方性エッ
チングを行う。
ッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎ
ｇ：ＲＩＥ）法を適用することに依って、ポジ型レジス
ト層５４をマスクとして多結晶Ｓｉ層５３の異方性エッ
チングを行う。
【００４６】（Ｃ）−２ 灰化処理法を適用することに依り、レジスト層５４を除
去する。
去する。
【００４７】図１０（Ｄ）参照 （Ｄ）−１ ＨＦ水溶液をエッチャントとするウエット・エッチング
法を適用することに依って、多結晶Ｓｉ層５３に於ける
アクチュエータの可動部分形成予定部分の下地になって
いるＳｉＯ2 からなる絶縁層５２を除去することで可動
部分５５を生成させる。これに依って、微小機械機構部
分であるアクチュエータの主要部分が完成する。
法を適用することに依って、多結晶Ｓｉ層５３に於ける
アクチュエータの可動部分形成予定部分の下地になって
いるＳｉＯ2 からなる絶縁層５２を除去することで可動
部分５５を生成させる。これに依って、微小機械機構部
分であるアクチュエータの主要部分が完成する。
【００４８】図１１（Ｅ）参照 （Ｅ）−１ リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依って、微小機械機構部分のみを覆うレジスト
膜５４′を形成する。尚、このレジスト膜５４′は、ア
クチュエータである微小機械機構部分を構成する多結晶
シリコン層５３の不要部分を除去する為のマスクとなる
ものである。
ることに依って、微小機械機構部分のみを覆うレジスト
膜５４′を形成する。尚、このレジスト膜５４′は、ア
クチュエータである微小機械機構部分を構成する多結晶
シリコン層５３の不要部分を除去する為のマスクとなる
ものである。
【００４９】（Ｅ）−２ エッチング・ガスをＨＢｒガスとするＲＩＥ法を適用す
ることに依って、レジスト層５４′をマスクとして多結
晶Ｓｉ層５３の異方性エッチングを行う。
ることに依って、レジスト層５４′をマスクとして多結
晶Ｓｉ層５３の異方性エッチングを行う。
【００５０】これに依って、多結晶シリコン層５３の不
要部分は除去されて微小機械機構部分は完全なアクチュ
エータの形状となり、また、同時にプラグ穴５４Ａが形
成される。
要部分は除去されて微小機械機構部分は完全なアクチュ
エータの形状となり、また、同時にプラグ穴５４Ａが形
成される。
【００５１】（Ｅ）−３ ＣＦ4 系ガスをエッチング・ガスとするＲＩＥ法を適用
することに依って、レジスト層５４′をマスクとしてＳ
ｉＯ2 からなる絶縁層５２のエッチングを行い、基板５
１の電子回路形成予定部分を表出させると共にプラグ穴
５４Ａを延伸する。
することに依って、レジスト層５４′をマスクとしてＳ
ｉＯ2 からなる絶縁層５２のエッチングを行い、基板５
１の電子回路形成予定部分を表出させると共にプラグ穴
５４Ａを延伸する。
【００５２】図１１（Ｆ）参照 （Ｆ）−１ リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依って、微小機械機構部分のみを覆うレジスト
からなる保護層５６を形成する。
ることに依って、微小機械機構部分のみを覆うレジスト
からなる保護層５６を形成する。
【００５３】図１２（Ｇ）参照 （Ｇ）−１ 通常の技法を適用することに依り、電子回路形成予定部
分にｎチャネルＭＯＳトランジスタ及びその他の周辺素
子を形成する。尚、４０は電子回路部分の配線を指示し
ている。
分にｎチャネルＭＯＳトランジスタ及びその他の周辺素
子を形成する。尚、４０は電子回路部分の配線を指示し
ている。
【００５４】この場合の工程や適用技術は、通常の半導
体素子作成の場合と全く変わりないが、唯、この工程中
で、アッシング処理や有機溶媒に依る洗浄を行うと、微
小機械機構部分を覆っているレジストからなる保護層５
６が失われるので、その都度、再形成する必要がある。
体素子作成の場合と全く変わりないが、唯、この工程中
で、アッシング処理や有機溶媒に依る洗浄を行うと、微
小機械機構部分を覆っているレジストからなる保護層５
６が失われるので、その都度、再形成する必要がある。
【００５５】図１２（Ｈ）参照 （Ｈ）−１ 灰化処理法を適用することに依って、微小機械機構部分
を覆っているレジストからなる保護層５６を除去する。
尚、この場合、ダウンフローアッシングを行うと良い。
を覆っているレジストからなる保護層５６を除去する。
尚、この場合、ダウンフローアッシングを行うと良い。
【００５６】図１３（Ｉ）参照 （Ｉ）−１ ＣＶＤ法を適用することに依ってＷ層を形成し、通常の
リソグラフィ技術を適用することに依って該Ｗ層のエッ
チングを行って、微小機械機構部分と基板５１とを電気
的に接続するプラグ５７を形成する。
リソグラフィ技術を適用することに依って該Ｗ層のエッ
チングを行って、微小機械機構部分と基板５１とを電気
的に接続するプラグ５７を形成する。
【００５７】プラグ５７の材料はＷに限られず、Ａｌな
どであっても良く、また、その形成技術は、ＣＶＤ法に
限られず、スパッタリング法などを用いても良い。
どであっても良く、また、その形成技術は、ＣＶＤ法に
限られず、スパッタリング法などを用いても良い。
【００５８】図１３（Ｊ）参照 （Ｊ）−１ リソグラフィ技術に於けるレジスト・プロセス、真空蒸
着法、エッチング・ガスを塩素系ガス或いは臭素系ガス
とするＲＩＥ法を適用することに依り、微小機械機構部
分のアクチュエータを構成する多結晶Ｓｉ層５３と電子
回路部分から導出された配線４０を結ぶＡｌ或いはＡｌ
系材料からなる配線５８を形成する。これで半導体装置
が完成した。
着法、エッチング・ガスを塩素系ガス或いは臭素系ガス
とするＲＩＥ法を適用することに依り、微小機械機構部
分のアクチュエータを構成する多結晶Ｓｉ層５３と電子
回路部分から導出された配線４０を結ぶＡｌ或いはＡｌ
系材料からなる配線５８を形成する。これで半導体装置
が完成した。
【００５９】
【発明の効果】本発明に依るマイクロマシン及び電子回
路をもつ半導体装置の製造方法に於いては、基板上に微
小機械機構を形成した後に電子回路を形成している。
路をもつ半導体装置の製造方法に於いては、基板上に微
小機械機構を形成した後に電子回路を形成している。
【００６０】本発明では、前記手段を採ることに依り、
電子回路に何らのダメージも与えることなく、マイクロ
マシンと電子回路とを同じ基板上に形成することが可能
になった。
電子回路に何らのダメージも与えることなく、マイクロ
マシンと電子回路とを同じ基板上に形成することが可能
になった。
【図１】本発明の原理を説明する為の工程要所に於ける
半導体装置の要部切断側面図である。
半導体装置の要部切断側面図である。
【図２】本発明の原理を説明する為の工程要所に於ける
半導体装置の要部切断側面図である。
半導体装置の要部切断側面図である。
【図３】本発明の原理を説明する為の工程要所に於ける
半導体装置の要部切断側面図である。
半導体装置の要部切断側面図である。
【図４】本発明の原理を説明する為の工程要所に於ける
半導体装置の要部切断側面図である。
半導体装置の要部切断側面図である。
【図５】本発明に依る方法を実施して作成された半導体
装置に含まれる微小機械機構である静電型アクチュエー
タを表す要部平面説明図である。
装置に含まれる微小機械機構である静電型アクチュエー
タを表す要部平面説明図である。
【図６】本発明に依る方法を実施して作成された半導体
装置の要部等価回路図である。
装置の要部等価回路図である。
【図７】図５及び図６について説明した静電型アクチュ
エータが動作している状態を表す要部平面説明図であ
る。
エータが動作している状態を表す要部平面説明図であ
る。
【図８】半導体装置の動作を表にまとめた図である。
【図９】本発明に依る一実施の形態について説明する為
の工程要所に於ける半導体装置の要部切断側面図であ
る。
の工程要所に於ける半導体装置の要部切断側面図であ
る。
【図１０】本発明に依る一実施の形態について説明する
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
【図１１】本発明に依る一実施の形態について説明する
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
【図１２】本発明に依る一実施の形態について説明する
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
【図１３】本発明に依る一実施の形態について説明する
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
為の工程要所に於ける半導体装置の要部切断側面図であ
る。
１ 半導体基板 ２ 絶縁層 ２Ａ 絶縁層 ３ 微小機械機構 ４ 保護層 ５ 電子回路 １０ コンタクト ３０ 移動子 ３１ 固定子 ３２ 移動子スプリング ３３及び３４ 電極パッド Ｌ１乃至Ｌ５ 長さ Ｑ１ ＭＯＳトランジスタ ＋Ｅ 正側電源電圧 ＶIN 入力電圧 ＶOUT 出力電圧 ４０ 配線 ５１ ｐ型Ｓｉ半導体基板 ５２ 絶縁層 ５３ 多結晶Ｓｉ層 ５４ ポジ型レジスト層 ５５ アクチュエータの可動部分 ５６ 保護層 ５７ プラグ ５８ 配線
Claims (3)
- 【請求項１】基板上に微小機械機構を形成した後に電子
回路を形成することを特徴とするマイクロマシン及び電
子回路をもつ半導体装置の製造方法。 - 【請求項２】基板上に微小機械機構を形成する工程と、 次いで、該微小機械機構を保護層で覆ってから該基板上
に電子回路を形成する工程と、 次いで、該保護層を除去してから該微小機械機構と該電
子回路とを電気的に接続する工程とが含まれてなること
を特徴とするマイクロマシン及び電子回路をもつ半導体
装置の製造方法。 - 【請求項３】基板上に絶縁層を形成してから微小機械機
構を形成する工程と、 次いで、該微小機械機構を保護層で覆ってから該絶縁層
を選択的に除去して該基板の電子回路形成予定部分を表
出させる工程と、 次いで、該電子回路形成予定部分に電子回路を形成する
工程と、 次いで、該保護層を除去してから該微小機械機構と該基
板とを電気的に接続する工程と、 次いで、該微小機械機構と電子回路とを電気的に接続す
る工程とが含まれてなることを特徴とするマイクロマシ
ン及び電子回路をもつ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324164A JPH09162462A (ja) | 1995-12-13 | 1995-12-13 | マイクロマシン及び電子回路をもつ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7324164A JPH09162462A (ja) | 1995-12-13 | 1995-12-13 | マイクロマシン及び電子回路をもつ半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09162462A true JPH09162462A (ja) | 1997-06-20 |
Family
ID=18162826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7324164A Withdrawn JPH09162462A (ja) | 1995-12-13 | 1995-12-13 | マイクロマシン及び電子回路をもつ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09162462A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566956B2 (en) | 2005-06-23 | 2009-07-28 | Sony Corporation | Semiconductor composite device and method of manufacturing the same |
| US8142669B2 (en) | 2006-02-20 | 2012-03-27 | Sony Corporation | Electromechanical element, electric circuit device and production method of those |
-
1995
- 1995-12-13 JP JP7324164A patent/JPH09162462A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7566956B2 (en) | 2005-06-23 | 2009-07-28 | Sony Corporation | Semiconductor composite device and method of manufacturing the same |
| US8142669B2 (en) | 2006-02-20 | 2012-03-27 | Sony Corporation | Electromechanical element, electric circuit device and production method of those |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9000494B2 (en) | Micromechanical device and methods to fabricate same using hard mask resistant to structure release etch | |
| JP3182301B2 (ja) | マイクロ構造体及びその形成法 | |
| US5364742A (en) | Micro-miniature structures and method of fabrication thereof | |
| CN100472714C (zh) | 用于制造硬掩模的方法 | |
| JP2006518911A (ja) | バンプ型ｍｅｍｓスイッチ | |
| JP2003094397A5 (ja) | ||
| US6544863B1 (en) | Method of fabricating semiconductor wafers having multiple height subsurface layers | |
| JPH09162462A (ja) | マイクロマシン及び電子回路をもつ半導体装置の製造方法 | |
| JPH0281426A (ja) | 半導体装置の製造方法 | |
| KR100523839B1 (ko) | 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법 | |
| WO2001011666A9 (en) | Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby | |
| JP4465090B2 (ja) | マスク部材の製造方法 | |
| JP4174761B2 (ja) | 機構デバイスの製造方法及び機構デバイス | |
| US6808640B2 (en) | Micromechanical part and method for its manufacture | |
| US6545299B1 (en) | Structures using chemo-mechanical polishing and chemically-selective endpoint detection | |
| US6642154B2 (en) | Method and apparatus for fabricating structures using chemically selective endpoint detection | |
| JP3972988B2 (ja) | 半導体装置の製造方法 | |
| JPH09148449A (ja) | 半導体装置の製造方法 | |
| KR19980058452A (ko) | 반도체 소자의 제조방법 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2007111831A (ja) | Ｍｅｍｓ素子の製造方法およびｍｅｍｓ素子 | |
| JP2004098245A (ja) | 基板処理方法 | |
| KR0181026B1 (ko) | 광로 조절 장치의 제조방법 | |
| JP2004306218A (ja) | マイクロマシンの製造方法 | |
| KR960002742A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |