JP2007212994A - 液晶表示装置およびその駆動方法 - Google Patents

Abstract

【課題】消費電力を増大させることなく、フリッカやブリンキング動作時の画質劣化を抑制し、高画質画像を表示することができる液晶表示装置およびその駆動方法を提供する。
【解決手段】本発明は、単純マトリクス型の液晶パネルを用いる液晶表示装置において、ＭＬＳ駆動方式により、直交行列を用いて液晶パネルの複数行のコモン電極を同時駆動する駆動制御を行い、ＦＲＣ階調方式により、１画面の画像を構成する複数のフィールドにわたって階調制御を行う。ＯＮおよびＯＦＦシーケンスの配置が異なる複数のＦＲＣ階調パレットを用意し、各々のピクセルに複数のＦＲＣ階調パレットを所定のパターンで割り当てて、１フレーム毎に、各々のピクセルのＯＮおよびＯＦＦの位置を空間的かつ時間的に分散させる。また、各々のピクセルに割り当てられたＦＲＣ階調パレットを、１画面の画像を構成する複数のフィールドにわたって使用し、各々のピクセルの階調制御を行う。
【選択図】図３

Description

本発明は、単純マトリクス型の液晶パネルを用いる液晶表示装置において、マルチラインアドレッシング駆動方式により、直交行列を用いて液晶パネルの複数の行電極を同時駆動し、かつ、フレームレート制御階調方式により、１画面の画像を構成する複数のフレームないしはフィールドにわたって階調制御を行う液晶表示装置およびその駆動方法に関するものである。

単純マトリクス型の液晶パネルを用いた液晶表示装置では、高コントラスト化、駆動電圧の低電圧化、高速動画表示等を実現する駆動方式の１つとして、直交行列を用いて複数行のコモン（行）電極を同時に選択するマルチラインアドレッシング駆動方式（ＭＬＡ駆動方式）もしくはマルチラインセレクション駆動方式（ＭＬＳ駆動方式）と呼ばれる従来技術が知られている。以下、この駆動方式を代表的にＭＬＳ駆動方式と呼ぶ。

ＭＬＳ駆動方式では、Ｌ行を同時に選択する場合、Ｌ行×Ｌ列の直交行列を用いて所定のＭＬＳ演算が行われ、コモン電極およびセグメント（列）電極の駆動制御が行われる。

また、ＭＬＳ駆動方式では、１画面の表示画像は１フレーム（１画面の画像の表示サイクル）で構成される。ここで、１フレームは、１画面の画像を表示（構成）するために必要とする時間（期間）を表し、直交行列の列ベクトル数と同数のＬフィールド（＝サブフレーム）で構成される。また、１フィールドは、液晶パネルの全てのコモン電極を上から下まで１回ずつ選択するために必要とする時間（期間）を表す。

各々のフィールドにおいて、液晶パネルの全コモン電極数Ｎは、同時に選択されるＬ行のコモン電極からなるＭ個（Ｍ＝Ｎ／Ｌ）のコモンブロックに分割される。そして、各々のコモンブロックにおいて、Ｌ行のコモン電極に各々所定のコモン電圧を与えてこれらを同時に選択し、かつセグメント電極に各々表示データに対応するセグメント電圧を与えることによって、両者の交点に位置するピクセル（画素）の液晶のオン／オフを制御する。

より具体的には、各々のコモンブロックにおいて、同時に選択されるＬ行のコモン電極の各々は、各々のフィールド毎に直交行列の対応する列ベクトル（選択パターン）により選択される。この時、同時に選択されるＬ行のコモン電極には、例えば非選択時間にグランド電圧が与えられ、選択時間には、直交行列の列ベクトルのビットの１および−１に対応して各々＋Ｖｒおよび−Ｖｒのコモン電圧が与えられる。

一方、各々のセグメント電極には、通常、電圧の異なる（Ｌ＋１）種類のセグメント電圧の中から、表示データに対応するセグメント電圧が与えられる。この時、コモン電圧を決定する時に用いられる直交行列の列ベクトルの各々のビットと、これに対応する表示データの各々のビットとの排他的論理和の総和の値に対応するセグメント電圧が、各々のセグメント電極に与えられる。

上記動作は、１フィールドに含まれる全てのコモンブロックの各々について順次行われる。また、選択パターンとして、１フレームを構成するｉ番目（ｉは１〜Ｌ）のフィールドに対して、直交行列のｉ番目の列ベクトルが順次割り当てられ、各々のコモンブロックが、１フレーム内で全ての列ベクトルを１回ずつ使用するように制御される。以上の動作を繰り返し行うことによって、表示画面が順次更新される。

また、ＭＬＳ駆動方式では、階調表示のための制御方式として、パルス幅変調階調方式（ＰＷＭ階調方式）やフレームレート制御階調方式（ＦＲＣ階調方式）、もしくはこれら２つの方式を組み合わせた階調方式などがよく用いられる。

ここで、ＰＷＭ階調方式は、１フレーム内において、各々のピクセルのオン時間とオフ時間を制御することにより表示画像の階調を表現する方式である。また、ＦＲＣ階調方式は、複数のフレームにわたって１つの表示画像を階調表示するものであり、各々のピクセルについて、複数のフレームにわたってオンないしはオフとする回数を制御することにより表示画像の階調を表現する方式である。

ところで、ＦＲＣ階調方式では、複数のフレーム（ＦＲＣシーケンス）を用いて階調表現を行うため、１画面の表示が完了するまでに長時間を必要とする。そのため、時系列での周期的なＯＮ（オン）シーケンス、ＯＦＦ（オフ）シーケンスの繰り返しによる階調制御により、フリッカが発生しやすいという問題がある。特に、一定階調部分、例えばグレー中間調のべた塗り領域が多くを占める画像などでは、フリッカが発生しやすい傾向にある。

さらに、従来のＦＲＣ階調方式における中間調制御用の時系列でのＯＮないしＯＦＦを出力するシーケンスは固定であるため、上記の通り、ある一定階調部分が表示内に多くを占める画像では、フリッカがさらに顕著になる。フリッカの回避策としては、フレームレートを上げて表示を行うことが一般的であるが、それでは消費電力増加の原因となる。従って、携帯電話等の低消費電力が要求されるモバイル製品では非常に不利である。

また、所定の一定周期で所定領域内の画像の白黒反転表示を行う（正転表示と反転表示を交互に入れ替えて表示する）ブリンキング動作時に、表示画像を反転表示した瞬間に、中間調表示領域で斜めの縦縞模様が視認され、画質が劣化するという問題がある。その回避策の１つは、フレームレートを上げて表示を行うことである。しかし、それでは、前述の通り、消費電力が著しく増大してしまうため、携帯機器等、低消費電力が要求される分野に適用することは難しい。

ここで、本発明の先行技術文献としては、例えば本出願人に関わる特許文献１などがある。特許文献１は、単純マトリクス液晶の駆動方法であって、表示データに対応する階調データの上位ビットをＰＷＭ階調方式、下位ビットをＦＲＣ階調方式で表現し、ＦＲＣ階調方式で表現したものをＰＷＭ階調方式における最小分割時間に割り当てて、ＰＷＭ階調方式に付け加えるものである。

特開２００３−２７９９３０号公報

本発明の目的は、前記従来技術に基づく問題点を解消し、消費電力を増大させることなく、フリッカやブリンキング動作時の画質劣化を抑制し、高画質画像を表示することができる液晶表示装置およびその駆動方法を提供することにある。

上記目的を達成するために、本発明は、単純マトリクス型の液晶パネルを用いる液晶表示装置において、マルチラインアドレッシング駆動方式により、直交行列を用いて前記液晶パネルの複数行のコモン電極を同時駆動する駆動制御を行い、かつ、フレームレート制御階調方式により、１画面の画像を構成する複数のフィールドにわたって階調制御を行う液晶表示装置の駆動方法であって、
中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置が異なる複数のフレームレート制御階調パレットを用意しておき、
前記液晶パネルの各々のピクセルに複数の前記フレームレート制御階調パレットを所定のパターンで割り当てることによって、１フレーム毎に、前記液晶パネルの各々のピクセルのＯＮおよびＯＦＦの位置を空間的かつ時間的に分散させ、
前記液晶パネルの各々のピクセルに割り当てられたフレームレート制御階調パレットを、前記１画面の画像を構成する複数のフィールドにわたって使用し、前記液晶パネルの各々のピクセルの階調制御を行うことを特徴とする液晶表示装置の駆動方法を提供するものである。

ここで、３行×４列の直交行列を用いて３行のコモン電極を同時駆動し、前記１画面の画像を構成する１２フィールドにわたって４階調を表示する階調制御を行うことが好ましい。

また、前記パターンは、前記液晶パネルの各々のピクセルの行方向および列方向の各々について、複数の前記フレームレート制御階調パレットをローテーションさせるパターンであることが好ましい。

また、前記同時駆動されるコモン電極の本数に応じて、前記フレームレート制御階調パレットの中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せを制御することが好ましい。

また、フレームレート制御階調方式で１ピクセル当たりｎ階調の表示を行う場合、ブリンキング動作時の正転表示と反転表示とが交互に入れ替わりながら連続するシーケンスにおいて、（ｎ−１）フレームにわたって前記ＯＦＦシーケンスもしくは前記ＯＮシーケンスが連続しないように、前記反転表示の時のＯＮシーケンスとＯＦＦシーケンスの配置の組合せを変更することが好ましい。

また、前記ブリンキング動作時の場合、反転表示の時に、前記フレームレート制御階調パレットの中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せを、前記正転表示の時の中間調のＯＮシーケンスおよびＯＦＦシーケンスを逆にし、かつ、前記フレームレート制御階調方式のシーケンスの順序を逆にした配置の組合せとすることが好ましい。

また、本発明は、上記のいずれかに記載の液晶表示装置の駆動方法により、前記液晶パネルの駆動制御および階調制御が行われることを特徴とする液晶表示装置を提供する。

本発明によれば、液晶パネルの各々のピクセルのＯＮおよびＯＦＦの位置が、空間的かつ時間的に分散されるので、同じフレームレートであっても、従来方式よりも見かけ上の周波数を高くできる。このため、消費電力を増大させることなく、フリッカによる画質劣化を抑制することができる。また、画像の種類に関わらず、より劣化の少ない高画質な表示画像を得ることができる。

また、本発明では、ブリンキング動作時にも、通常表示動作時と同様のＯＮ／ＯＦＦシーケンスが得られる。従って、バイアス集中、大きな実効電圧変動を回避することができ、斜めの縦縞模様が視認されない高画質な表示画像を得ることができる。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の液晶表示装置およびその駆動方法を詳細に説明する。

図１は、本発明の液晶表示装置の駆動方法を適用する液晶パネルの駆動回路の構成を表す一実施形態のブロック概略図である。同図に示す液晶パネルの駆動回路１０は、コモン電極数１２０行×セグメント電極数１６０列の液晶パネルにおいて、ＭＬＳ駆動方式により、３行×４列の直交行列を用いて３行のコモン電極を同時に選択（駆動）し、ＦＲＣ階調方式により、表示画像の各々のピクセル毎に４階調の表示を行う。

図１に示す液晶パネルの駆動回路１０は、コモンブロックの制御回路１２と、セグメントブロックの制御回路１４と、タイミング信号発生回路１６と、階調制御回路１８と、セグメント電極の駆動回路２０とによって構成されている。

本実施形態では、液晶パネルの１２０行を３行ずつの４０個のコモンブロック０〜３９に分割し、かつ１６０列を８列ずつの２０個のセグメントブロック０〜１９に分割して駆動制御および階調制御を行う。図１に示す液晶パネルの駆動回路１０は、その説明を容易化するために、コモン電極の駆動回路の図示を省略し、セグメント電極の駆動回路の１つのセグメントブロック（ＳＢ）０についてのみ示してある。

上記の通り、本実施形態では、ＭＬＳ駆動方式により、３行のコモン電極を同時に選択して液晶パネルの駆動制御を行う。この場合、１画面の画像を構成する１フレームは、同時に選択されるコモン電極数＋１＝４フィールドとなる。また、ＦＲＣ階調方式により、１ピクセル当たり４階調の表示を行う場合、図２に示すように、１画面の画像の階調を表示するためには、階調数−１の３フレーム（３ＦＲＣシーケンス）が必要となる。

従って、本実施形態のように、ＭＬＳ駆動方式で３行のコモン電極を同時に選択して液晶パネルの駆動制御を行い、かつＦＲＣ階調方式で１ピクセル当たり４階調の表示を行う場合、１画面の表示画像が完了するまでに、ＭＬＳ駆動方式で１画面の画像を表示するために必要とする１フレーム（＝４フィールド）×ＦＲＣ階調方式で１画面の画像の階調を表示するために必要とする３フレーム＝１２フィールドが必要となる。

まず、コモンブロックの制御回路１２は、ブロックカウンタ２２と、エンドブロック検出回路２４とによって構成されている。

ブロックカウンタ２２は、後述する信号ＤＬＹＣＬの立ち上がり（↑）に同期して、０〜３９まで順次カウントアップし、その値をコモンカウント信号として出力する。コモンカウント信号は、エンドブロック検出回路２４、後述する階調デコーダ３６およびＲＡＭデコーダ３８に入力される。

エンドブロック検出回路２４は、後述する信号ＣＬの立ち下がり（↓）に同期して動作し、コモンカウント信号の値が、各フィールドの最後のコモンブロックを表す３９になったかどうかを検出する。エンドブロック検出回路２４は、コモンカウント信号の値が３９になったことを検出すると、アクティブ状態の検出信号ＦＩＥＬＤを出力する。すなわち、検出信号ＦＩＥＬＤは、各フィールドの最後のコモンブロック３９を表す信号であり、前述のブロックカウンタ２２に入力される。

ブロックカウンタ２２では、検出信号ＦＩＥＬＤがアクティブ状態（例えば、ハイレベル）になると、信号ＤＬＹＣＬの立ち上がりに同期して、コモンカウント信号の値が０にリセットされる。一方、検出信号ＦＩＥＬＤが非アクティブ状態（例えば、ローレベル）の間は、信号ＤＬＹＣＬの立ち上がりに同期して１つずつカウントアップする。その結果、ブロックカウンタ２２は、コモンカウント信号の値が０〜３９までの範囲で繰り返しカウントを行う。

同様に、セグメントブロックの制御回路１４は、ＳＢカウンタ２６と、エンドＳＢ検出回路２８と、ＳＥＧ（セグメント）デコーダ２９とによって構成されている。

ＳＢカウンタ２６は、後述する信号ＣＫの立ち上がりに同期して、０〜１９まで順次カウントアップし、その値をセグメントカウント信号として出力する。セグメントカウント信号は、エンドＳＢ検出回路２８、ＳＥＧデコーダ２９および後述するＲＡＭデコーダ３８に入力される。

エンドＳＢ検出回路２８は、セグメントカウント信号の値が、各行の最後のセグメントブロックを表す１９になったかどうかを検出する。エンドＳＢ検出回路２８は、セグメントカウント信号の値が１９になったことを検出すると、アクティブ状態の検出信号ＳＥＧを出力する。すなわち、検出信号ＳＥＧは、各行の最後のセグメントブロック１９を表す信号であり、ＳＢカウンタ２６および後述するフリップフロップ（Ｆ／Ｆ）３０に入力される。

すなわち、ＳＢカウンタ２６では、検出信号ＳＥＧがアクティブ状態（例えば、ハイレベル）になると、信号ＣＫの立ち上がりに同期して、セグメントカウント信号の値が０にリセットされる。一方、検出信号ＳＥＧが非アクティブ状態（例えば、ローレベル）の間は、信号ＣＫの立ち上がりに同期してカウントアップする。その結果、ＳＢカウンタ２６は、セグメントカウント信号の値が０〜１９までの範囲で繰り返しカウントを行う。

ＳＥＧデコーダ２９は、セグメントカウント信号の値をデコードして、ＳＥＧブロック信号０〜１９を出力する。ＳＥＧブロック信号０〜１９は、各々対応するセグメントブロック０〜１９をアクティブ状態とする信号であり、セグメントカウント信号の値がそれぞれ０〜１９の時にアクティブ状態（例えば、ハイレベル）となる。これらのＳＥＧブロック信号０〜１９は、各々セグメントブロック０〜１９（セグメントブロック１〜１９は図示省略）のＳＢラッチ４８に入力される。

続いて、タイミング信号発生回路１６は、２つのフリップフロップ（Ｆ／Ｆ）３０，３２によって構成されている。

フリップフロップ３０は、信号ＣＫの立ち上がりに同期して、検出信号ＳＥＧを保持し、これを信号ＣＬとして出力する。信号ＣＬは、エンドブロック検出回路２４およびフリップフロップ３２に入力される。

また、フリップフロップ３２は、信号ＣＫの立ち下がりに同期して、信号ＣＬを保持し、これを信号ＤＬＹＣＬとして出力する。信号ＤＬＹＣＬは、ブロックカウンタ２２、後述する３進フレームカウンタ３４およびラッチ＆ＳＥＧセレクタ５０に入力される。

すなわち、検出信号ＳＥＧを、信号ＣＫの立ち上がりで保持してタイミング調整したものが信号ＣＬであり、さらに、信号ＣＬを、信号ＣＫの立ち下がりで保持してタイミング調整したものが信号ＤＬＹＣＬである。前述の信号ＣＫは、セグメントブロック０〜１９の各々の処理に要する時間の周期で出力される。また、信号ＣＬおよび信号ＤＬＹＣＬは、コモンブロック０〜３９の各々の処理に要する時間の周期で出力される。

続いて、階調制御回路１８は、３進フレームカウンタ３４と、階調デコーダ３６とによって構成されている。

ここで、３進フレームカウンタ３４に入力される信号ＢＬＩＮＫ＿ＣＫは、ブリンキング動作時に、所定の一定周期でトグルする（ハイレベルとローレベルが交互に入れ替わる）信号である。信号ＢＬＩＮＫ＿ＣＫは、何ら限定されるわけではないが、本実施形態の場合、ＦＲＣ階調方式で４階調を表示する時間（期間）である３フレーム毎にトグルし、ローレベルの時は正転表示、ハイレベルの時は反転表示を意味する。

３進フレームカウンタ３４は、正転表示の時には、信号ＳＹＮＣがアクティブ状態の時に、信号ＤＬＹＣＬの立ち上がりに同期して、０〜２まで順次カウントアップし、その値をフレームカウント信号として出力する。３進フレームカウンタ３４は、フレームカウント信号の値が２になると、信号ＳＹＮＣが次にアクティブ状態となった時に、信号ＤＬＹＣＬの立ち上がりに同期して、その値が０にリセットされる。

ここで、前述の信号ＳＹＮＣは、ＭＬＳ演算（ＭＬＳ駆動方式によって１画面の画像を表示するために行われる演算）の１フレーム、すなわち、本実施形態の場合には４フィールド毎に１回アクティブ状態（例えば、ハイレベル）となる信号である。その結果、３進フレームカウンタ３４は、１フレーム毎にカウントアップし、フレームカウント信号の値が０〜２までの範囲で繰り返しカウントを行う。

一方、３進フレームカウンタ３４は、ブリンキング動作下における反転表示の時には、ＦＲＣシーケンスの順序が逆転され、フレームカウント信号は２〜０まで順次カウントダウンする。この場合、正転表示の場合とは逆に、３進フレームカウンタ３４は、１フレーム毎にカウントダウンし、フレームカウント信号の値が２〜０の範囲で繰り返しカウントを行う。フレームカウント信号は階調デコーダ３６に入力される。

続いて、階調デコーダ３６は、図示省略しているが、図２に示す３種類のＦＲＣ階調パレットＡ，Ｂ，Ｃに対応する階調１／２デコーダＡ，Ｂ，Ｃと、図３に示すＦＲＣ階調パレットの割り当てテーブル（図１では省略）とを備えている。３種類のＦＲＣ階調パレットＡ，Ｂ，Ｃは、それぞれＯＮシーケンスおよびＯＦＦシーケンスの配置が異なっている。これらのＦＲＣ階調パレットＡ，Ｂ，Ｃは、階調１，２のＯＮシーケンス，ＯＦＦシーケンスの配置の全ての組合せの中から、任意の３種類を選んで例示したものである。

なお、本実施形態は３行同時駆動の場合であるが、同時駆動されるコモン電極の本数（行数）に応じて、ＦＲＣ階調パレットの中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せを任意に制御できるようにすることが望ましい。

階調デコーダ３６は、コモンカウント信号の値により指定されるコモンブロックの２４ピクセルについて、ＦＲＣ階調パレットの割り当てテーブルにより割り当てられているＦＲＣ階調パレットに従って、フレームカウント信号の値により指定されるフレーム（＝ＦＲＣシーケンス）毎に、後述する階調データの値が表す階調１，２に対応する階調パターン信号を出力する。階調パターン信号は後述するスクランブラ４２に入力される。

ここで、通常動作時の場合、例えばフレームカウント信号の値が０〜２の時に、１ピクセル当たり４階調の表示を行うために必要とする１〜３フレーム（ＦＲＣシーケンス０〜２）目がそれぞれ指定されるとする。

例えば、コモンブロック０が指定された場合、階調デコーダ３６からは、１〜３ライン（１〜３Ｌｉｎｅ）×１〜８セグメント（ＳＥＧ１〜８）の２４ピクセル分の階調パターン信号が出力される。図３に示すＦＲＣ階調パレットの割り当てテーブルから、コモンブロック０の１セグメント目（ＳＥＧ１）の１〜３ライン（１〜３Ｌｉｎｅ）の３ピクセルは、各々ＦＲＣ階調パレットＡ，Ｂ，Ｃを使用するように割り当てられている。

従って、階調１／２デコーダＡから、１フレーム目（ＦＲＣシーケンスのＡ０）は、階調１の階調パターン信号として１（ＯＮ状態）が出力され、階調２の階調パターン信号として０（ＯＦＦ状態）が出力される。また、２フレーム目（ＦＲＣシーケンスのＡ１）および３フレーム目（ＦＲＣシーケンスのＡ２）では、階調１の階調パターン信号として０が出力され、階調２の階調パターン信号として、１が出力される。

同様に、階調１／２デコーダＢからは、１フレーム目（ＦＲＣシーケンスのＢ０）および３フレーム目（ＦＲＣシーケンスのＢ２）は、階調１の階調パターン信号として０が出力され、階調２の階調パターン信号として１が出力される。また、２フレーム目（ＦＲＣシーケンスのＢ１）では、階調１の階調パターン信号として１が出力され、階調２の階調パターン信号として、０が出力される。

また、階調１／２デコーダＣからは、１フレーム目（ＦＲＣシーケンスのＣ０）および２フレーム目（ＦＲＣシーケンスのＣ１）は、階調１の階調パターン信号として０が出力され、階調２の階調パターン信号として１が出力される。また、３フレーム目（ＦＲＣシーケンスのＣ２）では、階調１の階調パターン信号として１が出力され、階調２の階調パターン信号として、０が出力される。

なお、１セグメント目（ＳＥＧ１）に限らず、他のセグメントＳＥＧ２〜１６０についても同様である。また、コモンブロック０に限らず、他のコモンブロック１〜３９についても同様である。

これに対し、ブリンキング動作時の場合、その正転表示の時は上記通常動作時の場合と同じである。一方、反転表示の時は、本実施形態の場合、ＦＲＣ階調パレットの中間調のＯＮシーケンスとＯＦＦシーケンスの配置の組合せが、図７に示すように、正転表示の時の中間調のＯＮシーケンスとＯＦＦシーケンスを逆にし、さらに、ＦＲＣシーケンスの順序も逆にした配置の組合せとされている。

なお、ブリンキング動作時の場合、反転表示の時は、本実施形態の配置の組合せ方式に限定されない。

すなわち、ＦＲＣ階調方式で１ピクセル当たりｎ階調の表示を行う場合、正転表示と反転表示とが交互に入れ替わりながら連続するシーケンスにおいて、（ｎ−１）フレーム（（ｎ−１）ＦＲＣシーケンス）にわたってＯＦＦシーケンスもしくはＯＮシーケンスが連続しないように、反転表示の時のＯＮシーケンスとＯＦＦシーケンスの配置の組合せを変更すれば良い。

本実施形態のように、ＦＲＣ階調方式で１ピクセル当たり４階調の表示を行う場合、正転表示と反転表示とが交互に入れ替わりながら連続するシーケンスにおいて、階調数４−１の３フレームにわたって“ＯＦＦ−ＯＦＦ−ＯＦＦ”シーケンスもしくは“ＯＮ−ＯＮ−ＯＮ”シーケンスとならないように、反転表示の時のＯＮシーケンスとＯＦＦシーケンスの配置の組合せを変更する。その一例が前述の図７である。

詳細は後述するが、スクランブラ４２は、同時に選択される３行のコモン電極数と同数の３組の８セグメント分のスクランブラを備えている。階調デコーダ３６から出力される階調パターン信号は、各々対応するスクランブラ４２に入力される。なお、階調０の階調パターン信号は常に０（ＯＦＦ状態）であり、階調３の階調パターン信号は常に１（ＯＮ状態）であるから、階調デコーダ３６から出力する必要はない。

ここで、図２に示すＦＲＣ階調パレットＡを使用した場合を一例として、ブリンキング動作とその問題点、ならびに、本発明の提案する解決策について説明する。

図２に示すＦＲＣ階調パレットＡは、階調０の時、階調パターン信号として、ＦＲＣシーケンスＡ０，Ａ１，Ａ２の全てにおいてＯＦＦシーケンスを出力する。以下同様に、階調パターン信号として、階調１の時には“ＯＮ−ＯＦＦ−ＯＦＦ”シーケンス、階調２の時には“ＯＦＦ−ＯＮ−ＯＮ”シーケンス、階調３の時には、全てＯＮシーケンスを出力する。

通常表示動作において、階調１または階調２の中間調画像を表示する場合、ＦＲＣシーケンスは、図５に示すようにシーケンシャル（連続的）に使用される。本実施形態の場合、表示画像が階調１の時、最初のＦＲＣシーケンスＡ０，Ａ１，Ａ２の階調パターン信号は、“ＯＮ−ＯＦＦ−ＯＦＦ”であり、２番目、３番目、…のＦＲＣシーケンスについても同じである。また、階調２についても同様である。

一方、ブリンキング動作においては、一定期間（本実施形態では３フレーム）毎に、正転表示とその反転表示が交互に繰り返される。本実施形態の場合、表示画像が階調１の時、図６に示すように、最初のＦＲＣシーケンスＡ０，Ａ１，Ａ２の階調パターン信号は“ＯＮ−ＯＦＦ−ＯＦＦ”、２番目は“ＯＦＦ−ＯＮ−ＯＮ”であり、３番目以降はその繰り返しである。階調２の場合も同様である。

この場合、図６から分かるように、連続するシーケンスにおいて、“ＯＦＦ−ＯＦＦ−ＯＦＦ”および“ＯＮ−ＯＮ−ＯＮ”というシーケンスが生じてしまい、ピクセルの黒（ＯＦＦ）もしくは白（ＯＮ）への変化が瞬間的に視認される。本発明では、図３に示すように、ピクセル毎にＦＲＣ階調パレットＡ，Ｂ，Ｃを所定のパターンで割り当てて、空間的かつ時間的にＦＲＣ階調方式のＯＮシーケンスおよびＯＦＦシーケンスを分散させる。

図３を参照すると、ＦＲＣ階調パレットＡ，Ｂ，Ｃは斜め（右上がり）に並んでいることが分かる。その結果、ブリンキング動作している瞬間に、斜め方向の縦縞模様が視認され、画質劣化を引き起こす原因となる。なお、上述する現象は、ＦＲＣ階調パレットＡまたはＦＲＣ階調パレットＣを選択した場合にのみ発生し、ＦＲＣ階調パレットＢを選択した場合には発生しない。

ＦＲＣ階調パレットＢを選択した場合に斜め方向の縦縞模様が視認されない理由は、前述の通り、ＦＲＣ階調パレットＢにおけるＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せにある。すなわち、ＦＲＣ階調パレットＢは、ブリンキング動作時に、３フレームにわたって“ＯＦＦ−ＯＦＦ−ＯＦＦ”シーケンスもしくは“ＯＮ−ＯＮ−ＯＮ”シーケンスとならないＯＮシーケンスとＯＦＦシーケンスの配置の組合せとなっている。

既に述べたように、フレームレートを上げれば、この問題は軽減される。しかし、フレームレートを上げるに従って消費電力が著しく増大するため、現実的な解決方法とは言えない。本発明の提案する解決策は、前述の通り、３フレームにわたって、“ＯＦＦ−ＯＦＦ−ＯＦＦ”シーケンスもしくは“ＯＮ−ＯＮ−ＯＮ”シーケンスとならないように、反転表示の時のＯＮシーケンスとＯＦＦシーケンスの配置の組合せを変更することである。

本実施形態では、図７に示すように、ブリンキング動作時の反転表示の時に、ＦＲＣ階調パレットの中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せを、正転表示の時の中間調のＯＮシーケンスおよびＯＦＦシーケンスを逆にし、かつ、ＦＲＣシーケンスの順序を逆にした配置の組合せとする。これにより、３フレームにわたって“ＯＦＦ−ＯＦＦ−ＯＦＦ”シーケンスもしくは“ＯＮ−ＯＮ−ＯＮ”シーケンスとならないようにしている。

図７に示す例の場合、例えば表示画像が階調１の時、最初のＦＲＣシーケンスＡ０，Ａ１，Ａ２の階調パターン信号は“ＯＮ−ＯＦＦ−ＯＦＦ”であり、そのＯＮ／ＯＦＦシーケンスとを逆にして、“ＯＦＦ−ＯＮ−ＯＮ”とし、さらに、ＦＲＣシーケンスも逆にして、２番目のＦＲＣシーケンスＡ２，Ａ１，Ａ０の階調パターン信号は“ＯＮ−ＯＮ−ＯＦＦ”となる。３番目以降はその繰り返しである。

これにより、３フレームにわたって“ＯＦＦ−ＯＦＦ−ＯＦＦ”シーケンスもしくは“ＯＮ−ＯＮ−ＯＮ”シーケンスとはならず、通常表示動作時と同様のＯＮシーケンスおよびＯＦＦシーケンスの配置が得られる。そのため、図６で述べたバイアス集中、大きな実効電圧変動を回避することができ、斜めの縦縞模様が視認されない高画質な表示画像を得ることができる。

最後に、セグメント電極の駆動回路２０は、ＲＡＭデコーダ３８と、コアメモリ４０（コアメモリ０）と、スクランブラ４２と、ＥＸＯＲ回路４４と、アダー（加算器）４６と、ＳＢラッチ４８（ＳＢラッチ０）と、ラッチ＆ＳＥＧセレクタ５０（ラッチ＆ＳＥＧセレクタ０）とによって構成されている。

なお、前述の通り、図１では、２０個のセグメントブロック０〜１９のうちのセグメントブロック０のみを示してある。セグメント電極の駆動回路２０において、ＲＡＭデコーダ３８、スクランブラ４２、ＥＸＯＲ回路４４およびアダー４６は、それぞれ１つだけ設けられている。これに対し、コアメモリ４０、ＳＢラッチ４８およびラッチ＆ＳＥＧセレクタ５０は、セグメントブロック０〜１９に対応して１つずつ、合計で各々２０組設けられている。

すなわち、ＲＡＭデコーダ３８、スクランブラ４２、ＥＸＯＲ回路４４およびアダー４６は、全てのセグメントブロック０〜１９で時分割に使用される。

ＲＡＭデコーダ３８は、信号ＣＫの立ち下がりに同期して動作し、コモンカウント信号の値０〜３９によって指定されるコモンブロックの情報と、セグメントカウント信号の値０〜１９によって指定されるセグメントブロックの情報とから、処理対象となるコアメモリ４０のメモリアドレスをデコードして順次出力する。このメモリアドレスはコアメモリ４０に入力される。

コアメモリ４０には、液晶パネルの１２０コモン×８セグメント（コアメモリ０の場合にはＳＥＧ１〜８）分の各ピクセルの階調データが保持されている。コアメモリ１〜１９についても同様である。コアメモリ４０からは、一度に３（同時に選択されるコモン電極数）×８（１セグメントブロック当たりのセグメント数）×２ビット（４階調を表現するために必要なビット数）＝２４ピクセルの４８ビット分の階調データが読み出される。階調データはスクランブラ４２に入力される。

スクランブラ４２は、前述の通り、同時に選択される３行のコモン電極数と同数の３組の８セグメント分のスクランブラを備えている。スクランブラ４２は、コアメモリ４０から入力される２４ピクセルの４８ビット分の階調データと、階調デコーダ３６から入力される階調パターン信号とから、２ビットの各々の階調データに対応する１ビットのＯＮ，ＯＦＦ信号を出力する。このＯＮ，ＯＦＦ信号は次段のＥＸＯＲ回路４４に入力される。

ここで、階調データが０（００（２進数表示、以下同じ））、３（１１）の場合、図２のＦＲＣ階調パレットＡ，Ｂ，Ｃの階調０，３の階調パターンからも明らかなように、ＯＮ，ＯＦＦ信号は、全てのフレーム（ＦＲＣシーケンス）において各々０，１固定となる。従って、フリッカ等には特に影響は及ぼさない。一方、階調データが１（０１），２（１０）の場合、ＯＮ，ＯＦＦ信号は、階調パターン信号に応じて、その値が決定される。これらの階調１，２が、フレームレートによってフリッカに影響を及ぼす。

既に述べたように、図３に示すＦＲＣ階調パレットの割り当てテーブルでは、例えば１セグメント目（ＳＥＧ１）のコモンブロック０の１〜３ライン（１〜３Ｌｉｎｅ）のピクセルは、各々ＦＲＣ階調パレットＡ，Ｂ，Ｃを使用するように割り当てられている。

従って、上記１セグメント目（ＳＥＧ１）の場合、例えば１〜３ラインの各ピクセルの階調データが１の場合、スクランブラ４２から出力される１〜３ライン目のＯＮ，ＯＦＦ信号は、１フレーム目は１，０，０、２フレーム目は０，１，０、３フレーム目は０，０，１となる。また、階調データが２の場合、１〜３ライン目のＯＮ，ＯＦＦ信号は、１フレーム目は０，１，１、２フレーム目は１，０，１、３フレーム目は１，１，０となる。

なお、１セグメント目（ＳＥＧ１）に限らず、他のセグメントＳＥＧ２〜１６０についても同様である。また、コモンブロック０に限らず、他のコモンブロック１〜３９についても同様である。

ＥＸＯＲ回路４４は、スクランブラ４２に合わせて３組の８セグメント分のＥＸＯＲ回路が設けられている。各々のＥＸＯＲ回路４４には、選択パターン（コモン電圧を決定する時にも用いられる直交行列の列ベクトル）が入力されている。ＥＸＯＲ回路４４では、選択パターンの３ビットの各々のビットと、これに対応する３行分のＯＮ，ＯＦＦ信号の各々のビットとの排他的論理和がとられ、その出力信号はアダー４６に入力される。

アダー４６は、８セグメント分設けられている。アダー４６は、ＥＸＯＲ回路４４から入力される３行分の排他的論理和の総和を算出する。ＥＸＯＲ回路４４およびアダー４６により、選択パターンの各々のビットと、これに対応する３行分のＯＮ，ＯＦＦ信号の各々のビットとの排他的論理和の総和が算出される。すなわち、ＭＬＳ演算が行われる。アダー４６の出力信号はそれぞれ２ビットのデータになるが、その上位１ビットのデータのみ、合計８ビットのデータがＳＢラッチ４８に入力される。

ＳＢラッチ４８も、８セグメント分設けられている。ＳＢラッチ４８は、ＳＥＧブロック信号０がアクティブ状態の時に、信号ＣＫの立ち上がりに同期して、アダー４６の上位１ビットのデータからなる合計８ビットのデータを保持する。なお、図示していないが、ＳＥＧブロック信号０〜１９により、セグメントブロック０〜１９が時系列に選択され、同様にしてセグメントブロック０〜１９のＳＢラッチ４８に、各々対応する合計８ビットのデータが保持される。ＳＢラッチ４８の出力信号はラッチ＆ＳＥＧセレクタ５０に入力される。

ラッチ＆ＳＥＧセレクタ５０も８セグメント分設けられている。ラッチ＆ＳＥＧセレクタ５０は、信号ＤＬＹＣＬの立ち上がりに同期して、セグメントブロック０〜１９のＳＢラッチ４８から各々対応するラッチ＆ＳＥＧセレクタ５０に入力される８ビットのデータ、合計１６０ビットのデータを同時に保持し、その保持された１６０ビットのデータに対応するセグメント電圧を出力する。例えば、ラッチ＆ＳＥＧセレクタ５０からは、セグメント電圧として、ＳＢラッチ４８に保持されているデータが０の時はＶ０が出力され、１の時はＶ１が出力される。

以上のようにして、２０個のセグメントブロック０〜１９のラッチ＆ＳＥＧセレクタ５０から、セグメント電圧ＳＥＧ１〜１６０が同時に出力され、１６０列のセグメント電極に同時に印加される。

なお、従来のＭＬＳ駆動方式では、同時に選択されるコモン電極数＋１種類の電圧の異なるセグメント電圧が必要である。本実施形態では、３行のコモン電極を同時に選択するので、４種類のセグメント電圧が必要であるが、上記のように、アダー４６の２ビットの出力信号の上位１ビットのみを使用することによって、使用するセグメント電圧を半分の２種類（Ｖ０，Ｖ１）に削減している。この技術は、本出願人に関わる特願２００１−３５３００１号によって既に提案済みである。

以下、液晶パネルの駆動回路１０の動作を説明する。

前述の通り、液晶パネルの駆動回路１０では、液晶パネルの１２０行を３行ずつの４０個のコモンブロック０〜３９に分割し、かつ１６０列を８列ずつの２０個のセグメントブロック０〜１９に分割する。そして、ＭＬＳ駆動方式により、３行×４列の直交行列を用いて３行のコモン電極を同時に選択して液晶パネルの駆動制御を行い、かつＦＲＣ階調方式により、１ピクセル当たり４階調の表示を行うことによって、１２フィールドで１画面の表示画像が完了する。

各々のフィールドにおいて、コモンブロックの制御回路１２により、コモンカウント信号の値に応じてコモンブロック０〜３９が順次選択される。また、各々のコモンブロック０〜３９が時系列に選択される毎に、セグメントブロックの制御回路１４により、セグメントカウント信号の値に応じてＳＥＧブロック信号０〜１９が順次アクティブ状態とされ、セグメントブロック０〜１９が時系列に選択される。

まず最初に、コモンブロック０のセグメントブロック０が選択される。この時、ＲＡＭデコーダ３８により、コモンブロック０のセグメントブロック０に対応するメモリアドレスが出力される。セグメントブロック０では、コアメモリ４０から、コモンブロック０のメモリアドレスに対応する、３ライン×８セグメント×２ビット、すなわち２４ピクセルの４８ビット分の階調データが出力される。

また、階調制御回路１８から、コモンカウント信号の値により指定されるコモンブロック０の２４ピクセルについて、ＦＲＣ階調パレットの割り当てテーブルによって割り当てられるＦＲＣ階調パレットＡ，Ｂ，Ｃのいずれかに従って、フレームカウント信号の値によって指定されるフレーム（ＦＲＣシーケンス）毎に、階調データの値が表す階調１，２に対応する階調パターン信号が出力される。

続いて、スクランブラ４２により、コアメモリ４０から入力される２４ピクセルの４８ビット分の階調データと、階調デコーダ３６から入力される階調パターン信号とから、２４ピクセルの各々の２ビットの階調データに対応する１ビットのＯＮ，ＯＦＦ信号が出力される。なお、前述の通り、階調０の階調パターン信号は常に０（ＯＦＦ状態）、階調３の階調パターン信号は常に１（ＯＮ状態）となる。

続いて、ＥＸＯＲ回路４４により、選択パターンの各々のビットと、これに対応する３行分のＯＮ，ＯＦＦ信号の各々のビットとの排他的論理和がとられ、アダー４６により、その総和が算出される。すなわち、ＭＬＳ演算が行われる。ＳＥＧブロック信号０がアクティブ状態となってセグメントブロック０が選択されているので、アダー４６の２ビットの出力信号の上位１ビットのデータ、すなわち８セグメント分の合計で８ビットのデータがＳＢラッチ４８に保持される。

以下同様にして、ＳＥＧブロック信号１〜１９が順次アクティブ状態となり、セグメントブロック０〜１９が時系列に選択されて、上記の動作が繰り返し行われる。その結果、セグメントブロック０〜１９のＳＢラッチ４８に、各々対応する８ビットのデータが保持される。

セグメントブロック０〜１９全てのＳＢラッチ４８に８ビットのデータが保持されると、全てのセグメントブロック０〜１９において、ＳＢラッチ４８から８ビットのデータが各々対応するラッチ＆ＳＥＧセレクタ５０に同時に入力されて保持され、合計１６０ビットのデータに対応するセグメント電圧が出力される。本実施形態の場合、セグメント電圧として、保持されたデータが０の時はＶ０が出力され、１の時はＶ１が出力される。

以上のようにして、２０個のセグメントブロック０〜１９のラッチ＆ＳＥＧセレクタ５０から、セグメント電圧ＳＥＧ１〜１６０が同時に出力され、１６０列のセグメント電極に同時に印加される。

また、従来技術で説明したので詳細は省略するが、選択パターンに応じて、コモンブロック０の３行のコモン電極が同時に選択される。また、上記動作をコモンブロック０〜３９について繰り返し行うことで１フィールドの駆動制御が行われる。さらに、ＭＬＳ演算の１フレーム（＝４フィールド）×階調演算の３フレーム＝１２フィールドについて繰り返し行うことで１表示画像の階調表示が順次更新される。

本実施形態では、ＯＮシーケンスおよびＯＦＦシーケンスの配置が異なる複数のＦＲＣ階調パレットを用意しておき、液晶パネルの各々のピクセルに複数のＦＲＣ階調パレットを所定のパターンで割り当てる。図３に示す例では、３種類のＦＲＣ階調パレットＡ，Ｂ，Ｃが、液晶パネルの各々のピクセルの行方向および列方向の各々についてシフト（ローテーション）されている。なお、１画面の画像を構成する１２フィールドにおけるＦＲＣ階調パレットの割り当ては全て同じである。

このように、各々のピクセルにＯＮシーケンスおよびＯＦＦシーケンスの配置の異なるＦＲＣ階調パレットＡ，Ｂ，Ｃをローテーションして割り当てることにより、常時ＯＮもしくは常時ＯＦＦ以外の中間階調領域の各々のピクセルのＯＮおよびＯＦＦの位置が、同一階調部分において空間的かつ時間的に分散されるので、同じフレームレートであっても、従来方式よりも見かけ上の周波数を高くできる。

このため、消費電力を増大させることなく、ＦＲＣ階調方式の弱点であるフリッカによる画質劣化を抑制することができ、画像の種類に関わらず、より劣化の少ない高画質な表示画像を得ることができる。また、従来よりもフリッカの発生を抑制することができるので、従来のＦＲＣ階調方式と比べて、フレームレートを、より低く抑えることができ、消費電力の削減効果も期待できる。

一方、従来のＦＲＣ階調方式では、図４に示すように、表示画像を構成する全てのピクセルについて、全て同じＦＲＣ階調パレットが使用されている。図４は、図２に示すＦＲＣ階調パレットＡのみを使用している例である。このように、全てのピクセルで同じＦＲＣ階調パレットを使用すると、一定階調部分が表示内に多くを占める画像では、フリッカが発生しやすくなることは説明した通りである。

また、ブリンキング時の動作は、正転表示の時は通常時の動作と同じである。

一方、ブリンキング動作下における反転表示の時は、３進フレームカウンタ３４が１フレーム毎にカウントダウンされ、フレームカウント信号は２〜０の範囲で繰り返しカウントされる。また、ＦＲＣ階調パレットＡ，Ｂ，Ｃの中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せが、正転表示の時の中間調のＯＮシーケンスおよびＯＦＦシーケンスを逆にし、かつ、ＦＲＣ階調方式のシーケンスの順序を逆にした配置の組合せとされる。

本実施形態において、通常動作時とブリンキング動作時の液晶パネルの駆動回路１０の動作の違いは、上記の通りであるから、ここでは、繰り返しの説明を避けるため、ブリンキング時の動作の説明は省略する。

本実施形態では、ブリンキング動作時の反転表示の時に、上記の通り、ＦＲＣ階調パレットの中間調のＯＮシーケンスとＯＦＦシーケンスの配置の組合せを、正転表示の時の中間調のＯＮシーケンスとＯＦＦシーケンスを逆にし、かつ、ＦＲＣシーケンスを逆にした配置の組合せとする。これによって、バイアス集中、大きな実効電圧変動を回避することができ、斜めの縦縞模様が視認されない高画質な表示画像を得ることができる。

なお、本発明の液晶表示装置の駆動方法を適用する液晶パネルの駆動回路の具体的な構成は、上記実施形態のものに限定されず、同様の機能を果たす各種構成のもので実現可能である。例えば、液晶パネルのサイズは、１２０行×１６０列に限定されず、任意の行数×任意の列数の液晶パネルに適用可能である。また、本発明の液晶表示装置は、液晶パネルと、上記実施形態の液晶パネルの駆動回路などによって構成されるものである。

また、ＦＲＣ階調パレットは、２種類以上何種類のＦＲＣ階調パレットを使用しても良い。また、ＦＲＣ階調パレットにおけるＯＮシーケンスおよびＯＦＦシーケンスの配置も限定されず、あらゆる組合せの中から必要に応じて必要なものを必要数だけ使用すれば良い。各ピクセルにおけるＦＲＣ階調パレットの割り当てはシフト（ローテーション）に限らず、ＯＮ，ＯＦＦの位置を空間的かつ時間的に分散させることができる任意のパターンでＦＲＣ階調パレットの割り当てをすれば良い。

また、ＭＬＳ駆動方式によって同時に選択されるコモン電極の行数や、コモンブロックの個数、セグメントブロックの個数、各々のピクセルの階調数も何ら限定されず、必要に応じて適宜変更してもよい。また、階調制御の方式として、ＦＲＣ階調方式だけを用いることにも限定されず、ＰＷＭ階調方式とＦＲＣ階調方式とを組み合わせてもよい。既に述べたように、両者を組み合わせる従来技術としては、本出願人に関わる特許文献１などがある。

本発明は、基本的に以上のようなものである。
以上、本発明の液晶表示装置およびその駆動方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

本発明の液晶表示装置の駆動方法を適用する液晶パネルの駆動回路の構成を表す一実施形態のブロック概略図である。 図１に示す液晶パネルの駆動回路で使用されるＦＲＣ階調パレットＡ，ＢおよびＣを表す概略図である。 図１に示す液晶パネルの駆動回路において、各ピクセルで使用されるＦＲＣパレットの割り当てテーブルを表す概念図である。 従来の液晶パネルの駆動回路において、各ピクセルで使用されるＦＲＣパレットの割り当てテーブルを表す概念図である。 通常動作時において、図２に示すＦＲＣ階調パレットＡを使用して階調１および階調２を表示する場合のＦＲＣシーケンスを表す概念図である。 ブリンキング動作時において、図２に示すＦＲＣ階調パレットＡを使用して階調１および階調２を表示する場合の従来のＦＲＣシーケンスを表す概念図である。 ブリンキング動作時において、図２に示すＦＲＣ階調パレットＡを使用して階調１および階調２を表示する場合の本発明のＦＲＣシーケンスを表す概念図である。

符号の説明

１０ 液晶パネルの駆動回路
１２ コモンブロックの制御回路
１４ セグメントブロックの制御回路
１６ タイミング信号発生回路
１８ 階調制御回路
２０ セグメント電極の駆動回路
２２ ブロックカウンタ
２４ エンドブロック検出回路
２６ ＳＢカウンタ
２８ エンドＳＢ検出回路
２９ ＳＥＧデコーダ
３０，３２ フリップフロップ（Ｆ／Ｆ）
３４ ３進フレームカウンタ
３６ 階調デコーダ
３８ ＲＡＭデコーダ
４０ コアメモリ
４２ スクランブラ
４４ ＥＸＯＲ回路
４６ アダー（加算器）
４８ ＳＢラッチ
５０ ラッチ＆ＳＥＧセレクタ

Claims (7)

1. 単純マトリクス型の液晶パネルを用いる液晶表示装置において、マルチラインアドレッシング駆動方式により、直交行列を用いて前記液晶パネルの複数行のコモン電極を同時駆動する駆動制御を行い、かつ、フレームレート制御階調方式により、１画面の画像を構成する複数のフィールドにわたって階調制御を行う液晶表示装置の駆動方法であって、
   中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置が異なる複数のフレームレート制御階調パレットを用意しておき、
   前記液晶パネルの各々のピクセルに複数の前記フレームレート制御階調パレットを所定のパターンで割り当てることによって、１フレーム毎に、前記液晶パネルの各々のピクセルのＯＮおよびＯＦＦの位置を空間的かつ時間的に分散させ、
   前記液晶パネルの各々のピクセルに割り当てられたフレームレート制御階調パレットを、前記１画面の画像を構成する複数のフィールドにわたって使用し、前記液晶パネルの各々のピクセルの階調制御を行うことを特徴とする液晶表示装置の駆動方法。
2. ３行×４列の直交行列を用いて３行のコモン電極を同時駆動し、前記１画面の画像を構成する１２フィールドにわたって４階調を表示する階調制御を行うことを特徴とする請求項１に記載の液晶表示装置の駆動方法。
3. 前記パターンは、前記液晶パネルの各々のピクセルの行方向および列方向の各々について、複数の前記フレームレート制御階調パレットをローテーションさせるパターンであることを特徴とする請求項１または２に記載の液晶表示装置の駆動方法。
4. 前記同時駆動されるコモン電極の本数に応じて、前記フレームレート制御階調パレットの中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せを制御することを特徴とする請求項１〜３のいずれかに記載の液晶表示装置の駆動方法。
5. フレームレート制御階調方式で１ピクセル当たりｎ階調の表示を行う場合、ブリンキング動作時の正転表示と反転表示とが交互に入れ替わりながら連続するシーケンスにおいて、（ｎ−１）フレームにわたって前記ＯＦＦシーケンスもしくは前記ＯＮシーケンスが連続しないように、前記反転表示の時のＯＮシーケンスとＯＦＦシーケンスの配置の組合せを変更することを特徴とする請求項１〜４のいずれかに記載の液晶表示装置の駆動方法。
6. 前記ブリンキング動作時の場合、反転表示の時に、前記フレームレート制御階調パレットの中間調のＯＮシーケンスおよびＯＦＦシーケンスの配置の組合せを、前記正転表示の時の中間調のＯＮシーケンスおよびＯＦＦシーケンスを逆にし、かつ、前記フレームレート制御階調方式のシーケンスの順序を逆にした配置の組合せとすることを特徴とする請求項５に記載の液晶表示装置の駆動方法。
7. 請求項１〜６のいずれかに記載の液晶表示装置の駆動方法により、前記液晶パネルの駆動制御および階調制御が行われることを特徴とする液晶表示装置。

Images