JP2007208212A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007208212A
JP2007208212A JP2006028893A JP2006028893A JP2007208212A JP 2007208212 A JP2007208212 A JP 2007208212A JP 2006028893 A JP2006028893 A JP 2006028893A JP 2006028893 A JP2006028893 A JP 2006028893A JP 2007208212 A JP2007208212 A JP 2007208212A
Authority
JP
Japan
Prior art keywords
layer
wafer
width
polished
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006028893A
Other languages
English (en)
Inventor
Kei Watanabe
圭 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006028893A priority Critical patent/JP2007208212A/ja
Publication of JP2007208212A publication Critical patent/JP2007208212A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】ウエハ外周部での被研磨層の過剰膜厚に起因する歩留まり低下を抑制する。
【解決手段】ウエハ基板内の行列状に配置された複数チップ領域を加工する半導体装置の製造方法において,ウエハ基板上全面に第1の層(20)を形成する工程と,ウエハ基板の外周から中心に向かう第1の幅(W2)を有する外周領域で第1の層(20)を除去して段差を形成する工程と,段差が形成された第1の層の上に被研磨層(22)を形成する工程と,被研磨層をCMP法により全面研磨して表面を平坦化する工程と,平坦化された被研磨層上に第2の層を形成する工程と,第2の層をリソグラフィ工程によりパターニングする工程とを有し,更に,複数チップ領域に形成される有効チップ数が最大化されるように,第1の幅(W2)を調整する。
【選択図】図5

Description

本発明は,半導体装置の製造方法に関し,特に,多層配線プロセスにおける被研磨層の平坦化を改良して製品歩留りを高めることができる半導体装置の製造方法に関する。
集積回路装置などの半導体装置の製造方法では,所定のサイズのウエハに複数行,複数列のチップを形成する。1枚のウエハ内から得られるチップ数が多いほど歩留まりが高くなりコストダウンにつながる。そのため,ウエハ内に最も多くのチップを配置できるようにチップの配置方向や位置が最適化される。
1枚のウエハから得られるチップ数に影響を与える要因の一つに,ウエハ外周部の有効チップ数がある。ウエハ外周では,外周に起因して露光用レジスト層の膜厚不均一や,エッチング不良,成長膜の膜厚不均一など様々な不良要因が存在するので,不良チップになりやすい傾向がある。そこで,ウエハ外周から所定の幅の領域は,有効にチップを得ることができない外周無効領域にされ,その外周無効領域では有効なチップは生成されない。したがって,この外周無効領域をできるだけ狭くすることが,有効チップ数の増大に寄与する。
ウエハ外周のプロセスについては,様々な提案がなされている。例えば,特許文献1では,ウエハ外周部のレジストを露光,現像により除去して,ウエハの搬送中のハンドリング時にウエハ外周部のレジストが剥離して歩留まり低下を招くのを防止している。また,特許文献2では,ウエハ外周部のレジスト膜厚の不均一をなくすために,レジストが塗布される表面をウエハ外周部で低くしておくことが提案されている。
特開平6−216025号公報 特開2005−123515号公報
近年の半導体装置の小型化と高集積化に伴って,多層配線構造が必須となってきている。多層配線構造では,配線層を多層に積層するために層間絶縁膜を平坦に形成することが求められる。層間絶縁膜の平坦化のために,化学的機械的研磨法(Chemical Mechanical Polishing : CMP法)が用いられている。すなわち,配線層を形成する前に下地になる層間絶縁膜をCMP法により平坦化し,その上に配線層を形成し,レジスト膜を塗布し,露光・現像し,現像されたレジスト膜をマスクにして配線層をエッチングする。そして,パターンニングされた配線層上に層間絶縁膜を形成しCMP法により平坦化し,さらにその上に配線層を形成する。層間絶縁膜を平坦化することで多層配線構造が可能になる。
しかしながら,CMP法により層間絶縁膜を平坦化する場合,ウエハ外周部で十分に研磨することができず,その研磨不足によりウエハ外周部で層間絶縁膜が過度に厚くなる場合がある。その結果,ウエハ外周部では過度に厚い層間絶縁膜上に形成された配線層のレジスト膜にデフォーカスによる露光不良が発生し,配線層のパターニングに支障をきたすことがある。そのため,ウエハ外周部での有効チップ数が減少し歩留まり低下を招いている。
そこで,本発明の目的は,CMP法による平坦化工程でウエハ外周部が過度に厚い膜厚になることを抑制し,歩留まりを向上させた半導体装置に製造方法を提供することにある。
上記の目的を達成するために,本発明の第1の側面によれば,ウエハ基板内の行列状に配置された複数チップ領域を加工する半導体装置の製造方法において,
前記ウエハ基板上全面に第1の層を形成する工程と,
前記ウエハ基板の外周から中心に向かう第1の幅を有する外周領域で前記第1の層を除去して段差を形成する工程と,
前記段差が形成された第1の層の上に被研磨層を形成する工程と,
前記被研磨層をCMP法により全面研磨して表面を平坦化する工程と,
前記平坦化された被研磨層上に第2の層を形成する工程と,
前記第2の層をリソグラフィ工程によりパターニングする工程とを有し,
更に,前記複数チップ領域に形成される有効チップ数が最大化されるように,前記第1の幅を調整する工程を有することを特徴とする。
上記本発明の第1の側面において,好ましい態様によれば,前記第1の幅の調整工程で,前記第1の幅を有する外周領域による段差位置が,前記複数チップ領域を包含するチップ有効領域の外周より外側で且つ前記ウエハ基板の外周より内側の範囲内で,前記第1の幅を調整することを特徴とする。
上記の目的を達成するために,本発明の第2の側面によれば,ウエハ基板内の行列状に配置された複数チップ領域を加工する半導体装置の製造方法において,
前記ウエハ基板上全面に第1の配線層を形成する工程と,
前記第1の配線層をパターンニングするとともに,前記ウエハ基板の外周から中心に向かう第1の幅を有する外周領域で前記第1の配線層を除去して段差を形成する工程と,
前記段差が形成された第1の配線層の上に第1の層間絶縁膜を形成する工程と,
前記第1の層間絶縁膜をCMP法により全面研磨して表面を平坦化する工程と,
前記平坦化された第1の層間絶縁膜上に第2の配線層を形成する工程と,
前記第2の配線層をリソグラフィ工程によりパターニングするとともに,前記ウエハ基板の外周から中心に向かう前記第1の幅と異なる第2の幅を有する外周領域で前記第2の配線層を除去して段差を形成する工程と,
さらに,前記段差が形成された第2の配線層の上に第2の層間絶縁膜を形成する工程と,
前記第2の層間絶縁膜をCMP法により全面研磨して表面を平坦化する工程とを有することを特徴とする。
上記の発明の側面によれば,ウエハ外周部での被研磨層の全面研磨後の膜厚が過度に厚く残ることがなく,その上に形成する第2の層のリソグラフィ工程で露光不良によるパターン不良を抑制することができる。その結果,ウエハ外周部での有効チップの数を増やすことができる。
以下,図面にしたがって本発明の実施の形態について説明する。但し,本発明の技術的範囲はこれらの実施の形態に限定されず,特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図1は,半導体ウエハとチップ領域との関係を示す図である。ウエハ基板WF内には複数のチップ領域CHIPが行列状に配置される。そして,ウエハ外周部の幅W1の無効領域12では,プロセス不良などが原因で有効なチップ領域を確保することができない。したがって,無効領域12を除いたチップ有効領域10内のチップ領域CHIPに有効チップが形成される。
図2は,本発明の課題を示す断面図である。図2(A)にて,ウエハ基板WF表面に配線層などの下層20が形成されパターニングされた後に,下層20の上にシリコン酸化膜などの被研磨層22が厚く形成される。そして,図2(B)にて,被研磨層22の表面がCMP法により全面研磨されその表面が平坦化される。一般に,ウエハ基板の中心領域に比較して外側の領域では,膜厚TH2に示されるように若干過研磨されるが,ウエハ外周部では研磨シートへの圧力不足などにより十分研磨されず,過剰に厚い膜厚TH1になってしまう。
図3は,CMP研磨装置の概略構成図である。回転可能な研磨板30上には研磨パッド32が形成されている。一方,ウエハ保持機構34には,ウエハWFを保持するリテイナリング38が周囲に設けられ,中央部にはウエハWFを研磨パッド23に押しつけるための空気圧力手段36が設けられている。ウエハWFと研磨パッド23との間に研磨材を介在させ,ウエハ保持機構34を研磨パッド32に押しつけた状態で研磨板30を回転させると,リテイナリング38によりウエハWFは中央位置に保持され,空気圧力手段36によりウエハWFが研磨パッド32に押しつけられる。また,リテイナリング38が研磨パッド32に押し当てられ,それによりウエハ外周部では研磨パッド32が上側に変形し,ウエハ外周部に研磨パッドが押しつけられる。これにより,ウエハWFの表面は研磨パッドによる機械的研磨と,研磨材による化学的研磨とで平坦に研磨される。
しかしながら,ウエハWFの外周部では理想的な研磨圧力が得られず,図2(B)で示したとおり,被研磨層22の膜厚が厚いまま残ってしまう。つまり,ウエハ中央領域での空気圧力手段36による圧力に比較すると,ウエハ外周部でウエハに印加される圧力は不十分である。そのため,図2(B)に示すとおり,ウエハ外周部では被研磨層22の膜厚TH1は過剰に厚くなる。このような研磨不足による過剰な厚みTH1は,その上に形成される配線層の表面も高くし,当該配線層を露光・現像・エッチングによるリソグラフィ工程によりパターニングするときに,レジスト層の露光ボケによる露光不良が発生し,微細パターニングができないという課題が発生する。
図4は,本実施の形態におけるウエハ外周部での構成を示す図である。また,図5,図6は,本実施の形態における製造工程を示す断面図である。図5(A)に示すとおり,ウエハ基板WF上全面にAlなどの配線層からなる下層(第1の層)20が形成され,ウエハ外周から内側に幅W2なる領域14で下層20がエッチング除去され,段差20Aが形成される。Alの配線層20は,プラズマスパッタ法により膜厚500nm程度生成され,その配線層20をパターニングする工程で,ウエハ外周部の幅W2の除去領域14もパターンニング除去される。
この下層の除去領域14の幅W2は,チップ有効領域10の外周とウエハ外周との間の任意の位置に設定される。チップ有効領域10の内側のチップ領域には有効な配線層を形成する必要があるので,チップ有効領域10内の配線層20を除去することはできない。したがって,除去領域14の幅W2は,チップ有効領域10の外側のチップ無効領域12の幅W1より小さい。そして,この除去領域14の幅W2を最適化することで,ウエハ外周部での有効チップ数を増やすことができる。
図5(A)に示すとおり,ウエハ外周部で下層20に段差20Aが形成されているので,その上に全面に形成されるシリコン酸化膜からなる被研磨層22の断面形状は,図中22Aに示すとおり,段差20A近傍から急激に薄くなる。この被研磨層22は,例えばプラズマCVD法により膜厚2000nm程度生成される。
次に,図5(B)に示すとおり,被研磨層22の表面がCMP法により研磨される。その結果,被研磨層22は全面にわたって表面が平坦化されるが,ウエハ外周部では,図5(A)の段差22Aにより被研磨層22は元々薄く形成されているので,CMP研磨後における被研磨層22の膜厚TH3は,従来例ほど厚くはならない。図5(B)中の破線が,従来例における被研磨層22のCMP研磨後の断面形状である。これから明らかなとおり,下層20に段差20Aを形成したことにより,CMP研磨前の被研磨層22のウエハ外周部での膜厚が薄くなっているので,CMP研磨後の被研磨層22が過度に厚い膜厚を有することは緩和される。
その後,図6(A)に示すとおり,被研磨層22の上にAlの配線層である上層(第2の層)24が,プラズマCVD法により膜厚2000nm程度生成され表面がCMP法により1000nm程度に研磨される。そして,この上層24の上にレジスト膜が形成され,所望のパターンによって露光され,現像され,その現像されたレジスト膜をマスクにして上層24がエッチングされる。この一連のリソグラフィ工程で,上層24の上のレジスト膜が露光されるが,層間絶縁膜である被研磨層22の膜厚がウエハ外周部でも過剰に厚くなることはないので,ウエハ外周部でのレジスト膜の露光工程でデフォーカスによる露光不良は回避される。それにより,適正なリソグラフィ工程によるパターニングが実現できる。その結果,従来の露光不良により不良チップとなっていたウエハ外周部の領域で有効チップの数を増やすことができる。
上層24のパターニング工程では,更に上層の配線層を形成することを考慮して,ウエハ外周部で段差24Aが形成される。この段差24Aの位置は,段差22Aの位置(幅W2)と同様に,有効チップ数が最大化できる位置に設定される。つまり,上層24の外周部での除去領域16の幅W3は,下層20の外周部での除去領域12の幅W2と同様の方法で最適化される。ただし,幅W2と幅W3とは必ずしも同じになることは少なく,それぞれ異なる幅に設定される。個別に最適幅に設定することで有効チップ数を最大化することができる。
そして,図6(B)に示すとおり,上層24の上には層間絶縁膜として酸化シリコンからなる被研磨層26が全面に形成される。上層24はパターニングされているので,被研磨層26の表面はでこぼこ状態になっている。そこで,CMP法により被研磨層26の表面が研磨され平坦化される。この研磨後の被研磨層26の膜厚TH4は,上層24に段差24Aを形成したことに伴って,ウエハ外周部であっても過剰に厚くなることが回避される。
表面が平坦化された被研磨層26の上には,上記と同様に更に上層の配線層,層間絶縁膜が繰り返し形成される。段差24Aにより層間絶縁膜26はウエハ外周部で薄く形成されているので,この上層の配線層のリソグラフィ工程においても,配線層上のレジスト層が露光不良になることは回避される。
上記の被研磨層の下の層における,ウエハ外周部での除去領域14の幅W2は,ウエハから生成される有効チップ(動作試験をパスしたチップ)の個数が最大化される幅に設定されることが必要である。ただし,製造ラインや製品の種類などに応じて,最大歩留まりにできる幅W2,W3は異なる。したがって,本実施の形態では,この最大歩留まりを可能にする幅W2,W3を,製品ライン毎,製品種類毎に最適化するために,平坦化工程後の被研磨層の平坦度測定結果などをフィードバックし,最大歩留まりに対応する平坦度になるような幅W2,W3を見つけるようにしている。
図7は,本実施の形態における半導体装置の製造工程のフローチャート図である。このフローチャート図では,下層のリソグラフィ工程と被研磨層の平坦化工程と,下層のリソグラフィ工程におけるウエハ外周部での除去領域の幅W2,W3の設定工程とが示されている。
製造工程の前半部分は省略されているが,図5(A)に示したとおり,例えばAlの配線層である下層20が形成されている。そこで,下層20の上にフォトレジスト膜が塗布され(S10),ウエハ外周部での露光幅W2が設定される(S12)。この露光幅W2の設定は,ウエハレイアウト決定部54により行われる。詳細は後述する。
そして,下層20の露光パターンと露光幅W2のパターンとを有する露光パターンで,フォトレジスト膜が露光され,現像され,それの現像されたレジスト膜をマスクにして下層20がパターンニングされる(S14)。この結果,図5(A)に示したとおり,下層20は,ウエハ外周部で外周から幅W2の除去領域14でパターンニング除去され,段差20Aが形成される。
次に,図5(A)のように被研磨層22がウエハ全面に形成され(S16),CMP法により被研磨層22の表面が全面にわたり研磨され平坦化される(S18)。平坦化後は,図6に示したように,上層24の形成,リソグラフィ工程によるパターニング,更にその上の被研磨層形成,CMP法による研磨などが行われる(S20)。
研磨工程S18を終えたウエハの表面の平坦度が測定される(S22)。この平坦度測定は,平坦度測定装置により測定可能であり,特にウエハ外周部のチップ有効領域10の外周部での膜厚TH3,TH4が測定される。そして,その測定された平坦度データが周辺露光データベース52にフィードバックされる。
ウエハレイアウト決定部54は,有効チップ数を最大化することができるようにウエハWF内の複数チップのレイアウトを決定する。つまり,チップサイズ(縦,横の長さ)を含むチップ情報50が周辺露光データベース52に蓄積され,そのチップサイズからチップ数を最大化できるようにウエハ内のチップレイアウトを決定する。それと共に,ウエハレイアウト決定部54は,平坦度測定データや試験工程後に得られる有効チップ数データ56などに基づいて,最適な露光幅W2,W3を決定し,周辺露光領域の露光幅の設定(S12)を行う。
図8は,歩留まりと除去領域14の幅W2との関係を示す図である。横軸は,ウエハの中心から外周に向かう位置を示し,縦軸は歩留まり(有効チップ数)を示す。下層20の段差位置20Aは,チップ有効領域10の外周からウエハ外周位置までの間のいずれかの位置で最適化される。この段差位置20Aとウエハ外周位置までの幅W2が,下層20の除去領域14の幅になる。
そこで,段差位置がウエハ外周位置に近づくと,従来例の課題である被研磨層22の研磨後の過剰な厚みTH1が発生し,有効チップ数が減少する。一方,段差位置をウエハ外周位置から内側に移動させると,被研磨層22の研磨後の厚さTH3が緩和され,有効チップ数が増大する。つまり,チップ有効領域10の外周位置での厚さが薄くなる。ところが,段差位置20Aがチップ有効領域10の外周位置に近づくと,チップ有効領域10の外周位置での厚さが薄くなりすぎ歩留まり低下を招くと考えられる。また,段差位置20Aがチップ有効領域10の外周位置に近づくと,下層20がチップ有効領域10内で適切に残存しないことになり,逆に有効チップ数が減少する。したがって,段差位置20Aは,有効チップ数が最大化される位置に調整される。
この有効チップ数は,平坦度測定データと対応付けられる場合がある。つまり,ウエハ外周部での被研磨層22の平坦度測定データが,チップ有効領域10の外周近傍で厚すぎず且つ薄すぎずに最も平坦度が高ければ,ウエハ外周部での有効チップ数が多くなると考えられる。したがって,有効チップ数と平坦度測定データとの相関が存在していれば,平坦度測定データをフィードバックするだけで,ウエハ外周部での削除領域14の幅W2を最適化して歩留まりを最大化することができる。逆に,有効チップ数と平坦度測定データとの相関が存在していない場合は,試験工程後に得られる有効チップ数データ56に基づいて,最適な幅W2,W3が設定される。
図7,図8で説明した幅W2,W3の最適化処理は,製造ライン毎に,製品種類毎に個別に行われることが望ましい。製造ラインが異なれば,CMP装置が異なりウエハ外周部での研磨状態が異なるからである。また,製品種類が異なれば,下層20の膜厚などが異なり,被研磨層22の膜厚,平坦化の程度も異なり,ウエハ外周部での研磨状態が異なるからである。したがって,図7のような平坦度測定データのフィードバックによる幅W2の微調整は,製造ライン毎にそして製品種類毎に個別に行われる。
本実施の形態では,6インチウエハにチップサイズ5mm角のチップ領域を形成した例では,除去領域14の幅W2を4.5mm程度にすると有効チップ数を最大化することができた。
以上のとおり,本実施の形態によれば,被研磨層22の下の下層20をウエハ外周部で幅W2にわたって除去して段差を形成するので,その上に形成される被研磨層22のウエハ外周部での厚さが薄くなり,CMP法による研磨工程で研磨不足になっても,平坦度を許容範囲内に抑えることができ,露光不良の発生を抑制することができる。よって,ウエハ外周部での有効チップ数を増やすことができ,歩留まりを最大化することができる。さらに,上層の配線層24においても,ウエハ外周部で幅W3にわたって除去して段差を形成するので,その上に形成される被研磨層24の研磨後の平坦度を上げることができる。
以上の実施の形態をまとめると,次の付記のとおりである。
(付記1)ウエハ基板内の行列状に配置された複数チップ領域を加工する半導体装置の製造方法において,
前記ウエハ基板上全面に第1の層を形成する工程と,
前記ウエハ基板の外周から中心に向かう第1の幅を有する外周領域で前記第1の層を除去して段差を形成する工程と,
前記段差が形成された第1の層の上に被研磨層を形成する工程と,
前記被研磨層をCMP法により全面研磨して表面を平坦化する工程と,
前記平坦化された被研磨層上に第2の層を形成する工程と,
前記第2の層をリソグラフィ工程によりパターニングする工程とを有し,
更に,前記複数チップ領域に形成される有効チップ数が最大化されるように,前記第1の幅を調整する工程を有することを特徴とする半導体装置の製造方法。
(付記2)付記1において,
前記第1の幅の調整工程で,前記第1の幅を有する外周領域による段差位置が,前記複数チップ領域を包含するチップ有効領域の外周より外側で且つ前記ウエハ基板の外周より内側の範囲内で,前記第1の幅を調整することを特徴とする半導体装置の製造方法。
(付記3)付記1において,
前記第1の層及び第2の層が第1及び第2の配線層であり,
前記被研磨層が前記第1及び第2の配線層の間の層間絶縁膜であることを特徴とする半導体装置の製造方法。
(付記4)付記3において,
前記第1の配線層をリソグラフィ工程によりパターニングする時に,前記段差を形成することを特徴とする半導体装置の製造方法。
(付記5)ウエハ基板内の行列状に配置された複数チップ領域を加工する半導体装置の製造方法において,
前記ウエハ基板上全面に第1の配線層を形成する工程と,
前記第1の配線層をパターンニングするとともに,前記ウエハ基板の外周から中心に向かう第1の幅を有する外周領域で前記第1の配線層を除去して段差を形成する工程と,
前記段差が形成された第1の配線層の上に第1の層間絶縁膜を形成する工程と,
前記第1の層間絶縁膜をCMP法により全面研磨して表面を平坦化する工程と,
前記平坦化された第1の層間絶縁膜上に第2の配線層を形成する工程と,
前記第2の配線層をリソグラフィ工程によりパターニングするとともに,前記ウエハ基板の外周から中心に向かう前記第1の幅と異なる第2の幅を有する外周領域で前記第2の配線層を除去して段差を形成する工程と,
さらに,前記段差が形成された第2の配線層の上に第2の層間絶縁膜を形成する工程と,
前記第2の層間絶縁膜をCMP法により全面研磨して表面を平坦化する工程とを有することを特徴とする半導体装置の製造方法。
(付記6)付記5において,更に,前記複数チップ領域に形成される正常チップ数が最大化されるように,前記第1及び第2の幅を調整する工程を有することを特徴とする半導体装置の製造方法。
半導体ウエハとチップ領域との関係を示す図である。 本発明の課題を示す断面図である。 CMP研磨装置の概略構成図である。 本実施の形態におけるウエハ外周部での構成を示す図である。 本実施の形態における製造工程を示す断面図である。 本実施の形態における製造工程を示す断面図である。 本実施の形態における半導体装置の製造工程のフローチャート図である。 歩留まりと除去領域の幅W2との関係を示す図である。
符号の説明
WF:ウエハ基板 10:チップ有効領域 12:チップ無効領域
14:削除領域 W2:第1の幅
20:下層,第1の層 20A:段差
22:被研磨層

Claims (5)

  1. ウエハ基板内の行列状に配置された複数チップ領域を加工する半導体装置の製造方法において,
    前記ウエハ基板上全面に第1の層を形成する工程と,
    前記ウエハ基板の外周から中心に向かう第1の幅を有する外周領域で前記第1の層を除去して段差を形成する工程と,
    前記段差が形成された第1の層の上に被研磨層を形成する工程と,
    前記被研磨層をCMP法により全面研磨して表面を平坦化する工程と,
    前記平坦化された被研磨層上に第2の層を形成する工程と,
    前記第2の層をリソグラフィ工程によりパターニングする工程とを有し,
    更に,前記複数チップ領域に形成される有効チップ数が最大化されるように,前記第1の幅を調整する工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項1において,
    前記第1の幅の調整工程で,前記第1の幅を有する外周領域による段差位置が,前記複数チップ領域を包含するチップ有効領域の外周より外側で且つ前記ウエハ基板の外周より内側の範囲内で,前記第1の幅を調整することを特徴とする半導体装置の製造方法。
  3. 請求項1において,
    前記第1の層及び第2の層が第1及び第2の配線層であり,
    前記被研磨層が前記第1及び第2の配線層の間の層間絶縁膜であることを特徴とする半導体装置の製造方法。
  4. 請求項3において,
    前記第1の配線層をリソグラフィ工程によりパターニングする時に,前記段差を形成することを特徴とする半導体装置の製造方法。
  5. ウエハ基板内の行列状に配置された複数チップ領域を加工する半導体装置の製造方法において,
    前記ウエハ基板上全面に第1の配線層を形成する工程と,
    前記第1の配線層をパターンニングするとともに,前記ウエハ基板の外周から中心に向かう第1の幅を有する外周領域で前記第1の配線層を除去して段差を形成する工程と,
    前記段差が形成された第1の配線層の上に第1の層間絶縁膜を形成する工程と,
    前記第1の層間絶縁膜をCMP法により全面研磨して表面を平坦化する工程と,
    前記平坦化された第1の層間絶縁膜上に第2の配線層を形成する工程と,
    前記第2の配線層をリソグラフィ工程によりパターニングするとともに,前記ウエハ基板の外周から中心に向かう前記第1の幅と異なる第2の幅を有する外周領域で前記第2の配線層を除去して段差を形成する工程と,
    さらに,前記段差が形成された第2の配線層の上に第2の層間絶縁膜を形成する工程と,
    前記第2の層間絶縁膜をCMP法により全面研磨して表面を平坦化する工程とを有することを特徴とする半導体装置の製造方法。
JP2006028893A 2006-02-06 2006-02-06 半導体装置の製造方法 Pending JP2007208212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006028893A JP2007208212A (ja) 2006-02-06 2006-02-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006028893A JP2007208212A (ja) 2006-02-06 2006-02-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007208212A true JP2007208212A (ja) 2007-08-16

Family

ID=38487375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028893A Pending JP2007208212A (ja) 2006-02-06 2006-02-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007208212A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059586A (ja) * 2015-09-14 2017-03-23 株式会社ディスコ ウェーハの加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139366A (ja) * 1995-11-14 1997-05-27 Nec Corp 研磨装置及びリテーナーリングの形状調整方法
JPH10214810A (ja) * 1996-12-23 1998-08-11 Lsi Logic Corp エッジ・ダイ上の一様性及び平坦性を改善しウエハのcmpに起因するタングステン・ストリンガを除去する新規な方法
JP2002252194A (ja) * 2001-02-22 2002-09-06 Sharp Corp 半導体装置の製造方法
JP2003059927A (ja) * 2001-08-10 2003-02-28 Sharp Corp 半導体装置の製造方法
JP2005217319A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 多層配線構造、半導体装置及び半導体実装装置
JP2005235979A (ja) * 2004-02-19 2005-09-02 Sony Corp 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139366A (ja) * 1995-11-14 1997-05-27 Nec Corp 研磨装置及びリテーナーリングの形状調整方法
JPH10214810A (ja) * 1996-12-23 1998-08-11 Lsi Logic Corp エッジ・ダイ上の一様性及び平坦性を改善しウエハのcmpに起因するタングステン・ストリンガを除去する新規な方法
JP2002252194A (ja) * 2001-02-22 2002-09-06 Sharp Corp 半導体装置の製造方法
JP2003059927A (ja) * 2001-08-10 2003-02-28 Sharp Corp 半導体装置の製造方法
JP2005217319A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 多層配線構造、半導体装置及び半導体実装装置
JP2005235979A (ja) * 2004-02-19 2005-09-02 Sony Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059586A (ja) * 2015-09-14 2017-03-23 株式会社ディスコ ウェーハの加工方法

Similar Documents

Publication Publication Date Title
WO2011077661A1 (ja) 半導体ウェーハおよびその製造方法
JP2007081160A (ja) 半導体装置の製造方法
US20020076933A1 (en) Processing method, measuring method and producing method of semiconductor devices
JP3132468B2 (ja) 半導体ウェハ研磨装置及びその研磨方法
JP2007208212A (ja) 半導体装置の製造方法
JP2010118529A (ja) 半導体素子の製造方法
US8142086B2 (en) Semiconductor manufacturing process
US20060205217A1 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
US7759182B2 (en) Dummy active area implementation
JP2007027166A (ja) 半導体装置の製造方法および半導体製造装置
US20190252180A1 (en) Wafer manufacturing method and wafer
US6705922B1 (en) Method and apparatus for polishing a semiconductor substrate wafer
US6881675B2 (en) Method and system for reducing wafer edge tungsten residue utilizing a spin etch
US20140273479A1 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
US8222143B2 (en) Reworking method for integrated circuit devices
JP4258158B2 (ja) 平坦化処理方法及び半導体装置の製造方法
JPH08167587A (ja) 半導体ウェハの平坦化法
KR100745055B1 (ko) 반도체장치의 제조방법
JP2005072403A (ja) 半導体装置および半導体装置の製造方法
US20140349440A1 (en) Planarization method
KR100518244B1 (ko) 얼라인먼트 키 제조방법
JP2010153627A (ja) 裏面照射型固体撮像素子の製造方法
JP2001023981A (ja) 半導体装置の製造方法
KR20020002785A (ko) 반도체소자의 평탄화 방법
US20080272459A1 (en) Semiconductor Device and Manufacturing Method of Semiconductor Device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20080731

Free format text: JAPANESE INTERMEDIATE CODE: A712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081208

A977 Report on retrieval

Effective date: 20100902

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100914

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110201

Free format text: JAPANESE INTERMEDIATE CODE: A02