JP2007202316A - Charge pump circuit and electrical equipment with the same - Google Patents
Charge pump circuit and electrical equipment with the same Download PDFInfo
- Publication number
- JP2007202316A JP2007202316A JP2006018538A JP2006018538A JP2007202316A JP 2007202316 A JP2007202316 A JP 2007202316A JP 2006018538 A JP2006018538 A JP 2006018538A JP 2006018538 A JP2006018538 A JP 2006018538A JP 2007202316 A JP2007202316 A JP 2007202316A
- Authority
- JP
- Japan
- Prior art keywords
- pump circuit
- charge pump
- slew rate
- clock signal
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、複数の電荷転送用トランジスタをクロック信号に応じて周期的にオン／オフさせ、電荷蓄積用キャパシタの充放電を行うことにより、入力電圧から所望の出力電圧を生成するチャージポンプ回路、及び、これを備えた電気機器に関するものである。 The present invention relates to a charge pump circuit that generates a desired output voltage from an input voltage by periodically turning on / off a plurality of charge transfer transistors according to a clock signal and charging and discharging a charge storage capacitor, And it is related with an electric equipment provided with this.
図５は、チャージポンプ回路の一従来例を示す回路図である。なお、本図のチャージポンプ回路は、複数の電荷転送用トランジスタＱ１〜Ｑ４をクロック信号ＣＬＫ（及び反転クロック信号ＣＬＫＢ）に応じて周期的にオン／オフさせ、電荷蓄積用キャパシタＣ１の充放電を行うことにより、入力電圧Ｖｉから所望の出力電圧Ｖｏ（≧−Ｖｉ）を生成する構成とされている。なお、出力電圧Ｖｏは、不図示の帰還回路により、−Ｖｉ≦Ｖｏ≦０の範囲で任意に設定することができる。 FIG. 5 is a circuit diagram showing a conventional example of a charge pump circuit. Note that the charge pump circuit of this figure periodically turns on / off the plurality of charge transfer transistors Q1 to Q4 according to the clock signal CLK (and the inverted clock signal CLKB) to charge / discharge the charge storage capacitor C1. By doing so, a desired output voltage Vo (≧ −Vi) is generated from the input voltage Vi. The output voltage Vo can be arbitrarily set within a range of −Vi ≦ Vo ≦ 0 by a feedback circuit (not shown).
上記の負電圧出力動作について具体的に説明する。出力電圧Ｖｏの生成に際しては、まず、トランジスタＱ１、Ｑ３がオンとされ、トランジスタＱ２、Ｑ４がオフとされる。このようなスイッチング制御により、キャパシタＣ１の一端（Ａ点）には、トランジスタＱ１を介して入力電圧Ｖｉが印加され、他端（Ｂ点）は、トランジスタＱ３を介して接地される。従って、キャパシタＣ１は、両端電位差が入力電圧Ｖｉとなるまで充電される。 The negative voltage output operation will be specifically described. In generating the output voltage Vo, first, the transistors Q1 and Q3 are turned on, and the transistors Q2 and Q4 are turned off. By such switching control, the input voltage Vi is applied to one end (point A) of the capacitor C1 via the transistor Q1, and the other end (point B) is grounded via the transistor Q3. Therefore, the capacitor C1 is charged until the potential difference between both ends becomes the input voltage Vi.
キャパシタＣ１の充電完了後、今度は、トランジスタＱ１、Ｑ３がオフとされ、トランジスタＱ２、Ｑ４がオンとされる。このようなスイッチング制御により、Ａ点はトランジスタＱ２を介して接地されるため、Ａ点電位は、入力電圧Ｖｉから接地電圧ＧＮＤへと引き下げられる。ここで、キャパシタＣ１の両端間には、先の充電によって入力電圧Ｖｉにほぼ等しい電位差が与えられているため、Ａ点電位に上記変動が生じると、Ｂ点電位は、接地電圧ＧＮＤから負電圧−Ｖｉまで引き下げられる。このとき、Ｂ点は、トランジスタＱ４を介して出力電圧引出端と導通状態にあるので、キャパシタＣ１の電荷が出力用キャパシタＣｏへと移動し、出力電圧引出端の電位が負電圧−Ｖｉまで引き下げられる。 After the charging of the capacitor C1, the transistors Q1 and Q3 are turned off and the transistors Q2 and Q4 are turned on. By such switching control, the point A is grounded via the transistor Q2, and therefore the potential at the point A is lowered from the input voltage Vi to the ground voltage GND. Here, since a potential difference substantially equal to the input voltage Vi is given between the both ends of the capacitor C1 by the previous charging, when the above-described fluctuation occurs in the A point potential, the B point potential is changed from the ground voltage GND to the negative voltage. Pulled down to -Vi. At this time, since the point B is in conduction with the output voltage extraction terminal via the transistor Q4, the charge of the capacitor C1 moves to the output capacitor Co, and the potential of the output voltage extraction terminal is lowered to the negative voltage −Vi. It is done.
上記従来のチャージポンプ回路では、電源投入時にキャパシタＣ１へ流れ込む突入電流の発生が課題とされていた（図６を参照）。すなわち、上記従来のチャージポンプ回路では、突入電流による素子破壊や異常発熱が生じないように、電流容量の大きなトランジスタＱ１〜Ｑ４を使用しなければならず、これがチップ面積低減を妨げる一要因となっていた。また、チャージポンプ回路の製造プロセスとしては、大電流によるラッチアップ特性が検証されたものしか使用することができないため、製造プロセスの選択肢が不要に制限される結果となっていた。さらに、ハードディスクドライブ装置の負電源装置など、電源系に高インピーダンスを有するシステムでは、上記突入電流が発生すると装置への供給電圧が不足してしまうため、その動作が不安定になるという課題があった。 In the above-described conventional charge pump circuit, generation of an inrush current that flows into the capacitor C1 when the power is turned on has been a problem (see FIG. 6). That is, in the conventional charge pump circuit, transistors Q1 to Q4 having a large current capacity must be used so that element destruction and abnormal heat generation due to inrush current do not occur, which is one factor hindering chip area reduction. It was. In addition, as the manufacturing process of the charge pump circuit, only those whose latch-up characteristics due to a large current have been verified can be used, resulting in the result that the manufacturing process options are unnecessarily limited. Furthermore, in a system having a high impedance in the power supply system, such as a negative power supply device of a hard disk drive device, the supply voltage to the device becomes insufficient when the above inrush current occurs, so that the operation becomes unstable. It was.
なお、従来より、上記課題を解決する手段として、定電流回路を用いてキャパシタへの突入電流を制限するチャージポンプ回路が開示・提案されている（特許文献１を参照）。 Conventionally, as means for solving the above-described problem, a charge pump circuit that limits a rush current to a capacitor using a constant current circuit has been disclosed and proposed (see Patent Document 1).
確かに、特許文献１の従来技術であれば、電源投入時に生じる突入電流の低減を図ることが可能である。 Certainly, with the prior art of Patent Document 1, it is possible to reduce the inrush current that occurs when the power is turned on.
しかしながら、特許文献１の従来技術では、チャージポンプ回路の電流経路上に、電荷転送用トランジスタＱ１〜Ｑ４のほか、別途定電流回路が介在することになるため、系全体のオン抵抗が高くなり、効率の悪化が招かれていた。 However, in the prior art of Patent Document 1, since a separate constant current circuit is interposed in addition to the charge transfer transistors Q1 to Q4 on the current path of the charge pump circuit, the on-resistance of the entire system is increased. The deterioration of efficiency was invited.
本発明は、上記の問題点に鑑み、効率の悪化を抑えつつ、電源投入時に生じる突入電流を低減することが可能なチャージポンプ回路、及び、これを備えた電気機器を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a charge pump circuit capable of reducing inrush current generated at the time of power-on while suppressing deterioration of efficiency, and an electric device including the same. To do.
上記目的を達成するために、本発明に係るチャージポンプ回路は、複数の電荷転送用トランジスタをクロック信号に応じて周期的にオン／オフさせ、電荷蓄積用キャパシタの充放電を行うことにより、入力電圧から所望の出力電圧を生成するチャージポンプ回路であって、前記電荷転送用トランジスタに前記クロック信号を伝達する際のスルーレートを切り替えるスルーレート切替部と、前記出力電圧の電圧値に応じて前記スルーレートの切替制御を行う制御部と、を有して成り、前記制御部は、前記出力電圧がその目標電圧値に近付くにつれて、前記スルーレートを早めていくように、前記スルーレート切替部に指示を送る構成（第１の構成）とされている。 In order to achieve the above object, a charge pump circuit according to the present invention periodically turns on / off a plurality of charge transfer transistors in accordance with a clock signal, and charges and discharges a charge storage capacitor. A charge pump circuit that generates a desired output voltage from a voltage, a slew rate switching unit that switches a slew rate when the clock signal is transmitted to the charge transfer transistor, and the voltage according to the voltage value of the output voltage A control unit that performs slew rate switching control, and the control unit controls the slew rate switching unit so as to advance the slew rate as the output voltage approaches the target voltage value. The configuration is such that an instruction is sent (first configuration).
なお、上記第１の構成から成るチャージポンプ回路において、前記スルーレート切替部は、前記電荷転送用トランジスタのクロック信号入力端毎に、前記制御部からの指示に応じてその抵抗値が可変制御される可変抵抗手段を接続して成る構成（第２の構成）にするとよい。 In the charge pump circuit having the first configuration, the resistance value of the slew rate switching unit is variably controlled according to an instruction from the control unit for each clock signal input terminal of the charge transfer transistor. It is preferable to adopt a configuration (second configuration) formed by connecting variable resistance means.
また、上記第２の構成から成るチャージポンプ回路において、前記可変抵抗手段は、抵抗とスイッチから成る直列接続回路を複数並列に接続したものであり、かつ、前記制御部からの指示に応じて前記スイッチの開閉制御が行われるものである構成（第３の構成）にするとよい。 Further, in the charge pump circuit having the second configuration, the variable resistance means includes a plurality of series connection circuits each including a resistor and a switch connected in parallel, and according to an instruction from the control unit. A configuration (third configuration) in which switch opening / closing control is performed may be used.
また、本発明に係る電気機器は、上記第１〜第３いずれかの構成から成るチャージポンプ回路を備えた構成（第４の構成）とされている。 Moreover, the electric apparatus according to the present invention has a configuration (fourth configuration) including a charge pump circuit having any one of the first to third configurations.
本発明に係るチャージポンプ回路であれば、効率の悪化を抑えつつ、電源投入時に生じる突入電流を低減することができるので、電荷転送用トランジスタの電流容量を不要に高める必要がなくなり、延いては、チップ面積を低減することが可能となる。また、本発明に係るチャージポンプ回路であれば、大電流によるラッチアップ特性等についてマージンを稼ぐことができるので、その製造プロセスを幅広く選択することが可能となる。また、本発明に係るチャージポンプ回路を電気機器に搭載すれば、その電源投入時における動作安定性を高めることが可能となる。 With the charge pump circuit according to the present invention, it is possible to reduce the inrush current generated when the power is turned on while suppressing the deterioration of the efficiency, so that it is not necessary to increase the current capacity of the charge transfer transistor unnecessarily. The chip area can be reduced. In addition, the charge pump circuit according to the present invention can provide a margin for the latch-up characteristics caused by a large current, and therefore, a wide range of manufacturing processes can be selected. In addition, if the charge pump circuit according to the present invention is mounted on an electric device, it is possible to improve the operational stability when the power is turned on.
図１は、本発明に係るチャージポンプ回路の第１実施形態を示す回路図（一部にブロック図を含む）である。 FIG. 1 is a circuit diagram (partly including a block diagram) showing a first embodiment of a charge pump circuit according to the present invention.
本図に示すように、本実施形態のチャージポンプ回路は、電荷転送用トランジスタとして、Ｐチャネル型電界効果トランジスタＱ１と、Ｎチャネル型電界効果トランジスタＱ２〜Ｑ４と、を有して成り、これらの電荷転送用トランジスタＱ１〜Ｑ４をクロック信号ＣＬＫ（及び反転クロック信号ＣＬＫＢ）に応じて周期的にオン／オフさせ、電荷蓄積用キャパシタＣ１の充放電を行うことにより、入力電圧Ｖｉから所望の出力電圧Ｖｏ（≧−Ｖｉ）を生成する負電圧出力チャージポンプ回路である。なお、出力電圧Ｖｏは、不図示の帰還回路により、−Ｖｉ≦Ｖｏ≦０の範囲で任意に設定することができる。 As shown in the figure, the charge pump circuit of the present embodiment includes a P-channel field effect transistor Q1 and N-channel field effect transistors Q2 to Q4 as charge transfer transistors. The charge transfer transistors Q1 to Q4 are periodically turned on / off according to the clock signal CLK (and the inverted clock signal CLKB), and the charge storage capacitor C1 is charged / discharged, whereby the desired output voltage is obtained from the input voltage Vi. This is a negative voltage output charge pump circuit that generates Vo (≧ −Vi). The output voltage Vo can be arbitrarily set within a range of −Vi ≦ Vo ≦ 0 by a feedback circuit (not shown).
また、クロック信号ＣＬＫと反転クロック信号ＣＬＫＢは、互いの論理が完全に反転されたものではなく、一般には、入力電圧印加端や出力電圧引出端のグランドショート（すなわち、トランジスタＱ１とトランジスタＱ２の同時オンやトランジスタＱ３とトランジスタＱ４の同時オン）を防止すべく、互いの論理変遷タイミングが不一致とされている。 Further, the clock signal CLK and the inverted clock signal CLKB are not completely inverted in each other's logic, and are generally short-circuited at the input voltage application terminal and the output voltage extraction terminal (that is, the transistors Q1 and Q2 are simultaneously connected). In order to prevent the transistor Q3 and the transistor Q4 from being turned on simultaneously, the logic transition timings of the transistors Q3 and Q4 are not matched.
トランジスタＱ１のソースは、入力電圧印加端に接続されている。トランジスタＱ１のドレインは、キャパシタＣ１の一端（Ａ点）に接続されている。トランジスタＱ１のゲートは、後述するスルーレート切替部１及びドライバＤＲＶ１を介して、クロック信号ＣＬＫの印加端に接続されている。すなわち、トランジスタＱ１は、クロック信号ＣＬＫに応じて、入力電圧Ｖｉの印加端とキャパシタＣ１の一端（Ａ点）との接続線路をオン／オフするスイッチ手段に相当する。 The source of the transistor Q1 is connected to the input voltage application terminal. The drain of the transistor Q1 is connected to one end (point A) of the capacitor C1. The gate of the transistor Q1 is connected to the application terminal of the clock signal CLK via a slew rate switching unit 1 and a driver DRV1, which will be described later. That is, the transistor Q1 corresponds to switch means for turning on / off the connection line between the application terminal of the input voltage Vi and one end (point A) of the capacitor C1 according to the clock signal CLK.
トランジスタＱ２のソースは、キャパシタＣ１の一端（Ａ点）に接続されている。トランジスタＱ２のドレインは、接地端に接続されている。トランジスタＱ２のゲートは、スルーレート切替部１及びドライバＤＲＶ２を介して、クロック信号ＣＬＫの印加端に接続されている。すなわち、トランジスタＱ２は、クロック信号ＣＬＫに応じて、接地端とキャパシタＣ１の一端（Ａ点）との接続線路をオン／オフするスイッチ手段に相当する。 The source of the transistor Q2 is connected to one end (point A) of the capacitor C1. The drain of the transistor Q2 is connected to the ground terminal. The gate of the transistor Q2 is connected to the application terminal of the clock signal CLK through the slew rate switching unit 1 and the driver DRV2. That is, the transistor Q2 corresponds to switch means for turning on / off the connection line between the ground terminal and one end (point A) of the capacitor C1 in accordance with the clock signal CLK.
トランジスタＱ３のソースは、接地端に接続されている。トランジスタＱ３のドレインは、キャパシタＣ１の他端（Ｂ点）に接続されている。トランジスタＱ３のゲートは、スルーレート切替部１及びドライバＤＲＶ３を介して、反転クロック信号ＣＬＫＢの印加端に接続されている。すなわち、トランジスタＱ３は、反転クロック信号ＣＬＫＢに応じて接地端とキャパシタＣ１の他端（Ｂ点）との接続線路をオン／オフするスイッチ手段に相当する。 The source of the transistor Q3 is connected to the ground terminal. The drain of the transistor Q3 is connected to the other end (point B) of the capacitor C1. The gate of the transistor Q3 is connected to the application terminal of the inverted clock signal CLKB via the slew rate switching unit 1 and the driver DRV3. That is, the transistor Q3 corresponds to switch means for turning on / off the connection line between the ground terminal and the other end (point B) of the capacitor C1 according to the inverted clock signal CLKB.
トランジスタＱ４のドレインは、キャパシタＣ１の他端（Ｂ点）に接続されている。トランジスタＱ４のソースは、出力用キャパシタＣｏを介して接地端に接続される一方、出力電圧引出端にも接続されている。トランジスタＱ４のゲートは、スルーレート切替部１及びドライバＤＲＶ４を介して、クロック信号ＣＬＫの印加端に接続されている。すなわち、トランジスタＱ４は、出力電圧引出端とキャパシタＣ１の他端（Ｂ点）との接続線路をオン／オフするスイッチ手段に相当する。 The drain of the transistor Q4 is connected to the other end (point B) of the capacitor C1. The source of the transistor Q4 is connected to the ground terminal via the output capacitor Co, and is also connected to the output voltage extraction terminal. The gate of the transistor Q4 is connected to the application terminal of the clock signal CLK through the slew rate switching unit 1 and the driver DRV4. That is, the transistor Q4 corresponds to switch means for turning on / off the connection line between the output voltage extraction terminal and the other end (point B) of the capacitor C1.
上記構成から成るチャージポンプ回路の負電圧出力動作について具体的に説明する。出力電圧Ｖｏの生成に際しては、まず、トランジスタＱ１、Ｑ３がオンとされ、トランジスタＱ２、Ｑ４がオフとされる。このようなスイッチング制御により、キャパシタＣ１の一端（Ａ点）には、トランジスタＱ１を介して入力電圧Ｖｉが印加され、他端（Ｂ点）は、トランジスタＱ３を介して接地される。従って、キャパシタＣ１は、両端電位差が入力電圧Ｖｉとなるまで充電される。 The negative voltage output operation of the charge pump circuit configured as described above will be specifically described. In generating the output voltage Vo, first, the transistors Q1 and Q3 are turned on, and the transistors Q2 and Q4 are turned off. By such switching control, the input voltage Vi is applied to one end (point A) of the capacitor C1 via the transistor Q1, and the other end (point B) is grounded via the transistor Q3. Therefore, the capacitor C1 is charged until the potential difference between both ends becomes the input voltage Vi.
キャパシタＣ１の充電完了後、今度は、トランジスタＱ１、Ｑ３がオフとされ、トランジスタＱ２、Ｑ４がオンとされる。このようなスイッチング制御により、Ａ点はトランジスタＱ２を介して接地されるため、Ａ点電位は、入力電圧Ｖｉから接地電圧ＧＮＤへと引き下げられる。ここで、キャパシタＣ１の両端間には、先の充電によって入力電圧Ｖｉにほぼ等しい電位差が与えられているため、Ａ点電位に上記変動が生じると、Ｂ点電位は、接地電圧ＧＮＤから負電圧−Ｖｉまで引き下げられる。このとき、Ｂ点は、トランジスタＱ４を介して出力電圧引出端と導通状態にあるので、キャパシタＣ１の電荷が出力用キャパシタＣｏへと移動し、出力電圧引出端の電位が負電圧−Ｖｉまで引き下げられる。 After the charging of the capacitor C1, the transistors Q1 and Q3 are turned off and the transistors Q2 and Q4 are turned on. By such switching control, the point A is grounded via the transistor Q2, and therefore the potential at the point A is lowered from the input voltage Vi to the ground voltage GND. Here, since a potential difference substantially equal to the input voltage Vi is given between the both ends of the capacitor C1 by the previous charging, when the above-described fluctuation occurs in the A point potential, the B point potential is changed from the ground voltage GND to the negative voltage. Pulled down to -Vi. At this time, since the point B is in conduction with the output voltage extraction terminal via the transistor Q4, the charge of the capacitor C1 moves to the output capacitor Co, and the potential of the output voltage extraction terminal is lowered to the negative voltage −Vi. It is done.
このように、本実施形態のチャージポンプ回路では、上記キャパシタＣ１の充放電を繰り返すことにより、入力電圧Ｖｉから所望の出力電圧Ｖｏ（≧−Ｖｉ）が生成される。 Thus, in the charge pump circuit of the present embodiment, the desired output voltage Vo (≧ −Vi) is generated from the input voltage Vi by repeatedly charging and discharging the capacitor C1.
また、本実施形態のチャージポンプ回路は、電荷転送用トランジスタＱ１〜Ｑ４や電荷蓄積用キャパシタＣ１のほか、電荷転送用トランジスタＱ１〜Ｑ４にクロック信号ＣＬＫ（及び反転クロック信号ＣＬＫＢ）を伝達する際のスルーレートを切り替えるスルーレート切替部１と、出力電圧Ｖｏの電圧値に応じてスルーレートの切替制御を行う制御部２を有して成る。
In addition, the charge pump circuit according to the present embodiment transmits the clock signal CLK (and the inverted clock signal CLKB) to the charge transfer transistors Q1 to Q4 in addition to the charge transfer transistors Q1 to Q4 and the charge storage capacitor C1. A slew rate switching unit 1 that switches the slew rate and a
なお、上記のスルーレート切替部１は、電荷転送用トランジスタＱ１〜Ｑ４のゲート毎に、制御部２からの指示に応じてその抵抗値が可変制御される可変抵抗手段を接続して成る構成とされている。また、上記の可変抵抗手段は、抵抗とスイッチから成る直列接続回路を複数並列に接続したものであり、かつ、制御部２からの指示に応じて前記スイッチの開閉制御が行われるものとされている。
The slew rate switching unit 1 has a configuration in which variable resistance means whose resistance value is variably controlled according to an instruction from the
より具体的に述べると、ドライバＤＲＶ１の出力端とトランジスタＱ１のゲートとの間には、スルーレート切替部１の可変抵抗手段として、抵抗Ｒ１１とスイッチＳＷ１１から成る第１直列接続回路、抵抗Ｒ１２とスイッチＳＷ１２から成る第２直列接続回路、及び抵抗Ｒ１３とスイッチＳＷ１３から成る第３直列接続回路が互いに並列接続されている。 More specifically, between the output terminal of the driver DRV1 and the gate of the transistor Q1, as a variable resistance means of the slew rate switching unit 1, a first series connection circuit comprising a resistor R11 and a switch SW11, a resistor R12, A second series connection circuit including the switch SW12 and a third series connection circuit including the resistor R13 and the switch SW13 are connected in parallel to each other.
トランジスタＱ２〜Ｑ４についても、上記と同様、スルーレート切替部１の可変抵抗手段として、図示のように抵抗及びスイッチが接続されている。すなわち、トランジスタＱ２には、抵抗Ｒ２１〜Ｒ２３及びスイッチＳＷ２１〜ＳＷ２３から成る可変抵抗手段が接続されており、トランジスタＱ３には、抵抗Ｒ３１〜Ｒ３３及びスイッチＳＷ３１〜ＳＷ３３から成る可変抵抗手段が接続されている。また、トランジスタＱ４には、抵抗Ｒ４１〜Ｒ４３及びスイッチＳＷ４１〜ＳＷ４３から成る可変抵抗手段が接続されている。 Similarly to the above, the transistors Q2 to Q4 are connected to resistors and switches as variable resistance means of the slew rate switching unit 1 as illustrated. That is, variable resistance means including resistors R21 to R23 and switches SW21 to SW23 are connected to the transistor Q2, and variable resistance means including resistors R31 to R33 and switches SW31 to SW33 are connected to the transistor Q3. Yes. The transistor Q4 is connected to variable resistance means including resistors R41 to R43 and switches SW41 to SW43.
上記構成から成るチャージポンプ回路のスルーレート切替制御について、図１とともに図２を参照しながら、詳細に説明する。 The slew rate switching control of the charge pump circuit configured as described above will be described in detail with reference to FIG. 2 together with FIG.
図２は、スルーレート切替制御の一例を示す図である。なお、本図中の符号ＣＬＫ、符号Ｖｏ、符号ｉは、それぞれ、クロック信号ＣＬＫ、出力電圧Ｖｏ、及び、キャパシタＣ１に流れ込む電流ｉの挙動を示している。また、本図中には、上記挙動のほか、スルーレート切替部１の動作状態を併せて示している。 FIG. 2 is a diagram illustrating an example of slew rate switching control. In addition, the symbol CLK, the symbol Vo, and the symbol i in the figure indicate the behavior of the clock signal CLK, the output voltage Vo, and the current i that flows into the capacitor C1, respectively. In addition to the above behavior, the drawing also shows the operating state of the slew rate switching unit 1.
図２に示すように、電源投入直後には、制御部２からの指示に応じて、スルーレート切替部１を構成するスイッチ群のうち、スイッチＳＷ１１、スイッチＳＷ２１、スイッチＳＷ３１、及び、スイッチＳＷ４１がオンとされ、その余のスイッチがいずれもオフとされる。これにより、トランジスタＱ１〜Ｑ４の各ゲート抵抗値が最大とされ、そのスルーレートが最も遅く設定される。従って、電源投入時の突入電流が効果的に抑えられる。
As shown in FIG. 2, immediately after the power is turned on, the switch SW11, the switch SW21, the switch SW31, and the switch SW41 among the switch group constituting the slew rate switching unit 1 are switched according to an instruction from the
従って、本実施形態のチャージポンプ回路であれば、電荷転送用トランジスタＱ１〜Ｑ４の電流容量を不要に高める必要がなくなり、延いては、チップ面積を低減することが可能となる。また、本実施形態のチャージポンプ回路であれば、大電流によるラッチアップ特性等についてマージンを稼ぐことができるので、その製造プロセスを幅広く選択することが可能となる。また、本実施形態のチャージポンプ回路を電気機器（例えば、ハードディスクドライブ装置）の負電源装置として搭載すれば、その電源投入時における動作安定性を高めることが可能となる。 Therefore, with the charge pump circuit of this embodiment, there is no need to unnecessarily increase the current capacities of the charge transfer transistors Q1 to Q4, and the chip area can be reduced. In addition, since the charge pump circuit according to the present embodiment can earn a margin with respect to latch-up characteristics due to a large current, the manufacturing process can be widely selected. Further, if the charge pump circuit of the present embodiment is mounted as a negative power supply device of an electric device (for example, a hard disk drive device), it is possible to improve the operational stability when the power is turned on.
一方、チャージポンプ回路の特性を鑑みれば、上記スルーレートはできる限り早い方が良いため、通常時は、トランジスタＱ１〜Ｑ４のゲート抵抗値を下げておくべきである。しかしながら、トランジスタＱ１〜Ｑ４のゲート抵抗値を急激に低下させると、キャパシタＣ１への電流ｉが急上昇してしまい、突入電流を抑制した意味が半減してしまう。 On the other hand, in view of the characteristics of the charge pump circuit, the slew rate should be as fast as possible. Therefore, in normal times, the gate resistance values of the transistors Q1 to Q4 should be lowered. However, if the gate resistance values of the transistors Q1 to Q4 are sharply reduced, the current i to the capacitor C1 rises rapidly, and the meaning of suppressing the inrush current is halved.
そこで、本実施形態のチャージポンプ回路において、制御部２は、出力電圧Ｖｏがその目標電圧値に近付くにつれて、上記のスルーレートを早めていくように、スルーレート切替部１に指示を送る構成とされている。
Therefore, in the charge pump circuit of the present embodiment, the
より具体的に述べると、制御部２は、出力電圧Ｖｏが所定の第１閾値電圧Ｖｔｈ１まで低下したときに、スルーレート切替部１を構成するスイッチ群のうち、スイッチＳＷ１１〜ＳＷ１２、スイッチＳＷ２１〜ＳＷ２２、スイッチＳＷ３１〜ＳＷ３２、及び、スイッチＳＷ４１〜４２をオンとし、その余のスイッチをいずれもオフとするように、スルーレート切替部１に指示を送り、また、出力電圧Ｖｏが第１閾値電圧Ｖｔｈ１よりも低い第２閾値電圧Ｖｔｈ２まで低下したときに、スルーレート切替部１を構成する全てのスイッチをオンとするように、スルーレート切替部１に指示を送る構成とされている。
More specifically, the
このように、出力電圧Ｖｏの電圧値を監視しながら、トランジスタＱ１〜Ｑ４のゲート抵抗値を段階的に低減していく構成、すなわち、上記スルーレートを段階的に早くしていく構成であれば、通常動作時におけるチャージポンプ回路の特性を変えることなく、その最大電流値を抑えることが可能となる。 As described above, if the configuration is such that the gate resistance values of the transistors Q1 to Q4 are reduced in stages while monitoring the voltage value of the output voltage Vo, that is, the slew rate is increased in stages. The maximum current value can be suppressed without changing the characteristics of the charge pump circuit during normal operation.
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。 The configuration of the present invention can be variously modified within the scope of the present invention in addition to the above embodiment.
例えば、図３に示すように、トランジスタＱ３〜Ｑ４に代えて、ダイオードＤ１〜Ｄ２を用いた構成としても構わない。 For example, as shown in FIG. 3, a configuration using diodes D1 to D2 instead of the transistors Q3 to Q4 may be used.
また、スルーレート切替部１の可変抵抗手段としては、上記構成に代えて、スイッチトキャパシタ等を用いても構わない。 Further, as the variable resistance means of the slew rate switching unit 1, a switched capacitor or the like may be used instead of the above configuration.
また、上記実施形態では、本発明を負電圧出力チャージポンプ回路に適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、図４に示すように、正昇圧チャージポンプ回路にも適用することが可能である。 In the above embodiment, the case where the present invention is applied to a negative voltage output charge pump circuit has been described as an example. However, the application target of the present invention is not limited to this, and is shown in FIG. Thus, the present invention can also be applied to a positive boost charge pump circuit.
本発明は、チャージポンプ回路の突入電流を防止する上で有用な技術である。 The present invention is a technique useful for preventing an inrush current of a charge pump circuit.
１ スルーレート切替部
２ 制御部
Ｑ１〜Ｑ４ 電荷転送用トランジスタ
Ｃ１ 電荷蓄積用キャパシタ
Ｃｏ 出力用キャパシタ
ＤＲＶ１〜ＤＲＶ４ ドライバ
Ｒ１１〜Ｒ１３ 抵抗
Ｒ２１〜Ｒ２３ 抵抗
Ｒ３１〜Ｒ３３ 抵抗
Ｒ４１〜Ｒ４３ 抵抗
ＳＷ１１〜ＳＷ１３ スイッチ
ＳＷ２１〜ＳＷ２３ スイッチ
ＳＷ３１〜ＳＷ３３ スイッチ
ＳＷ４１〜ＳＷ４３ スイッチ
Ｄ１〜Ｄ２ ダイオード
DESCRIPTION OF SYMBOLS 1 Slew
Claims (4)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006018538A JP2007202316A (en) | 2006-01-27 | 2006-01-27 | Charge pump circuit and electrical equipment with the same |
| US11/654,225 US7554385B2 (en) | 2006-01-27 | 2007-01-16 | Charge pump circuit and electric appliance therewith |
| TW096101538A TW200735510A (en) | 2006-01-27 | 2007-01-16 | Charge pump circuit and electric appliance therewith |
| CN2007100037928A CN101009464B (en) | 2006-01-27 | 2007-01-24 | Charge pump circuit and electric appliance therewith |
| KR1020070008558A KR20070078735A (en) | 2006-01-27 | 2007-01-26 | Charge pump circuit and electric appliance therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006018538A JP2007202316A (en) | 2006-01-27 | 2006-01-27 | Charge pump circuit and electrical equipment with the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007202316A true JP2007202316A (en) | 2007-08-09 |
Family
ID=38456331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006018538A Pending JP2007202316A (en) | 2006-01-27 | 2006-01-27 | Charge pump circuit and electrical equipment with the same |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2007202316A (en) |
| CN (1) | CN101009464B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113992001A (en) * | 2021-12-28 | 2022-01-28 | 广东曜芯科技有限公司 | Configurable charge pump |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9425747B2 (en) | 2008-03-03 | 2016-08-23 | Qualcomm Incorporated | System and method of reducing power consumption for audio playback |
| US7633331B2 (en) * | 2008-03-18 | 2009-12-15 | Nanya Technology Corp. | Dynamic voltage pump circuit and method of dynamically generating an output supply voltage thereof |
| US7750715B2 (en) * | 2008-11-28 | 2010-07-06 | Au Optronics Corporation | Charge-sharing method and device for clock signal generation |
| CN102035370B (en) * | 2009-09-28 | 2013-10-09 | 登丰微电子股份有限公司 | Charge pump circuit with current detection function and circuit unit thereof |
| CN102035369B (en) * | 2009-09-30 | 2014-08-20 | 意法半导体研发(深圳)有限公司 | Negative charge pump with current protection |
| CN102487240B (en) * | 2010-12-01 | 2014-02-05 | 中芯国际集成电路制造(上海)有限公司 | Control circuit of voltage switching rate and output circuit |
| US20120235730A1 (en) * | 2011-03-14 | 2012-09-20 | Qualcomm Incorporated | Charge pump surge current reduction |
| US10305377B2 (en) | 2011-10-27 | 2019-05-28 | Infineon Technologies Ag | Digital controller for switched capacitor DC-DC converter |
| US9007791B2 (en) | 2011-10-27 | 2015-04-14 | Infineon Technologies Ag | Digital slope control for switched capacitor dc-dc converter |
| US9800150B2 (en) | 2011-10-27 | 2017-10-24 | Infineon Technologies Ag | Digital controller for switched capacitor DC-DC converter |
| CN103188847B (en) * | 2011-12-30 | 2015-07-22 | 王钦恒 | Constant current charge pump light-emitting diode (LED) drive circuit |
| CN103684378B (en) * | 2012-08-29 | 2017-05-24 | 英飞凌科技奥地利有限公司 | Circuit for driving a transistor |
| US20140146576A1 (en) * | 2012-11-27 | 2014-05-29 | System General Corp. | Dual gate drive circuit for reducing emi of power converters and control method thereof |
| JP5975066B2 (en) * | 2014-05-23 | 2016-08-23 | トヨタ自動車株式会社 | Charge pump circuit and PLL circuit |
| US9413231B2 (en) * | 2014-12-03 | 2016-08-09 | Fairchild Semiconductor Corporation | Charge pump circuit for providing voltages to multiple switch circuits |
| US9496852B2 (en) * | 2014-12-04 | 2016-11-15 | Intel Corporation | Digital current sensing in power controller |
| CN106787685B (en) * | 2015-11-20 | 2019-10-11 | 意法半导体研发(深圳)有限公司 | Use the negative charge pump of soft start |
| KR102657320B1 (en) * | 2016-12-14 | 2024-04-15 | 현대자동차주식회사 | Apparatus of controlling converter |
| JP6935375B2 (en) * | 2018-09-04 | 2021-09-15 | 株式会社東芝 | Switching devices, power converters, controls and programs |
| CN111312313B (en) * | 2018-12-12 | 2022-02-22 | 北京兆易创新科技股份有限公司 | Circuit for quickly switching voltage of charge pump |
| CN109687707B (en) * | 2019-02-27 | 2024-03-08 | 刘鸿睿 | Step-down circuit |
| KR102646541B1 (en) * | 2019-05-15 | 2024-03-11 | 삼성전기주식회사 | Negative voltage generation circuit without ldo regulator |
| CN110266186B (en) * | 2019-06-14 | 2020-07-24 | 厦门思力科电子科技有限公司 | Low leakage current charge pump circuit |
| CN115497521B (en) * | 2022-11-08 | 2023-02-17 | 长鑫存储技术有限公司 | Power supply circuit, memory and electronic equipment |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE339795T1 (en) * | 2000-03-22 | 2006-10-15 | Univ Illinois | DYNAMIC CONTROLLED CHARGE PUMP POWER CONVERTER WITH ULTRACONENSATOR |
| US6606271B2 (en) * | 2001-05-23 | 2003-08-12 | Mircron Technology, Inc. | Circuit having a controllable slew rate |
-
2006
- 2006-01-27 JP JP2006018538A patent/JP2007202316A/en active Pending
-
2007
- 2007-01-24 CN CN2007100037928A patent/CN101009464B/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113992001A (en) * | 2021-12-28 | 2022-01-28 | 广东曜芯科技有限公司 | Configurable charge pump |
| CN113992001B (en) * | 2021-12-28 | 2022-03-29 | 广东曜芯科技有限公司 | Configurable charge pump |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101009464A (en) | 2007-08-01 |
| CN101009464B (en) | 2012-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007202316A (en) | Charge pump circuit and electrical equipment with the same | |
| KR20070078735A (en) | Charge pump circuit and electric appliance therewith | |
| JP5938852B2 (en) | Gate drive circuit of voltage controlled switching element | |
| US7208997B2 (en) | Charge pump power supply circuit | |
| JP6340736B2 (en) | Battery controller | |
| JP2007104896A (en) | Battery charge/discharge control circuit | |
| US20160268900A1 (en) | Power supply circuit and control method thereof | |
| US9459639B2 (en) | Power supply circuit with control unit | |
| JP2009225637A (en) | Voltage generation circuit | |
| JP5991939B2 (en) | Semiconductor device driving circuit and semiconductor device driving apparatus | |
| JP6634329B2 (en) | Semiconductor device | |
| CN107112982A (en) | Relaxation oscillator | |
| JP2007028897A (en) | Output circuit device | |
| JP2007202317A (en) | Charge pump circuit and electrical equipment with the same | |
| US8446207B2 (en) | Load driving circuit | |
| CN106027013B (en) | Control device and control method for analog power switch | |
| KR101740084B1 (en) | Switching mode power supply comprising asynchronous limiter circuit | |
| KR20080009895A (en) | Circuit for charging and discharging of smoothing capacitor | |
| JP2015046829A (en) | Switch circuit | |
| CN110663164B (en) | Power converter pre-driver system with multiple power modes | |
| CN112994679A (en) | Drive circuit and control chip | |
| CN105790551B (en) | Reduction voltage circuit and electronic equipment | |
| JP2016063648A (en) | Drive device | |
| JP4307314B2 (en) | Load drive circuit | |
| EP3566109B1 (en) | Fast start-up bias circuits |