JP2007202147A5 - - Google Patents

Claims (10)

1. 入力及び出力を有する第１の演算増幅器と、
   入力、及び前記第１の演算増幅器の前記入力に接続する出力を有する第２の演算増幅器と、
   前記第１の演算増幅器の前記入力に接続する一端、及び、前記第１の演算増幅器の前記出力に接続する他端を有し、第１のキャパシタンスを備える、第１のフィードバック素子と、
   前記第１の演算増幅器の前記入力、及び、前記第１の演算増幅器の前記出力に接続する他端に接続する第２のフィードバック素子と、
   を備え、
   前記第２のフィードバック素子が、第１の抵抗を、第１のインダクタンスと直列に備える、
   トランスインピーダンス増幅器。
2. 前記第１のキャパシタンスが可変キャパシタンスを含む、請求項１記載のトランスインピーダンス増幅器。
3. 前記第１のフィードバック素子が、第１の抵抗を、前記第１のキャパシタンスと並列に備える、請求項１記載のトランスインピーダンス増幅器。
4. 前記第１のフィードバック素子の前記他端及び前記第２のフィードバック素子の前記他端に接続する一端と、前記第２の演算増幅器の前記出力に接続する他端と、を有する第１の抵抗を更に備える、請求項１記載のトランスインピーダンス増幅器。
5. 前記第１のフィードバック素子が、更に、第１の抵抗を、前記第１のキャパシタンスと直列に備え、
   前記第２のフィードバック素子が、第１のインダクタンスを、第２の抵抗と並列に備える、
   請求項１記載のトランスインピーダンス増幅器。
6. 請求項１記載のトランスインピーダンス増幅器を備える差動トランスインピーダンス増幅器。
7. 請求項１記載のトランスインピーダンス増幅器を備えるシグマデルタ・アナログ−デジタル変換器。
8. 入力信号を受ける一方の入力を有する差動増幅器モジュールと、
   前記差動増幅器モジュールの出力に接続する積分器モジュールと、
   前記積分器モジュールの出力を受ける比較器モジュールと、
   前記比較器モジュールの出力及び前記差動増幅器モジュールの他方の入力に接続するデジタル−アナログ変換器モジュールと、
   を更に備える、請求項７記載のシグマデルタ・アナログ−デジタル変換器。
9. 前記比較器モジュールの出力を受けるフィルタ及び間引きモジュールを更に備える、請求項８記載のシグマデルタ・アナログ−デジタル変換器。
10. 前記差動増幅器モジュール、前記積分器モジュール、及び前記比較器モジュールのうち少なくとも一つが、前記トランスインピーダンス増幅器を含む、請求項８記載のシグマデルタ・アナログ−デジタル変換器。