JP2007201237A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007201237A
JP2007201237A JP2006018889A JP2006018889A JP2007201237A JP 2007201237 A JP2007201237 A JP 2007201237A JP 2006018889 A JP2006018889 A JP 2006018889A JP 2006018889 A JP2006018889 A JP 2006018889A JP 2007201237 A JP2007201237 A JP 2007201237A
Authority
JP
Japan
Prior art keywords
flexible wiring
electronic component
wiring board
semiconductor device
layer base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006018889A
Other languages
English (en)
Inventor
Koji Kondo
宏治 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006018889A priority Critical patent/JP2007201237A/ja
Publication of JP2007201237A publication Critical patent/JP2007201237A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】半導体装置の性能の劣化を抑制しつつ、実装面積の削減を図る。
【解決手段】半導体チップ4を下層基材13上に実装するとともに、チップ部品14を上層基材11上に実装し、接続端子13cが折り返されるように上層基材11の端部を折り曲げ、半導体チップ4が開口部15に挿入されるようにして、下層基材1上に上層基材11を積層し、接続端子2d、13cを互いに接合することにより、配線パターン2a、13bを互いに接続する。
【選択図】図1

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、フレキシブル配線基板の積層構造に適用して好適なものである。
従来の半導体装置では、半導体チップに形成されたバンプ電極をインナーリードに接合させることにより、半導体チップを回路基板上に実装することが行われている。
また、例えば、特許文献1には、半田が載せられた基板上に電子部品をマウントした後に、半田を加熱して電子部品を基板に半田付けする工程により、粗ピッチ配線パターン上に電子部品が実装される基板と、ACFを利用して細ピッチ配線パターン上に電子部品を加熱および加圧して電子部品を実装する基板とを別個に部品として構成し、それぞれの基板上に電子部品を実装した後、両基板を接合する方法が開示されている。
特開2004−87939号公報
しかしながら、従来の半導体装置では、片面フレキシブル配線基板を用いて対応すると、ICチップの配線の引き回し部と電子部品の実装領域とを同一面内の別個の領域に配置する必要となり、実装面積の増大を招くという問題があった。解決方法の一つとして、ICチップの配線の引き回し部と電子部品の実装領域とを両面フレキシブル配線基板を用いて配置すると、コストアップに繋がる。また、400℃以上の高温プロセスにて製造を行なう場合、基板材料の選択の幅が制限され、高周波特性などの性能に優れる材料や安価な材料を使用できなかったりする、という問題があった。
そこで、本発明の目的は、性能の劣化を抑制しつつ、実装面積の削減を図ることが可能な半導体装置および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第1電子部品が実装された第1フレキシブル配線基板と、第2電子部品が実装され、前記第2電子部品が前記第1電子部品と重なるようにして前記第1フレキシブル配線基板に接続された第2フレキシブル配線基板とを備えることを特徴とする。
これにより、片面フレキシブル配線基板を用いた場合においても、第1電子部品と第2電子部品とを重ねて配置することが可能となり、コストアップを抑制しつつ、実装面積の削減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、第1電子部品が実装された第1フレキシブル配線基板と、第2電子部品が実装されるとともに、前記第1電子部品に対応した開口部を通して前記第1電子部品が配置されるように前記第1フレキシブル配線に接続された第2フレキシブル配線基板とを備えることを特徴とする。
これにより、第1電子部品と第2電子部品とを重ねて配置することが可能となり、実装面積の削減を図ることが可能となるとともに、第2フレキシブル配線基板を第1フレキシブル配線基板上に重ねた場合においても、第1電子部品が第2フレキシブル配線基板で塞がれることを防止することができる。
また、本発明の一態様に係る半導体装置によれば、第1電子部品が実装されるとともに、前記第1電子部品に接続された配線パターンが形成された第1フレキシブル配線基板と、第2電子部品が実装され、前記第2電子部品が前記配線パターンと重なるようにして前記第1フレキシブル配線に接続された第2フレキシブル配線基板とを備えることを特徴とする。
これにより、片面フレキシブル配線基板を用いた場合においても、第1電子部品に接続された配線パターンの引き回し領域に第2電子部品を重ねて配置することが可能となり、コストアップを抑制しつつ、実装面積の削減を図ることが可能となる。
また、本発明の一態様に係る半導体装置によれば、第1電子部品が実装された第1フレキシブル配線基板と、第2電子部品が実装され、第1フレキシブル配線基板が重なるようにして前記第1フレキシブル配線に接続されるとともに、前記第1フレキシブル配線基板と基材の材質が異なる第2フレキシブル配線基板とを備えることを特徴とする。
これにより、片面フレキシブル配線基板を用いた場合においても、第1フレキシブル配線基板と第2フレキシブル配線基板とを重ねて配置することが可能となり、コストアップを抑制しつつ、実装面積の削減を図ることが可能となる。また、第1フレキシブル配線基板と第2フレキシブル配線基板とで基材の材質を異ならせることにより、第1フレキシブル配線基板上に高温プロセスで第1電子部品の実装を行うことが可能となり、高密度実装が可能となるとともに、第2フレキシブル配線基板上に低温プロセスで第2電子部品の実装を行うことが可能となり、コストダウンを図りつつ、高周波特性などに優れた材料を使用することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1接合方法にて第1電子部品を第1フレキシブル配線基板上に実装する工程と、前記第1接合方法よりも温度の高い第2の接合方法にて第2電子部品を第2フレキシブル配線基板上に実装する工程と、前記第1フレキシブル配線基板が第2フレキシブル配線基板上に重なるようにして、前記第2接合方法よりも温度の低い第3の接合方法にて前記第1フレキシブル配線基板を前記第2フレキシブル配線基板上に実装する工程とを備えることを特徴とする。
これにより、第2フレキシブル配線基板上に高温プロセスで第2電子部品の実装を行うことが可能となり、高密度実装が可能となるとともに、第1フレキシブル配線基板上に低温プロセスで第1電子部品の実装を行うことが可能となり、コストダウンを図りつつ、高周波特性などに優れた材料を使用することが可能となる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1(a)は、本発明の一実施形態に係るフレキシブル配線基板の下層構造を示す平面図、図1(b)は、図1(a)のA−A´線で切断した断面図、図2(a)は、本発明の一実施形態に係るフレキシブル配線基板の上層構造を示す平面図、図2(b)は、図2(a)のA−A´線で切断した断面図、図3(a)は、本発明の一実施形態に係るフレキシブル配線基板の積層構造を示す平面図、図3(b)は、図3(a)のA−A´線で切断した断面図である。
図1において、下層基材1には、配線パターン2aが形成されるとともに、配線パターン2aに接続された入力端子2b、出力端子2cおよび接続端子2dが形成されている。
なお、下層基材1としては絶縁性基材を用いることができ、例えば、テープ基板またはフィルム基板を用いることができ、下層基材1の材質としては、例えば、ポリイミド樹脂やアミドイミド樹脂、エステルイミド樹脂、エーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂あるいはこれらの変性樹脂などを用いることができる。また、配線パターン2a、入力端子2b、出力端子2cおよび接続端子2dの材質としては、例えば、Cu、Al、Ag、Niなどの金属を用いることができる。
また、半導体チップ4には突出電極3が形成されている。なお、突出電極3の材料としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。また、ニッケルNiで形成された突出電極3上には、銅Cu、錫Snまたは金Auなどのキャップ層を形成してもよく、突出電極3上に形成されたキャップ層を介して半田層を形成するようにしてもよい。
そして、突出電極3を配線パターン2aに接合させることにより、半導体チップ4が下層基材13上に実装されている。なお、突出電極3を配線パターン2aに接合させる場合、ACF(Anisotropic Conductive Film)接合、NCF(Nonconductive Film)接合、ACP(Anisotropic Conductive Paste)接合、NCP(Nonconductive Paste)接合などの圧接接合を用いるようにしてもよいし、半田接合や合金接合などの金属接合を用いるようにしてもよい。
そして、下層基材1は、配線パターン2aと突出電極3との接合部、入力端子2b、出力端子2cおよび接続端子2dが露出するようにしてソルダーレジスト6にて被覆されている。なお、下層基材1は、例えば、TAB(Tape Automated Bonding)、TCP(Tape Carrier Package)、COF(Chip On Film)などに使用することができる。
一方、図2において、上層基材11には、配線パターン13a、13bおよび配線パターン13bに接続された接続端子13cが形成されるとともに、図1の半導体チップ4を挿入可能な開口部15が形成されている。なお、上層基材11としては絶縁性基材を用いることができ、例えば、テープ基板またはフィルム基板を用いることができ、上層基材11の材質としては、例えば、ポリイミド樹脂やアミドイミド樹脂、エステルイミド樹脂、エーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂あるいはこれらの変性樹脂などを用いることができる。また、配線パターン13a、13bおよび配線パターン13bの材質としては、例えば、Cu、Al、Ag、Niなどの金属を用いることができる。そして、配線パターン13a上にはチップ部品14が接合されている。なお、チップ部品14としては、例えば、半導体チップの他、抵抗、コンデンサまたはコイルなどを用いることができる。また、チップ部品14を配線パターン13aに接合させる場合、ACF(Anisotropic Conductive Film)接合、NCF(Nonconductive Film)接合、ACP(Anisotropic Conductive Paste)接合、NCP(Nonconductive Paste)接合などの圧接接合を用いるようにしてもよいし、半田接合や合金接合などの金属接合を用いるようにしてもよい。そして、上層基材11は、配線パターン13aとチップ部品14との接合部および接続端子13cが露出するようにしてソルダーレジスト16にて被覆されている。
そして、図3に示すように、図2の接続端子13cが折り返されるように上層基材11の端部を折り曲げ、半導体チップ4が開口部15に挿入されるようにして、下層基材1上に上層基材11を積層し、ハンダバンプ16を介して接続端子2d、13cを互いに接合することにより、配線パターン2a、13bを互いに接続する。なお、接続端子2d、13cの接合方法としては、例えば、ハンダバンプ形成接続の他、ACF接合などを用いることができる。
これにより、下層基材1よび上層基材11として、片面フレキシブル配線基板を用いた場合においても、半導体チップ4に接続された配線パターン2aの引き回し領域にチップ部品14を重ねて配置することが可能となり、コストアップを抑制しつつ、実装面積の削減を図ることが可能となる。
なお、上述した実施形態では、半導体チップ4が挿入される開口部15を上層基材11に設ける方法について説明したが、半導体チップ4が挿入される開口部15は必ずしも設ける必要はなく、半導体チップ4とチップ部品14とが重なるように下層基材1上に上層基材11を積層するようにしてもよい。
また、下層基材1と上層基材11との材質を異ならせるようにしてもよい。例えば、下層基材1として、400〜500℃程度の耐熱性のあるポリイミド系材料を用いるとともに、上層基材11として、耐熱性が低く、安価なPET(ポリエチレンテレフタレート)や高周波特性に優れる液晶ポリマーなどを用いるようにしてもよい。これにより、下層基材1上に高温プロセスで半導体チップ4の実装を行うことが可能となり、Auパンプ接合などを用いることを可能として高密度実装が可能となるとともに、上層基材11上に200〜260℃程度の低温プロセスでチップ部品14の実装を行うことが可能となり、コストダウンを図りつつ、高周波特性などに優れた材料を使用することが可能となる。
また、上層基材11が積層された下層基材1は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤ、ICカード、ICタグなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の特性を向上させることができる。
また、上述した実施形態では、半導体チップの実装方法を例にとって説明したが、本発明は、必ずしも半導体チップの実装方法に限定されることなく、例えば、弾性表面波(SAW)素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などの実装方法に適用してもよい。
本発明の一実施形態に係るフレキシブル配線基板の下層構造を示す図。 本発明の一実施形態のフレキシブル配線基板の上層構造を示す図。 本発明の一実施形態のフレキシブル配線基板の積層構造を示す図。
符号の説明
1 下層基材、2a、13a、13b 配線パターン、2b 入力端子、2c 出力端子、2d、13c 接続端子、3 突出電極、4 半導体チップ、5 樹脂、6、16 ソルダーレジスト、11 上層基材、14 チップ部品、15 開口部、16 ハンダバンプ

Claims (5)

  1. 第1電子部品が実装された第1フレキシブル配線基板と、
    第2電子部品が実装され、前記第2電子部品が前記第1電子部品と重なるようにして前記第1フレキシブル配線基板に接続された第2フレキシブル配線基板とを備えることを特徴とする半導体装置。
  2. 第1電子部品が実装された第1フレキシブル配線基板と、
    第2電子部品が実装されるとともに、前記第1電子部品に対応した開口部を通して前記第1電子部品が配置されるように前記第1フレキシブル配線に接続された第2フレキシブル配線基板とを備えることを特徴とする半導体装置。
  3. 第1電子部品が実装されるとともに、前記第1電子部品に接続された配線パターンが形成された第1フレキシブル配線基板と、
    第2電子部品が実装され、前記第2電子部品が前記配線パターンと重なるようにして前記第1フレキシブル配線に接続された第2フレキシブル配線基板とを備えることを特徴とする半導体装置。
  4. 第1電子部品が実装された第1フレキシブル配線基板と、
    第2電子部品が実装され、第1フレキシブル配線基板が重なるようにして前記第1フレキシブル配線に接続されるとともに、前記第1フレキシブル配線基板と基材の材質が異なる第2フレキシブル配線基板とを備えることを特徴とする半導体装置。
  5. 第1接合方法にて第1電子部品を第1フレキシブル配線基板上に実装する工程と、
    前記第1接合方法よりも温度の高い第2の接合方法にて第2電子部品を第2フレキシブル配線基板上に実装する工程と、
    前記第1フレキシブル配線基板が第2フレキシブル配線基板上に重なるようにして、前記第2接合方法よりも温度の低い第3の接合方法にて前記第1フレキシブル配線基板を前記第2フレキシブル配線基板上に実装する工程とを備えることを特徴とする半導体装置。
JP2006018889A 2006-01-27 2006-01-27 半導体装置および半導体装置の製造方法 Withdrawn JP2007201237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006018889A JP2007201237A (ja) 2006-01-27 2006-01-27 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018889A JP2007201237A (ja) 2006-01-27 2006-01-27 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007201237A true JP2007201237A (ja) 2007-08-09

Family

ID=38455504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018889A Withdrawn JP2007201237A (ja) 2006-01-27 2006-01-27 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007201237A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060656A (ja) * 1999-08-19 2001-03-06 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001156418A (ja) * 1999-09-14 2001-06-08 Seiko Epson Corp 複合フレキシブル配線基板およびその製造方法、電気光学装置、電子機器
JP2004287220A (ja) * 2003-03-24 2004-10-14 Sharp Corp 液晶モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060656A (ja) * 1999-08-19 2001-03-06 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001156418A (ja) * 1999-09-14 2001-06-08 Seiko Epson Corp 複合フレキシブル配線基板およびその製造方法、電気光学装置、電子機器
JP2004287220A (ja) * 2003-03-24 2004-10-14 Sharp Corp 液晶モジュール

Similar Documents

Publication Publication Date Title
US8030574B2 (en) Flexible printed circuit
JP4577228B2 (ja) 半導体装置および半導体装置の製造方法
JP4876618B2 (ja) 半導体装置および半導体装置の製造方法
JP3660175B2 (ja) 実装構造体及び液晶装置の製造方法
WO2001015228A1 (fr) Panneau de cablage, procede de fabrication d'un panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et appareil electronique
JP4051531B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004031934A (ja) 実装型電子回路部品
JP2007073817A (ja) 半導体装置の製造方法
JP3554650B2 (ja) 回路基板
JPWO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP2007201237A (ja) 半導体装置および半導体装置の製造方法
JP3956903B2 (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
TW519728B (en) Apparatus for connecting a semiconductor die to a substrate and method therefor
JP2001127425A (ja) 配線基板及びその接合方法、実装部品の実装及び接合方法、電子部品、回路基板並びに電子機器
JP2007201307A (ja) ボンディング装置および半導体装置の製造方法
CN1328788C (zh) 半导体装置、半导体模块及其制法、电子设备、电子仪器
JP2004006705A (ja) 半導体装置の実装構造および回路基板
JP4547987B2 (ja) 基板接続方法およびこの方法により製造された複合基板
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007300489A (ja) カメラモジュールの接続方法
JP2005129838A (ja) 回路基板、電子モジュール、回路基板の製造方法および電子モジュールの製造方法
JP2010021392A (ja) 半導体装置及びその製造方法
JP2005079499A (ja) 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2007073862A (ja) 半導体装置および回路基板
JP2002368038A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110112

A131 Notification of reasons for refusal

Effective date: 20110208

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20110404

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Effective date: 20110609

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A761 Written withdrawal of application

Effective date: 20111214

Free format text: JAPANESE INTERMEDIATE CODE: A761