JP2007200943A - 誘電体積層構造体の製造方法 - Google Patents

誘電体積層構造体の製造方法 Download PDF

Info

Publication number
JP2007200943A
JP2007200943A JP2006014352A JP2006014352A JP2007200943A JP 2007200943 A JP2007200943 A JP 2007200943A JP 2006014352 A JP2006014352 A JP 2006014352A JP 2006014352 A JP2006014352 A JP 2006014352A JP 2007200943 A JP2007200943 A JP 2007200943A
Authority
JP
Japan
Prior art keywords
layer
dielectric
conductor
forming
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006014352A
Other languages
English (en)
Other versions
JP4758235B2 (ja
Inventor
Yasuhiko Inui
靖彦 乾
Atsushi Otsuka
淳 大塚
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006014352A priority Critical patent/JP4758235B2/ja
Publication of JP2007200943A publication Critical patent/JP2007200943A/ja
Application granted granted Critical
Publication of JP4758235B2 publication Critical patent/JP4758235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 特に薄いコンデンサを使用していても反り難く、かつビルドアップ層の樹脂絶縁層への内蔵プロセスが容易なコンデンサを提供することにある。
【解決手段】
金属箔2と誘電体層3と導体層4とを備える誘電体積層構造体1の製造方法において、金属箔2の少なくとも片面に焼結前の誘電体層3を形成する誘電体層形成工程と、誘電体層3の上層に焼結前の導体層4を形成する導体層形成工程と、誘電体層3と導体層4との2層に跨って厚さ方向に連通する連通孔5を形成するビア形成工程と、誘電体層3と導体層4とを同時焼成する焼成工程と、を備えることを特徴とする。
【選択図】図3

Description

本発明は、誘電体積層構造体の製造方法に関する。より詳しくは配線基板に内蔵されるコンデンサの製造方法に関する。
近年、電子機器における高機能化並びに軽薄短小化の要求により、IC(Integrated Circuit)やLSI(Large Scale Integration)等の電子部品では高密度集積化が急速に進んでおり、それら電子部品の動作がますます高速化してきている。これに伴い、電子部品を搭載する配線基板には、従来にも増して高密度配線化及び多端子化が求められている。
ところで、高速動作するICにおいては、多数の素子が同時に高速でスイッチングすると、必要な高周波電流はすべて電源から供給されることになるので、この電源とICとの間にあるインダクタンス分の影響でICの高速動作の妨げとなってしまう。そこで、動作に必要な電荷を安定してICに供給するために、配線基板にコンデンサを設けることが行われており、IC近傍に局所的な電源を持たせることで電源からこのコンデンサに一旦直流的に電荷が蓄積され、ICはこのコンデンサから動作に必要な電荷が安定して供給されるようにしている。
そこで、IC近傍として、配線基板にコンデンサを内蔵させる技術が提案されている。ここで、この技術におけるコンデンサの配置場所としては、コンデンサをICに極力近づけた方が配線抵抗やインダクタンス分をより低減させることができるため、基板コア上に形成するビルドアップ層の絶縁樹脂層の内部に配置することが考えられている。
ビルドアップ層の絶縁樹脂層は薄く形成されるため、その絶縁樹脂層の内部に配置されるコンデンサも当然薄くすることが考えられるが、薄すぎると剛性を確保できず、反りや割れ等が発生して配線基板への内蔵プロセスが難しくなるなどの問題がある。例えば、特許文献1には、金属箔の上に第1厚膜誘電体と第1電極とを設け同時焼成したものが開示されている。これによれば、誘電体と第1電極とを同時焼成した場合に、熱膨張係数の差によって引き起こされるひび割れや誘電体と第1電極との分離を回避することができるものである。
特開2004−134806号公報
しかしながら、特許文献1記載の技術は、厚膜誘電体を用いたものであり、配線基板に内蔵するために薄く形成した場合に、ビルドアップ層の絶縁樹脂層との熱膨張係数の差等に起因して発生するコンデンサ自体の反り等により起こるひび割れや分離は回避することができない。また、厚膜誘電体を用いることは軽薄短小化の要求に逆行している。
また、上記コンデンサをビルドアップ層の絶縁樹脂層に内蔵(実装)する際に、ベタの構造であると絶縁樹脂材料とコンデンサとの界面で剥離が生じることがあった。さらに、実装時にコンデンサと絶縁樹脂材料との界面に気泡が入り込むことがあった。
本発明は上記事情に鑑みなされたものであり、特に薄いコンデンサを使用していても反り難く、かつビルドアップ層の絶縁樹脂層への内蔵プロセスが容易なコンデンサを提供することを課題とする。
課題を解決するための手段及び発明の効果
上記課題を解決するために、本発明の誘電体積層構造体の製造方法は、
金属箔と誘電体層と導体層とを備える誘電体積層構造体の製造方法において、
金属箔の少なくとも片面に焼結前の誘電体層を形成する誘電体層形成工程と、
該誘電体層の上層に焼結前の導体層を形成する導体層形成工程と、
前記誘電体層と前記導体層との2層に跨って厚さ方向に貫通するビアを形成するビア形成工程と、
前記誘電体層と前記導体層とを同時焼成する焼成工程と、
を備えることを特徴とする。
上記本発明によれば、金属箔に誘電体層と導体層とを積層して誘電体積層構造体を形成しているので、比較的高い剛性の金属箔により誘電体積層構造体が高い剛性となり、厚さを薄く形成することができる。また、高い剛性が確保されるため、該誘電体積層構造体の反りやひび割れなどを抑制することができる。ひいては、特に誘電体層を薄く形成することができるので、十分な静電容量を確保することができる。さらには、誘電体層と導体層との2層に跨って厚さ方向に貫通するビアが形成されているので、ビアを介して配線長さを短縮することができる。ひいては、配線長さを短縮することができるので、高密度実装が可能となる。
また、本発明の誘電体積層構造体の製造方法は、
前記誘電体層形成工程の前に、前記金属箔に厚さ方向に貫通する貫通孔を形成する貫通孔形成工程を備え、
前記ビア形成工程において、前記金属箔の貫通孔に対応する位置に前記誘電体層と前記導体層とを厚さ方向に貫通するビアを該貫通孔の径よりも大きな径で形成することができる。本発明の如く、予め金属箔に貫通孔が形成されているので、誘電体層と導体層とにビアを形成するだけで誘電体積層構造体を貫通するビアとなり、ビアを介して配線長さを短縮することができる。また、誘電体層と導体層とのビア径が金属箔の貫通孔より大きいので、短絡する惧れがない。
また、本発明の誘電体積層構造体の製造方法は、
前記誘電体層形成工程において、前記誘電体層は前記金属箔の両面に形成され、
前記ビア形成工程において、一方の面から前記金属箔の貫通孔に対応する位置に前記誘電体層と前記導体層とを厚さ方向に貫通するビアを該貫通孔の径よりも大きな径で形成し、もう一方の面側から前記金属箔の貫通孔に対応する位置に前記誘電体層と前記導体層とを厚さ方向に貫通するビアを該貫通孔の径よりも大きな径で形成することを含むことができる。本発明の如く、金属箔の両面に誘電体層と導体層とを形成しているので、焼結時におきる誘電体層の焼結収縮による金属箔への影響が干渉され、誘電体積層構造体の反りや変形が抑制される。また、両方の面から誘電体層と導体層とを貫通するビアを形成しているので、金属箔を挟んで対称的な貫通孔となり、短絡の惧れのない導体層を両面に形成することができる。
また、本発明の誘電体積層構造体の製造方法は、
金属箔と誘電体層と導体層と厚さ方向導電体と絶縁樹脂層と電極層とを備える誘電体積層構造体の製造方法において、
金属箔の少なくとも片面に焼結前の誘電体層を形成する誘電体層形成工程と、
該誘電体層の上層に焼結前の導体層を形成する導体層形成工程と、
前記誘電体層と前記導体層との2層に跨って厚さ方向に貫通するビアを形成するビア形成工程と、
前記誘電体層と前記導体層とを同時焼成する焼成工程と
前記焼成して得られた焼成品を配線基板上にマウントする焼成品マウント工程と、
該焼成品上に絶縁樹脂層を形成する絶縁樹脂層形成工程と、
前記絶縁樹脂層を厚さ方向に穿孔し、その内側に厚さ方向導電体を形成する導電体形成工程と、
前記絶縁樹脂層の上層に前記電極層を形成する電極層形成工程と、
を備えることができる。本発明の如く、金属箔に誘電体層と導体層とを積層して焼成することで、誘電体積層構造体が高い剛性の焼成品となるため、配線基板へのマウントを容易に行うことができる。
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図1は本発明に係る誘電体積層構造体1の斜視図、図2は、本発明に係る誘電体積層構造体1の断面図、図3は、本発明に係るコンデンサ10の断面図を模式的に示すものである。なお、本実施形態において、板状部材の第1主表面は、図中にて上側に表れている面とし、第2主表面は、図中で見て下側に表れている面とする。
図1及び図2に示すように、誘電体積層構造体1は、ニッケル等の金属でなる金属箔(内部電極層)2と、チタン酸バリウム(BaTiO:以下、適宜、BTと略記する)のような高誘電率セラミック等でなる第1及び第2誘電体層3,3と、ニッケル等の金属でなる第1及び第2導体層(内部電極層)4,4とを備え、金属箔2の表裏両面に第1及び第2誘電体層3,3及び第1及び第2導体層4,4がこの順で積層され、金属箔2と第1及び第2導体層4,4とが電気的に絶縁された状態で形成されている。誘電体積層構造体1は平面視が正方形状または長方形状である板状形態で形成されている。また、誘電体積層構造体1には、平面視円形形状で厚さ方向に連通された連通孔5が所定パターンで複数設けられ、いくつかの異なる径を有し形成されている。各連通孔5は、金属箔2から第1及び第2誘電体層3,3、第1及び第2導体層4,4へ向かうほど段階的に径が大きく形成されており、連通孔5を含み第1及び第2誘電体層3,3と第1及び第2導体層4,4とが金属箔2を挟んで対称に形成されている。なお、第1及び第2誘電体層3,3並びに第1及び第2導体層4,4は、金属箔2の一面にのみ形成してもよいが、金属箔2の表裏両面に対称的に形成することで、例えば同時焼成時に金属箔2と第1及び第2誘電体層3,3との熱膨張係数の差によって起こり易い反りを抑制することができる。
次に、図3に示すように、コンデンサ10は、誘電体積層構造体1を中核に備え、その誘電体積層構造体1を被覆する絶縁樹脂層16と、コンデンサ10の第1主表面10aに形成された第1外部電極層6と、コンデンサ10の第2主表面10bに形成された第2外部電極層7と、コンデンサ10を厚さ方向に貫通し第1及び第2外部電極層6,7を互いに導通させるビア導体8(8a,8b,8c)と、第1主表面10aから第1導体層4にかけて貫通し第1外部電極層6と第1導体層4とを互いに導通させるビア導体9とを備えている。(以下、上側の誘電体層を第1誘電体層といい、下側の誘電体層を第2誘電体層という。同様に第1導体層、および第2導体層という。)なお、図3には図示しないが、コンデンサ10は、第1導体層4とビア導体9が導通していない誘電体積層構造体(ダミーコンデンサ)も形成されている。このようにすれば、後述するが配線基板100(図4参照)へのマウント時において密着性が向上し配線基板100からの剥離を防止及び抑制することができる。
第1及び第2外部電極層6,7は、例えば電源供給用電極、接地接続用電極或いは信号伝送用電極として使用されるものであり、ビア導体8を介して互いに電気的に接続されている。
ビア導体8は、連通孔5を挿通して形成されており、金属箔2で構成される内部電極層と電気的に接続されているビア導体8aと、金属箔2と電気的に絶縁され第1外部電極層6を介して第1導体層4で構成される内部電極層と電気的に接続されているビア導体8bとを備えている。さらに、金属箔2並びに第1及び第2導体層4,4と電気的に絶縁された信号伝送用のビア導体8cを設けることもできる。また、ビア導体8a,8b,8cは、同一の径で形成されており、具体的には、上述したように、連通孔5がいくつかの異なるビア径で形成されているので、金属箔2の貫通孔2aの径に対応した径で形成されている。これにより、ビア導体8a,8b,8cを連通孔5に挿通して形成するだけで、金属箔2と電気的に接続するビア導体8aと、金属箔2と電気的に絶縁するビア導体8b,8cとを形成することができる。なお、連通孔5は、金属箔2から第1及び第2導体層4,4に向かうほど拡径しているので(換言すれば、金属箔2の貫通孔2aの径より第1及び第2導体層4,4の貫通孔4a,4aの径が大きく形成されているので)、ビア導体8aを形成した際に、第1及び第2導体層4,4とは電気的に絶縁した状態で設けることができる。
ビア導体9は、第1導体層4に対して複数設けられ、アレイ型配置で形成されている。
次に、上記構造を有するコンデンサ10を内蔵した配線基板100について説明する。図4は、配線基板100の断面構造を模式的に示すものである。配線基板100は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された基板コア12の第1及び第2主表面MP1,MP2に、所定のパターンに配線金属層をなす第1及び第2コア導体層M1,M11がそれぞれ形成される。これら第1及び第2コア導体層M1,M11は基板コア12の第1及び第2主表面MP1,MP2を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。他方、基板コア12には、ドリル等によりスルーホールが穿孔され、そのスルーホールには第1及び第2コア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。
また、第1及び第2コア導体層M1,M11の表層には、熱硬化性樹脂組成物等にて構成された複数の絶縁樹脂層16(V1〜V3),26(V11〜V13)がそれぞれ形成されている。さらに、その絶縁樹脂層16(V1〜V3),26(V11〜V13)間にはそれぞれ金属配線を有する導体層M2〜M4,M12〜M14がCuメッキ等により形成されている。なお、第1及び第2コア導体層M1,M11と導体層M2,M12とは、それぞれビア導体34,35により層間接続がなされている。同様に、各導体層M2〜M4及び導体層M12〜M14とは、それぞれビア導体34,35により層間接続がなされている。なお、最表層に位置する絶縁樹脂層16(V3),26(V13)の表面に形成される導体層M4,M14は金属端子パッド25,27を有している。ビア導体34,35は、絶縁樹脂層16(V3),26(V13)に穿孔されたビアホールにCuメッキ等が充填されて形成された、所謂フィルドビアである。ビア導体34,35は、底面側にビア導体34,35と導通するように設けられたビアパッドと、ビアパッドと反対側にてビア導体34,35の開口周縁から外向きに張り出すビアランドとを有する、所謂コンフォーマルビア等であってもよい。
配線基板100は、基板コア12上に形成された絶縁樹脂層16(V2)の中央部分にコンデンサ10を内蔵している。コンデンサ10が絶縁樹脂層16(V2)の厚み内に配置されており、第1及び第2外部電極層6,7並びに第1及び第2主表面10a,10bが重なり合う絶縁樹脂層16と密着して形成されている。なお、導体層M2,M3はコンデンサ10における第1及び第2外部電極層6,7を含み形成することができ、配線基板100における絶縁樹脂層16(V2)は、コンデンサ10における絶縁樹脂層16を含み形成することができる。これにより、ビルドアップ層とコンデンサ10とが一体的に形成されるので、コンデンサ10の上面を平坦化することが容易となり、安定したビルドアップ層を形成することができる。
基板コア12の第1主表面MP1においては、コア導体層M1、導体層M2〜M4、および絶縁樹脂層16(V1〜V3)が第1配線積層部L1を形成している。また、基板コア12の第2主表面MP2においては、コア導体層M11、導体層M12〜M14、および絶縁樹脂層26(V11〜V13)が第2配線積層部L2を形成している。いずれも、第1及び第2主表面CP1,CP2が絶縁樹脂層16にて形成されるように、絶縁樹脂層と導体層とが交互に積層されたものであり、該第1及び第2主表面CP1,CP2上には、複数の金属端子パッド25,27がそれぞれ形成されている。第1配線積層部L1側の金属端子パッド25は、集積回路チップなどをフリップチップ接続するための半田ランドを構成する。また、第2配線積層部L2側の金属端子パッド27は、配線基板100自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面ランド(PGAパッド、BGAパッド)として利用されるものである。
半田ランドを構成する金属端子パッド25は配線基板100の第1主表面CP1の中央部分に格子点状(アレイ状)に配列され、各々その上に形成された半田バンプ21とともにチップ搭載部を形成している。また、裏面ランドを構成する金属端子パッド27も、第2主表面CP2に格子点状(アレイ状)に配列形成されている。そして、各最表層の導体層M4,M14上には、それぞれ、感光性または熱硬化性樹脂組成物よりなるソルダーレジスト層18,28(SR1,SR11)が形成されている。いずれも半田ランドを構成する金属端子パッド25あるいは裏面ランドを構成する金属端子パッド27を露出させるために、各金属端子パッド25,27に一対一に対応する形で露出孔18a,28aが形成されている。第1配線積層部L1側に形成されたソルダーレジスト層18の半田バンプ21は、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなどの実質的にPbを含有しない半田にて作成することができる。他方、第2配線積層部L2側の金属端子パッド27は、ソルダーレジスト層28の露出孔28a内に露出するように作成されている。なお、配線基板100において信号伝送経路は、基板コア12の第1主表面MP1側(第1配線積層部L1側)に形成された金属端子パッド25から、第2主表面MP2側(第2配線積層部L2側)に形成された金属端子パッド27に至る形で形成される。
以上のように説明した配線基板100は、公知のビルドアップ法等により、基板コア12の第1及び第2主表面MP1,MP2に、第1及び第2配線積層部L1,L2をそれぞれ形成することにより製造することができる。なお、第1及び第2配線積層部L1,L2を形成するビルドアップ工程を行う前に、基板コア12に予めスルーホールを設け、そのスルーホール内にスルーホール導体30をCuメッキ等により形成する。以下、コンデンサ10の製造工程とともに具体的に説明する。
図5ないし図7は、コンデンサ10の製造工程説明図である。まず、図5(5−1)に示すように、例えば150mm角の厚さ10μm以上40μm以下で形成されたニッケル等の金属箔2を用意し、エッチング等により貫通孔2aを所定パターンで形成する。このとき、貫通孔2aは最小ビアピッチが150μm以上350μm以下の範囲を満たし、後述する100μm以上300μm以下の範囲で異なる径をなして第1及び第2誘電体層3,3に設けられる貫通孔3a,3aに対応して形成される。
続いて、貫通孔2aを備えた金属箔2の表裏両面に、150mm角の厚さ0.3μm以上5μm以下で形成された、焼成後に第1及び第2誘電体層3,3となる焼成前のチタン酸バリウムグリーンシートを積層し、所定の条件で圧着する。チタン酸バリウムグリーンシートは、公知のドクターブレード法によりポリエステル等のキャリアシート3s,3s上にチタン酸バリウムのスラリーの薄膜を形成し、その薄膜を乾燥することで得られる。チタン酸バリウムグリーンシートを金属箔2の表裏両面に積層後、所定の条件で圧着してキャリアシート3s,3sを剥離する。
さらに、図5(5−2)に示すように、第1及び第2誘電体層3,3の上に150mm角の厚さ0.3μm以上10μm以下で形成された、焼成後に第1及び第2導体層4,4となる焼成前のニッケルグリーンシートを積層する。ニッケルグリーンシートは、公知のドクターブレード法によりポリエステル等のキャリアシート4s,4s上にニッケルのスラリーの薄膜を形成し、その薄膜を乾燥することで得られる。チタン酸バリウムグリーンシートの表面にニッケルグリーンシートを積層後、所定の条件で圧着してキャリアシート4s,4sを剥離する(図5(5−3)参照)。なお、ニッケルグリーンシートを形成するスラリーの中に第1及び第2誘電体層3,3に含まれるチタン酸バリウム等のセラミック粉末を50vol%以下混入してもよい。第1及び第2導体層4,4に第1及び第2誘電体層3,3と同じ成分を混入することで、第1及び第2誘電体層3,3と第1及び第2導体層4,4とを同時焼成したときに、より密着性を向上させることができる。50vol%より多くセラミック粉末を混入した場合、焼成後に抵抗増大といった導電性低下や、柔軟性の低下などが生じる惧れがある。ここで、第1及び第2誘電体層3,3並びに第1及び第2導体層4,4は、これらを積層後に所定の条件で圧着して積層することもできる。
次に、図5(5−4)に示すように、第1及び第2誘電体層3,3並びに第1及び第2導体層4,4に金属箔2の貫通孔2aと対応する位置にレーザー等の方法で厚さ方向に貫通する貫通孔3a,3a及び貫通孔4a,4aを両面から穿孔する。このとき、貫通孔3a,3aは、ビア径が100μm以上300μm以下の範囲で貫通孔2aとは異なるビア径をなして形成され、貫通孔4a,4aは、貫通孔3a,3aのビア径よりも5μm以上30μm以下引き下がって形成する。これにより、第1及び第2導体層4,4を第1及び第2誘電体層3,3よりも引き下がって形成することで確実に金属箔2と第1及び第2導体層4,4とを電気的に絶縁することができる。
その後、得られた積層体を、図6(6−1,2)に示すように、図示しない切断機により例えば15mm角に切断し、所定の条件で脱脂及び焼成を施して所定パターンで形成された連通孔5を備える誘電体積層構造体1を作製する。
次に、図6(6−3)に示すように、得られた誘電体積層構造体1を、公知のビルドアップ法等により形成した配線基板100の第1配線積層部L1内の所定位置に設置(マウント)する。
具体的には、図7(7−1)に示すように、公知のビルドアップ法により配線基板100において絶縁樹脂層16(V1)、ビア導体34及び導体層M2を形成する。このとき、導体層M2は、誘電体積層構造体1を設置した際にコンデンサ10の第2外部電極層7となるように所定パターンで形成する。そして、絶縁樹脂層16(V1)及び導体層M2の上に熱硬化性樹脂組成物等からなる絶縁樹脂層16(V2a)を形成する。次に、図示しないマウント装置で誘電体積層構造体1を絶縁樹脂層16(V2a)上に設置する。このとき、絶縁樹脂層16(V2a)が硬化していない状態もしくは半硬化した状態で誘電体積層構造体1を設置するため、平坦な絶縁樹脂層16(V2a)にそのまま圧接して設置することができ、絶縁樹脂層16(V2a)の一部が連通孔5内に相対的に押し上がり(流動し)、連通孔5の下側(第2誘電体層3の貫通孔3a及び第2導体層4の貫通孔4a)が嵌着される。なお、絶縁樹脂層16(V2a)を硬化させ、別に接着剤等を塗布して、その上に誘電体積層構造体1を設置することもできる。一方、誘電体積層構造体1を絶縁樹脂層16(V2a)上に設置する際には、誘電体積層構造体1は樹脂絶縁層16(V2a)上に押圧されながらマウントされるが、誘電体積層構造体1には高い剛性を有する金属箔2が備えられているので、反りやひび割れ等が発生する惧れがない。また、誘電体積層構造体1には厚さ方向に連通する連通孔5が複数設けられているので、それらの間に位置する空気等が連通孔5を介して誘電体積層構造体1の上方に誘導され、気泡の入りこみ(アワかみ)を防止して容易に設置することができる。さらには、連通孔5が形成されているので、絶縁樹脂層16(V2a)との接触面積が大きくなり、密着性が向上し剥離などの不具合を防止することができる。
続いて、図7(7−2)に示すように、誘電体積層構造体1を被覆するように熱硬化性樹脂組成物等からなる絶縁樹脂層16(V2b)を形成する。
そして、図7(7−3)に示すように、絶縁樹脂層16(V2a),16(V2b)の所定の位置をレーザーにより穿孔してビアホール8h,9hを形成する。
次に、図7(7−4)に示すように、形成したビアホール8h,9h内をCuメッキ等で充填して、ビア導体8,9を形成するとともに、第1外部電極層6となる導体層M3を所定パターンで形成する。具体的には、ビアホール8h,9h内及び絶縁樹脂層16(V2b)上にまず無電解Cuメッキを施し、その後電解Cuメッキをする。そして、Cuメッキ層上に所定パターンのエッチングレジスト層を形成し、このエッチングレジスト層から露出するCuメッキ層をエッチング除去することにより、ビア導体8,9及び第1外部電極層6を含む導体層M3を形成する。この工程により、第1及び第2外部電極層6,7、金属箔2並びに第1及び第2導体層4,4がそれぞれ電気的に接続されコンデンサ10が形成される。また、絶縁樹脂層16(V2b)上の第1外部電極層6となる導体層M3は、無電解Cuメッキを施し、所定パターンのメッキレジスト層を形成し、電解Cuメッキをし、メッキレジスト層を剥離した後、メッキレジスト層を剥離した部分の無電解Cuメッキをエッチングするセミアディティブ法で形成してもよい。
その後、公知のビルドアップ法により、絶縁樹脂層16及び導体層からなる第1配線積層部L1及びソルダーレジスト層18等を積層していくことができ、配線基板100を製造することができる(図4参照)。
例えば、次の手順により、コンデンサ10は、第1配線積層部L1の内部に配置することが可能である。まず、基板コア12上に形成された絶縁樹脂層16(V2a)上に、誘電体積層構造体1を配置する。その後、誘電体積層構造体1上に絶縁樹脂層16(V2b)を配置し、これらを加熱しながら加圧する。これにより、誘電体積層構造体1の絶縁樹脂層16(V2a,V2b)が誘電体積層構造体1の側方に流動して、絶縁樹脂層16の厚み内に誘電体積層構造体1が配置される。その後、導体層M3の直上に、絶縁樹脂層16(V3)、誘電体積層構造体1、第1外部電極層6を貫通するようにビアホールを形成し、このビアホール8h内の導体層に接続されたビア導体34を形成して、コンデンサ10を完成させる。この場合のビア導体34は、例えば、熱硬化後にビア導体34となるビアペースト、もしくはメッキを用いることにより形成することができる。さらにその後、コンデンサ10上に絶縁樹脂層16(V3)を形成する。
次に、本発明の別の実施形態について添付の図面を参照しつつ説明する。なお、以下の構成において、前述した実施形態と同一の機能を有する部分には同一の符号を付して詳細な説明を省略する。
図8は本発明に係る別の例のコンデンサ50の断面図を模式的に示すものである。図8に示すように、コンデンサ50は、誘電体積層構造体1を中核に備え、その誘電体積層構造体1を被覆する絶縁樹脂層16及び絶縁樹脂層17と、コンデンサ50の第1主表面50aに形成された第1外部電極層6と、コンデンサ50の第2主表面50bに形成された第2外部電極層7と、コンデンサ50を厚さ方向に貫通し第1及び第2外部電極層6,7を互いに導通させるビア導体8a,8b,8cと、第1主表面50aから第1導体層4にかけて貫通し、第1外部電極層6と第1導体層4とを互いに導通させるビア導体9と、誘電体積層構造体1の下側の絶縁樹脂層17と絶縁樹脂層16との間に形成された下部電極層20と、下部電極層20と第2導体層4とを互いに導通させるビア導体19とを備えている。なお、第2導体層4は、下部電極層20及びビア導体19を介してビア導体8bに電気的に接続されている。
コンデンサ50は、金属箔2と、金属箔2の表裏両面に形成された第1及び第2誘電体層3,3と第1及び第2導体層4,4とで構成されるため、十分な静電容量を確保することができる。また、ビア導体19は、第2導体層4に対して複数設けられアレイ型配置で形成している。なお、コンデンサ50は、前述したコンデンサ10と同様に、配線基板100の第1配線積層部L1に内蔵することができる。以下、コンデンサ50の製造工程を説明する。
図9ないし図11は、本発明に係る別の例のコンデンサ50の製造工程説明図である。まず、図9(9−1)に示すように、誘電体積層構造体1を作製し、シート状の熱硬化性樹脂組成物等で誘電体積層構造体1をラミネートし絶縁樹脂層16を形成する(図9(9−2)参照)。その後、所定条件で絶縁樹脂層16を半硬化状態にした後、図9(9−3)に示すように、下側の絶縁樹脂層16の所定位置(ここでは、第2導体層4に対してアレイ型配置となるように)をレーザーによりビアホール19hを穿孔する。
次に、図9(9−4)に示すように、形成したビアホール19h内をCuメッキ等で充填して、ビア導体19を形成するとともに、下部電極層20を所定パターンで形成する(図10(10−1)参照)。具体的には、ビアホール19h内及び絶縁樹脂層16の表面上にまず無電解Cuメッキを施し、その後電解Cuメッキをする。そして、Cuメッキ層上に所定パターンのエッチングレジスト層を形成し、このエッチングレジスト層から露出するCuメッキをエッチング除去することによりビア導体19及び下部電極層20を形成する。この工程により第2導体層4と下部電極層20とがビア導体19により電気的に接続される。
続いて、図10(10−2)に示すように、得られた下部電極層20を備える積層体51を公知のビルドアップ法等により形成した配線基板100の第1配線積層部L1の所定位置に設置する。具体的には、公知のビルドアップ法により配線基板100において絶縁樹脂層16(V1)、ビア導体34及び導体層M2を形成する。このとき導体層M2は、誘電体積層構造体1を設置した際にコンデンサ50の第2外部電極層7となるように所定パターンで形成する。そして、絶縁樹脂層16(V1)及び導体層M2の上に熱硬化性樹脂組成物等からなる絶縁樹脂層16(V2a)を形成する。次に、図10(10−3)に示すように、図示しないマウント装置で積層体51を絶縁樹脂層16(V2a)上に設置し、必要に応じ積層体51上もしくは、その周りに絶縁樹脂層16等を形成して適宜高さを調整する。
続いて、図11(11−1)に示すように、絶縁樹脂層16,17の所定位置にレーザーにより穿孔して厚さ方向に貫通するビアホール8h,9hを形成する。
次に、図11(11−2)に示すように、形成したビアホール8h,9h内をCuメッキ等で充填して、ビア導体8,9を形成するとともに、第1外部電極層6となる導体層M3を所定パターンで形成する。具体的には、ビアホール8h,9h内及び絶縁樹脂層16(V2b)上にまず無電解Cuメッキを施し、その後電解Cuメッキをする。そして、Cuメッキ層上に所定パターンのエッチングレジスト層を形成し、このエッチングレジスト層から露出するCuメッキ層をエッチング除去することによりビア導体8,9及び第1外部電極層6を含む導体層M3を形成する。この工程により、第1及び第2外部電極層6,7、金属箔2並びに第1及び第2導体層4,4がそれぞれ電気的に接続され、コンデンサ10が作製される。
その後、公知のビルドアップ法により、絶縁樹脂層及び導体層からなる第1配線積層部L1及びソルダーレジスト層18等を積層していくことができ、配線基板100(図4参照)を製造することができる。なお、図4における配線基板100に内蔵されたコンデンサ10は、先に述べた実施形態における片面のみをコンデンサ成分として使用した誘電体積層構造体1であり、若干構造がことなるが、同様の手順により配線基板100にコンデンサ50を内蔵することができる。
本発明の効果を確認するために、以下の実験を行った。
(1) チタン酸バリウム(BT)グリーンシートの作製
まず、平均粒径0.7μmのBT粉末に、所定の分散剤、可塑剤を加えてエタノールとトルエンの混合溶剤中で湿式混合し、十分に混合後、バインダを添加して混合した。次に、得られたスラリーから、ドクターブレード法などの汎用の方法により厚さ7μmのBTグリーンシートを作製した。
(2) ニッケルグリーンシートの作製
(1)と同様の方法により、平均粒径0.4μmのニッケル粉末をチタン酸バリウム粉末との体積割合が7:3となるように混合し、厚さ7μmのニッケルグリーンシートを作製した。
(3) 積層体の作製
厚さ30μmのニッケル箔をエッチングにより、150mm角の大きさに形成するとともに、貫通孔も形成した。また、BTグリーンシートおよびニッケルグリーンシートも150mm角の大きさに切断した。次に、ニッケル箔の両面にBTグリーンシートを積層後、80°C、500kgf/cmの条件で圧着した。BTグリーンシートのPET(Polyethylene Terephthalate)でなるキャリアシートを剥離後、その両面にニッケルグリーンシートを積層し、80°C、750kgf/cmの条件で本圧着した。ニッケルグリーンシートのPETでなるキャリアシートは付着したまま、ニッケル箔に形成された貫通孔と同位置にレーザーでBTグリーンシートおよびニッケルグリーンシートをニッケル箔の貫通孔の径よりも大きくなるように両面ともに穿孔した。その後、汎用の切断機により25mm角に切断し、キャリアシートを剥離し、積層体を得た。あるいは、ニッケル箔とニッケルグリーンシートの積層後、80°C、500kgf/cmの条件で圧着してもよい。
(4) 脱脂・焼成
前述した工程で得られた積層体を大気中250°Cで10時間脱脂後、還元雰囲気中1300°Cで焼成を行った。焼成後のBTでなる誘電体層及びニッケルでなる導体層の厚みはそれぞれ4μmであった。
(5) 配線基板へのマウント
公知のプロセスで作製した配線基板上に絶縁樹脂フィルムをラミネートした。マウンターを用いて積層体を絶縁樹脂フィルム上の所定の位置に設置し、その絶縁樹脂の仮硬化(粗化)を行った。
(6) コンデンサ内蔵基板の作製
積層体の上から絶縁樹脂フィルムをラミネートし、所定の箇所にレーザーで穿孔し、ビアを形成し、Cuメッキによってアレイ構造キャパシタを形成し、その後も公知のビルドアッププロセスによりコンデンサ内蔵基板を作製した。
(7) 信頼性評価
作製したコンデンサ内蔵基板を−50°Cの液槽と+125°Cとの液槽に1000サイクル交互に漬けて熱衝撃試験を行い、試験前後の容量値を測定した。試験前後での容量値の変化はなかった。
(8) 引き剥がしテスト
配線基板上に絶縁樹脂フィルムをラミネートした後、マウンターを用いて積層体を所定の位置に設置した後、加熱により樹脂の硬化を行った。その後、積層体の引き剥がしテストを行ったが、引き剥がすのに大きな力が必要となり、容易に引き剥がすことができないことが判明した。また、引き剥がした後を観察したが、気泡の跡は観察できなかった。
(9) 曲げテスト
続いて、得られた各サンプルの強度を測定するために、さまざまな半径の曲面で形成された押圧面を有する治具を、数種作製し、各サンプルの面が押圧面に沿った状態となるまで押し当て、面方向における直線長さに対し厚さ方向における曲げ距離を測定した。なお、可能曲げ距離は、その後の破壊しているか否かで判断した。
次に、試験結果として実施例では、直線方向20mmに対し厚さ方向が8mmまで曲げることができた。治具を押し当てても破壊することがなく剛性を有するコンデンサを得ることができた。また、熱衝撃試験においても、容量値の低下は見られなかった。
なお、比較例として厚さ100μmのニッケル箔、厚さ30μmのBTグリーンシートを用いて同様に積層体を作成した。比較例では、厚みがあるため、治具を押し当てるとひび割れなどの破壊が生じていた。さらには、熱衝撃試験を行うと容量値の低下が見られた。
なお、本発明において、上記実施例に限定されるものではなく、目的、用途に応じて本発明の範囲内で種々変更した実施例とすることもできる。
本発明に係る誘電体積層構造体の一例を示す斜視図 本発明に係る誘電体積層構造体の一例を示す断面図 本発明に係る誘電体積層構造体の一例を示す断面図 本発明に係る配線基板の一例を示す断面図 本発明に係る誘電体積層構造体の製造工程説明図 図5に続く誘電体積層構造体の製造工程説明図 図6に続く誘電体積層構造体の製造工程説明図 本発明に係る誘電体積層構造体の別の例を示す断面図 別の例に係る誘電体積層構造体の製造工程説明図 図9に続く誘電体積層構造体の製造工程説明図 図10に続く誘電体積層構造体の製造工程説明図
符号の説明
1 誘電体積層構造体
2 金属箔(内部電極層)
2a 貫通孔
3 誘電体層
3a 貫通孔(ビア)
4 導体層(内部電極層)
4a 貫通孔(ビア)
5 連通孔
6,7 外部電極層
8,8a,8b,8c,9 ビア導体(ビア,厚さ方向導電体)
10,50 コンデンサ
16,17 絶縁樹脂層
100 配線基板

Claims (4)

  1. 金属箔と誘電体層と導体層とを備える誘電体積層構造体の製造方法において、
    金属箔の少なくとも片面に焼結前の誘電体層を形成する誘電体層形成工程と、
    該誘電体層の上層に焼結前の導体層を形成する導体層形成工程と、
    前記誘電体層と前記導体層との2層に跨って厚さ方向に貫通するビアを形成するビア形成工程と、
    前記誘電体層と前記導体層とを同時焼成する焼成工程と、
    を備えることを特徴とする誘電体積層構造体の製造方法。
  2. 前記誘電体層形成工程の前に、前記金属箔に厚さ方向に貫通する貫通孔を形成する貫通孔形成工程を備え、
    前記ビア形成工程において、前記金属箔の貫通孔に対応する位置に前記誘電体層と前記導体層とを厚さ方向に貫通するビアを該貫通孔の径よりも大きな径で形成することを含む請求項1に記載の誘電体積層構造体の製造方法。
  3. 前記誘電体層形成工程において、前記誘電体層は前記金属箔の両面に形成され、
    前記ビア形成工程において、一方の面から前記金属箔の貫通孔に対応する位置に前記誘電体層と前記導体層とを厚さ方向に貫通するビアを該貫通孔の径よりも大きな径で形成し、もう一方の面側から前記金属箔の貫通孔に対応する位置に前記誘電体層と前記導体層とを厚さ方向に貫通するビアを該貫通孔の径よりも大きな径で形成することを含む請求項2に記載の誘電体積層構造体の製造方法。
  4. 金属箔と誘電体層と導体層と厚さ方向導電体と絶縁樹脂層と電極層とを備える誘電体積層構造体の製造方法において、
    金属箔の少なくとも片面に焼結前の誘電体層を形成する誘電体層形成工程と、
    該誘電体層の上層に焼結前の導体層を形成する導体層形成工程と、
    前記誘電体層と前記導体層との2層に跨って厚さ方向に貫通するビアを形成するビア形成工程と、
    前記誘電体層と前記導体層とを同時焼成する焼成工程と
    前記焼成して得られた焼成品を配線基板上にマウントする焼成品マウント工程と、
    該焼成品上に絶縁樹脂層を形成する絶縁樹脂層形成工程と、
    前記絶縁樹脂層を厚さ方向に穿孔し、その内側に厚さ方向導電体を形成する導電体形成工程と、
    前記絶縁樹脂層の上層に前記電極層を形成する電極層形成工程と、
    を備えることを特徴とする誘電体積層構造体の製造方法。
JP2006014352A 2006-01-23 2006-01-23 誘電体積層構造体の製造方法 Expired - Fee Related JP4758235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006014352A JP4758235B2 (ja) 2006-01-23 2006-01-23 誘電体積層構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006014352A JP4758235B2 (ja) 2006-01-23 2006-01-23 誘電体積層構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2007200943A true JP2007200943A (ja) 2007-08-09
JP4758235B2 JP4758235B2 (ja) 2011-08-24

Family

ID=38455267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006014352A Expired - Fee Related JP4758235B2 (ja) 2006-01-23 2006-01-23 誘電体積層構造体の製造方法

Country Status (1)

Country Link
JP (1) JP4758235B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267751A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板およびその製造方法
JP2004134806A (ja) * 2002-10-11 2004-04-30 E I Du Pont De Nemours & Co 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法
JP2005191563A (ja) * 2003-12-05 2005-07-14 Ngk Spark Plug Co Ltd コンデンサとその製造方法
WO2006001505A1 (ja) * 2004-06-25 2006-01-05 Ibiden Co., Ltd. プリント配線板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267751A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板およびその製造方法
JP2004134806A (ja) * 2002-10-11 2004-04-30 E I Du Pont De Nemours & Co 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法
JP2005191563A (ja) * 2003-12-05 2005-07-14 Ngk Spark Plug Co Ltd コンデンサとその製造方法
WO2006001505A1 (ja) * 2004-06-25 2006-01-05 Ibiden Co., Ltd. プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP4758235B2 (ja) 2011-08-24

Similar Documents

Publication Publication Date Title
US6192581B1 (en) Method of making printed circuit board
US7750248B2 (en) Dielectric lamination structure, manufacturing method of a dielectric lamination structure, and wiring board including a dielectric lamination structure
JP5203451B2 (ja) 部品内蔵配線基板
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP2015053350A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
JP2005072328A (ja) 多層配線基板
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP4825103B2 (ja) 誘電体積層構造体及び配線基板
JP2002246536A (ja) 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2009004457A (ja) コンデンサ内蔵多層基板
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP4758235B2 (ja) 誘電体積層構造体の製造方法
JP2015018988A (ja) キャパシタ内蔵基板及びその製造方法、キャパシタ内蔵基板を用いた半導体装置
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
JP2005167094A (ja) 回路基板及びその製造方法
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP4489491B2 (ja) インターポーザ
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2009200294A (ja) 積層基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees