JP2007199839A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007199839A JP2007199839A JP2006015104A JP2006015104A JP2007199839A JP 2007199839 A JP2007199839 A JP 2007199839A JP 2006015104 A JP2006015104 A JP 2006015104A JP 2006015104 A JP2006015104 A JP 2006015104A JP 2007199839 A JP2007199839 A JP 2007199839A
- Authority
- JP
- Japan
- Prior art keywords
- register
- host
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】CPUの負荷を大幅に低減しながら、データの送受信処理を高速化し、半導体集積回路装置の性能を向上させる。
【解決手段】ホスト2が、コマンド、通信条件データをキーボードコントローラ5に送信する。これらデータは、切り替え部12を介してシリアルインタフェースモジュール11の選択切り替え部14に出力され、該選択切り替え部14を介してレジスタ15に格納され、通信条件が設定される。 続いて、ホスト2は、周辺機器に送信する送信データを出力する。送信データは、切り替え部12、および選択切り替え部14をそれぞれ介してレジスタ15に格納され、その後、周辺機器に送信される。これにより、CPU9を介さずにホスト2がレジスタ15にアクセスすることが可能となる。
【選択図】 図2
【解決手段】ホスト2が、コマンド、通信条件データをキーボードコントローラ5に送信する。これらデータは、切り替え部12を介してシリアルインタフェースモジュール11の選択切り替え部14に出力され、該選択切り替え部14を介してレジスタ15に格納され、通信条件が設定される。 続いて、ホスト2は、周辺機器に送信する送信データを出力する。送信データは、切り替え部12、および選択切り替え部14をそれぞれ介してレジスタ15に格納され、その後、周辺機器に送信される。これにより、CPU9を介さずにホスト2がレジスタ15にアクセスすることが可能となる。
【選択図】 図2
Description
本発明は、半導体集積回路装置の動作処理技術に関し、特に、データ通信処理の高速化に有効な技術に関する。
パーソナルコンピュータなどの情報処理端末にプリンタやFDD(Floppy Disc Drive)などの周辺機器を接続するポートとして、たとえば、シリアルポートが広く用いられている。
一般に、情報処理端末がシリアルポートを介して周辺機器と通信を行う場合には、まず、マザーボードに電子部品が搭載された構成からなるホストが、LPC(Low Pin Count)バスを介してコマンドと通信データとをキーボードコントローラに送信する。
そして、コマンド、および通信データは、キーボードコントローラに設けられたLPCモジュール内のレジスタに一時的に格納される。続いて、キーボードコントローラ内のCPU(Central Processing Unit)が、LPCモジュールのレジスタをリードしてコマンドと通信データとを解析した後、その解析結果を内部バスを介してシリアルインタフェースモジュールに設けられたレジスタに書き込んで通信条件の設定を行う。
その後、ホストからLPCバスを介して送信データが送信されると、その送信データは、LPCモジュールのレジスタに書き込まれる。CPUは、LPCモジュールのレジスタに書き込まれたデータをリードし、シリアルインタフェースモジュールのレジスタに書き込んだ後、該シリアルインタフェースモジュールから送信データが出力される。
ところが、上記のような情報処理端末におけるシリアルデータの送信技術では、次のような問題点があることが本発明者により見い出された。
すなわち、周辺機器などとデータの送受信をする際には、キーボードコントローラのCPUを介さなければならず、データ通信処理の高速化が妨げられる恐れが生じてしまうという問題がある。
また、データも一時的に格納しなければならず、送受信データの容量が大量の場合には、CPUのリソースを多く消費してしまうことになり、該CPUの負荷が大幅に増えてしまうという問題がある。
本発明の目的は、CPUの負荷を大幅に低減しながら、データの送受信処理を高速化し、情報処理端末などの電子システムにおける性能を向上させることのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、外部接続されたホストとの通信を行う半導体集積回路装置であって、選択信号に基づいて、該ホストの接続先を、内部バス、または半導体集積回路装置に設けられたレジスタのいずれかに切り替える選択切り替え部を備え、該選択切り替え部が、ホストとレジスタとを接続した際にホストがレジスタに直接アクセスするものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、通信用ポートに接続された周辺機器とのデータの送受信を行うインタフェースである通信インタフェースモジュールと、ホストとの通信を行う通信モジュールとが設けられた半導体集積回路装置であって、該通信モジュールは、内部バスに接続され、ホストから入出力されるデータを一時的に記憶するレジスタと、予め設定された選択ビットに基づいて、ホストの接続先をレジスタ、または通信インタフェースモジュールのいずれかに切り替える切り替え部とを備え、シリアルインタフェースモジュールは、ホストから入出力されるデータを一時的に記憶するデータレジスタと、選択ビットに基づいて、データレジスタの接続先を、切り替え部、または内部バスのいずれかに切り替える選択切り替え部とを備え、選択ビットレジスタに選択ビットが設定された際に、切り替え部は、ホストを通信インタフェースモジュールに接続し、選択切り替え部は、データレジスタを切り替え部に接続し、ホストは、該ホストから入出力されるデータを直接データレジスタに読み出し、または書き込みを行うものである。
また、本発明は、前記通信インタフェースモジュールが、選択ビットを格納する選択ビットレジスタを備えたものである。
さらに、本発明は、前記通信用ポートがシリアルポートよりなり、前記通信インタフェースモジュールが、シリアルポートに接続された周辺機器とのシリアル信号を送受信するインタフェースであるシリアルインタフェースモジュールよりなり、前記通信モジュールが、LPCバスを介して行われる通信を制御するLPCモジュールよりなるものである。
また、本発明は、前記半導体集積回路装置が、シリアルポートを介して接続された周辺機器、およびキーボードのデータ入出力制御などを行うキーボードコントローラに用いられるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)ホストが外部接続された半導体集積回路装置のモジュールに設けられたレジスタを直接制御することができるので、制御動作伝達のオーバヘッドを低減し、該半導体集積回路装置に設けられたCPUの負荷を大幅に低減することができる。
(2)上記(1)により、半導体集積回路装置を用いて電子システムを構成することによって、該電子システムの性能を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態による情報処理端末のブロック図、図2は、図1の情報処理端末に設けられたキーボードコントローラのブロック図である。
本実施の形態において、情報処理端末1は、たとえば、ノート型パーソナルコンピュータからなる。情報処理端末1は、図1に示すように、ホスト2、メモリモジュール3、ファームウェアメモリ4、およびキーボードコントローラ(半導体集積回路装置)5などから構成されている。
ホスト2は、マザーボードの搭載されたCPU6、メモリコントローラ7、ならびにI/O(Input/Output)コントローラ8から構成されている。CPU6は、情報処理端末1のすべての制御を司る。
メモリコントローラ7は、マザーボードに設けられたメモリ用ソケットに接続されたメモリモジュール3の制御を行う。メモリモジュール3は、情報処理端末1におけるデータやプログラムなどを一時的に記憶する。
I/Oコントローラ8には、LPCバスB1、およびPCI(Peripheral Components Interconnect)バスB2がそれぞれ接続されている。
LPCバスB1には、ファームウェアメモリ4、およびキーボードコントローラ5などが接続されており、PCIバスB2には、PCIスロットを介してマザーボードに接続された情報処理端末1の機能を拡張する拡張ボードなどが接続される。
I/Oコントローラ8は、LPCバスB1を介して接続されたファームウェアメモリ4やキーボードコントローラ5、ならびにPCIバスB2を介して接続された拡張ボードなどのデータ入出力制御を司る。
ファームウェアメモリ4は、たとえば、フラッシュメモリに例示される不揮発性半導体メモリからなり、情報処理端末1が用いるファームウェアが格納されている。キーボードコントローラ5は、シリアルインタフェースモジュールやタイマモジュールなどの周辺モジュールを有しており、シリアルポートを介して接続されたプリンタやFDDなどのシリアル接続される周辺機器、およびキーボードのデータ入出力制御などを行う。
図2は、キーボードコントローラ5の構成を示すブロック図である。
キーボードコントローラ5は、図示するように、CPU9、LPCモジュール(通信モジュール)10、およびシリアルインタフェースモジュール(通信インタフェースモジュール)11から構成されている。これらCPU9、LPCモジュール10、ならびにシリアルインタフェースモジュール11は、内部バスB3を介して相互に接続されている。
CPU9は、キーボードコントローラ5におけるすべての制御を司る。LPCモジュール10は、LPCバスを介して行われる双方向の通信制御を司る。このLPCモジュール10には、切り替え部12、およびレジスタ部13が備えられている。
シリアルインタフェースモジュール11は、シリアル信号を送受信するためのインタフェースである。シリアルインタフェースモジュール11には、選択切り替え部14、レジスタ(データレジスタ)15、ならびに選択ビットレジスタ16が備えられている。
切り替え部12は、第1〜第3の接続部を有しており、第1の接続部は、LPCバスB1が接続されている。第2の接続部には、レジスタ部13が接続されており、第3の接続部には、選択切り替え部14の第2の接続部が接続されている。
切り替え部12は、選択ビットに基づいて、第1の接続部の接続先を、第2、または第3の接続部のいずれかに切り替える。レジスタ部13は、切り替え部12を介して入出力される送受信データなどを一時的に格納する。
選択切り替え部14は、第1〜第3の接続部を有している。選択切り替え部14において、第1の接続部は、内部バスB3に接続されており、第2の接続部には、切り替え部12の第3の接続部が接続されている。また、第3の接続部には、レジスタ15が接続されている。
選択切り替え部14は、選択ビットに基づいて、第1、または第2の接続部のいずれかを第3の接続部に接続するように切り替える。レジスタ15は、選択切り替え部14を介して入出力される送受信データなどを一時的に格納する。
選択ビットレジスタ16は、選択ビットを格納する。選択ビットは、切り替え部12、および選択切り替え部14の切り替え先を決定するビットであり、たとえば、CPU9を介しシリアル通信を行うには、選択ビットが’1’となり、CPU9を介さずにシリアル通信を行う場合には、選択ビットが’0’に設定される。選択ビットレジスタ16の選択ビットは、CPU9によって書き換えられる。
選択ビットが’1’の場合、切り替え部12は、第1の接続部の接続先と第3の接続部とが接続されるように切り替え、選択切り替え部14は、第3の接続部が第2の接続部に接続されるように切り換えを行う。
また、選択ビットが’0’の場合、切り替え部12は、第1の接続部の接続先と第2の接続部とが接続されるように切り替え、選択切り替え部14は、第3の接続部が第1の接続部に接続されるように切り換えを行う。 次に、本実施の形態によるキーボードコントローラ5の作用について説明する。
始めに、ホスト2がシリアルポートに接続された周辺機器にデータを送信する場合について説明する。ここでは、選択ビットレジスタ16の選択ビットが’1’(CPU9を介さずにシリアル通信を行う場合)に設定されているものとする。
まず、ホスト2は、LPCバスB1を介して、コマンド、および通信条件データをキーボードコントローラ5に送信する。通信条件データは、シリアル通信を行う際の通信条件を設定するデータであり、たとえば、転送スピード、パリティチェックの有無、および転送データのビット数などの条件を含んだデータである。
これらコマンド、および通信条件データは、切り替え部12を介してシリアルインタフェースモジュール11の選択切り替え部14に出力され、該選択切り替え部14を介してレジスタ15に格納され、通信条件が設定される。
続いて、ホスト2は、周辺機器に送信する送信データを出力する。送信データは、切り替え部12、および選択切り替え部14をそれぞれ介してレジスタ15に格納され、その後、周辺機器に送信される。
また、シリアルポートに接続された周辺機器からホスト2に対してデータを送信する場合には、周辺機器から出力されたデータがレジスタ15に書き込まれる。その後、ホスト2は、レジスタ15に書き込まれたデータを切り替え部12、および選択切り替え部14をそれぞれ介して読み出す。
次に、選択ビットレジスタ16の選択ビットが’0’(CPU9を介してシリアル通信を行う場合)に設定されている場合にホスト2がシリアルポートに接続された周辺機器にデータを送信する場合について説明する。
まず、ホスト2は、LPCバスB1を介して、コマンド、および通信条件データをキーボードコントローラ5に送信する。
これらコマンド、および通信条件データは、切り替え部12を介してレジスタ部13のレジスタIDRに格納される。CPU9は、レジスタ部13のレジスタIDRに格納されたコマンド、および通信条件データを内部バスB3を介して読み出し、それらコマンドと通信データとを解析した後、その解析結果を内部バスB3を介してシリアルインタフェースモジュール11のレジスタ15に格納し、通信条件の設定を行う。
その後、ホスト2は、LPCバスB1を介して送信データを送信する。送信データは、切り替え部12を介してレジスタ部13のレジスタIDRに書き込まれる。CPU9は、レジスタ部13のレジスタIDRに書き込まれたデータを読み出す。
そのデータは、選択切り替え部14を介してレジスタ15に書き込まれ、続いて、該レジスタに書き込まれたデータがシリアルインタフェースモジュール11から出力される。
また、シリアルポートに接続された周辺機器からホスト2に対してデータを送信する場合、まず、周辺機器から出力されたデータがレジスタ15に書き込まれる。そして、CPU9は、レジスタ15に書き込まれたデータを内部バスB3を介して読み出し、そのデータをレジスタ部13のレジスタODRに書き込む。
その後、ホスト2は、切り替え部12を介して、レジスタ部13のレジスタODRに書き込まれたデータを読み出す。
本実施の形態によれば、CPU9を介さずにホスト2がシリアルインタフェースモジュール11のレジスタ15にアクセスすることが可能となるので、動作処理速度を高速化することができるとともに、シリアル通信の際にCPU9の負荷を大幅に低減することができ、情報処理端末1のパフォーマンスを向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態では、ホストがシリアルインタフェースモジュールのレジスタを直接アクセスする場合について記載したが、シリアルインタフェースモジュール以外のモジュールであっても本発明を適用することができる。
また、図3に示すように、2つの半導体集積回路装置17,18において通信を行う構成の電子システムにおいて、半導体集積回路装置17が通信モジュール18aを備えた半導体集積回路装置18の任意のモジュール18bに設けられたレジスタを直接制御する場合などにも適用することができる。この場合、通信規格は、シリアル、パラレル、LPCなどどのようなものであってもよい。
本発明は、パーソナルコンピュータなどの情報処理端末におけるシステムのパフォーマンス向上に適している。
1 情報処理端末
2 ホスト
3 メモリモジュール
4 ファームウェアメモリ
5 キーボードコントローラ(半導体集積回路装置)
6 CPU
7 メモリコントローラ
8 I/Oコントローラ
B2 PCIバス
B1 LPCバス
9 CPU
10 LPCモジュール(通信モジュール)
11 シリアルインタフェースモジュール(通信インタフェースモジュール)
B3 内部バス
12 切り替え部
13 レジスタ部
14 選択切り替え部
15 レジスタ(データレジスタ)
16 選択ビットレジスタ
17,18 半導体集積回路装置
18a 通信モジュール
18b モジュール
2 ホスト
3 メモリモジュール
4 ファームウェアメモリ
5 キーボードコントローラ(半導体集積回路装置)
6 CPU
7 メモリコントローラ
8 I/Oコントローラ
B2 PCIバス
B1 LPCバス
9 CPU
10 LPCモジュール(通信モジュール)
11 シリアルインタフェースモジュール(通信インタフェースモジュール)
B3 内部バス
12 切り替え部
13 レジスタ部
14 選択切り替え部
15 レジスタ(データレジスタ)
16 選択ビットレジスタ
17,18 半導体集積回路装置
18a 通信モジュール
18b モジュール
Claims (5)
- 外部接続されたホストとの通信を行う半導体集積回路装置であって、
選択信号に基づいて、前記ホストの接続先を、内部バス、または前記半導体集積回路装置に設けられたレジスタのいずれかに切り替える選択切り替え部を備え、
前記選択切り替え部が、前記ホストと前記レジスタとを接続した際に前記ホストが前記レジスタに直接アクセスすることを特徴とする半導体集積回路装置。 - 通信用ポートに接続された周辺機器とのデータの送受信を行うインタフェースである通信インタフェースモジュールと、ホストとの通信を行う通信モジュールとが設けられた半導体集積回路装置であって、
前記通信モジュールは、
内部バスに接続され、前記ホストから入出力されるデータを一時的に記憶するレジスタと、
予め設定された選択ビットに基づいて、前記ホストの接続先を前記レジスタ、または前記通信インタフェースモジュールのいずれかに切り替える切り替え部とを備え、
前記通信インタフェースモジュールは、
前記ホストから入出力されるデータを一時的に記憶するデータレジスタと、
前記選択ビットに基づいて、前記データレジスタの接続先を、前記切り替え部、または前記内部バスのいずれかに切り替える選択切り替え部とを備え、
前記選択ビットレジスタに選択ビットが設定された際に、
前記切り替え部は、
前記ホストを前記通信インタフェースモジュールに接続し、
前記選択切り替え部は、
前記データレジスタを前記切り替え部に接続し、
前記ホストは、
前記ホストから入出力されるデータを直接前記データレジスタに読み出し、または書き込みすることを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
前記通信インタフェースモジュールは、
前記選択ビットを格納する選択ビットレジスタを備えたことを特徴とする半導体集積回路装置。 - 請求項2または3記載の半導体集積回路装置において、
前記通信用ポートは、シリアルポートであり、
前記通信インタフェースモジュールは、シリアルポートに接続された周辺機器とのシリアル信号を送受信するインタフェースであるシリアルインタフェースモジュールであり、
前記通信モジュールは、
LPCバスを介して行われる通信を制御するLPCモジュールであることを特徴とする半導体集積回路装置。 - 請求項2〜4のいずれか1項に記載の半導体集積回路装置において、
前記半導体集積回路装置は、
シリアルポートを介して接続された周辺機器、およびキーボードのデータ入出力制御などを行うキーボードコントローラに用いられることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006015104A JP2007199839A (ja) | 2006-01-24 | 2006-01-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006015104A JP2007199839A (ja) | 2006-01-24 | 2006-01-24 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007199839A true JP2007199839A (ja) | 2007-08-09 |
Family
ID=38454427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006015104A Pending JP2007199839A (ja) | 2006-01-24 | 2006-01-24 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007199839A (ja) |
-
2006
- 2006-01-24 JP JP2006015104A patent/JP2007199839A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112292670B (zh) | 调试控制器电路 | |
JP5232019B2 (ja) | 複数のプロセッサコア用の装置、システム、及び方法 | |
EP1358564B1 (en) | System having i2c self bus switching devices | |
KR20210033996A (ko) | 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간 | |
KR20080047998A (ko) | 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체 | |
CN109411007B (zh) | 一种基于fpga的通用闪存测试系统 | |
JP4937900B2 (ja) | 接続された装置の検知された伝送方向に依存した、送信器又は受信器としての通信ポートの自動設定 | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
KR100450680B1 (ko) | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 | |
US8015448B2 (en) | System and method for conducting BIST operations | |
KR100449721B1 (ko) | 서로 다른 데이터 버스 폭을 갖는 장치들을 위한인터페이스 및 이를 이용한 데이터 전송방법 | |
KR100640588B1 (ko) | Sata 인터페이스와 ata 인터페이스를 선택적으로사용하는 비휘발성 메모리 저장 장치 | |
US8291270B2 (en) | Request processing device, request processing system, and access testing method | |
US20060095626A1 (en) | Multifunction adapter | |
JP2007199839A (ja) | 半導体集積回路装置 | |
TWI512482B (zh) | 主機板組件及其資料處理系統 | |
JP2008204335A (ja) | 半導体ストレージ装置 | |
JP2009086830A (ja) | メモリコントローラ | |
US6711646B1 (en) | Dual mode (registered/unbuffered) memory interface | |
JP2008102886A (ja) | バス制御方法および装置 | |
US7093060B2 (en) | Access method and architecture of non-volatile random access memory | |
KR20020088046A (ko) | 메모리 가속기, 가속 방법과 관련된 인터페이스 카드 및마더보드 | |
US8341301B2 (en) | Device and method for testing a direct memory access controller | |
KR100863608B1 (ko) | 메모리 카드용 브릿지를 포함하는 콤보 카드 | |
JP2555455B2 (ja) | デジタル情報伝送装置および情報伝送バスシステム駆動方法 |