JP2007193835A - 単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム - Google Patents
単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム Download PDFInfo
- Publication number
- JP2007193835A JP2007193835A JP2007067392A JP2007067392A JP2007193835A JP 2007193835 A JP2007193835 A JP 2007193835A JP 2007067392 A JP2007067392 A JP 2007067392A JP 2007067392 A JP2007067392 A JP 2007067392A JP 2007193835 A JP2007193835 A JP 2007193835A
- Authority
- JP
- Japan
- Prior art keywords
- output
- coupled
- input
- vertex data
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/503—Blending, e.g. for anti-aliasing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/50—Lighting effects
- G06T15/506—Illumination models
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Semiconductor Lasers (AREA)
Abstract
【解決手段】このようなシステムに含まれた変換モジュール52は頂点データを受信するため頂点属性バッファ5 に結合されるように構成されている。変換モジュール52はオブジェクトスペースからスクリーンスペースへ頂点データを変換する役目を行う。変換モジュールにはライティングモジュール54が結合され、これは変換モジュールから受信された頂点データでライティング動作を行うため1つの半導体プラットフォームに位置される。また、ライティングモジュール54に結合され、そこから受信された頂点データをレンダリングするため1つの半導体プラットフォームに位置されているラスター化装置も含まれている。
【選択図】 図1A
Description
位置:x,y,z,w
拡散カラー:r,g,b,a
反射カラー:r,g,b
フォグ:f
テクスチャ0:s,t,r,q
テクスチャ1:s,t,r,q
垂線:nx,ny,nz
スキンウエイト:w
動作中、VAB50は、x,yの書込み時にz,w対を(0.0,1.0)にデフォルトすることが可能となるため、z,wデータ対の前にx,yデータ対が書込まれるものとして動作する。これはオープンGL(商標名)およびD3D(商標名)におけるデフォルト成分にとって重要である可能性がある。位置、テクスチャ0およびテクスチャ1のスロットは第3および第4の成分を(0.0,1.0)にデフォルトすることを認識しなければならない。さらに、拡散カラースロットは第4の成分を(1.0)にデフォルトし、テクスチャスロットは第2の成分を(0.0)にデフォルトする。
MA M MLU
MA V 入力バッファ
MA R RLU(MB Rと共有された)
MB I ILU
MB C 文脈メモリ
MB R RLU(MA Rと共有された)
表4は、クロス乗積に対して使用されることのできる回転オプションを示している。
MR NONE 変更なし
MR ALBR A[XYZ]ベクトルを左に、B[XYZ]ベクトルを右に回転する
MR ARBL A[XYZ]ベクトルを右に、B[XYZ]ベクトルを左に回転する。
AA A ALU(1つの命令遅延)
AA C 文脈メモリ
AB M MLU
無変更、Bの否定、Aの否定を行なうことによりAおよびB入力の符号ビットを修正することもまた可能であり、ここでA,Bは絶対値である。ALU504 がスカラー頂点データを出力した場合、このスカラー頂点データは、各出力がスカラー頂点データを表しているという意味で出力を横切ってスメアされていることを認識しなければならない。MLU500 およびALU504 のパス制御信号のそれぞれが演算中全ての特殊値処理をディスエーブルすることができる。
逆数(1/D) 逆平方根(1/D^(1/2))
xn +1=xn (2−xn *D) xn+1 =(1/2)*xn (3−xn 2 *D)
(1)xn (速度)に対する表検索 xn (速度)に対する表検索
xn xn *xn
(2)第1回目の反復:乗算−加算 第1回目の反復:乗算−加算
2−xn *D 3−xn 2 *D
(3)第1回目の反復:乗算 第1回目の反復:乗算
xn (2−xn *D) (1/2)*xn (3−xn 2 *D)
(4)第2回目の反復:演算なし 第2回目の反復:2乗
xn +1をパス xn+1 2
(5)第2回目の反復:乗算−加算 第2回目の反復:乗算−加算
2−xn+1 *D 3−xn+1 2 *D
(6)第2回目の反復:乗算 第2回目の反復:乗算
xn+1 (2−xn+1 *D) (1/2)*xn+1 (3−xn+1 2 *D)
示されているように、2つの処理は類似しており、簡単な設計を行なっても差しつかえない。この反復は、しきい値精度が満足されるまで繰り返されることを認識しなければならない。
CILU INV o=1.0/a CILU
ISQ o=1.0/sqrt(a)
CILU CINV o=1.0/a(レンジクランプにより)
CILU NOP 出力なし
表7の上述したレンジクランプ反転演算は、クリッピング演算がラスター化モジュール56により処理されることを可能にするために使用されてもよい。座標はスクリーン空間に直接変換され、これは、均質のクリップスペースがほぼ0.0である場合に問題を結果的に生じさせる可能性が高い。各除算において1.0/0.0による乗算を回避するために、1/w計算が最小および最大ベキ指数にクランプされる。
(1)ベクトルを2乗する(x,y,z,d*d)(d*dをVBUFに出力し、1.0をVBUFに出力する)
(2)d*dの逆平方根を発生する(1/d)
(3)ベクトルを正規化する(x/d,y/d,z/d,d)(x/d,y/d,z/dをWBUFに出力し、dをVBUFに出力する)
本発明において行なわれた数学的計算は常にIEEE方式に従ったものである必要はないことを認識しなければならない。たとえば、任意の数により乗算された“0”は“0”をレンダリングすると仮定されることができる。これは、d=0であるd=d2 *1/(d2 )1/2 のような式を処理する場合にとくに有用である。上記の仮定を行わないと、このような式はエラーを生じ、したがって関連した計算を行なうときに問題が発生する。
R=a+d*eは以下に対応する:
mode.y=1;
mode.z=0;
これは以下の制御ベクトルを与える: cv[0]=1;
cv[1]=0;
cv[2]=1;
cv[3]=0;
cv[4]=0;
実行
第1のサイクル:
cv[0]はTRUEであるので、ROM[0]を実行
制御ベクトルにさらに多くのTRUE値が存在するので、プログラムを終了 しない
第2のサイクル:
cv[1]はFALSEであるので、観察し続ける
cv[2]はTRUEであるので、ROM[2]を実行
制御ベクトルにはTRUE値がもはや存在しないので、プログラムを終了 する。
i=1…xに対してv' =Σwi *Mi *v
ここでv=入力された頂点データ、
w=加重値、
M=マトリックス、
x=マトリックスの数、
v' =処理されるモジュールへ出力される頂点データ
式#2
i=1…xに対してn' =Σwi *Ii *n
ここでn=入力された頂点データ(正規ベクトル)、
w=加重値、
I=反転マトリックス(逆転置マトリックス)、
x=反転マトリックスの数、
n' =処理モジュールへ出力される頂点データ(正規ベクトル)
式#3
Vs =[Ox ,Oy ,Oz ,φ]' +
1/(v" we)*[(v" x ),(v" y )(v" z ),1]
ここでv" =C*v' 、
v' =式#1からの積の和、
C=[Sx ,Sy ,Sz ,1]'
*P P=投影マトリックス、
vs =表示目的のスクリーンベクトル、
O=ビューポートオフセット、
S=ビューポートスケール
前述した加重wi を表す方法が多数存在することに注意すべきである。例えば式#1と#2では、i=1…(x−1)ではwx (wi 、ここではi=x)は式1−Σwi により計算されることが言われている。このようにして加重wi を表すことにより、全ての加重wが1に合計されることが確実にされる。
表14
MA V VBUFFER
MA L LLU
MA R RLU[2,3](MB Rと共有)
MA C コンテキストメモリ(MB Cと共有)
MB M MLU
MB W WBUFFER
MB R RLU[2,3](MA Rと共有)
MB C コンテキストメモリ(MA Cと共有)
図18は本発明の1実施形態による図16のライティングモジュール54のALU1614の概略図である。示されているように、ALU1614は並列/直列の3つの加算器1800を含んでいる。使用において、ALU1614は2対3コンポーネントベクトルを加算し、または1対3コンポーネントベクトルを通過するように構成されている。表15はライティングモジュール54のALU1614が実行できる種々の動作を示している。
AA W WBUFFE
AA R RLU[0,1]
AB M MLU
図19は本発明の1実施形態による図16のライティングモジュール54のレジスタ装置1618と1620の概略図である。示されているように、レジスタ装置1618と1620はそれぞれ2セットのレジスタ1900を含んでおり、レジスタ1900はそれぞれ対応するマルチプレクサ1902の第1の入力に接続されている出力と、マルチプレクサ1902の第2の入力に結合されている入力とを有する。
入力規定:
n=正規ベクトル(変換エンジンから)
e=正規化されたアイベクトル(変換エンジンから)
l=正規化された光線ベクトル(変換エンジンから)
s=スポットライトベクトル*光線ベクトル(変換エンジンから)
D=距離ベクトル(1,d,d*d)(変換エンジンから)
h=半角ベクトル(変換エンジンから)
K=減衰定数ベクトル(K0,K1,K2)(変換エンジンから)
LLUはその計算を実行するため以下のスカラーデータを受信する。
*h (MLU/ALUから)
K*D (MLU/ALUから)
s (変換エンジンから)
パワー0 (ctx0-3メモリからのマテリアル指数)
パワー1 (ctx0-3メモリからのスポットライト指数)
距離 (ctx0-3メモリから)
カットオフ (ctx0-3メモリから)
無限大光
LLU計算:
Ca=1.0
Cd=n*l
Cs=(n*h)^power0
ローカル光
LLU計算:
att=1.0/(K*D)
Ca=att
Cd=att*(n*l)
Cs=att*((n*h)^power0)
スポットライト
LLU計算:
att=(s ^power1)/(K*D)
Ca=att Cd=att*(n*l)
Cs=att*((n*h)^power0)
前述したように、頂点シーケンサを制御するモードビットは頂点データ自体または頂点データから得られた結果により必ずしも変更されない。頂点データが頂点処理を変更することを可能にするため、LLU1622は与えられたフラグレジスタ1623を使用する。ビットをこのフラグレジスタでTRUEに設定することにより、フラグが計算の出力制御で特定されるならば、計算結果の0.0にクランプすることが可能である。フラグレジスタ1623の別の使用はレジスタ書込みのための書込みマスクを設定することである。
無限光
LLU計算:
Dflag=(n*l)のサインビット
Sflag=(n*h)のサインビット
クランプ:
Ca=(0 )?0:Ca;
Cd=(Dflag )?0:Cd;
Cx=(Dflag|Sflag)?0:Cs;
局部光
LLU計算:
Rflag=(range-d )のサインビット
Dflag=(n*l)のサインビット
Sflag=(n*h)のサインビット
クランプ:
Ca=(Rflag )?0:Ca;
Cd=(Rflag|Dflag )?0:Cd;
Cx=(Rflag|Dflag|Sflag)?0:Cs;
スポットライト
LLU計算:
Cflag=(s-cutoff)のサインビット
Rflag=(range-d )のサインビット
Dflag=(n*l)のサインビット
Sflag=(n*h)のサインビット
クランプ:
Ca=(Cflag|Rflag )?0:Ca;
Cd=(Cflag|Rflag|Dflag )?0:Cd;
Cx=(Cflag|Rflag|Dflag|Sflag)?0:Cs;
図21は本発明の1実施形態による図16のライティングモジュールに関連したフラグレジスタ1623の組織を示している。フラグレジスタ1623は8つの1ビットフラグを含み、ALU(IFLAG)またはMAC0(MFLAG)出力の符号ビットにより設定される。
周囲マスク: C,R, U
拡散マスク: D, C,R, U
スペキュラーマスク: D,S,C,R,T,U
スペキュラー項で使用される近似は実際のcos(theta)**が0.0になる場合、負になる。結果として、クランピング動作を実行する必要がある。このため、T,Uフラグが使用される。表18はLLU1622の機能論理装置(FLU)1621が行うことができる種々の動作を示している。図20に注意する。
ZFLU INV o=1/a (仮数の正確度−12ビット)
ZFLU ISQ o=1/sqrt(a)(仮数の正確度−6ビット)
ZFLU PASS o=a
ZFLU PASS1 o=1.0
ZFLU MIN1 o=(a<1.0)?a:1.0
ZFLU NOP o=0.0
図22は本発明の1実施形態による図16のライティングモジュール54に関連したマイクロコードフィールドを示す図である。示されているように、ライティングモジュール54のマイクロコードは全体幅が85ビットである33フィールドに配置されている。フィールドは装置のデータ流を整合するように遅延される。MLU動作は遅延ゼロで行われ、ALU動作は遅延1で行われ、RLU、LLU出力動作は遅延2で行われる。各遅延は3サイクルに等しい。
スロープA =y0 −y1
スロープB =x1 −x0
ここでy0 、y1 およびx0 、x1 は図26Aで示されている頂点の座標である。
starting value =スロープA *(xs −x0 )+スロープB *(ys −y0 )
ここで、xs ,ys =スタート位置2602、
スロープA ,スロープB =図26Aで示されている座標に基づいた1
つのエッジのスロープ、
x0 ,y0 =図26Aで示されているエッジの頂点の1つの座標
前述の値はまた他のタイプのプリミティブに対して計算されることを理解すべきである。例えば、直線の場合、余分のスロープは4つの側面の境界のあるボックスで計算されなければならない。このようなスロープは境界のあるボックスの反対側のスロープの逆数を取ることにより容易に計算されることができる。余分のスロープの計算に加えて、別のスタート値が直線のプリミティブの場合に計算されることを必要とすることに注意すべきである。
Claims (26)
- (a)バッファから頂点データを受信するためにバッファに結合されるように構成され、オブジェクトスペースからスクリーンスペースへ頂点データを変換する単一の半導体プラットフォーム上に位置される変換モジュールと、
(b)変換モジュールに結合され、変換モジュールから受信された頂点データについてライティング演算を実行するために変換モジュールと同一の単一の半導体プラットフォームに位置されているライティングモジュールと、
(c)ライティングモジュールに結合され、ライティングモジュールから受信される頂点データをレンダリングするために変換モジュールとライティングモジュールと同一の単一の半導体プラットフォームに位置されているラスター化装置とを具備し、
(d)変換モジュールとライティングモジュールの少なくとも1つは複数の論理装置により並列して多数の演算スレッドを実行するためのシーケンサを含んでいるグラフィック処理用のグラフィックパイプラインシステム。 - ライティングモジュールは、
(a)頂点データを受信するように構成されている複数の入力バッファと、
(b)入力バッファの1つの出力に結合されている第1の入力と、入力バッファの1つの出力に結合されている第2の入力とを有する乗算論理装置と、
(c)入力バッファの1つの出力に結合されている第1の入力と、乗算論理装置の出力に結合されている第2の入力とを有する演算論理装置と、
(d)演算論理装置の出力に結合されている入力と、乗算論理装置の第1の入力に結合されている出力とを有する第1のレジスタ装置と、
(e)演算論理装置の出力に結合されている入力と、乗算論理装置の第1の入力および第2の入力に結合されている出力とを有する第2のレジスタ装置と、 (f)演算論理装置の出力に結合されている第1の入力と、入力バッファの1つの出力に結合されている第2の入力と、乗算論理装置の第1の入力に結合されている出力とを有するライティング論理装置と、
(g)乗算論理装置の少なくとも1つの入力と、演算論理装置の出力に結合されているメモリとを含んでいる請求項1記載のシステム。 - 入力バッファの1つの出力は遅延素子を介してライティングモジュールの出力に結合されている請求項2記載のシステム。
- 演算論理装置の出力と、入力バッファの1つの出力はマルチプレクサによりライティングモジュールの出力に結合されている請求項3記載のシステム。
- 乗算論理装置の出力はその第2の入力に結合されたフィードバックループを有している請求項2記載のシステム。
- ライティング論理装置の第2の入力は遅延素子を介して入力バッファの1つの出力に結合されている請求項2記載のシステム。
- ライティング論理装置の出力は先入れ先出しレジスタ装置を介して乗算論理装置の第1の入力に結合されている請求項2記載のシステム。
- ライティング論理装置の出力はスカラー頂点データをベクトル頂点データへ変換するように構成されたコンバータモジュールを介して乗算論理装置の第1の入力に結合されている請求項2記載のシステム。
- 変換モジュールは、
(a)頂点データを受信するように構成されている入力バッファと、
(b)入力バッファの出力に結合された第1の入力を有する乗算論理装置と、
(c)乗算論理装置の出力に結合された第1の入力を有する演算論理装置と、
(d)演算論理装置の出力に結合する入力を有するレジスタ装置と、
(e)逆数または逆平方根演算を実行するために、演算論理装置またはレジスタ装置の出力に結合された入力を含んでいる反転論理装置と、
(f)反転論理装置の出力と、乗算論理装置の第2の入力との間に結合され、スカラー頂点データをベクトル頂点データに変換するように構成されているコンバータモジュールと、
(g)乗算論理装置と演算論理装置に結合されているメモリとを含んでいる請求項1記載のシステム。 - メモリは乗算論理装置の第2の入力に結合されている請求項9記載のシステム。
- メモリは演算論理装置の出力に結合されている書込み端子を有する請求項9記載のシステム。
- 乗算論理装置の出力はその第1の入力に結合されているフィードバックループを有している請求項9記載のシステム。
- レジスタ装置の出力は乗算論理装置の第1の入力に結合されている請求項9記載のシステム。
- レジスタ装置の出力は乗算論理装置の第2の入力に結合されている請求項9記載のシステム。
- 演算論理装置の出力はその第2の入力に接続されたフィードバックループを有する請求項9記載のシステム。
- フィードバックループはそれに結合された遅延素子を有する請求項15記載のシステム。
- ラスター化装置は均質のクリップスペースで動作する請求項1記載のシステム。
- ラスター化装置はそれぞれW−値を含んでいる複数の頂点により規定されるプリミティブを受信し、W−値に基づいてエリアを識別するように構成され、エリアはプリミティブに対応して描かれるディスプレイ部分の表示である請求項1記載のシステム。
- (a)バッファから頂点データを受信するためにバッファに結合されるように構成され、オブジェクトスペースからスクリーンスペースへ頂点データを変換するために単一の半導体プラットフォーム上に位置されている変換手段と、
(b)変換手段から受信される頂点データについてライティング演算を実行するために変換手段と同一の単一の半導体プラットフォームに位置されているライティング手段と、
(c)ライティング手段から受信される頂点データをレンダリングするために変換手段およびライティング手段と同一の単一の半導体プラットフォーム上に位置されているラスター化装置とを具備し、
(d)変換手段とライティング手段の少なくとも1つは複数の論理装置により並列して多数の演算スレッドを実行するためのシーケンサ手段を含んでいるグラフィック処理用のグラフィックパイプラインシステム。 - (a)頂点データをオブジェクトスペースからスクリーンスペースへ変換し、
(b)頂点データをライティングし、
(c)頂点データの変換およびライティングのうちの少なくとも1つを行いながら複数の論理装置により並列に多数の演算スレッドを実行し、
(d)頂点データをレンダリングし、頂点データは単一の半導体プラットフォーム上で変換され、ライティングされ、レンダリングされるステップを含んでいるグラフィック処理方法。 - レンダリング前に、グラフィック処理は、それぞれW−値を含んでいる複数の頂点により規定されるプリミティブを受信し、W−値に基づいてエリアを識別することによってクリッピング演算を避け、エリアはプリミティブに対応して描かれるディスプレイ部分の表示である請求項20記載の方法。
- (a)変換モジュールに結合され、変換モジュールから頂点データを受信し、変換モジュールから受信された頂点データについてライティング演算を実行するために単一の半導体プラットフォーム上に位置されているライティングモジュールと、
(b)ライティングモジュールに結合され、ライティングモジュールから受信された頂点データをレンダリングするためにライティングモジュールと同一の単一の半導体プラットフォームに位置されているラスター化装置とを具備し、
(c)クリッピング演算は頂点データのW−値を使用してラスター化装置によりラスター化される前に避けられるグラフィック処理用のグラフィックパイプラインシステム。 - (a)頂点データをライティングし、
(b)頂点データのW−値を使用してクリッピング動作を避け、
(c)頂点データをレンダリングし、頂点データはライティングされ、単一の半導体プラットフォーム上でレンダリングされるステップを含んでいるグラフィック処理方法。 - (a)バッファから頂点データを受信するためにバッファに結合されるように構成され、オブジェクトスペースからスクリーンスペースへ頂点データを変換するために単一の半導体プラットフォーム上に位置されている変換モジュールと、
(b)頂点データをレンダリングするために変換モジュールと同一の単一の半導体プラットフォームに位置されているラスター化装置とを具備し、
(c)クリッピング演算は頂点データのW−値を使用してラスター化装置によりラスター化される前に避けられるグラフィック処理用のグラフィックパイプラインシステム。 - (a)オブジェクトスペースからスクリーンスペースへ頂点データを変換し、
(b)頂点データのW−値を使用してクリッピング演算を避け、
(c)頂点データをレンダリングし、頂点データは変換され、単一の半導体プラットフォーム上でレンダリングされるグラフィック処理方法。 - レンダリング前に、グラフィック処理は、それぞれW−値を含んでいる複数の頂点により規定されるプリミティブを受信し、W−値に基づいてエリアを識別することによってクリッピング演算を避け、エリアはプリミティブに対応して描かれるディスプレイの一部分の表示である請求項25記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/454,516 US6198488B1 (en) | 1999-12-06 | 1999-12-06 | Transform, lighting and rasterization system embodied on a single semiconductor platform |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001542053A Division JP4306995B2 (ja) | 1999-12-06 | 2000-12-05 | 単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007193835A true JP2007193835A (ja) | 2007-08-02 |
JP4608510B2 JP4608510B2 (ja) | 2011-01-12 |
Family
ID=23804927
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001542053A Expired - Lifetime JP4306995B2 (ja) | 1999-12-06 | 2000-12-05 | 単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム |
JP2007067392A Expired - Lifetime JP4608510B2 (ja) | 1999-12-06 | 2007-03-15 | 単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001542053A Expired - Lifetime JP4306995B2 (ja) | 1999-12-06 | 2000-12-05 | 単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム |
Country Status (7)
Country | Link |
---|---|
US (9) | US6198488B1 (ja) |
EP (1) | EP1238371B9 (ja) |
JP (2) | JP4306995B2 (ja) |
AT (1) | ATE512427T1 (ja) |
AU (1) | AU2064501A (ja) |
CA (1) | CA2392370C (ja) |
WO (1) | WO2001041073A1 (ja) |
Families Citing this family (147)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9098297B2 (en) * | 1997-05-08 | 2015-08-04 | Nvidia Corporation | Hardware accelerator for an object-oriented programming language |
US6646639B1 (en) | 1998-07-22 | 2003-11-11 | Nvidia Corporation | Modified method and apparatus for improved occlusion culling in graphics systems |
US6480205B1 (en) | 1998-07-22 | 2002-11-12 | Nvidia Corporation | Method and apparatus for occlusion culling in graphics systems |
US6417858B1 (en) * | 1998-12-23 | 2002-07-09 | Microsoft Corporation | Processor for geometry transformations and lighting calculations |
US6618048B1 (en) | 1999-10-28 | 2003-09-09 | Nintendo Co., Ltd. | 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components |
US6452600B1 (en) | 1999-10-28 | 2002-09-17 | Nintendo Co., Ltd. | Graphics system interface |
US6411301B1 (en) * | 1999-10-28 | 2002-06-25 | Nintendo Co., Ltd. | Graphics system interface |
US6765575B1 (en) * | 1999-12-06 | 2004-07-20 | Nvidia Corporation | Clip-less rasterization using line equation-based traversal |
US6650325B1 (en) * | 1999-12-06 | 2003-11-18 | Nvidia Corporation | Method, apparatus and article of manufacture for boustrophedonic rasterization |
US7050055B2 (en) * | 1999-12-06 | 2006-05-23 | Nvidia Corporation | Single semiconductor graphics platform with blending and fog capabilities |
US6417851B1 (en) * | 1999-12-06 | 2002-07-09 | Nvidia Corporation | Method and apparatus for lighting module in a graphics processor |
US7209140B1 (en) | 1999-12-06 | 2007-04-24 | Nvidia Corporation | System, method and article of manufacture for a programmable vertex processing model with instruction set |
US6452595B1 (en) * | 1999-12-06 | 2002-09-17 | Nvidia Corporation | Integrated graphics processing unit with antialiasing |
US6198488B1 (en) * | 1999-12-06 | 2001-03-06 | Nvidia | Transform, lighting and rasterization system embodied on a single semiconductor platform |
US6353439B1 (en) * | 1999-12-06 | 2002-03-05 | Nvidia Corporation | System, method and computer program product for a blending operation in a transform module of a computer graphics pipeline |
US6844880B1 (en) | 1999-12-06 | 2005-01-18 | Nvidia Corporation | System, method and computer program product for an improved programmable vertex processing model with instruction set |
US7159041B2 (en) * | 2000-03-07 | 2007-01-02 | Microsoft Corporation | Method and system for defining and controlling algorithmic elements in a graphics display system |
US6857061B1 (en) | 2000-04-07 | 2005-02-15 | Nintendo Co., Ltd. | Method and apparatus for obtaining a scalar value directly from a vector register |
US6859862B1 (en) | 2000-04-07 | 2005-02-22 | Nintendo Co., Ltd. | Method and apparatus for software management of on-chip cache |
US7061494B1 (en) * | 2000-04-20 | 2006-06-13 | International Business Machines Corporation | Method and apparatus for hardware optimization of graphics pipeline functions |
US6724394B1 (en) * | 2000-05-31 | 2004-04-20 | Nvidia Corporation | Programmable pixel shading architecture |
US6664963B1 (en) * | 2000-05-31 | 2003-12-16 | Nvidia Corporation | System, method and computer program product for programmable shading using pixel shaders |
US7119813B1 (en) | 2000-06-02 | 2006-10-10 | Nintendo Co., Ltd. | Variable bit field encoding |
US6593925B1 (en) * | 2000-06-22 | 2003-07-15 | Microsoft Corporation | Parameterized animation compression methods and arrangements |
US6999100B1 (en) | 2000-08-23 | 2006-02-14 | Nintendo Co., Ltd. | Method and apparatus for anti-aliasing in a graphics system |
US6664962B1 (en) | 2000-08-23 | 2003-12-16 | Nintendo Co., Ltd. | Shadow mapping in a low cost graphics system |
US6707458B1 (en) | 2000-08-23 | 2004-03-16 | Nintendo Co., Ltd. | Method and apparatus for texture tiling in a graphics system |
US6700586B1 (en) | 2000-08-23 | 2004-03-02 | Nintendo Co., Ltd. | Low cost graphics with stitching processing hardware support for skeletal animation |
US6609977B1 (en) | 2000-08-23 | 2003-08-26 | Nintendo Co., Ltd. | External interfaces for a 3D graphics system |
US6980218B1 (en) | 2000-08-23 | 2005-12-27 | Nintendo Co., Ltd. | Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system |
US6825851B1 (en) | 2000-08-23 | 2004-11-30 | Nintendo Co., Ltd. | Method and apparatus for environment-mapped bump-mapping in a graphics system |
US6664958B1 (en) | 2000-08-23 | 2003-12-16 | Nintendo Co., Ltd. | Z-texturing |
US6937245B1 (en) | 2000-08-23 | 2005-08-30 | Nintendo Co., Ltd. | Graphics system with embedded frame buffer having reconfigurable pixel formats |
US7538772B1 (en) | 2000-08-23 | 2009-05-26 | Nintendo Co., Ltd. | Graphics processing system with enhanced memory controller |
US6636214B1 (en) | 2000-08-23 | 2003-10-21 | Nintendo Co., Ltd. | Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode |
US6639595B1 (en) * | 2000-08-23 | 2003-10-28 | Nintendo Co., Ltd. | Achromatic lighting in a graphics system and method |
US7134960B1 (en) * | 2000-08-23 | 2006-11-14 | Nintendo Co., Ltd. | External interfaces for a 3D graphics system |
US6606689B1 (en) | 2000-08-23 | 2003-08-12 | Nintendo Co., Ltd. | Method and apparatus for pre-caching data in audio memory |
US7196710B1 (en) * | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
US6580430B1 (en) | 2000-08-23 | 2003-06-17 | Nintendo Co., Ltd. | Method and apparatus for providing improved fog effects in a graphics system |
US6811489B1 (en) | 2000-08-23 | 2004-11-02 | Nintendo Co., Ltd. | Controller interface for a graphics system |
US6597356B1 (en) | 2000-08-31 | 2003-07-22 | Nvidia Corporation | Integrated tessellator in a graphics processing unit |
US6704010B1 (en) * | 2000-09-05 | 2004-03-09 | Nvidia Corporation | System, method and article of manufacture for rendering triangular patches using hardware equipped for handling quadrilateral patches |
US8692844B1 (en) | 2000-09-28 | 2014-04-08 | Nvidia Corporation | Method and system for efficient antialiased rendering |
US6697074B2 (en) | 2000-11-28 | 2004-02-24 | Nintendo Co., Ltd. | Graphics system interface |
US7098921B2 (en) * | 2001-02-09 | 2006-08-29 | Activision Publishing, Inc. | Method, system and computer program product for efficiently utilizing limited resources in a graphics device |
US6828975B2 (en) * | 2001-03-01 | 2004-12-07 | Microsoft Corporation | Method and system for managing graphics objects in a graphics display system |
GB2376310B (en) * | 2001-03-14 | 2005-09-28 | Micron Technology Inc | Arithmetic pipeline |
US7006101B1 (en) | 2001-06-08 | 2006-02-28 | Nvidia Corporation | Graphics API with branching capabilities |
US7456838B1 (en) | 2001-06-08 | 2008-11-25 | Nvidia Corporation | System and method for converting a vertex program to a binary format capable of being executed by a hardware graphics pipeline |
US6894687B1 (en) * | 2001-06-08 | 2005-05-17 | Nvidia Corporation | System, method and computer program product for vertex attribute aliasing in a graphics pipeline |
US6947047B1 (en) | 2001-09-20 | 2005-09-20 | Nvidia Corporation | Method and system for programmable pipelined graphics processing with branching instructions |
US7154502B2 (en) * | 2002-03-19 | 2006-12-26 | 3D Labs, Inc. Ltd. | 3D graphics with optional memory write before texturing |
US7009605B2 (en) | 2002-03-20 | 2006-03-07 | Nvidia Corporation | System, method and computer program product for generating a shader program |
US6980209B1 (en) * | 2002-06-14 | 2005-12-27 | Nvidia Corporation | Method and system for scalable, dataflow-based, programmable processing of graphics data |
US6809732B2 (en) * | 2002-07-18 | 2004-10-26 | Nvidia Corporation | Method and apparatus for generation of programmable shader configuration information from state-based control information and program instructions |
US6825843B2 (en) * | 2002-07-18 | 2004-11-30 | Nvidia Corporation | Method and apparatus for loop and branch instructions in a programmable graphics pipeline |
JP2004280157A (ja) * | 2003-03-12 | 2004-10-07 | Toshiba Corp | 画像処理装置 |
JP3966832B2 (ja) * | 2003-04-28 | 2007-08-29 | 株式会社東芝 | 描画処理装置、及び、描画処理方法 |
US7218331B2 (en) * | 2003-05-13 | 2007-05-15 | Via Technologies, Inc. | Bounding box in 3D graphics |
US8775112B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for increasing die yield |
US8732644B1 (en) | 2003-09-15 | 2014-05-20 | Nvidia Corporation | Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits |
US8775997B2 (en) * | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
US20070291040A1 (en) * | 2005-01-25 | 2007-12-20 | Reuven Bakalash | Multi-mode parallel graphics rendering system supporting dynamic profiling of graphics-based applications and automatic control of parallel modes of operation |
US20080094404A1 (en) * | 2003-11-19 | 2008-04-24 | Reuven Bakalash | Computing system having multi-mode parallel graphics rendering subsystem including multiple graphics processing pipelines (GPPLS) and supporting automated division of graphics commands and data during automatic mode control |
US20080094403A1 (en) * | 2003-11-19 | 2008-04-24 | Reuven Bakalash | Computing system capable of parallelizing the operation graphics processing units (GPUs) supported on a CPU/GPU fusion-architecture chip and one or more external graphics cards, employing a software-implemented multi-mode parallel graphics rendering subsystem |
US20090027383A1 (en) | 2003-11-19 | 2009-01-29 | Lucid Information Technology, Ltd. | Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition |
US7808499B2 (en) | 2003-11-19 | 2010-10-05 | Lucid Information Technology, Ltd. | PC-based computing system employing parallelized graphics processing units (GPUS) interfaced with the central processing unit (CPU) using a PC bus and a hardware graphics hub having a router |
US7961194B2 (en) | 2003-11-19 | 2011-06-14 | Lucid Information Technology, Ltd. | Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system |
US8085273B2 (en) | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
US8497865B2 (en) | 2006-12-31 | 2013-07-30 | Lucid Information Technology, Ltd. | Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS |
US7584475B1 (en) | 2003-11-20 | 2009-09-01 | Nvidia Corporation | Managing a video encoder to facilitate loading and executing another program |
US8711161B1 (en) | 2003-12-18 | 2014-04-29 | Nvidia Corporation | Functional component compensation reconfiguration system and method |
JP4064339B2 (ja) * | 2003-12-19 | 2008-03-19 | 株式会社東芝 | 描画処理装置、描画処理方法および描画処理プログラム |
US8144156B1 (en) * | 2003-12-31 | 2012-03-27 | Zii Labs Inc. Ltd. | Sequencer with async SIMD array |
US8416242B1 (en) | 2004-05-14 | 2013-04-09 | Nvidia Corporation | Method and system for interpolating level-of-detail in graphics processors |
US8711155B2 (en) * | 2004-05-14 | 2014-04-29 | Nvidia Corporation | Early kill removal graphics processing system and method |
US7106336B1 (en) * | 2004-05-14 | 2006-09-12 | Nvidia Corporation | Method and system for deferred evaluation of transforms in graphics processors |
US7079156B1 (en) * | 2004-05-14 | 2006-07-18 | Nvidia Corporation | Method and system for implementing multiple high precision and low precision interpolators for a graphics pipeline |
US8736628B1 (en) | 2004-05-14 | 2014-05-27 | Nvidia Corporation | Single thread graphics processing system and method |
US20060007234A1 (en) * | 2004-05-14 | 2006-01-12 | Hutchins Edward A | Coincident graphics pixel scoreboard tracking system and method |
US8432394B1 (en) | 2004-05-14 | 2013-04-30 | Nvidia Corporation | Method and system for implementing clamped z value interpolation in a raster stage of a graphics pipeline |
US8743142B1 (en) | 2004-05-14 | 2014-06-03 | Nvidia Corporation | Unified data fetch graphics processing system and method |
US8687010B1 (en) | 2004-05-14 | 2014-04-01 | Nvidia Corporation | Arbitrary size texture palettes for use in graphics systems |
US8736620B2 (en) * | 2004-05-14 | 2014-05-27 | Nvidia Corporation | Kill bit graphics processing system and method |
US8860722B2 (en) * | 2004-05-14 | 2014-10-14 | Nvidia Corporation | Early Z scoreboard tracking system and method |
US8411105B1 (en) | 2004-05-14 | 2013-04-02 | Nvidia Corporation | Method and system for computing pixel parameters |
US8723231B1 (en) | 2004-09-15 | 2014-05-13 | Nvidia Corporation | Semiconductor die micro electro-mechanical switch management system and method |
US8711156B1 (en) | 2004-09-30 | 2014-04-29 | Nvidia Corporation | Method and system for remapping processing elements in a pipeline of a graphics processing unit |
US8190669B1 (en) | 2004-10-20 | 2012-05-29 | Nvidia Corporation | Multipurpose arithmetic functional unit |
JP4487188B2 (ja) * | 2004-10-25 | 2010-06-23 | ソニー株式会社 | 情報処理装置および方法、プログラム、並びにナビゲーション装置 |
CN101849227A (zh) | 2005-01-25 | 2010-09-29 | 透明信息技术有限公司 | 在单片构造的硅芯片上采用多个图形核心的图形处理和显示系统 |
US20090096798A1 (en) * | 2005-01-25 | 2009-04-16 | Reuven Bakalash | Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction |
US8427496B1 (en) | 2005-05-13 | 2013-04-23 | Nvidia Corporation | Method and system for implementing compression across a graphics bus interconnect |
US8698811B1 (en) | 2005-12-15 | 2014-04-15 | Nvidia Corporation | Nested boustrophedonic patterns for rasterization |
US7483029B2 (en) * | 2005-12-15 | 2009-01-27 | Nvidia Corporation | GPU having raster components configured for using nested boustrophedonic patterns to traverse screen areas |
US8390645B1 (en) | 2005-12-19 | 2013-03-05 | Nvidia Corporation | Method and system for rendering connecting antialiased line segments |
US9117309B1 (en) | 2005-12-19 | 2015-08-25 | Nvidia Corporation | Method and system for rendering polygons with a bounding box in a graphics processor unit |
US8037119B1 (en) | 2006-02-21 | 2011-10-11 | Nvidia Corporation | Multipurpose functional unit with single-precision and double-precision operations |
US8928676B2 (en) | 2006-06-23 | 2015-01-06 | Nvidia Corporation | Method for parallel fine rasterization in a raster stage of a graphics pipeline |
US8111260B2 (en) * | 2006-06-28 | 2012-02-07 | Microsoft Corporation | Fast reconfiguration of graphics pipeline state |
US8954947B2 (en) * | 2006-06-29 | 2015-02-10 | Microsoft Corporation | Fast variable validation for state management of a graphics pipeline |
US20080122843A1 (en) * | 2006-07-20 | 2008-05-29 | Via Technologies, Inc. | Multi-thread vertex shader, graphics processing unit and flow control method |
US8134570B1 (en) * | 2006-09-18 | 2012-03-13 | Nvidia Corporation | System and method for graphics attribute packing for pixel shader usage |
US8427487B1 (en) | 2006-11-02 | 2013-04-23 | Nvidia Corporation | Multiple tile output using interface compression in a raster stage |
US8237738B1 (en) | 2006-11-02 | 2012-08-07 | Nvidia Corporation | Smooth rasterization of polygonal graphics primitives |
US8537168B1 (en) * | 2006-11-02 | 2013-09-17 | Nvidia Corporation | Method and system for deferred coverage mask generation in a raster stage |
US7663621B1 (en) * | 2006-11-03 | 2010-02-16 | Nvidia Corporation | Cylindrical wrapping using shader hardware |
US8482567B1 (en) | 2006-11-03 | 2013-07-09 | Nvidia Corporation | Line rasterization techniques |
BRPI0606106B1 (pt) * | 2006-11-28 | 2018-02-14 | Fundação Oswaldo Cruz | Método para criar uma imagem em perspectiva, e, uso do método |
US8051123B1 (en) | 2006-12-15 | 2011-11-01 | Nvidia Corporation | Multipurpose functional unit with double-precision and filtering operations |
US7808512B1 (en) | 2006-12-19 | 2010-10-05 | Nvidia Corporation | Bounding region accumulation for graphics rendering |
US8207972B2 (en) | 2006-12-22 | 2012-06-26 | Qualcomm Incorporated | Quick pixel rendering processing |
US7940261B2 (en) * | 2007-01-10 | 2011-05-10 | Qualcomm Incorporated | Automatic load balancing of a 3D graphics pipeline |
US8253737B1 (en) * | 2007-05-17 | 2012-08-28 | Nvidia Corporation | System, method, and computer program product for generating a disparity map |
US8441497B1 (en) | 2007-08-07 | 2013-05-14 | Nvidia Corporation | Interpolation of vertex attributes in a graphics processor |
US9183607B1 (en) | 2007-08-15 | 2015-11-10 | Nvidia Corporation | Scoreboard cache coherence in a graphics pipeline |
US8495602B2 (en) * | 2007-09-28 | 2013-07-23 | Qualcomm Incorporated | Shader compile system and method |
US8724483B2 (en) | 2007-10-22 | 2014-05-13 | Nvidia Corporation | Loopback configuration for bi-directional interfaces |
US8106914B2 (en) * | 2007-12-07 | 2012-01-31 | Nvidia Corporation | Fused multiply-add functional unit |
US8780123B2 (en) | 2007-12-17 | 2014-07-15 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US9064333B2 (en) | 2007-12-17 | 2015-06-23 | Nvidia Corporation | Interrupt handling techniques in the rasterizer of a GPU |
US8248422B2 (en) * | 2008-01-18 | 2012-08-21 | International Business Machines Corporation | Efficient texture processing of pixel groups with SIMD execution unit |
US8923385B2 (en) | 2008-05-01 | 2014-12-30 | Nvidia Corporation | Rewind-enabled hardware encoder |
US8681861B2 (en) | 2008-05-01 | 2014-03-25 | Nvidia Corporation | Multistandard hardware video encoder |
DE102009006660A1 (de) * | 2009-01-29 | 2010-08-05 | Baumer Innotec Ag | Pipeline-Recheneinrichtung zur Verbindung von Konturelementen aus Bilddaten |
US8542247B1 (en) | 2009-07-17 | 2013-09-24 | Nvidia Corporation | Cull before vertex attribute fetch and vertex lighting |
US8564616B1 (en) | 2009-07-17 | 2013-10-22 | Nvidia Corporation | Cull before vertex attribute fetch and vertex lighting |
US20110063306A1 (en) | 2009-09-16 | 2011-03-17 | Nvidia Corporation | CO-PROCESSING TECHNIQUES ON HETEROGENEOUS GPUs INCLUDING IDENTIFYING ONE GPU AS A NON-GRAPHICS DEVICE |
US8922555B2 (en) * | 2009-10-07 | 2014-12-30 | Nvidia Corporation | Pixel shader output map |
US8976195B1 (en) | 2009-10-14 | 2015-03-10 | Nvidia Corporation | Generating clip state for a batch of vertices |
US8384736B1 (en) * | 2009-10-14 | 2013-02-26 | Nvidia Corporation | Generating clip state for a batch of vertices |
JP5367552B2 (ja) * | 2009-12-15 | 2013-12-11 | 株式会社東芝 | 画像処理装置および画像処理プログラム |
US9530189B2 (en) | 2009-12-31 | 2016-12-27 | Nvidia Corporation | Alternate reduction ratios and threshold mechanisms for framebuffer compression |
US9331869B2 (en) | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
US9064343B2 (en) | 2010-08-24 | 2015-06-23 | Qualcomm Incorporated | Graphics processing using two-dimensional scissor regions |
US9171350B2 (en) | 2010-10-28 | 2015-10-27 | Nvidia Corporation | Adaptive resolution DGPU rendering to provide constant framerate with free IGPU scale up |
US9411595B2 (en) | 2012-05-31 | 2016-08-09 | Nvidia Corporation | Multi-threaded transactional memory coherence |
US9824009B2 (en) | 2012-12-21 | 2017-11-21 | Nvidia Corporation | Information coherency maintenance systems and methods |
US10102142B2 (en) | 2012-12-26 | 2018-10-16 | Nvidia Corporation | Virtual address based memory reordering |
US9591309B2 (en) | 2012-12-31 | 2017-03-07 | Nvidia Corporation | Progressive lossy memory compression |
US9607407B2 (en) | 2012-12-31 | 2017-03-28 | Nvidia Corporation | Variable-width differential memory compression |
US9710894B2 (en) | 2013-06-04 | 2017-07-18 | Nvidia Corporation | System and method for enhanced multi-sample anti-aliasing |
US9569385B2 (en) | 2013-09-09 | 2017-02-14 | Nvidia Corporation | Memory transaction ordering |
US9832388B2 (en) | 2014-08-04 | 2017-11-28 | Nvidia Corporation | Deinterleaving interleaved high dynamic range image by using YUV interpolation |
US9589312B2 (en) * | 2014-12-19 | 2017-03-07 | Intel Corporation | Exploiting frame-to-frame coherence for optimizing color buffer clear performance in graphics processing units |
KR20200084380A (ko) * | 2018-12-20 | 2020-07-13 | 전자부품연구원 | 인공지능 기반 스마트 홈 에어컨 자동 제어 시스템 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02183384A (ja) * | 1988-12-15 | 1990-07-17 | Sun Microsyst Inc | コンピュータ表示装置に表示する対象物をクリツプする方法 |
JPH04348485A (ja) * | 1990-06-13 | 1992-12-03 | Hitachi Ltd | 図形表示方法およびその装置 |
JPH05282464A (ja) * | 1992-04-03 | 1993-10-29 | Fujitsu Ltd | 3次元コンピュータグラフィクスにおける描画方法 |
JPH07249116A (ja) * | 1994-01-21 | 1995-09-26 | Mitsubishi Electric Corp | 画像処理回路、それを備えた半導体集積回路装置、その半導体集積回路装置を用いた画像記憶処理システムおよびその半導体集積回路装置のためのテスト方法 |
JPH08138060A (ja) * | 1994-11-04 | 1996-05-31 | Hitachi Ltd | 並列プロセッサを用いる表示処理装置 |
JPH10161636A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | グラフィックス表示装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450342A (en) | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
JPH07117945B2 (ja) | 1987-07-23 | 1995-12-18 | 松下電器産業株式会社 | 並列計算機における同期通信方法 |
JPS6440679A (en) | 1987-07-31 | 1989-02-10 | Nippon Mektron Kk | Softener |
US5025407A (en) | 1989-07-28 | 1991-06-18 | Texas Instruments Incorporated | Graphics floating point coprocessor having matrix capabilities |
JPH0792840B2 (ja) | 1989-10-13 | 1995-10-09 | インターナショナル・ビジネス・マシーンズ・コーポレーシヨン | 画像生成方法及び装置 |
US6000027A (en) | 1992-08-25 | 1999-12-07 | Texas Instruments Incorporated | Method and apparatus for improved graphics/image processing using a processor and a memory |
US5459820A (en) | 1992-09-10 | 1995-10-17 | General Electric Company | Method for graphical display of three-dimensional vector fields |
US5694143A (en) | 1994-06-02 | 1997-12-02 | Accelerix Limited | Single chip frame buffer and graphics accelerator |
US5864342A (en) * | 1995-08-04 | 1999-01-26 | Microsoft Corporation | Method and system for rendering graphical objects to image chunks |
US5886701A (en) * | 1995-08-04 | 1999-03-23 | Microsoft Corporation | Graphics rendering device and method for operating same |
US5801711A (en) | 1995-08-08 | 1998-09-01 | Hewlett Packard Company | Polyline and triangle strip data management techniques for enhancing performance of computer graphics system |
US5724561A (en) | 1995-11-03 | 1998-03-03 | 3Dfx Interactive, Incorporated | System and method for efficiently determining a fog blend value in processing graphical images |
US6331856B1 (en) * | 1995-11-22 | 2001-12-18 | Nintendo Co., Ltd. | Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing |
US5963210A (en) * | 1996-03-29 | 1999-10-05 | Stellar Semiconductor, Inc. | Graphics processor, system and method for generating screen pixels in raster order utilizing a single interpolator |
US6104417A (en) * | 1996-09-13 | 2000-08-15 | Silicon Graphics, Inc. | Unified memory computer architecture with dynamic graphics memory allocation |
GB2335127B (en) | 1996-12-19 | 2002-02-13 | Hyundai Electronics America | Video frame rendering engine |
US5880736A (en) | 1997-02-28 | 1999-03-09 | Silicon Graphics, Inc. | Method system and computer program product for shading |
US5977997A (en) | 1997-03-06 | 1999-11-02 | Lsi Logic Corporation | Single chip computer having integrated MPEG and graphical processors |
US6175367B1 (en) * | 1997-04-23 | 2001-01-16 | Siligon Graphics, Inc. | Method and system for real time illumination of computer generated images |
US5956042A (en) | 1997-04-30 | 1999-09-21 | Hewlett-Packard Co. | Graphics accelerator with improved lighting processor |
US6137497A (en) * | 1997-05-30 | 2000-10-24 | Hewlett-Packard Company | Post transformation clipping in a geometry accelerator |
US5951672A (en) * | 1997-07-02 | 1999-09-14 | International Business Machines Corporation | Synchronization method for work distribution in a multiprocessor system |
US6057855A (en) | 1997-07-02 | 2000-05-02 | Hewlett-Packard Company | Method and apparatus for providing polygon pixel sub-sample information using incremental means |
US6014144A (en) | 1998-02-03 | 2000-01-11 | Sun Microsystems, Inc. | Rapid computation of local eye vectors in a fixed point lighting unit |
AU3638699A (en) | 1998-04-08 | 1999-10-25 | Stellar Technologies, Ltd. | Architecture for graphics processing |
US6144365A (en) | 1998-04-15 | 2000-11-07 | S3 Incorporated | System and method for performing blending using an over sampling buffer |
US6097395A (en) | 1998-04-28 | 2000-08-01 | Hewlett Packard Company | Dynamic selection of lighting coordinates in a computer graphics system |
US6198488B1 (en) * | 1999-12-06 | 2001-03-06 | Nvidia | Transform, lighting and rasterization system embodied on a single semiconductor platform |
US6452595B1 (en) * | 1999-12-06 | 2002-09-17 | Nvidia Corporation | Integrated graphics processing unit with antialiasing |
-
1999
- 1999-12-06 US US09/454,516 patent/US6198488B1/en not_active Expired - Lifetime
-
2000
- 2000-12-05 AT AT00983961T patent/ATE512427T1/de not_active IP Right Cessation
- 2000-12-05 JP JP2001542053A patent/JP4306995B2/ja not_active Expired - Lifetime
- 2000-12-05 US US09/730,652 patent/US6342888B1/en not_active Expired - Lifetime
- 2000-12-05 CA CA2392370A patent/CA2392370C/en not_active Expired - Fee Related
- 2000-12-05 WO PCT/US2000/033092 patent/WO2001041073A1/en active Application Filing
- 2000-12-05 EP EP00983961A patent/EP1238371B9/en not_active Expired - Lifetime
- 2000-12-05 AU AU20645/01A patent/AU2064501A/en not_active Abandoned
-
2001
- 2001-01-31 US US09/775,086 patent/US7009607B2/en not_active Expired - Lifetime
- 2001-09-20 US US09/957,746 patent/US6462737B2/en not_active Expired - Lifetime
- 2001-09-20 US US09/961,228 patent/US6650331B2/en not_active Expired - Lifetime
- 2001-09-20 US US09/960,004 patent/US7034829B2/en not_active Expired - Lifetime
- 2001-09-20 US US09/961,219 patent/US6577309B2/en not_active Expired - Lifetime
-
2002
- 2002-06-28 US US10/187,226 patent/US7064763B2/en not_active Expired - Lifetime
-
2003
- 2003-03-31 US US10/404,776 patent/US6992667B2/en not_active Expired - Lifetime
-
2007
- 2007-03-15 JP JP2007067392A patent/JP4608510B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02183384A (ja) * | 1988-12-15 | 1990-07-17 | Sun Microsyst Inc | コンピュータ表示装置に表示する対象物をクリツプする方法 |
JPH04348485A (ja) * | 1990-06-13 | 1992-12-03 | Hitachi Ltd | 図形表示方法およびその装置 |
JPH05282464A (ja) * | 1992-04-03 | 1993-10-29 | Fujitsu Ltd | 3次元コンピュータグラフィクスにおける描画方法 |
JPH07249116A (ja) * | 1994-01-21 | 1995-09-26 | Mitsubishi Electric Corp | 画像処理回路、それを備えた半導体集積回路装置、その半導体集積回路装置を用いた画像記憶処理システムおよびその半導体集積回路装置のためのテスト方法 |
JPH08138060A (ja) * | 1994-11-04 | 1996-05-31 | Hitachi Ltd | 並列プロセッサを用いる表示処理装置 |
JPH10161636A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | グラフィックス表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4306995B2 (ja) | 2009-08-05 |
EP1238371B9 (en) | 2012-03-07 |
CA2392370C (en) | 2010-10-05 |
WO2001041073A1 (en) | 2001-06-07 |
US7064763B2 (en) | 2006-06-20 |
US20020047846A1 (en) | 2002-04-25 |
US20030112245A1 (en) | 2003-06-19 |
US6577309B2 (en) | 2003-06-10 |
US20030103050A1 (en) | 2003-06-05 |
US7034829B2 (en) | 2006-04-25 |
EP1238371B1 (en) | 2011-06-08 |
US6342888B1 (en) | 2002-01-29 |
CA2392370A1 (en) | 2001-06-07 |
EP1238371A4 (en) | 2003-03-26 |
JP4608510B2 (ja) | 2011-01-12 |
US20010005209A1 (en) | 2001-06-28 |
US7009607B2 (en) | 2006-03-07 |
ATE512427T1 (de) | 2011-06-15 |
JP2003515853A (ja) | 2003-05-07 |
US20030189565A1 (en) | 2003-10-09 |
EP1238371A1 (en) | 2002-09-11 |
US6462737B2 (en) | 2002-10-08 |
AU2064501A (en) | 2001-06-12 |
US20020027553A1 (en) | 2002-03-07 |
US6198488B1 (en) | 2001-03-06 |
US6992667B2 (en) | 2006-01-31 |
US6650331B2 (en) | 2003-11-18 |
US20020105519A1 (en) | 2002-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4608510B2 (ja) | 単一の半導体プラットフォームで支持される変換、ライティング、ラスター化システム | |
JP4724346B2 (ja) | グラフィックプロセッサ中の変換モジュール用の方法、装置および製品 | |
JP4113776B2 (ja) | グラフィクス処理をおこなう集積回路及び方法 | |
US6992669B2 (en) | Integrated graphics processing unit with antialiasing | |
US6573900B1 (en) | Method, apparatus and article of manufacture for a sequencer in a transform/lighting module capable of processing multiple independent execution threads | |
US7002577B2 (en) | Clipping system and method for a single graphics semiconductor platform | |
US6650325B1 (en) | Method, apparatus and article of manufacture for boustrophedonic rasterization | |
US6515671B1 (en) | Method, apparatus and article of manufacture for a vertex attribute buffer in a graphics processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070912 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070904 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100722 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101008 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4608510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |