JP2007189066A - Method for manufacturing electronic component, and substrate assembly of electronic components - Google Patents

Method for manufacturing electronic component, and substrate assembly of electronic components Download PDF

Info

Publication number
JP2007189066A
JP2007189066A JP2006006042A JP2006006042A JP2007189066A JP 2007189066 A JP2007189066 A JP 2007189066A JP 2006006042 A JP2006006042 A JP 2006006042A JP 2006006042 A JP2006006042 A JP 2006006042A JP 2007189066 A JP2007189066 A JP 2007189066A
Authority
JP
Japan
Prior art keywords
substrate
mark
assembly
sealing resin
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006006042A
Other languages
Japanese (ja)
Inventor
Yutaka Morikida
豊 森木田
Yuji Kataoka
祐治 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006006042A priority Critical patent/JP2007189066A/en
Publication of JP2007189066A publication Critical patent/JP2007189066A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component manufacturing method capable of reliably recognizing recognition marks in separating/dividing an assembly substrate, and to provide the substrate assembly of the electronic components. <P>SOLUTION: The electronic component manufacturing method includes a first process (1) for preparing the substrate assembly 10 having boundary marks 22, which are arranged at positions to recognize the positions of the boundary lines 16x of substrate regions 16, at the outer side of a region (hereinafter referred to as an "assembly region") where the plurality of regions 16 (the "substrate regions") to be a substrate for one electronic component are arranged on at least one main surface; a second process (2) for arranging a prescribed amount of one or not less than two kinds of adhesives at the boundary marks 22, so as to form recognition marks 34 which are projected from one main surface of the substrate assembly 10; a third process (3) for arranging a sealing resin in at least the assembly region of one main surface of the substrate assembly 10; and a fourth process (4) for recognizing the recognition marks 34 from an outer part, so as to separate/divide the substrate assembly 10. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子部品の製造方法及び電子部品の基板集合体に関し、特にセラミック多層回路基板を用いる電子部品に好適な、電子部品の製造方法及び電子部品の基板集合体に関する。   The present invention relates to an electronic component manufacturing method and an electronic component board assembly, and more particularly, to an electronic component manufacturing method and an electronic component substrate assembly suitable for electronic components using a ceramic multilayer circuit board.

一般に、基板上に複数の搭載部品(SMD:Surface Mountable Device)を実装してなるモジュール型電子部品は、実装されたSMDやその他の回路素子を機械的あるいは電磁気的に保護するため、(a)金属ケースまたは(b)封止樹脂を備えている。   In general, a module type electronic component formed by mounting a plurality of mounted components (SMD: Surface Mountable Device) on a substrate mechanically or electromagnetically protects the mounted SMD and other circuit elements. A metal case or (b) a sealing resin is provided.

封止樹脂を備えるタイプのモジュール型電子部品は、簡単に言うと、
(1)親基板(「集合基板」、「母基板」、「基板集合体」とも言う。)の作製
(2)SMDの搭載(通常、はんだリフロー)
(3)樹脂で封止
(4)親基板の分離・分割
の各工程を経て製造される。
To put it simply, module type electronic components with a sealing resin
(1) Production of parent substrate (also referred to as “collection substrate”, “mother substrate”, “substrate assembly”) (2) SMD mounting (usually solder reflow)
(3) Sealed with resin (4) Manufactured through the steps of separating and dividing the parent substrate.

ここで、(4)の工程において、親基板は認識マーク(アライメントマーク)をターゲットとして、分離・分割される。   Here, in the step (4), the parent substrate is separated and divided using the recognition mark (alignment mark) as a target.

例えば図5に示すように、セラミック母基板71の主面に電子部品72を縦横に配置し、この主面と反対の面に、電子部品72の電極80〜83を配設する。セラミック母基板71の周辺部には、相隣接する電子部品72同士を画定するように、ダイシングラインm0〜m7及びn0〜n8の延長線上に所定の間隔で、ダイシングの認識に用いる認識マーク88を配設する(例えば、特許文献1参照)。
特開2002−246336号公報
For example, as shown in FIG. 5, the electronic component 72 is arranged vertically and horizontally on the main surface of the ceramic mother substrate 71, and the electrodes 80 to 83 of the electronic component 72 are arranged on the surface opposite to the main surface. On the periphery of the ceramic mother board 71, recognition marks 88 used for recognizing dicing are formed at predetermined intervals on extension lines of the dicing lines m0 to m7 and n0 to n8 so as to delimit adjacent electronic components 72. It arrange | positions (for example, refer patent document 1).
JP 2002-246336 A

このような認識マークは、親基板のマージン部(捨てしろ部)に設けられている。認識マークと同じ面に部品を搭載して封止樹脂で封止する場合には、封止樹脂で認識マークを隠してしまわないようにする必要がある。   Such a recognition mark is provided in a margin portion (abandoned portion) of the parent substrate. When a component is mounted on the same surface as the recognition mark and sealed with a sealing resin, it is necessary to prevent the recognition mark from being hidden by the sealing resin.

近年、親基板からの取り個数を増やすためのマージン部の面積減少、SMDと基板の隙間を確実に埋めるための封止樹脂の低粘度化、等が要求されている。このような場合、封止樹脂がマージン部にまではみ出てしまい、認識マークが封止樹脂によって隠れてしまいやすくなる。   In recent years, there has been a demand for a reduction in the area of the margin portion for increasing the number of substrates taken from the parent substrate, a reduction in the viscosity of the sealing resin for reliably filling the gap between the SMD and the substrate, and the like. In such a case, the sealing resin protrudes to the margin portion, and the recognition mark is easily hidden by the sealing resin.

本発明はかかる実情に鑑みて、基板集合体を分離・分割する際に、認識マークを確実に認識することができるようにした、電子部品の製造方法および電子部品の集合体を提供しようとするものである。   In view of such circumstances, the present invention intends to provide an electronic component manufacturing method and an electronic component assembly capable of reliably recognizing a recognition mark when the substrate assembly is separated and divided. Is.

本発明は、上記課題を解決するために、以下のように構成した電子部品の製造方法を提供する。   In order to solve the above problems, the present invention provides a method of manufacturing an electronic component configured as follows.

電子部品の製造方法は、第1〜第4の工程を備える。前記第1の工程では、基板集合体を準備する。前記基板集合体は、少なくとも一方の主面において、1個の電子部品の基板となる領域(以下、「基板領域」という。)が複数配置されている領域(以下、「集合領域」という。)の外側(以下、「外側領域」という。)に、前記基板領域の境界線の位置を認識可能な位置に配置されている境界マークを有する。前記第2の工程では、前記境界マークに所定量の1種類又は2種類以上の付着剤を配置して、前記基板集合体の前記一方の主面から突出する認識マークを形成する。前記第3の工程では、前記基板集合体の前記一方の主面の少なくとも前記集合領域に封止樹脂を配置する。前記第4の工程では、前記認識マークを外部から認識して、前記基板集合体を分離・分割する。   The method for manufacturing an electronic component includes first to fourth steps. In the first step, a substrate assembly is prepared. The substrate assembly has a region (hereinafter referred to as “collection region”) in which a plurality of regions (hereinafter referred to as “substrate regions”) serving as substrates of one electronic component are arranged on at least one main surface. Outside the substrate (hereinafter referred to as “outer region”) has a boundary mark disposed at a position where the position of the boundary line of the substrate region can be recognized. In the second step, a predetermined amount of one type or two or more types of adhesives are arranged on the boundary mark to form a recognition mark protruding from the one main surface of the substrate assembly. In the third step, a sealing resin is disposed in at least the assembly region of the one main surface of the substrate assembly. In the fourth step, the recognition mark is recognized from the outside, and the substrate assembly is separated and divided.

上記製造方法において、境界マークは、基板領域の境界線の位置を認識可能な位置に配置されていればよく、基板領域の境界線上に限らず、基板領域の境界線から所定距離離れている位置や、基板領域の中心線の延長線上などであってもよい。境界マークは、基板領域の境界線の少なくとも一部について配置されていればよく、必ずしも全ての境界線について配置されている必要はない。電子部品の電気回路は、通常は、基板集合体に封止樹脂が配置されるまでに、基板集合体の主面上あるいは基板集合体の内部に構成される。   In the above manufacturing method, the boundary mark only needs to be arranged at a position where the position of the boundary line of the substrate region can be recognized, and is not limited to the boundary line of the substrate region, but is a position separated from the boundary line of the substrate region by a predetermined distance. Alternatively, it may be an extension of the center line of the substrate region. The boundary mark only needs to be arranged for at least a part of the boundary line of the substrate region, and is not necessarily arranged for all the boundary lines. The electric circuit of the electronic component is usually configured on the main surface of the substrate assembly or inside the substrate assembly before the sealing resin is disposed on the substrate assembly.

上記製造方法において、認識マークは基板集合体の一方の主面から突出しているため、基板集合体の一方の主面の集合領域に封止樹脂を配置するときに封止樹脂が外側領域まで広がっても、認識マークが封止樹脂で完全に隠れてしまうことがないようにする(すなわち、少なくとも認識マークの一部を封止樹脂の表面から露出させるようにする)ことが容易である。   In the above manufacturing method, since the recognition mark protrudes from one main surface of the substrate assembly, the sealing resin spreads to the outer region when the sealing resin is disposed in the assembly region of one main surface of the substrate assembly. However, it is easy to prevent the recognition mark from being completely hidden by the sealing resin (that is, at least a part of the recognition mark is exposed from the surface of the sealing resin).

また、認識マークが封止樹脂で完全に隠れてしまう場合でも、基板集合体とは反対側から、すなわち、封止樹脂の表面側から、封止樹脂の一部を除去すれば、認識マークを露出させることができる。このとき、認識マークが基板集合体の一方の主面から突出しているため、認識マークを露出させるために除去する封止樹脂は少なくてすむので、容易に認識マークを露出させることができる。   Even if the recognition mark is completely hidden by the sealing resin, if the part of the sealing resin is removed from the side opposite to the substrate assembly, that is, from the surface side of the sealing resin, the recognition mark is removed. Can be exposed. At this time, since the recognition mark protrudes from one main surface of the substrate assembly, the amount of sealing resin to be removed for exposing the recognition mark is small, so that the recognition mark can be easily exposed.

上記の製造方法によれば、認識マークを立体的に形成することにより、認識マークが封止樹脂に覆われても、認識マークを外部から確実に認識できるようにすることができる。その結果、第4の工程において、認識マークを外部から認識することによって基板領域の境界線を推定し、推定した基板領域の境界線に沿って、基板集合体を、1又は2以上の基板領域を含む部分に分離・分割することができる。   According to the above manufacturing method, by forming the recognition mark three-dimensionally, the recognition mark can be reliably recognized from the outside even when the recognition mark is covered with the sealing resin. As a result, in the fourth step, the boundary line of the substrate region is estimated by recognizing the recognition mark from the outside, and the substrate assembly is moved to one or more substrate regions along the estimated boundary line of the substrate region. Can be separated and divided into parts including

好ましくは、前記境界マークは、導電性金属によって形成されている。前記付着剤は、はんだである。   Preferably, the boundary mark is made of a conductive metal. The adhesive is solder.

この場合、境界マークに導電性金属を用いることで、基板領域に表面電極や配線パターン等を形成する工程において、同時に、境界マークを形成することができる。さらに、搭載部品を固定するためのはんだを基板領域に配置する工程において、同時に、境界マークにはんだを配置することができる。したがって、認識マークの形成のためだけに、別の工程を追加する必要がない。   In this case, by using a conductive metal for the boundary mark, the boundary mark can be simultaneously formed in the step of forming the surface electrode, the wiring pattern, or the like in the substrate region. Further, in the step of arranging the solder for fixing the mounted component in the substrate region, the solder can be arranged at the boundary mark at the same time. Therefore, it is not necessary to add another process only for forming the recognition mark.

好ましくは、前記第2の工程は、(a)前記境界マークにはんだペーストを塗布する工程と、(b)前記境界マークに塗布された前記はんだペースト(以下、「認識マーク用はんだ」という。)を、熱処理によって固化する工程とを含む。   Preferably, the second step includes (a) a step of applying a solder paste to the boundary mark, and (b) the solder paste applied to the boundary mark (hereinafter referred to as “recognition mark solder”). And a step of solidifying by heat treatment.

この場合、例えば、基板領域に搭載部品を固定するためのはんだペースト(実装用はんだ)を配置するとき(例えば、スクリーン印刷時)に、同時に、認識マーク用はんだを境界マークに塗布することができる。そして、実装用はんだとともに、実装用はんだと同時に、認識マーク用はんだを熱処理によって固化させることができる。認識マーク用はんだは、第2の工程が終了した後には固化しているので、その後の工程において取り扱いが容易になる。   In this case, for example, when the solder paste (mounting solder) for fixing the mounting component to the board region is disposed (for example, during screen printing), the recognition mark solder can be applied to the boundary mark at the same time. . In addition to the mounting solder, the recognition mark solder can be solidified by heat treatment simultaneously with the mounting solder. Since the recognition mark solder is solidified after the second step is completed, it is easy to handle in the subsequent steps.

好ましくは、前記付着剤は、前記境界マークとの親和性が相対的に高く、前記境界マークの近傍部分との親和性が相対的に低い。前記第2の工程において、前記付着剤は、前記境界マークからはみ出して配置される。   Preferably, the adhesive has a relatively high affinity with the boundary mark and a relatively low affinity with the vicinity of the boundary mark. In the second step, the adhesive is disposed so as to protrude from the boundary mark.

この場合、付着剤は、境界マークの近傍部分との親和性(濡れ性)が境界マークそのものとの親和性に比べて相対的に低いため、境界マークからはみ出して配置された部分の付着剤は、境界マークの近傍部分からはじかれる。そして、付着剤は、その表面張力によって丸まり、境界マーク上にのみ支持された略球形の認識マークとなる。例えば、境界マークが親水性を有し、境界マークの近傍部分が撥水性を有し、付着剤が親水性を有する樹脂や金属等を成分に含むようにする。特に、基板がセラミックや樹脂で付着剤がはんだの場合には、認識マークとしてボール状のはんだが形成される。   In this case, the adhesive has a relatively low affinity (wetting property) with the vicinity of the boundary mark as compared with the affinity with the boundary mark itself. It is repelled from the vicinity of the boundary mark. The adhesive is rounded by the surface tension and becomes a substantially spherical recognition mark supported only on the boundary mark. For example, the boundary mark has hydrophilicity, the vicinity of the boundary mark has water repellency, and the adhesive contains hydrophilic resin or metal as a component. In particular, when the substrate is ceramic or resin and the adhesive is solder, ball-shaped solder is formed as a recognition mark.

このようにして形成された認識マークは、基板集合体の一方の主面からの突出高さを大きくすることができるので、認識マークが、より一層、封止樹脂で隠れないようにすることができる。   Since the recognition mark formed in this way can increase the protruding height from one main surface of the substrate assembly, the recognition mark can be further prevented from being hidden by the sealing resin. it can.

好ましくは、前記第2の工程において、前記認識マーク用はんだは、前記基板領域に搭載部品を実装するための実装用はんだの塗布と同時に、前記境界マークに塗布する。   Preferably, in the second step, the recognition mark solder is applied to the boundary mark simultaneously with the application of the mounting solder for mounting the mounting component on the board region.

この場合、認識マーク用はんだを実装用はんだと同時に塗布することで、製造工程の簡略化を図ることができる。   In this case, the manufacturing process can be simplified by applying the recognition mark solder simultaneously with the mounting solder.

好ましくは、前記第2の工程において、前記認識マーク用はんだと前記実装用はんだとを、同時に、熱処理によって固化する。   Preferably, in the second step, the recognition mark solder and the mounting solder are simultaneously solidified by heat treatment.

この場合、第2の工程において、例えば基板集合体を含む全体をリフローし、認識マーク用はんだを実装用はんだと同時に熱処理によって固化させ、製造工程の簡略化を図ることができる。   In this case, in the second step, for example, the entire assembly including the substrate assembly is reflowed, and the recognition mark solder is solidified by heat treatment simultaneously with the mounting solder, thereby simplifying the manufacturing process.

好ましくは、前記第1の工程において、前記基板集合体は、前記基板集合体の前記一方の主面に、前記集合領域に複数の前記基板領域が格子状に配置されるとともに、前記基板領域の前記境界線及びその延長線に沿って分割溝が形成されている。前記境界マークは、前記分割溝によって2つに分割されている。前記第2の工程において、前記境界マークに、前記分割溝を跨いで前記付着剤を配置する。   Preferably, in the first step, the substrate assembly includes a plurality of substrate regions arranged in a lattice pattern in the assembly region on the one main surface of the substrate assembly. A dividing groove is formed along the boundary line and its extension line. The boundary mark is divided into two by the dividing groove. In the second step, the adhesive is disposed on the boundary mark across the dividing groove.

この場合、付着剤は分割溝で分割されないので、付着剤により形成される認識マークが分割溝で分割されないようにすることができる。認識マークが分割されていると認識マークの位置を検出することが難しくなることがあるが、認識マークが分割されていないので、認識マークを容易に検出(認識)することができる。   In this case, since the adhesive is not divided by the dividing groove, the recognition mark formed by the adhesive can be prevented from being divided by the dividing groove. If the recognition mark is divided, it may be difficult to detect the position of the recognition mark. However, since the recognition mark is not divided, the recognition mark can be easily detected (recognized).

好ましくは、前記第3の工程において、前記基板集合体の前記一方の主面に、前記認識マークの高さ以上の厚みで前記封止樹脂を配置した後、前記封止樹脂を前記基板集合体とは反対側から除去して、前記封止樹脂から前記認識マークを露出させる。   Preferably, in the third step, after the sealing resin is disposed on the one main surface of the substrate assembly with a thickness not less than the height of the recognition mark, the sealing resin is disposed on the substrate assembly. The recognition mark is exposed from the sealing resin.

この場合、封止樹脂を除去するときに認識マークを露出させることができ、電子部品の低背化等に好適である。封止樹脂は、例えば研磨によって除去して、認識マークを封止樹脂から露出させる。このとき、認識マークの一部が、封止樹脂とともに除去されてもよい。封止樹脂が柔らかい場合には、へら等によって封止樹脂を除去して、認識マークを封止樹脂から露出させてもよい。   In this case, the recognition mark can be exposed when the sealing resin is removed, which is suitable for reducing the height of the electronic component. The sealing resin is removed, for example, by polishing, and the recognition mark is exposed from the sealing resin. At this time, a part of the recognition mark may be removed together with the sealing resin. When the sealing resin is soft, the recognition resin may be exposed from the sealing resin by removing the sealing resin with a spatula or the like.

好ましくは、前記第1の工程において、前記基板集合体は、前記基板集合体の前記一方の主面に、前記認識マークが配置される凸部が形成されている。   Preferably, in the first step, the substrate assembly has a convex portion on which the recognition mark is arranged on the one main surface of the substrate assembly.

この場合、認識マークは凸部によってかさ上げされるので、認識マークが小さても、認識マークの突出高さを確保することができる。   In this case, since the recognition mark is raised by the convex part, the protruding height of the recognition mark can be secured even if the recognition mark is small.

好ましくは、前記第4の工程において、(a)前記封止樹脂が完全に硬化する前の状態で、前記認識マークを外部から認識して、前記基板領域の前記境界線に沿って、前記封止樹脂のみに分割溝を形成した後に、(b)前記封止樹脂をさらに硬化させた状態で、前記基板領域の前記境界線に沿って、前記基板集合体を分離・分割する。   Preferably, in the fourth step, (a) in a state before the sealing resin is completely cured, the recognition mark is recognized from the outside, and the sealing is performed along the boundary line of the substrate region. After forming the dividing groove only in the stop resin, (b) the substrate aggregate is separated and divided along the boundary line of the substrate region in a state where the sealing resin is further cured.

封止樹脂の硬化に伴って基板集合体に反り等の変形が生じる場合、封止樹脂の硬化が進むほど、基板集合体の変形が大きくなる。封止樹脂が完全に硬化する前の状態では、基板集合体の変形が相対的に小さいため、封止樹脂に精度よく分割溝を形成することができる。また、封止樹脂は基板集合体に比べて相対的に柔らかいため、封止樹脂に容易かつ高精度に分割溝を形成することができる。   When deformation such as warpage occurs in the substrate assembly as the sealing resin cures, the deformation of the substrate assembly increases as the sealing resin cures. Since the deformation of the substrate aggregate is relatively small before the sealing resin is completely cured, the dividing grooves can be accurately formed in the sealing resin. In addition, since the sealing resin is relatively soft compared to the substrate assembly, it is possible to easily form the dividing grooves in the sealing resin with high accuracy.

封止樹脂に分割溝を形成した後に封止樹脂がさらに硬化しても、封止樹脂は個々の基板領域に分離・分割されているため、基板集合体は、封止樹脂の硬化に伴う変形の影響を受けにくくなる。つまり、基板集合体の変形は、封止樹脂を分離・分割しない場合と比べると、小さくなる。また、基板集合体の変形が小さいため、容易に分離・分割することができる。さらに、封止樹脂の硬化が進んでいるため、基板集合体の分離・分割の工程で生じる切削粉等が封止樹脂に付着するなどの悪影響も少なくなる。   Even if the sealing resin is further cured after forming the dividing grooves in the sealing resin, the sealing resin is separated and divided into individual substrate regions. It becomes difficult to be affected. That is, the deformation of the substrate assembly is smaller than when the sealing resin is not separated and divided. Further, since the deformation of the substrate assembly is small, it can be easily separated and divided. Furthermore, since the curing of the sealing resin is progressing, adverse effects such as adhesion of cutting powder or the like generated in the process of separating / dividing the substrate aggregate to the sealing resin are reduced.

したがって、精度よく、かつ効率よく、基板集合体を分離・分割することができる。   Therefore, the substrate aggregate can be separated and divided with high accuracy and efficiency.

また、本発明は、以下のように構成した電子部品の基板集合体を提供する。   The present invention also provides a board assembly of electronic components configured as follows.

電子部品の基板集合体は、境界マークと、認識マークと、封止樹脂とを備える。前記境界マークは、前記基板集合体の少なくとも一方の主面において、1個の電子部品の基板となる領域(以下、「基板領域」という。)が複数配置されている領域(以下、「集合領域」という。)の外側(以下、「外側領域」という。)に、前記基板領域の境界線の位置を認識可能な位置に配置されている。前記認識マークは、前記境界マークに配置された所定量の1種類又は2種類以上の付着剤により形成され、前記基板集合体の前記一方の主面から突出する。前記封止樹脂は、前記基板集合体の前記一方の主面の少なくとも前記集合領域に配置されている。前記認識マークを外部から認識して、前記基板集合体を分離・分割することが可能である。   A board assembly of electronic components includes a boundary mark, a recognition mark, and a sealing resin. The boundary mark is a region (hereinafter referred to as “collection region”) in which a plurality of regions (hereinafter referred to as “substrate regions”) serving as substrates of one electronic component are arranged on at least one main surface of the substrate assembly. ”) (Hereinafter referred to as“ outer region ”) is disposed at a position where the position of the boundary line of the substrate region can be recognized. The recognition mark is formed of a predetermined amount of one type or two or more types of adhesive disposed on the boundary mark, and protrudes from the one main surface of the substrate assembly. The sealing resin is disposed at least in the assembly region of the one main surface of the substrate assembly. It is possible to separate and divide the substrate assembly by recognizing the recognition mark from the outside.

上記構成において、境界マークは、基板領域の境界線の位置を認識可能な位置に配置されていればよく、基板領域の境界線上に限らず、基板領域の境界線から所定距離離れている位置や、基板領域の中心線の延長線上などであってもよい。境界マークは、基板領域の境界線の少なくとも一部について配置されていればよく、必ずしも全ての境界線について配置されている必要はない。電子部品の電気回路は、通常は、基板集合体に封止樹脂が配置されるまでに、基板集合体の主面上あるいは基板集合体の内部に構成される。   In the above configuration, the boundary mark only needs to be disposed at a position where the position of the boundary line of the substrate region can be recognized, and is not limited to the boundary line of the substrate region. It may be on an extension line of the center line of the substrate region. The boundary mark only needs to be arranged for at least a part of the boundary line of the substrate region, and is not necessarily arranged for all the boundary lines. The electric circuit of the electronic component is usually configured on the main surface of the substrate assembly or inside the substrate assembly before the sealing resin is disposed on the substrate assembly.

上記構成において、認識マークは基板集合体の一方の主面から突出しているため、基板集合体の一方の主面の集合領域に封止樹脂を配置するときに封止樹脂が外側領域まで広がっても、認識マークが封止樹脂で完全に隠れてしまうことがないようにする(すなわち、少なくとも認識マークの一部を封止樹脂から露出させるようにする)ことが容易である。   In the above configuration, since the recognition mark protrudes from one main surface of the substrate assembly, the sealing resin spreads to the outer region when the sealing resin is disposed in the assembly region of one main surface of the substrate assembly. However, it is easy to prevent the recognition mark from being completely hidden by the sealing resin (that is, at least a part of the recognition mark is exposed from the sealing resin).

また、認識マークが封止樹脂で完全に隠れてしまう場合でも、基板集合体とは反対側から、すなわち封止樹脂の表面側から封止樹脂の一部を除去すれば、認識マークを露出させることができる。このとき、認識マークが基板集合体の一方の主面から突出しているため、認識マークを露出させるために除去する封止樹脂は少なくてすむので、容易に認識マークを露出させることができる。   Even if the recognition mark is completely hidden by the sealing resin, if the part of the sealing resin is removed from the side opposite to the substrate assembly, that is, the surface side of the sealing resin, the recognition mark is exposed. be able to. At this time, since the recognition mark protrudes from one main surface of the substrate assembly, the amount of sealing resin to be removed for exposing the recognition mark is small, so that the recognition mark can be easily exposed.

上記の構成によれば、認識マークを立体的に形成することにより、認識マークが封止樹脂に覆われても、認識マークを外部から確実に認識できるようにすることができる。その結果、認識マークを外部から認識することによって基板領域の境界線を推定し、推定した基板領域の境界線に沿って、基板集合体を、1又は2以上の基板領域を含む部分に分離・分割することができる。   According to said structure, even if a recognition mark is covered with sealing resin by forming a recognition mark in three dimensions, a recognition mark can be reliably recognized from the outside. As a result, the boundary line of the substrate region is estimated by recognizing the recognition mark from the outside, and the substrate aggregate is separated into parts including one or more substrate regions along the estimated boundary line of the substrate region. Can be divided.

好ましくは、前記境界マークは、導電性金属によって形成されている。前記付着剤は、はんだである。   Preferably, the boundary mark is made of a conductive metal. The adhesive is solder.

この場合、境界マークに導電性金属を用いることで、基板領域に表面電極や配線パターン等を形成する工程において、同時に、境界マークを形成することができる。さらに、搭載部品を固定するためのはんだを基板領域に配置する工程において、同時に、境界マークにはんだを配置することができる。したがって、認識マークの形成のためだけに、別の工程を追加する必要がない。   In this case, by using a conductive metal for the boundary mark, the boundary mark can be simultaneously formed in the step of forming the surface electrode, the wiring pattern, or the like in the substrate region. Further, in the step of arranging the solder for fixing the mounted component in the substrate region, the solder can be arranged at the boundary mark at the same time. Therefore, it is not necessary to add another process only for forming the recognition mark.

好ましくは、前記付着剤は、前記境界マークとの親和性が相対的に高く、前記境界マークの近傍部分との親和性が相対的に低い。前記付着剤は、前記境界マークからはみ出して配置される。   Preferably, the adhesive has a relatively high affinity with the boundary mark and a relatively low affinity with the vicinity of the boundary mark. The adhesive is disposed so as to protrude from the boundary mark.

この場合、付着剤は、境界マークの近傍部分との親和性が相対的に低いため、境界マークからはみ出して配置された部分の付着剤は、境界マークの近傍部分からはじかれる。そして、付着剤は、その表面張力によって丸まり、境界マーク上にのみ支持された略球形の認識マークとなる。例えば、境界マークが親水性を有し、境界マークの近傍部分が撥水性を有し、付着剤が親水性を有する樹脂や金属等を成分に含むようにする。特に付着剤がはんだの場合には、認識マークとしてボール状のはんだが形成される。   In this case, since the adhesive has a relatively low affinity with the vicinity of the boundary mark, the part of the adhesive that protrudes from the boundary mark is repelled from the vicinity of the boundary mark. The adhesive is rounded by the surface tension and becomes a substantially spherical recognition mark supported only on the boundary mark. For example, the boundary mark has hydrophilicity, the vicinity of the boundary mark has water repellency, and the adhesive contains hydrophilic resin or metal as a component. In particular, when the adhesive is solder, ball-shaped solder is formed as a recognition mark.

このようにして形成された認識マークは、基板集合体の一方の主面からの突出高さを大きくすることができるので、認識マークが、より一層、封止樹脂で隠れないようにすることができる。   Since the recognition mark formed in this way can increase the protruding height from one main surface of the substrate assembly, the recognition mark can be further prevented from being hidden by the sealing resin. it can.

好ましくは、前記基板領域には搭載部品が実装されている。該搭載部品を覆うように前記封止樹脂が配置されている。   Preferably, a mounting component is mounted on the board region. The sealing resin is disposed so as to cover the mounted component.

この場合、搭載部品を覆う封止樹脂から認識マーク用はんだを露出させることによって、基板集合体を1又は2以上の子基板に容易に分離することができる。   In this case, by exposing the recognition mark solder from the sealing resin that covers the mounted component, the board assembly can be easily separated into one or more sub boards.

本発明によれば、基板集合体を分離・分割する際に、認識マークを確実に認識できる。   According to the present invention, the recognition mark can be reliably recognized when the substrate aggregate is separated and divided.

以下、本発明の実施の形態について実施例を、図1〜図8を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to FIGS.

<実施例1> 実施例1の電子部品の製造方法について、図1a〜図1gを参照しながら説明する。図1a〜図1fにおいて、(A)は親基板10の平面図、(B)は(A)の線b−bに沿って切断した断面図である。   <Example 1> The manufacturing method of the electronic component of Example 1 is demonstrated, referring FIG. 1A to 1F, (A) is a plan view of the parent substrate 10, and (B) is a cross-sectional view taken along line bb of (A).

まず、図1aに示す親基板10を準備する。   First, the parent substrate 10 shown in FIG. 1a is prepared.

図1a(A)に示すように、親基板10の一方の主面、すなわち図において上面12には、外周縁に沿う外側領域よりも内側の集合領域に、点線16xで示したように、複数の基板領域16が格子状に配置されている。親基板10の上面12には、所定のパターンで金属膜が形成されている。すなわち、各基板領域16には、表面電極20が形成され、外側領域には、基板領域16の境界線16xの延長線上に境界マーク22が形成されている。   As shown in FIG. 1A (A), on one main surface of the parent substrate 10, that is, the upper surface 12 in the figure, a plurality of inner regions are formed on the inner region from the outer region along the outer peripheral edge, as indicated by dotted lines 16x. The substrate regions 16 are arranged in a grid pattern. A metal film is formed in a predetermined pattern on the upper surface 12 of the parent substrate 10. That is, the surface electrode 20 is formed in each substrate region 16, and the boundary mark 22 is formed on the extended region of the boundary line 16 x of the substrate region 16 in the outer region.

図1a(B)に示すように、親基板10の他方の主面、すなわち図において下面14には、基板領域16の境界線16x(図1a(A)参照)及びその延長線に対応して分割溝15が形成されている。   As shown in FIG. 1A (B), the other main surface of the parent substrate 10, that is, the lower surface 14 in the drawing, corresponds to the boundary line 16x (see FIG. 1A) of the substrate region 16 and its extension line. A dividing groove 15 is formed.

次に、図1bに示すように、親基板10の上面12に、マスクを用いてはんだペースト30,32をスクリーン印刷する。すなわち、基板領域16の表面電極20と、周縁領域17の境界マーク22とに、はんだペースト30,32を配置する。このとき、図1b(B)において符号cで示した部分を拡大した図1b(C)に示すように、境界マーク22に配置するはんだペースト32は、境界マーク22の面積よりも大きな面積部分に印刷し、境界マーク22上のみならず、境界マーク22の近傍部分にはみ出すように配置し、好ましくは、はんだペースト32の領域S2内に境界マーク22の領域S1が含まれるようにする。ただし、領域S2内に領域S1が完全に含まれていなくても、その一部が重なっていればよい。   Next, as shown in FIG. 1b, solder pastes 30 and 32 are screen-printed on the upper surface 12 of the parent substrate 10 using a mask. That is, the solder pastes 30 and 32 are arranged on the surface electrode 20 in the substrate region 16 and the boundary mark 22 in the peripheral region 17. At this time, as shown in FIG. 1 b (C) in which the portion indicated by reference sign c in FIG. Printing is performed so as to protrude not only on the boundary mark 22 but also in the vicinity of the boundary mark 22, and preferably, the area S 1 of the boundary mark 22 is included in the area S 2 of the solder paste 32. However, even if the region S1 is not completely included in the region S2, it is only necessary that a part thereof overlaps.

次に、図1cに示すように、親基板10の各基板領域16の表面電極20のはんだペースト30上に搭載部品40を実装する。   Next, as shown in FIG. 1 c, the mounting component 40 is mounted on the solder paste 30 of the surface electrode 20 in each substrate region 16 of the parent substrate 10.

次に、親基板10をリフロー炉に入れ、加熱処理し、はんだペースト30,32を溶融した後、冷却する。溶融したはんだペースト30の固化によって、図1dに示すように、搭載部品40は表面電極20に固着される。   Next, the parent substrate 10 is put in a reflow furnace, subjected to heat treatment, and the solder pastes 30 and 32 are melted and then cooled. By solidifying the molten solder paste 30, the mounting component 40 is fixed to the surface electrode 20, as shown in FIG.

境界マーク22からはみ出すように塗布されたはんだペースト32(図1b、図1c参照)は、図1d(B)及び図1d(B)において符号cで示した部分の要部拡大断面図である図1d(C)において符号34で示すように、溶融すると、その表面張力によってボール状の形状となり、実質的に境界マーク22上にのみ支持された状態となる。   The solder paste 32 (see FIGS. 1b and 1c) applied so as to protrude from the boundary mark 22 is an enlarged cross-sectional view of the main part of the portion indicated by reference numeral c in FIGS. 1d (B) and 1d (B). As indicated by reference numeral 34 in 1d (C), when melted, it becomes a ball shape due to its surface tension, and is substantially supported only on the boundary mark 22.

境界マーク22に対してはんだペースト32の印刷位置が多少ずれても、はんだペースト32は加熱処理によって境界マーク22上に支持される略球形のはんだ34となるため、はんだ34の中心位置は境界マーク22の中心位置と略一致する。   Even if the printing position of the solder paste 32 is slightly deviated from the boundary mark 22, the solder paste 32 becomes a substantially spherical solder 34 supported on the boundary mark 22 by heat treatment. 22 substantially coincides with the center position.

次に、図1eにおいて斜線で示すように、搭載部品40が実装されている親基板10の上面12に、封止樹脂50を塗布する。封止樹脂50は、親基板10の集合領域、すなわち各基板領域16に所定の厚さで塗布し、搭載部品40が封止樹脂50内に埋め込まれるようにする。封止樹脂50の粘度や塗布量等を適宜に選択することによって、集合領域に塗布された封止樹脂50が外側領域17にまで広がっても、ボール状のはんだ34の少なくとも上部を、封止樹脂50から露出させることができる。   Next, as indicated by oblique lines in FIG. 1e, a sealing resin 50 is applied to the upper surface 12 of the parent substrate 10 on which the mounting component 40 is mounted. The sealing resin 50 is applied to the assembly region of the parent substrate 10, that is, each substrate region 16 with a predetermined thickness so that the mounting component 40 is embedded in the sealing resin 50. Even if the sealing resin 50 applied to the gathering region spreads to the outer region 17 by appropriately selecting the viscosity and the coating amount of the sealing resin 50, at least the upper part of the ball-shaped solder 34 is sealed. The resin 50 can be exposed.

次に、図1fに示すように、親基板10の封止樹脂50に、基板領域16の境界線16xに沿って、分割溝52を形成する。このとき、親基板10の外側領域に露出しているボール状のはんだ34をターゲットとして用い、例えば、対向するボール状のはんだ34のそれぞれの中心を通るように、ダイサーを用いて封止樹脂50に分割溝52を形成する。   Next, as illustrated in FIG. 1 f, the division grooves 52 are formed in the sealing resin 50 of the parent substrate 10 along the boundary line 16 x of the substrate region 16. At this time, the ball-shaped solder 34 exposed in the outer region of the parent substrate 10 is used as a target. The dividing groove 52 is formed in the above.

次に、親基板10を、基板領域16の境界線16xに沿って折り曲げ、分離・分割し、図1gに示す子基板11を形成する。このとき、分割溝15,52には多少の幅があるため、子基板には、段差18,19が形成される。   Next, the parent substrate 10 is bent along the boundary line 16x of the substrate region 16, separated and divided to form the child substrate 11 shown in FIG. 1g. At this time, since the dividing grooves 15 and 52 have a certain width, steps 18 and 19 are formed on the sub-board.

なお、図1gのように子基板11に分割されたものが製品として出荷される場合に限らず、図1fに示すように、分割溝52が形成され、分割可能な状態で製品として出荷され、ユーザー自身が子基板11に分割して使用する場合もある。   In addition, it is not limited to the case where the substrate divided into the sub-boards 11 as shown in FIG. 1g is shipped as a product, but as shown in FIG. In some cases, the user himself / herself divides it into the sub-boards 11.

次に、具体的な作製例について、説明する。   Next, a specific manufacturing example will be described.

まず、親基板10を準備する。キャリアフィルム上に、ドクターブレード等により、たとえば低温焼結セラミックを主とするセラミックグリーンシートを成形する。その後、セラミックグリーンシートを、キャリアフィルムとともに、所定の大きさに切断する。次いで、セラミックグリーンシートにレーザー光(例えば、COレーザー光)を照射し、あるいは機械的なパンチングによって、セラミックグリーンシートにビアホール導体用孔を形成する。次いで、この孔内にAgやCuを主とする導体ペーストを充填して、ビアホール導体(層間接続導体)を形成する。次いで、同様の導体ペーストを用いて、配線ラインや引き出しラインなどになる面内導体パターンを、セラミックグリーンシートの表面に、スクリーン印刷等で印刷する。 First, the parent substrate 10 is prepared. For example, a ceramic green sheet mainly composed of low-temperature sintered ceramic is formed on the carrier film by a doctor blade or the like. Thereafter, the ceramic green sheet is cut into a predetermined size together with the carrier film. Next, a via hole conductor hole is formed in the ceramic green sheet by irradiating the ceramic green sheet with laser light (for example, CO 2 laser light) or mechanical punching. Next, the hole is filled with a conductor paste mainly composed of Ag and Cu to form a via-hole conductor (interlayer connection conductor). Next, using the same conductor paste, an in-plane conductor pattern that becomes a wiring line, a lead line, or the like is printed on the surface of the ceramic green sheet by screen printing or the like.

上記のようにして必要な層となる各セラミックグリーンシートを作成した後、キャリアフィルムをはがし、全てのセラミックグリーンシートを積層し、圧着し、未焼成セラミック積層体を作製する。未焼成セラミック積層体の一方主面(後述する実施例2では、両主面)に、子基板に分割するための分割溝15となる部分を形成する。溝形成には、親基板10の縁部付近に配置されたマーク(たとえば上記ビアホール導体用孔に導体ペーストを充填したビアホール導体の露出端面)を認識し、精度よく溝を形成する。   After preparing each ceramic green sheet which becomes a required layer as mentioned above, a carrier film is peeled off, all the ceramic green sheets are laminated | stacked, and it crimps | bonds, and produces an unbaking ceramic laminated body. On one main surface (both main surfaces in Example 2 to be described later) of the unfired ceramic laminate, a portion to be a division groove 15 for dividing the sub-substrate is formed. In forming the groove, a mark (for example, an exposed end surface of the via-hole conductor in which the via-hole conductor hole is filled with the conductive paste) is recognized near the edge of the parent substrate 10 and the groove is formed with high accuracy.

次いで、未焼成セラミック積層体を焼成した後、表面に露出しているビアホール導体の端面や面内導体パターンにメッキを施し、表面電極20や境界マーク22などを形成する。なお、境界マーク22は、厚膜面内導体パターンによって形成されていてもよいが、ビアホール導体の露出端面であってもよい。また、はんだ等の付着剤との濡れ性が優れていれば、必ずしもメッキは必要ない。   Next, after firing the unfired ceramic laminate, the end face of the via-hole conductor and the in-plane conductor pattern exposed on the surface are plated to form the surface electrode 20 and the boundary mark 22. The boundary mark 22 may be formed by a thick in-plane conductor pattern, but may be an exposed end face of the via-hole conductor. Further, if the wettability with an adhesive such as solder is excellent, plating is not necessarily required.

次に、準備した親基板10の表面電極20や境界マーク22の表面に、はんだ印刷を行い、表面電極20には表面実装部品40をマウントする。すなわち、はんだ印刷時には、子基板11に分割するために使用する境界マーク22にもはんだを印刷する。   Next, solder printing is performed on the surface of the surface electrode 20 and the boundary mark 22 of the prepared parent substrate 10, and the surface mounting component 40 is mounted on the surface electrode 20. That is, at the time of solder printing, the solder is also printed on the boundary mark 22 used to divide the daughter board 11.

次いで、リフロー炉に親基板10を投入し、はんだペースト30,32を溶融させ部品の外部端子と基板の表面電極とを固着するとともに、境界マーク22の上のはんだペースト32を立体的なボール状のはんだ34(以下、「はんだボール34」ともいう。)に変形する。   Next, the parent substrate 10 is put into a reflow furnace, the solder pastes 30 and 32 are melted to fix the external terminals of the components and the surface electrodes of the substrate, and the solder paste 32 on the boundary mark 22 is formed into a three-dimensional ball shape. The solder 34 (hereinafter also referred to as “solder ball 34”) is deformed.

次いで、表面実装部品40を覆う封止樹脂50として、エポキシ樹脂等をポッティングする。一般的に、セラミックの基板の場合には、反りやうねりがあるため、トランスファーモールドでは基板割れが問題となり、トランスファーモールドは困難であるため、樹脂ポッティングが好ましい。   Next, an epoxy resin or the like is potted as the sealing resin 50 covering the surface mount component 40. In general, in the case of a ceramic substrate, since there is warping and undulation, substrate cracking becomes a problem in transfer molding, and transfer molding is difficult, so resin potting is preferable.

エポキシ樹脂をポッティングするとき、親基板10及び封止樹脂50を加熱し、封止樹脂50の流動性を高め、封止樹脂50が親基板10と表面実装部品40との間の狭い隙間に流れ込むようにする。これによって、表面実装部品40と親基板10との間の固定を強化することができる。   When potting an epoxy resin, the parent substrate 10 and the sealing resin 50 are heated to improve the fluidity of the sealing resin 50, and the sealing resin 50 flows into a narrow gap between the parent substrate 10 and the surface mount component 40. Like that. Thereby, the fixation between the surface-mounted component 40 and the parent substrate 10 can be strengthened.

エポキシ樹脂をポッティングするとき、エポキシ樹脂が外側に広がり、親基板10の縁部付近に配置されたはんだボール34に達してもよいが、はんだボール34がエポキシ樹脂で完全に覆われてしまうことがないように、エポキシ樹脂の塗布量や粘度を調節することが望ましい。   When potting the epoxy resin, the epoxy resin spreads outside and may reach the solder balls 34 arranged near the edge of the parent substrate 10, but the solder balls 34 may be completely covered with the epoxy resin. It is desirable to adjust the coating amount and viscosity of the epoxy resin so that there is no problem.

次いで、脱泡を行い、オーブンにてエポキシ樹脂を半硬化させる。   Next, defoaming is performed, and the epoxy resin is semi-cured in an oven.

次いで、エポキシ樹脂から露出させたはんだボール34に位置を合わせて、エポキシ樹脂に子基板分割用の分割溝52をダイサーにて形成する。このとき、親基板10とエポキシ樹脂50の両方をダイサーで同時に加工しようとすると作業効率が低下するので、半硬化(Bステージ)状態のエポキシ樹脂のみを加工し、親基板10にはブレードが到達しないようにして、ダイサー速度を確保することが望ましい。このとき、樹脂の厚み方向全体に分割溝を形成してもよいし、樹脂の厚み方向の一部を残すようにして分割溝を形成してもよい。   Next, the position is aligned with the solder ball 34 exposed from the epoxy resin, and the dicing groove 52 for dividing the sub board is formed in the epoxy resin by a dicer. At this time, if both the parent substrate 10 and the epoxy resin 50 are processed simultaneously with a dicer, the working efficiency is lowered. Therefore, only the semi-cured (B stage) epoxy resin is processed, and the blade reaches the parent substrate 10. It is desirable to ensure the dicer speed. At this time, the dividing groove may be formed in the entire resin thickness direction, or the dividing groove may be formed so as to leave a part in the resin thickness direction.

次いで、分割溝52を有する半硬化状態の樹脂50をオーブンにてさらに硬化(本硬化)させた後、親基板10に形成された分割溝15と、エポキシ樹脂50に形成された溝52とをきっかけとして、子基板11に分割する。このように、封止樹脂や親基板にあらかじめ分割溝を形成しておくことが望ましいが、必ずしも、封止樹脂、親基板の両者に分割溝が必要なわけではない。すなわち、どちらか一方にのみ分割溝が形成されていてもよく、分割溝を一切形成しなくてもよい。分割溝を形成しないた場合、ダイサーでフルカットすればよい。   Next, the semi-cured resin 50 having the divided grooves 52 is further cured (main cured) in an oven, and then the divided grooves 15 formed in the parent substrate 10 and the grooves 52 formed in the epoxy resin 50 are formed. As a trigger, it is divided into the sub-boards 11. As described above, it is desirable to form the division grooves in the sealing resin or the parent substrate in advance, but the division grooves are not necessarily required in both the sealing resin and the parent substrate. That is, the dividing groove may be formed only in one of them, or the dividing groove may not be formed at all. If the dividing groove is not formed, it may be fully cut with a dicer.

封止樹脂50をはんだボール34、すなわち境界マーク22の近くまで塗布しても、はんだボール34が立体的であるため、封止樹脂50の表面から露出し、封止樹脂50に分割溝52を形成するときに、はんだボール34を認識マーク(アライメントマーク)として利用することができる。すなわち、はんだボール34が完全に隠れない程度までは、はんだボール34に接近させて封止樹脂50を高く形成することができるので、アライメントマークとなるはんだボール34及び境界マーク22を基板領域16に接近して配置することができる。その結果、アライメントマークを配置する周辺領域(マージン部)を小さくし、親基板10中に配置する基板領域16が占める面積を大きくし、同じサイズの親基板10からより多くの子基板11を作製することが可能となる。   Even if the sealing resin 50 is applied to the solder ball 34, that is, close to the boundary mark 22, the solder ball 34 is three-dimensional, so that it is exposed from the surface of the sealing resin 50 and the dividing groove 52 is formed in the sealing resin 50. When forming, the solder ball 34 can be used as a recognition mark (alignment mark). That is, as long as the solder balls 34 are not completely hidden, the sealing resin 50 can be formed high by being close to the solder balls 34, so that the solder balls 34 and the boundary marks 22 that serve as alignment marks are formed on the substrate region 16. Can be placed close together. As a result, the peripheral region (margin portion) where the alignment mark is arranged is reduced, the area occupied by the substrate region 16 arranged in the parent substrate 10 is increased, and more child substrates 11 are produced from the parent substrate 10 of the same size. It becomes possible to do.

また、樹脂塗布時に、はんだボールの底面や側面に樹脂が達してもよく、樹脂を塗布する位置を精度よく調整する必要がないので、作業が簡易となる。例えば、従来は必要であった親基板に対する樹脂塗布位置の高精度な位置決めが不要になり、加工時間を短縮することができる。   Further, when the resin is applied, the resin may reach the bottom surface or the side surface of the solder ball, and it is not necessary to accurately adjust the position where the resin is applied. For example, it is not necessary to position the resin application position with respect to the parent substrate with high accuracy, which is necessary in the past, and the processing time can be shortened.

<実施例2> 実施例2の電子部品の製造方法について、図2a及び図2bを参照しながら説明する。実施例2は、実施例1と略同じであり、以下では同じ構成部分には同じ符号を用い、実施例1との相違点を中心に説明する。   <Example 2> The manufacturing method of the electronic component of Example 2 is demonstrated referring FIG. 2a and FIG. 2b. The second embodiment is substantially the same as the first embodiment. In the following description, the same reference numerals are used for the same components, and differences from the first embodiment will be mainly described.

実施例1と異なり、図2aに示す親基板10aを準備する。図2a(A)は上面図、(B)は(A)のb−b線断面図、(C)は(B)において符号cで示した部分の要部拡大断面図である。親基板10aには、その分割をより容易にするため、下面14に形成された分割溝15に加え、上面12に断面V字状の分割溝13が形成されている。このため、境界マーク23は、図2b(A)の上面図及び断面図に示すように、分割溝13によって分割されている。   Unlike Example 1, a parent substrate 10a shown in FIG. 2a is prepared. 2A is a top view, FIG. 2B is a cross-sectional view taken along the line bb of FIG. 2A, and FIG. 2C is an enlarged cross-sectional view of a main part indicated by reference numeral c in FIG. In order to facilitate the division of the parent substrate 10 a, a dividing groove 13 having a V-shaped cross section is formed on the upper surface 12 in addition to the dividing grooves 15 formed on the lower surface 14. For this reason, the boundary mark 23 is divided by the dividing groove 13 as shown in the top view and the cross-sectional view of FIG.

第2実施例の各工程は、実施例1と同じである。   Each process of the second embodiment is the same as that of the first embodiment.

すなわち、準備した親基板10aの上面にはんだペーストを印刷する。このとき、図2b(B)の上面図及び断面図に示すように、分割された境界マーク23の面積よりも大きな面積部分に、はんだペースト33を塗布する。   That is, a solder paste is printed on the upper surface of the prepared parent substrate 10a. At this time, as shown in the top view and the cross-sectional view of FIG. 2B (B), the solder paste 33 is applied to an area larger than the area of the divided boundary mark 23.

次に、親基板10aをリフロー炉に入れ、加熱処理を行う。加熱処理すると、図2b(C)の上面図及び断面図に示すように、ほぼ中央で二つに分割された境界マーク23の上に、一つのボール状のはんだ35が形成される。   Next, the parent substrate 10a is put into a reflow furnace and heat treatment is performed. When the heat treatment is performed, as shown in a top view and a cross-sectional view of FIG. 2B (C), one ball-like solder 35 is formed on the boundary mark 23 divided into two at the center.

次に、親基板10aの上面に封止樹脂を塗布した後、境界マーク23上のボール状のはんだ35をターゲットとして、封止樹脂に分割溝を形成する。   Next, a sealing resin is applied to the upper surface of the parent substrate 10a, and then a split groove is formed in the sealing resin using the ball-shaped solder 35 on the boundary mark 23 as a target.

最後に、親基板10aを子基板に分割する。   Finally, the parent substrate 10a is divided into child substrates.

なお、第2の分割溝13で分割された境界マーク23のそれぞれの領域に、ボール状のはんだ35が別々に形成されるようにしてもよいが、この場合には、中心位置の検出(認識)が難しくなる。図2b(C)に示したように、分割溝13で複数に分割された境界マーク23全体で共通のボール状のはんだ35を形成することで、中心位置の検出(認識)が容易となる。   Ball-shaped solder 35 may be separately formed in each region of the boundary mark 23 divided by the second dividing groove 13, but in this case, detection (recognition of the center position) ) Becomes difficult. As shown in FIG. 2B (C), the central position can be easily detected (recognized) by forming a common ball-shaped solder 35 in the entire boundary mark 23 divided into a plurality of division grooves 13.

<実施例3> 実施例3の電子部品の製造方法について、図3を参照しながら説明する。実施例3は、実施例1と略同じであり、以下では同じ構成部分には同じ符号を用い、実施例1との相違点を中心に説明する。   <Example 3> The manufacturing method of the electronic component of Example 3 is demonstrated, referring FIG. The third embodiment is substantially the same as the first embodiment. In the following description, the same reference numerals are used for the same components, and differences from the first embodiment will be mainly described.

実施例3では、封止樹脂50を研磨して除去する点が実施例1とは異なる。   The third embodiment is different from the first embodiment in that the sealing resin 50 is polished and removed.

すなわち、実施例1と同様に、親基板10の上面12にはんだペーストを印刷し、搭載部品40を実装した後、加熱処理を行い、親基板10の上面12に封止樹脂50を塗布して、搭載部品40を封止する。   That is, as in the first embodiment, a solder paste is printed on the upper surface 12 of the parent substrate 10 and the mounting component 40 is mounted. Then, heat treatment is performed, and the sealing resin 50 is applied to the upper surface 12 of the parent substrate 10. The mounting component 40 is sealed.

本例では、図3(A)の断面図に示すように、境界マーク22上に形成されるボール状のはんだ34は、搭載部品40よりも高く、ボール状のはんだ34は、実施例1と異なり、封止樹脂50に埋め込まれている。   In this example, as shown in the cross-sectional view of FIG. 3A, the ball-shaped solder 34 formed on the boundary mark 22 is higher than the mounting component 40, and the ball-shaped solder 34 is the same as that of the first embodiment. Differently, it is embedded in the sealing resin 50.

次に、図3(B)に示すように、封止樹脂50の厚みを減らす。例えば、樹脂の表面を研磨機の研磨ローラ60を用いて研磨し、樹脂塗布面を平らにする。   Next, as shown in FIG. 3B, the thickness of the sealing resin 50 is reduced. For example, the surface of the resin is polished using a polishing roller 60 of a polishing machine, and the resin application surface is flattened.

これにより、図3(C)の断面図及び(D)の上面図に示すように、封止樹脂50の研磨面に、境界マーク22上に形成されたボール状のはんだ34の略円形の断面を露出させる。搭載部品40は、封止樹脂50内に埋め込まれ、封止された状態である。   Thereby, as shown in the cross-sectional view of FIG. 3C and the top view of FIG. 3D, the substantially circular cross-section of the ball-shaped solder 34 formed on the boundary mark 22 on the polishing surface of the sealing resin 50. To expose. The mounted component 40 is embedded and sealed in the sealing resin 50.

次いで、実施例1と同様に、封止樹脂50に分割溝を形成した後、子基板に分割する。封止樹脂50に分割溝を形成するときに、封止樹脂から露出しているボール状のはんだ34の略円形の断面34sをターゲットとして用いる。   Next, in the same manner as in Example 1, after forming a dividing groove in the sealing resin 50, it is divided into child substrates. When forming the dividing groove in the sealing resin 50, a substantially circular cross section 34s of the ball-shaped solder 34 exposed from the sealing resin is used as a target.

最後に、親基板10を子基板に分割する。   Finally, the parent substrate 10 is divided into child substrates.

本例では、樹脂塗布後に、はんだボール34が樹脂に覆われても構わないので、樹脂の材質や塗布量の選択自由度が高い。そのため、加工時間の短縮化・簡略化を図ることができる。   In this example, since the solder ball 34 may be covered with the resin after the resin application, the degree of freedom in selecting the resin material and the application amount is high. Therefore, the processing time can be shortened and simplified.

また、はんだボール34は、リフロー後に球形になるため、研磨面の高さがばらついても、露出する断面面が略円形であり、中心位置を検出するのが容易である。   Further, since the solder ball 34 becomes spherical after reflowing, even if the height of the polished surface varies, the exposed cross-sectional surface is substantially circular, and it is easy to detect the center position.

樹脂塗布時にはアライメントマークを露出させる必要がないため、アライメントマークを配置する周辺領域を小さくし、親基板10中に個基板領域16が占める面積を増やし、取り個数をより一層増やすことができる。   Since it is not necessary to expose the alignment mark at the time of resin application, the peripheral area where the alignment mark is arranged can be reduced, the area occupied by the individual substrate area 16 in the parent substrate 10 can be increased, and the number to be obtained can be further increased.

<実施例4> 実施例4の電子部品の製造方法について、図4を参照しながら説明する。実施例4は、実施例3と略同じであり、以下では同じ構成部分には同じ符号を用い、実施例3との相違点を中心に説明する。   <Example 4> The manufacturing method of the electronic component of Example 4 is demonstrated referring FIG. The fourth embodiment is substantially the same as the third embodiment. In the following description, the same reference numerals are used for the same components, and differences from the third embodiment will be mainly described.

図4(A)〜(C)は、それぞれ、実施例3の図3(A)〜(C)に対応する断面図である。図4(D)は、図4(A)の符号dで示した部分の要部拡大断面図である。   4A to 4C are cross-sectional views corresponding to FIGS. 3A to 3C of Example 3, respectively. FIG. 4D is an enlarged cross-sectional view of a main part of the portion indicated by reference sign d in FIG.

実施例4では、図4に示すように、周縁領域17に凸部12xを設けた親基板10xを用いる。親基板10xの凸部12xの上に境界マーク22を形成する。   In the fourth embodiment, as illustrated in FIG. 4, a parent substrate 10 x provided with a convex portion 12 x in the peripheral region 17 is used. A boundary mark 22 is formed on the convex portion 12x of the parent substrate 10x.

例えば、通常のセラミックグリーンシートの積層体に、境界マークが形成された台座に対応する部分以外の箇所を打ち抜いて除去した1又は2以上の段差形成用のセラミックグリーンシートを積層し、それを焼成することによって、親基板10xを作製する。   For example, one or two or more step forming ceramic green sheets obtained by punching and removing portions other than the portion corresponding to the pedestal on which the boundary mark is formed are laminated on an ordinary ceramic green sheet laminate, and then firing the laminate. Thus, the parent substrate 10x is manufactured.

実施例3と同様に、親基板10xにはんだを配置し、加熱処理し、境界マーク22上にはんだボール34を形成し、封止樹脂50で封止する。   As in the third embodiment, solder is placed on the parent substrate 10 x, heat-treated, solder balls 34 are formed on the boundary marks 22, and sealed with a sealing resin 50.

凸部12xが親基板10xの上面12から突出する寸法が100μm程度までであれば、親基板10xの上面12の表面電極22と凸部12xの境界マーク22とに、はんだペーストを同時に印刷することができ、工程の複雑化を避けることができる。   If the size of the protrusion 12x protruding from the upper surface 12 of the parent substrate 10x is up to about 100 μm, the solder paste is simultaneously printed on the surface electrode 22 on the upper surface 12 of the parent substrate 10x and the boundary mark 22 of the protrusion 12x. Therefore, complication of the process can be avoided.

凸部12xが親基板10xの上面12から突出する寸法が大きい場合には、表面電極のはんだ印刷とは別に、境界マークにはんだペーストを印刷したり、ディスペンサを用いてはんだペーストを配置したりすればよい。   When the protrusion 12x has a large dimension protruding from the upper surface 12 of the parent substrate 10x, the solder paste is printed on the boundary mark, or the solder paste is placed using a dispenser, separately from the surface electrode solder printing. That's fine.

はんだ34は、径が小さくても、凸部12xの段差により研磨後に露出が可能となる。よって、大きい(背の高い)はんだボール34を作るために必要であったはんだペースト32の塗布面積が小さくなり、結果として、さらにアライメントマークを配置する周辺領域を小さくすることが可能となる。   Even if the diameter of the solder 34 is small, the solder 34 can be exposed after polishing by the step of the convex portion 12x. Therefore, the application area of the solder paste 32 necessary for making a large (tall) solder ball 34 is reduced, and as a result, it is possible to further reduce the peripheral region where the alignment mark is arranged.

はんだ34を形成するためのはんだペースト32の塗布面積が小さくなることから、アライメントマーク同士を近づけることが可能となり、小サイズの製品への対応が可能となる。   Since the application area of the solder paste 32 for forming the solder 34 is reduced, the alignment marks can be brought closer to each other, and it is possible to cope with a small-sized product.

すなわち、セラミックの基板の場合、焼成時の収縮量は一様でなく、反りやうねりが生じるため、親基板から基板領域を作製するときに、子基板の配置ピッチでアライメントマークを並べることが好ましいが、はんだボールの大きさは、子基板の配置ピッチにより制約を受ける。子基板が小型化し、個基板を切り出すピッチが細かくなると、大きなはんだボールを形成することが困難になり、はんだボールの高さが不足する。このような場合には、はんだボールの下部については、基板を部分的に厚くし、はんだボールをかさ上げすることで、樹脂研磨後にはんだボールが露出し、アライメント可能となる。   That is, in the case of a ceramic substrate, the shrinkage amount during firing is not uniform, and warping and undulation occur. Therefore, when producing a substrate region from the parent substrate, it is preferable to align alignment marks at the arrangement pitch of the child substrate. However, the size of the solder balls is restricted by the arrangement pitch of the sub-boards. When the daughter board is downsized and the pitch for cutting out the individual boards is reduced, it becomes difficult to form a large solder ball, and the height of the solder ball is insufficient. In such a case, at the lower part of the solder ball, by partially thickening the substrate and raising the solder ball, the solder ball is exposed after the resin polishing and can be aligned.

なお、はんだボールを用いずに基板に段差(突起)を設けるだけとし、段差(突起)の上に形成した平面的なマークが露出するように構成することも考えられる。しかし、基板領域の表面電極にはんだ印刷を行うためには、段差(突起)の高さは最大100μm程度までに制限されるため、段差(突起)の上に形成した平面的なマークが露出するのに十分な高さの段差(突起)を形成することができない。   It is also conceivable that a configuration is provided in which only a step (projection) is provided on the substrate without using a solder ball, and a planar mark formed on the step (projection) is exposed. However, in order to perform solder printing on the surface electrode in the substrate region, the height of the step (projection) is limited to a maximum of about 100 μm, so that a planar mark formed on the step (projection) is exposed. Therefore, it is impossible to form a step (projection) having a sufficiently high height.

<まとめ> 以上に説明したように、認識マーク(アライメントマーク)として、境界マーク表面にはんだを配置したものを用いることによって、樹脂封止後に親基板を分離・分割する際に、確実に検出し、認識することができる。   <Summary> As explained above, by using a recognition mark (alignment mark) with solder placed on the surface of the boundary mark, it is reliably detected when the parent substrate is separated and divided after resin sealing. Can be recognized.

これによって、樹脂塗布位置や樹脂塗布量の自由度が高くなり、工程の簡略化を図ることができる。   Thereby, the degree of freedom of the resin application position and the resin application amount is increased, and the process can be simplified.

また、立体的なはんだボールを形成することにより、アライメントマークを露出させるための労力が低減する。アライメントマークとなるはんだボールは、表面実装部品の搭載のためのはんだ印刷、リフローの工程によって形成することができ、追加の工程を特に必要としない。   Further, by forming a three-dimensional solder ball, labor for exposing the alignment mark is reduced. Solder balls that serve as alignment marks can be formed by a solder printing and reflow process for mounting surface-mounted components, and no additional process is required.

アライメントマークを露出させるためのスペースは小さくていよので、同じサイズの親基板からより多くの子基板を作製することができ、製造コストを低減することができる。   Since the space for exposing the alignment mark may be small, more child substrates can be manufactured from the same size parent substrate, and the manufacturing cost can be reduced.

はんだボールはボール状に形成されるので、アライメント時にその中心を認識することが容易である。はんだ印刷時に多少印刷位置がずれても、リフロー時のセルフアライメントによりはんだ位置が補正される。   Since the solder ball is formed in a ball shape, it is easy to recognize the center during alignment. Even if the printing position is slightly shifted during solder printing, the solder position is corrected by self-alignment during reflow.

実施例3及び4は、樹脂塗布後にはんだボールが樹脂に隠れてもよいので、樹脂の塗布量を調整する必要が、実施例1、2に比べて少ない。そのため、実施例1、2に比べて、樹脂の塗布が容易であり、より工程を簡略化することができる。また、アライメントマークを露出させるためのスペースがより小さくてすむため、製造コストをより低減することができる。   In Examples 3 and 4, since the solder balls may be hidden behind the resin after application of the resin, it is less necessary to adjust the application amount of the resin than in Examples 1 and 2. Therefore, compared to the first and second embodiments, the resin can be easily applied, and the process can be further simplified. In addition, since the space for exposing the alignment mark is smaller, the manufacturing cost can be further reduced.

なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。たとえば、基板は単層構造の基板であってもよいし、その材質は樹脂であってもよい。   The present invention is not limited to the above-described embodiment, and can be implemented with various modifications. For example, the substrate may be a substrate having a single layer structure, and the material thereof may be a resin.

親基板の(A)上面図、(B)断面図である。(実施例1)It is (A) top view and (B) sectional drawing of a parent board | substrate. Example 1 はんだペーストを塗布した親基板の(A)上面図、(B)断面図、(C)要部拡大断面図である。(実施例1)It is (A) top view, (B) sectional drawing, (C) principal part expanded sectional view of the parent board | substrate which apply | coated the solder paste. Example 1 搭載部品が実装された親基板の(A)上面図、(B)断面図である。(実施例1)It is (A) top view and (B) sectional drawing of the main board | substrate with which mounting components were mounted. Example 1 加熱処理後の親基板の(A)上面図、(B)断面図、(C)要部拡大断面図である。(実施例1)It is (A) top view, (B) sectional drawing, (C) principal part expanded sectional view of the parent board | substrate after heat processing. Example 1 封止樹脂が塗布された親基板の(A)上面図、(B)断面図である。(実施例1)It is (A) top view and (B) sectional drawing of the parent board | substrate with which sealing resin was apply | coated. Example 1 封止樹脂に分割溝が形成された親基板の(A)上面図、(B)断面図である。(実施例1)It is (A) top view and (B) sectional drawing of the parent board | substrate with which the division groove | channel was formed in sealing resin. Example 1 親基板から分割された子基板の断面図である。(実施例1)It is sectional drawing of the child board | substrate divided | segmented from the parent board | substrate. Example 1 両面に分割溝が形成された親基板の(A)上面図、(B)断面図、(C)要部拡大断面図である。(実施例2)It is (A) top view, (B) sectional drawing, (C) principal part expanded sectional view of the parent board | substrate with which the division groove | channel was formed in both surfaces. (Example 2) (A)分割溝が形成されたとき、(B)はんだペーストが印刷されたとき、(C)加熱処理されたときを示す親基板の要部上面図及び要部断面図である。(実施例2)(A) When a division | segmentation groove | channel is formed, (B) When a solder paste is printed, (C) It is the principal part upper surface figure and principal part sectional drawing which show the time of heat processing. (Example 2) 親基板の(A)研磨前の断面図、(B)研磨中の断面図、(C)研磨後の断面図、(D)研磨後の上面図である。(実施例3)(A) Cross-sectional view before polishing, (B) Cross-sectional view during polishing, (C) Cross-sectional view after polishing, (D) Top view after polishing. (Example 3) 親基板の(A)研磨前の断面図、(B)研磨中の断面図、(C)研磨後の断面図、(D)研磨前の要部拡大断面図である。(実施例4)(A) Cross-sectional view before polishing, (B) Cross-sectional view during polishing, (C) Cross-sectional view after polishing, (D) Enlarged cross-sectional view of main parts before polishing of the parent substrate. (Example 4) 母基板の平面図である。(従来例)It is a top view of a mother board. (Conventional example)

符号の説明Explanation of symbols

10,10a,11x 親基板(基板集合体)
11 子基板
13 分割溝
16 基板領域
16x 境界線
17 外側領域
20 表面電極
22 境界マーク
30 はんだペースト(実装用はんだ)
32 はんだペースト(付着剤、認識マーク用はんだ)
34 はんだ(認識マーク)
40 搭載部品
50 封止樹脂
52 分割溝
10, 10a, 11x Parent board (board assembly)
11 Substrate 13 Dividing groove 16 Substrate region 16x Boundary line 17 Outer region 20 Surface electrode 22 Boundary mark 30 Solder paste (solder for mounting)
32 Solder paste (adhesive, solder for recognition mark)
34 Solder (recognition mark)
40 Mounted parts 50 Sealing resin 52 Dividing groove

Claims (15)

少なくとも一方の主面において、1個の電子部品の基板となる領域(以下、「基板領域」という。)が複数配置されている領域(以下、「集合領域」という。)の外側(以下、「外側領域」という。)に、前記基板領域の境界線の位置を認識可能な位置に配置されている境界マークを有する基板集合体を準備する第1の工程と、
前記境界マークに所定量の1種類又は2種類以上の付着剤を配置して、前記基板集合体の前記一方の主面から突出する認識マークを形成する第2の工程と、
前記基板集合体の前記一方の主面の少なくとも前記集合領域に封止樹脂を配置する第3の工程と、
前記認識マークを外部から認識して、前記基板集合体を分離・分割する第4の工程とを備えたことを特徴とする、電子部品の製造方法。
On at least one main surface, a region (hereinafter referred to as “collection region”) where a plurality of regions (hereinafter referred to as “substrate regions”) serving as substrates of one electronic component are arranged (hereinafter referred to as “collection region”). A first step of preparing a substrate assembly having a boundary mark arranged at a position where the position of the boundary line of the substrate region can be recognized;
A second step of forming a recognition mark projecting from the one main surface of the substrate assembly by disposing a predetermined amount of one or more kinds of adhesives on the boundary mark;
A third step of disposing a sealing resin in at least the aggregate region of the one main surface of the substrate aggregate;
A method for manufacturing an electronic component, comprising: a fourth step of recognizing the recognition mark from the outside and separating and dividing the substrate assembly.
前記境界マークは、導電性金属によって形成され、
前記付着剤は、はんだであることを特徴とする、請求項1に記載の電子部品の製造方法。
The boundary mark is formed of a conductive metal,
The method of manufacturing an electronic component according to claim 1, wherein the adhesive is solder.
前記第2の工程は、
前記境界マークにはんだペーストを塗布する工程と、
前記境界マークに塗布された前記はんだペースト(以下、「認識マーク用はんだ」という。)を、熱処理によって固化させる工程とを含むことを特徴とする、請求項2に記載の電子部品の製造方法。
The second step includes
Applying solder paste to the boundary mark;
The method of manufacturing an electronic component according to claim 2, further comprising a step of solidifying the solder paste (hereinafter referred to as “recognition mark solder”) applied to the boundary mark by heat treatment.
前記付着剤は、前記境界マークとの親和性が相対的に高く、前記境界マークの近傍部分との親和性が相対的に低く、
前記第2の工程において、前記付着剤は、前記境界マークからはみ出して配置されることを特徴とする、請求項1、2又は3に記載の電子部品の製造方法。
The adhesive has a relatively high affinity with the boundary mark, and a relatively low affinity with the vicinity of the boundary mark,
4. The method of manufacturing an electronic component according to claim 1, wherein the adhesive is disposed so as to protrude from the boundary mark in the second step. 5.
前記第2の工程において、
前記認識マーク用はんだは、前記基板領域に搭載部品を実装するための実装用はんだの塗布と同時に、前記境界マークに塗布することを特徴とする、請求項3又は4に記載の電子部品の製造方法。
In the second step,
5. The electronic component manufacturing method according to claim 3, wherein the recognition mark solder is applied to the boundary mark simultaneously with the application of the mounting solder for mounting the mounting component on the board region. 6. Method.
前記第2の工程において、
前記認識マーク用はんだと前記実装用はんだとを、同時に、熱処理によって固化させることを特徴とする、請求項5に記載の電子部品の製造方法。
In the second step,
6. The method of manufacturing an electronic component according to claim 5, wherein the recognition mark solder and the mounting solder are simultaneously solidified by heat treatment.
前記第1の工程において、
前記基板集合体は、前記基板集合体の前記一方の主面に、前記集合領域に複数の前記基板領域が格子状に配置されるとともに、前記基板領域の前記境界線及びその延長線に沿って分割溝が形成され、
前記境界マークは、前記分割溝によって2つに分割されており、
前記第2の工程において、
前記境界マークに、前記分割溝を跨いで前記付着剤を配置することを特徴とする、請求項1〜6のいずれか一つに記載の電子部品の製造方法。
In the first step,
The substrate assembly has a plurality of substrate regions arranged in a lattice pattern in the assembly region on the one main surface of the substrate assembly, and along the boundary line and the extension line of the substrate region. Split grooves are formed,
The boundary mark is divided into two by the dividing groove,
In the second step,
The method for manufacturing an electronic component according to claim 1, wherein the adhesive is disposed on the boundary mark across the dividing groove.
前記第3の工程において、
前記基板集合体の前記一方の主面に、前記認識マークの高さ以上の厚みで前記封止樹脂を配置した後、前記封止樹脂を前記基板集合体とは反対側から除去して、前記封止樹脂から前記認識マークを露出させることを特徴とする、請求項1〜7のいずれか一つに記載の電子部品の製造方法。
In the third step,
After disposing the sealing resin on the one main surface of the substrate assembly with a thickness greater than or equal to the height of the recognition mark, removing the sealing resin from the opposite side of the substrate assembly, The method for manufacturing an electronic component according to claim 1, wherein the recognition mark is exposed from a sealing resin.
前記第1の工程において、
前記基板集合体は、前記基板集合体の前記一方の主面に、前記認識マークが配置される凸部が形成されていることを特徴とする、請求項1〜8のいずれか一つに記載の電子部品の製造方法。
In the first step,
The said board | substrate aggregate | assembly has the convex part by which the said recognition mark is arrange | positioned in said one main surface of the said board | substrate aggregate | assembly, The any one of Claims 1-8 characterized by the above-mentioned. Manufacturing method for electronic parts.
前記第4の工程において、
前記封止樹脂が完全に硬化する前の状態で、前記認識マークを外部から認識して、前記基板領域の前記境界線に沿って、前記封止樹脂のみに分割溝を形成した後に、
前記封止樹脂をさらに硬化させた状態で、前記基板集合体を分離・分割することを特徴とする、請求項1〜9のいずれか一つに記載の電子部品の製造方法。
In the fourth step,
In a state before the sealing resin is completely cured, after recognizing the recognition mark from the outside, along the boundary line of the substrate region, after forming a dividing groove only in the sealing resin,
The method of manufacturing an electronic component according to claim 1, wherein the substrate assembly is separated and divided in a state where the sealing resin is further cured.
少なくとも一方の主面において、1個の電子部品の基板となる領域(以下、「基板領域」という。)が複数配置されている領域(以下、「集合領域」という。)の外側(以下、「外側領域」という。)に、前記基板領域の境界線の位置を認識可能な位置に配置されている境界マークと、
前記境界マークに配置された所定量の1種類又は2種類以上の付着剤により形成され、前記基板集合体の前記一方の主面から突出する認識マークと、
前記基板集合体の前記一方の主面の少なくとも前記集合領域に配置された封止樹脂とを備え、
前記認識マークを外部から認識して、前記基板集合体を分離・分割することが可能であることを特徴とする、電子部品の基板集合体。
On at least one main surface, a region (hereinafter referred to as “collection region”) in which a plurality of regions (hereinafter referred to as “substrate regions”) serving as a substrate of one electronic component are arranged (hereinafter referred to as “collection region”). A boundary mark arranged at a position where the position of the boundary line of the substrate region can be recognized;
A recognition mark formed from a predetermined amount of one or two or more types of adhesive disposed on the boundary mark, and protruding from the one main surface of the substrate assembly;
A sealing resin disposed in at least the assembly region of the one main surface of the substrate assembly,
A substrate assembly of electronic components, wherein the recognition mark can be recognized from outside and the substrate assembly can be separated and divided.
前記境界マークは、導電性金属によって形成され、
前記付着剤は、はんだであることを特徴とする、請求項11に記載の電子部品の基板集合体。
The boundary mark is formed of a conductive metal,
The substrate assembly of electronic components according to claim 11, wherein the adhesive is solder.
前記付着剤は、前記境界マークとの親和性が相対的に高く、前記境界マークの近傍部分との親和性が相対的に低く、
前記付着剤は、前記境界マークからはみ出して配置されることを特徴とする、請求項11又は12に記載の電子部品の基板集合体。
The adhesive has a relatively high affinity with the boundary mark, and a relatively low affinity with the vicinity of the boundary mark,
13. The electronic component substrate assembly according to claim 11, wherein the adhesive is disposed so as to protrude from the boundary mark.
前記基板領域には搭載部品が実装されており、
該搭載部品を覆うように前記封止樹脂が配置されていることを特徴とする、請求項11、12又は13に記載の電子部品の集合体。
Mounted components are mounted on the board area,
The assembly of electronic components according to claim 11, wherein the sealing resin is disposed so as to cover the mounted component.
前記封止樹脂には、前記基板集合体を分離・分割するための分割溝が形成されていることを特徴とする、請求項11〜14のいずれか一つに記載の電子部品の集合体。   The assembly of electronic components according to claim 11, wherein a division groove for separating and dividing the substrate assembly is formed in the sealing resin.
JP2006006042A 2006-01-13 2006-01-13 Method for manufacturing electronic component, and substrate assembly of electronic components Pending JP2007189066A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006006042A JP2007189066A (en) 2006-01-13 2006-01-13 Method for manufacturing electronic component, and substrate assembly of electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006042A JP2007189066A (en) 2006-01-13 2006-01-13 Method for manufacturing electronic component, and substrate assembly of electronic components

Publications (1)

Publication Number Publication Date
JP2007189066A true JP2007189066A (en) 2007-07-26

Family

ID=38344018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006042A Pending JP2007189066A (en) 2006-01-13 2006-01-13 Method for manufacturing electronic component, and substrate assembly of electronic components

Country Status (1)

Country Link
JP (1) JP2007189066A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295928A (en) * 2008-06-09 2009-12-17 Tdk Corp Electronic component and production method therefor
CN101964312A (en) * 2009-07-21 2011-02-02 株式会社村田制作所 The aggregate of the manufacture method of plastic molded type electronic devices and components and plastic molded type electronic devices and components
CN103310695A (en) * 2012-03-16 2013-09-18 上海凝睿电子科技有限公司 Welding training method
JP2015159136A (en) * 2014-02-21 2015-09-03 株式会社ディスコ Csp wafer processing method
US20220216176A1 (en) * 2021-01-04 2022-07-07 Yibu Semiconductor Co., Ltd. Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device
WO2024004211A1 (en) * 2022-07-01 2024-01-04 株式会社レゾナック Method for producing semiconductor device, semiconductor device, method for producing integrated circuit element, and integrated circuit element

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295928A (en) * 2008-06-09 2009-12-17 Tdk Corp Electronic component and production method therefor
CN101964312A (en) * 2009-07-21 2011-02-02 株式会社村田制作所 The aggregate of the manufacture method of plastic molded type electronic devices and components and plastic molded type electronic devices and components
JP2011029223A (en) * 2009-07-21 2011-02-10 Murata Mfg Co Ltd Method of manufacturing resin-sealed electronic component and assembly thereof
CN103310695A (en) * 2012-03-16 2013-09-18 上海凝睿电子科技有限公司 Welding training method
JP2015159136A (en) * 2014-02-21 2015-09-03 株式会社ディスコ Csp wafer processing method
US20220216176A1 (en) * 2021-01-04 2022-07-07 Yibu Semiconductor Co., Ltd. Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device
WO2024004211A1 (en) * 2022-07-01 2024-01-04 株式会社レゾナック Method for producing semiconductor device, semiconductor device, method for producing integrated circuit element, and integrated circuit element

Similar Documents

Publication Publication Date Title
US10237971B2 (en) Wiring board assembly and method for producing same
EP2911484A2 (en) Printed circuit board and method of fabricating the same
JP6139653B2 (en) Component built-in resin multilayer board
US9480172B2 (en) Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
US10660227B2 (en) Electronic module and method of manufacturing electronic module
JP2012019247A (en) Method of manufacturing component built-in substrate
JP2007189066A (en) Method for manufacturing electronic component, and substrate assembly of electronic components
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP5054440B2 (en) Manufacturing method of electronic component built-in substrate and electronic component built-in substrate
JP5454681B2 (en) Module substrate and manufacturing method thereof
JP4900432B2 (en) Method for manufacturing resin-encapsulated electronic component and assembly of resin-encapsulated electronic component
JP2011138890A (en) Substrate with built-in components and manufacturing method thereof
JP2009188144A (en) Method of manufacturing module with built in component
JP4926676B2 (en) Manufacturing method of multilayer printed wiring board
JP6147549B2 (en) Manufacturing method of printed wiring board with built-in component and printed wiring board with built-in component
JP4990419B1 (en) Substrate reference hole processing method
JP5633256B2 (en) Manufacturing method of component-embedded substrate
JP2007281396A (en) Light emitting device, and its fabrication method
CN109275340B (en) Module
KR101811941B1 (en) Embedded printed circuit board manufacturing method
JP2005159184A (en) Manufacturing method of electronic apparatus
JP2006049457A (en) Wiring board with built-in parts and manufacturing method thereof
JP2021012957A (en) Printed wiring board
JP2021012958A (en) Printed wiring board