次に、本発明の一実施形態であるプリント配線板が図面を参照しながら説明される。図１には、一実施形態のプリント配線板の一例であるプリント配線板１の上面図が示され、図２には、図１のII−II線に沿った断面図が示されている。プリント配線板１は、第１面１０Ｆ、および第１面１０Ｆの反対側の第２面１０Ｓを備えるコア基板１０を有しており、コア基板１０の第１面１０Ｆ側には上基板１１０が積層されており、第２面１０Ｓ側には下基板１２０が積層されている。
Next, a printed wiring board according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a top view of the printed wiring board 1 which is an example of the printed wiring board of one embodiment, and FIG. 2 shows a cross-sectional view taken along the line II-II of FIG. The printed wiring board 1 has a core substrate 10 having a first surface 10F and a second surface 10S opposite to the first surface 10F, and an upper substrate 110 is on the first surface 10F side of the core substrate 10. The lower substrate 120 is laminated on the second surface 10S side.
上基板１１０は、コア基板１０の第１面１０Ｆに近い方から、上層１１１、上側中間層１１２、および最上層１１３を備えており、下基板１２０は、コア基板１０の第２面１０Ｓに近い方から、下層１２１、下側中間層１２２、および最下層１２３を備えている。すなわち、プリント配線板１の製造過程においては、詳しくは後述されるように、コア基板１０を出発基板として、その第１面１０Ｆ側には、上層１１１、上側中間層１１２、最上層１１３を構成する絶縁層および導体層が順次積層され、上基板１１０が形成される。また、第２面１０Ｓ側には、下層１２１、下側中間層１２２、最下層１２３を構成する絶縁層および導体層が順次積層され、下基板１２０が形成される。図示の例では、コア基板１０を中心に、第１面１０Ｆ側および第２面１０Ｓ側において、積層される絶縁層および導体層の層数は等しく、対称の層構造が形成されている。
The upper substrate 110 includes an upper layer 111, an upper intermediate layer 112, and an uppermost layer 113 from the side closer to the first surface 10F of the core substrate 10, and the lower substrate 120 is closer to the second surface 10S of the core substrate 10. From the side, the lower layer 121, the lower intermediate layer 122, and the lowermost layer 123 are provided. That is, in the manufacturing process of the printed wiring board 1, as will be described in detail later, the core substrate 10 is used as a starting substrate, and the upper layer 111, the upper intermediate layer 112, and the uppermost layer 113 are configured on the first surface 10F side thereof. The insulating layer and the conductor layer are sequentially laminated to form the upper substrate 110. Further, on the second surface 10S side, the lower layer 121, the lower intermediate layer 122, the insulating layer forming the lowermost layer 123, and the conductor layer are sequentially laminated to form the lower substrate 120. In the illustrated example, the number of layers of the insulating layer and the conductor layer to be laminated is the same on the first surface 10F side and the second surface 10S side with the core substrate 10 as the center, and a symmetrical layer structure is formed.
コア基板１０は、たとえば両面銅張積層板から形成される。コア基板１０は、絶縁層１００を有し、絶縁層１００の一方の面に接して導体層１０１が設けられ、導体層１０１が設けられる面の反対側の面には導体層１０２が設けられる。絶縁層１００は、たとえばガラス繊維やアラミド繊維などの芯材にエポキシ樹脂などの絶縁性樹脂を含浸させた材料から形成され、シリカなどの無機フィラーを含み得る。
The core substrate 10 is formed of, for example, a double-sided copper-clad laminate. The core substrate 10 has an insulating layer 100, the conductor layer 101 is provided in contact with one surface of the insulating layer 100, and the conductor layer 102 is provided on the surface opposite to the surface on which the conductor layer 101 is provided. The insulating layer 100 is formed of a material in which a core material such as glass fiber or aramid fiber is impregnated with an insulating resin such as epoxy resin, and may contain an inorganic filler such as silica.
上基板１１０の上層１１１は、絶縁層１１１０、および絶縁層１１１０に接して形成される導体層１１１１を有している。上側中間層１１２は絶縁層１１２０、および絶縁層１１２０に接して形成される導体層１１２１を有している。最上層１１３はソルダーレジスト層である。図示の例では上層１１１を構成する絶縁層１１１０および導体層１１１１はそれぞれ５層、交互に積層されて形成されている。上側中間層１１２を構成する絶縁層１１２０および導体層１１２１はそれぞれ２層、交互に積層されて形成されている。
The upper layer 111 of the upper substrate 110 has an insulating layer 1110 and a conductor layer 1111 formed in contact with the insulating layer 1110. The upper intermediate layer 112 has an insulating layer 1120 and a conductor layer 1121 formed in contact with the insulating layer 1120. The uppermost layer 113 is a solder resist layer. In the illustrated example, the insulating layer 1110 and the conductor layer 1111 constituting the upper layer 111 are formed by alternately stacking five layers, respectively. The insulating layer 1120 and the conductor layer 1121 constituting the upper intermediate layer 112 are formed by alternately laminating two layers, respectively.
下基板１２０の、下層１２１は、絶縁層１２１０、および絶縁層１２１０に接して形成される導体層１２１１を有している。下側中間層１２２は、絶縁層１２２０、および絶縁層１２２０に接して形成される導体層１２２１を有している。最下層１２３はソルダーレジスト層である。図示の例では、下基板１２０の下層１２１は上基板１１０の上層１１１と、下側中間層１２２は上側中間層１１２と、最下層１２３は最上層１１３と同様の層構成を有している。下層１２１を構成する絶縁層１２１０および導体層１２１１はそれぞれ５層、交互に積層されて形成されている。下側中間層１２２の絶縁層１２２０および導体層１２２１はそれぞれ２層、交互に積層されて形成されている。
The lower layer 121 of the lower substrate 120 has an insulating layer 1210 and a conductor layer 1211 formed in contact with the insulating layer 1210. The lower intermediate layer 122 has an insulating layer 1220 and a conductor layer 1221 formed in contact with the insulating layer 1220. The bottom layer 123 is a solder resist layer. In the illustrated example, the lower layer 121 of the lower substrate 120 has the same layer structure as the upper layer 111 of the upper substrate 110, the lower intermediate layer 122 has the upper intermediate layer 112, and the lowermost layer 123 has the same layer structure as the uppermost layer 113. The insulating layer 1210 and the conductor layer 1211 constituting the lower layer 121 are each formed by alternately laminating five layers. The insulating layer 1220 and the conductor layer 1221 of the lower intermediate layer 122 are formed by alternately laminating two layers, respectively.
図示される例においては、上層１１１の絶縁層１１１０、および、下層１２１の絶縁層１２１０は、コア基板１０の絶縁層１００と同様に、芯材に絶縁性樹脂を含浸させたものである。上側中間層１１２の絶縁層１１２０、および、下側中間層１２２の絶縁層１２２０は、芯材を含んでおらず、たとえば、シート状のポリイミド樹脂やエポキシ樹脂などの絶縁性樹脂から形成される。
In the illustrated example, the insulating layer 1110 of the upper layer 111 and the insulating layer 1210 of the lower layer 121 are made by impregnating the core material with an insulating resin, similarly to the insulating layer 100 of the core substrate 10. The insulating layer 1120 of the upper intermediate layer 112 and the insulating layer 1220 of the lower intermediate layer 122 do not contain a core material and are formed of, for example, an insulating resin such as a sheet-shaped polyimide resin or epoxy resin.
最上層１１３であるソルダーレジストには、直下の導体層（上側中間層１１２の導体層１１２１）の一部を露出する開口１１３ａが設けられる。開口１１３ａから露出した導体層１１２１は半導体装置などの外部の電子部品の端子と接続する上側接続パッド１１３ｂとして用いられる。最下層１２３であるソルダーレジストにも、直上の導体層（下側中間層１２２の導体層１２２１）の一部を露出する開口１２３ａが設けられる。開口１２３ａから露出した導体層１２２１は、プリント配線板１が用いられる電子機器のマザーボードや、半導体装置のパッケージを構成する配線板などと接続される下側接続パッド１２３ｂとして用いられる。これらの露出する接続パッドの表面には保護膜が形成されてもよく、保護膜はたとえば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、又はＳｎなどの複合又は単一の金属めっき膜であってよく、また、ＯＳＰ膜であってもよい。なお、上層１１１、上側中間層１１２、下層１２１、および下側中間層１２２に形成される、絶縁層１１１０、１１２０、１２１０、１２２０および導体層１１１１、１１２１、１２１１、１２２１の数、上側接続パッド１１３ｂおよび下側接続パッド１２３ｂの配列パターンは、図示のものに限定されない。
The solder resist, which is the uppermost layer 113, is provided with an opening 113a that exposes a part of the conductor layer directly below (the conductor layer 1121 of the upper intermediate layer 112). The conductor layer 1121 exposed from the opening 113a is used as an upper connection pad 113b for connecting to a terminal of an external electronic component such as a semiconductor device. The solder resist, which is the lowermost layer 123, is also provided with an opening 123a that exposes a part of the conductor layer directly above (the conductor layer 1221 of the lower intermediate layer 122). The conductor layer 1221 exposed from the opening 123a is used as a lower connection pad 123b connected to a motherboard of an electronic device in which the printed wiring board 1 is used, a wiring board constituting a package of a semiconductor device, and the like. A protective film may be formed on the surface of these exposed connection pads, and the protective film may be a composite or single metal-plated film such as Ni / Au, Ni / Pd / Au, or Sn. Alternatively, it may be an OSP film. The number of insulating layers 1110, 1120, 1210, 1220 and conductor layers 1111, 1121, 1211, 1221 formed on the upper layer 111, the upper intermediate layer 112, the lower layer 121, and the lower intermediate layer 122, and the upper connecting pad 113b. And the arrangement pattern of the lower connection pad 123b is not limited to that shown.
プリント配線板１には、上基板１１０の一部分を貫通するキャビティ１１４が形成される。図示の例では、キャビティ１１４は上基板１１０を貫通して底部にコア基板１０の第１面１０Ｆを露出し、内壁に上基板１１０の断面を露出している。キャビティ１１４は、図１に示されるプリント配線板１の上面図における輪郭の一部に開口を有する。すなわち、キャビティ１１４は、矩形の平面形状の外周を画定するプリント配線板１の側面の一部に開口を有するように形成される凹部である。
The printed wiring board 1 is formed with a cavity 114 that penetrates a part of the upper substrate 110. In the illustrated example, the cavity 114 penetrates the upper substrate 110 to expose the first surface 10F of the core substrate 10 to the bottom, and exposes the cross section of the upper substrate 110 to the inner wall. The cavity 114 has an opening in a part of the contour in the top view of the printed wiring board 1 shown in FIG. That is, the cavity 114 is a recess formed so as to have an opening on a part of the side surface of the printed wiring board 1 that defines the outer circumference of the rectangular planar shape.
キャビティ１１４の内部には半導体装置などの電子部品が搭載される。キャビティ１１４の底部にはコア基板１０の第１面１０Ｆを構成する導体層１０１の一部である部品実装パッド１０１０が露出しており、キャビティ１１４内に搭載される電子部品の端子とはんだ等の接合材を介して、又は直接、接続される。キャビティ１１４が、上基板１１０の表面および側面の２面に開口を有していることで、キャビティ１１４内への電子部品の搭載が容易になり得る。
Electronic components such as semiconductor devices are mounted inside the cavity 114. A component mounting pad 1010, which is a part of the conductor layer 101 constituting the first surface 10F of the core substrate 10, is exposed at the bottom of the cavity 114, and terminals of electronic components mounted in the cavity 114, solder, and the like are exposed. It is connected through or directly from the bonding material. Since the cavity 114 has openings on both the front surface and the side surface of the upper substrate 110, it may be easy to mount the electronic component in the cavity 114.
図示の例では、キャビティ１１４は、上基板１１０の表面および側面の２面に開口を有する凹部であって、その内側は、コア基板の第１面１０Ｆによって構成される底部と、上基板１１０の断面によって構成される３つの内壁とによって画定される。３つの内壁は、側面の開口に対向する第１の内壁１１４１と、互いに対向する第２の内壁１１４２および第３の内壁１１４３とによって構成される。第１の内壁１１４１は、キャビティ１１４の内側に向かって突出している。すなわち、第１の内壁１１４１は、第１の内壁１１４１と第２の内壁１１４２とが接する隅部、および、第１の内壁１１４１と第３の内壁１１４３とが接する隅部よりもキャビティ１１４の内側に向かって突出している。図１に示される例では、内壁１１４１は湾曲する曲面をなしてキャビティ１１４の内側に向かって突出している。このように、キャビティ１１４の内壁が内側に向かって突出する構造を有することで、詳しくは後述するように、プリント配線板１に生じ得る反りの程度を低減することが可能となる。
In the illustrated example, the cavity 114 is a recess having openings on two surfaces, one on the surface and one on the side surface of the upper substrate 110, and the inside thereof is a bottom portion formed by the first surface 10F of the core substrate and the upper substrate 110. It is defined by three inner walls composed of cross sections. The three inner walls are composed of a first inner wall 1141 facing the side opening, and a second inner wall 1142 and a third inner wall 1143 facing each other. The first inner wall 1141 projects inward of the cavity 114. That is, the first inner wall 1141 is inside the cavity 114 than the corner where the first inner wall 1141 and the second inner wall 1142 are in contact with each other and the corner where the first inner wall 1141 and the third inner wall 1143 are in contact with each other. It protrudes toward. In the example shown in FIG. 1, the inner wall 1141 forms a curved curved surface and projects toward the inside of the cavity 114. As described above, by having the structure in which the inner wall of the cavity 114 projects inward, it is possible to reduce the degree of warpage that may occur in the printed wiring board 1 as described in detail later.
プリント配線板１はコア基板１０を中心としてその第１面１０Ｆ側および第２面１０Ｓ側で対称の層構造を有する上基板１１０および下基板１２０が形成されている。上基板１１０の一部にはキャビティ１１４が設けてられているため、プリント配線板１に温度変化が生じた際には、プリント配線板１の上側（上基板１１０側）と下側（下基板１２０側）で熱膨張量に差が生じることになる。温度が上昇した際には、下側での熱膨張量が上側の熱膨張量を上回り、下に凸になるように湾曲し（反りが生じ）、また、温度が低下した際には、下側の熱収縮量が上側の熱収縮量を上回り、プリント配線板１は上側に凸となるように湾曲することとなる。たとえば、プリント配線板１に電子部品が実装される際には、はんだリフロー等の加熱処理工程において、プリント配線板１は高温にさらされることになる。この際、プリント配線板１に反りが生じると、実装される電子部品の位置ずれなどに起因する接続不良が発生する可能性があり、接続の信頼性が著しく低下することになる。温度変化による反りが少なく、良好な平坦度が維持されていることがプリント配線板１への部品搭載の信頼性の観点から望ましい。
The printed wiring board 1 has an upper substrate 110 and a lower substrate 120 having a symmetrical layer structure formed on the first surface 10F side and the second surface 10S side of the core substrate 10 as a center. Since the cavity 114 is provided in a part of the upper board 110, when the temperature of the printed wiring board 1 changes, the upper side (upper board 110 side) and the lower side (lower board) of the printed wiring board 1 are provided. There will be a difference in the amount of thermal expansion on the 120 side). When the temperature rises, the amount of thermal expansion on the lower side exceeds the amount of thermal expansion on the upper side, and it curves so that it becomes convex downward (warpage occurs), and when the temperature drops, it goes down. The amount of heat shrinkage on the side exceeds the amount of heat shrinkage on the upper side, and the printed wiring board 1 is curved so as to be convex upward. For example, when an electronic component is mounted on a printed wiring board 1, the printed wiring board 1 is exposed to a high temperature in a heat treatment process such as solder reflow. At this time, if the printed wiring board 1 is warped, connection defects may occur due to misalignment of the electronic components to be mounted, and the reliability of the connection is significantly lowered. It is desirable from the viewpoint of reliability of mounting components on the printed wiring board 1 that there is little warpage due to temperature changes and good flatness is maintained.
上述のプリント配線板１に生じる反りの程度は、プリント配線板１の任意の方向に対する、コア基板１０の第１面１０Ｆ側に積層されている上基板１１０の構成要素と、第２面１０Ｓ側に積層されている下基板１２０の構成要素との体積差の変化の程度にも依存する。たとえば、プリント配線板１の長手方向（図１における紙面の左右方向）において、上基板１１０と下基板１２０との体積差の変化率が大きい部分が存在すると、反りの程度は大きくなる傾向にあり、これはプリント配線板１の短手方向（図１における紙面の上下方向）においても同様である。プリント配線板１の任意の方向における、上基板１１０と下基板１２０との体積差の変化が緩やかであるほど、上述のプリント配線板１に生じる反りの程度は抑制され得る。
The degree of warpage that occurs in the printed wiring board 1 described above is the components of the upper substrate 110 laminated on the first surface 10F side of the core substrate 10 and the second surface 10S side in any direction of the printed wiring board 1. It also depends on the degree of change in the volume difference from the components of the lower substrate 120 laminated on the board. For example, if there is a portion where the rate of change in the volume difference between the upper substrate 110 and the lower substrate 120 is large in the longitudinal direction of the printed wiring board 1 (the left-right direction of the paper surface in FIG. 1), the degree of warpage tends to increase. This is the same in the lateral direction of the printed wiring board 1 (vertical direction of the paper surface in FIG. 1). The more gradual the change in volume difference between the upper substrate 110 and the lower substrate 120 in any direction of the printed wiring board 1, the more the degree of warpage that occurs in the printed wiring board 1 can be suppressed.
キャビティ１１４の内側に露出する内壁のうち、側面の開口に対向する第１の内壁１１４１が、図１に示されるようにキャビティ１１４の内側に突出する形状を有することにより、第１の内壁１１４１に交わる方向（たとえばプリント配線板１の長手方向）における上基板１１０側と下基板１２０側との構成要素の体積差の変化は緩やかとなる。すなわち、第１の内壁１１４１がキャビティ１１４の内側に向けて突出せず矩形の平面形状を有するキャビティと比較すると、プリント配線板１の第１の内壁１１４１に交わる方向における上基板１１０側と下基板１２０側との構成要素の体積差は徐々に変化することとなり、プリント配線板１に生じる反りの程度は低減される。
Among the inner walls exposed inside the cavity 114, the first inner wall 1141 facing the opening on the side surface has a shape protruding inward of the cavity 114 as shown in FIG. 1, so that the first inner wall 1141 has a shape. The change in the volume difference of the components between the upper substrate 110 side and the lower substrate 120 side in the intersecting direction (for example, the longitudinal direction of the printed wiring board 1) becomes gradual. That is, as compared with the cavity in which the first inner wall 1141 does not protrude toward the inside of the cavity 114 and has a rectangular planar shape, the upper substrate 110 side and the lower substrate in the direction intersecting the first inner wall 1141 of the printed wiring board 1 The volume difference of the constituent elements from the 120 side gradually changes, and the degree of warpage that occurs in the printed wiring board 1 is reduced.
本実施形態のプリント配線板１は、たとえば、全体で約１１００μｍ程度の厚さに形成される。この場合、コア基板１０の絶縁層１００は約６０μｍ程度に、その両面に形成される導体層１０１、１０２はそれぞれ約２０μｍ程度の厚さに形成され、コア基板１０は約１００μｍの厚さに形成される。上基板１１０の上層１１１、および、下基板１２０の下層１２１は、約６０μｍ程度の厚さを有する絶縁層１１１０，１２１０と約２０μｍ程度の厚さを有する導体層１１１１、１２１１がそれぞれ５層形成される。上側中間層１１２は、および、下側中間層１２２は、約２５μｍ程度の厚さを有する絶縁層１１２０、１２２０、および約１５μｍ程度の厚さを有する導体層１１２１、１２２１がそれぞれ２層形成される。最上層１１３、および、最下層１２３のソルダーレジスト層は２０μｍの厚さに形成される。すなわち、プリント配線板１は、約１００μｍの厚さを有するコア基板１０と約５００μｍの厚さを有する上基板１１０、および下基板１２０によって、約１１００μｍの厚さに形成されている。
The printed wiring board 1 of the present embodiment is formed, for example, to have a total thickness of about 1100 μm. In this case, the insulating layer 100 of the core substrate 10 is formed to a thickness of about 60 μm, the conductor layers 101 and 102 formed on both sides thereof are formed to a thickness of about 20 μm, respectively, and the core substrate 10 is formed to a thickness of about 100 μm. Will be done. The upper layer 111 of the upper substrate 110 and the lower layer 121 of the lower substrate 120 are formed with five insulating layers 1110 and 1210 having a thickness of about 60 μm and five conductor layers 1111 and 1211 having a thickness of about 20 μm, respectively. To. The upper intermediate layer 112 and the lower intermediate layer 122 are formed with two insulating layers 1120 and 1220 having a thickness of about 25 μm and conductor layers 1121 and 1221 having a thickness of about 15 μm, respectively. .. The solder resist layer of the uppermost layer 113 and the lowermost layer 123 is formed to have a thickness of 20 μm. That is, the printed wiring board 1 is formed to a thickness of about 1100 μm by the core substrate 10 having a thickness of about 100 μm, the upper substrate 110 having a thickness of about 500 μm, and the lower substrate 120.
プリント配線板１に含まれる導体層１０１、１１１１、１１２１、１０２、１２１１、１２２１は、銅やニッケルなどの適切な導電性を備える任意の材料を用いて形成される。好ましくは、銅箔、電解銅めっき膜もしくは無電解銅めっき膜、又はこれらの組み合わせによって形成される。図２に示される例では、導体層１０１、１０２、１１１１、１２１１は、金属箔層１０１１、金属膜層１０１２、電解めっき膜層１０１３の３層構造を有している。金属箔層１０１１は、たとえば、銅又はニッケルなどを主材とする金属箔によって構成される。めっき膜層１０１３は、たとえば電解めっきによって形成されるめっき膜であり、その材質はたとえば銅又はニッケルが例示される。金属膜層１０１２は、めっき膜層１０１３が電解めっきによって形成される際の電極としても機能し得るシード層として形成され、その材質は、銅又はニッケルが例示される。金属膜層１０１２はたとえば無電解めっき又は、スパッタリングなどによって形成される。上基板１１０の上側中間層１１２を構成する導体層１１２１、および下側中間層１２２を構成する導体層１２２１は、金属膜層１０１２および電解めっき膜層１０１３の２層構造で形成されている。なお、図２において、符号１０１１、１０１２、１０１３は、導体層１０１だけに付され、導体層１１１１、１１２１、１０２、１２１１、および１２２１に対するこれらの符号は省略されている。各導体層の構造は図示されるものに限定されない。全ての導体層が、金属箔層１０１１、金属膜層１０１２、および電解めっき膜層１０１３の３層を有してもよい。
The conductor layers 101, 1111, 1121, 102, 1211, 1221 included in the printed wiring board 1 are formed by using any material having appropriate conductivity such as copper and nickel. It is preferably formed by a copper foil, an electrolytic copper plating film or an electroless copper plating film, or a combination thereof. In the example shown in FIG. 2, the conductor layers 101, 102, 1111, and 1211 have a three-layer structure of a metal foil layer 1011, a metal film layer 1012, and an electroplating film layer 1013. The metal foil layer 1011 is composed of, for example, a metal foil whose main material is copper, nickel, or the like. The plating film layer 1013 is, for example, a plating film formed by electrolytic plating, and the material thereof is, for example, copper or nickel. The metal film layer 1012 is formed as a seed layer that can also function as an electrode when the plating film layer 1013 is formed by electrolytic plating, and the material thereof is exemplified by copper or nickel. The metal film layer 1012 is formed by, for example, electroless plating or sputtering. The conductor layer 1121 forming the upper intermediate layer 112 of the upper substrate 110 and the conductor layer 1221 forming the lower intermediate layer 122 are formed by a two-layer structure of a metal film layer 1012 and an electroplating film layer 1013. In FIG. 2, reference numerals 1011, 1012, and 1013 are attached only to the conductor layer 101, and these reference numerals for the conductor layers 1111, 1121, 102, 1211, and 1221 are omitted. The structure of each conductor layer is not limited to that shown. All conductor layers may have three layers: a metal foil layer 1011 and a metal film layer 1012, and an electroplating film layer 1013.
コア基板１０には、絶縁層１００を貫通し、導体層１０１および導体層１０２を電気的に接続するスルーホール導体１０３が設けられている。スルーホール導体１０３は、絶縁層１００の厚さ方向の中央部を境に導体層１０１側および導体層１０２側のそれぞれにおいて、絶縁層１００の厚さ方向の中央部に向かって縮径するテーパー形状を有している。なお、便宜上、「縮径」という文言が用いられているが、スルーホール導体１０３および後述の、上基板１１０および下基板１２０に形成されるビア導体の開口形状は必ずしも円形に限定されない。「縮径」は単にビア導体の水平断面における外周上の最長の２点間の距離が小さくなることを意味している。スルーホール導体１０３は必ずしもこのような形状に形成される必要はなく、コア基板１０を構成する一方の導体層から他方の導体層へ（たとえば、導体層１０１から導体層１０２へ）向かって一方的に縮径する形状に形成されてもよく、また、絶縁層１００の厚さ方向において実質的に同径のスルーホール導体として形成されてもよい。
The core substrate 10 is provided with a through-hole conductor 103 that penetrates the insulating layer 100 and electrically connects the conductor layer 101 and the conductor layer 102. The through-hole conductor 103 has a tapered shape in which the diameter of the through-hole conductor 103 is reduced toward the central portion in the thickness direction of the insulating layer 100 on each of the conductor layer 101 side and the conductor layer 102 side with the central portion in the thickness direction of the insulating layer 100 as a boundary. have. Although the term "diameter reduction" is used for convenience, the opening shapes of the through-hole conductor 103 and the via conductors formed on the upper substrate 110 and the lower substrate 120, which will be described later, are not necessarily limited to a circular shape. "Reduced diameter" simply means that the distance between the longest two points on the outer circumference in the horizontal cross section of the via conductor is reduced. The through-hole conductor 103 does not necessarily have to be formed in such a shape, and is unilaterally directed from one conductor layer constituting the core substrate 10 to the other conductor layer (for example, from the conductor layer 101 to the conductor layer 102). It may be formed into a shape that is reduced in diameter, or may be formed as a through-hole conductor having substantially the same diameter in the thickness direction of the insulating layer 100.
上基板１１０には、上基板１１０を構成している導体層１１１１、１１２１を接続するビア導体が形成されている。図２に示される例では、絶縁層１１１０を貫通して絶縁層１１１０に接して形成される導体層１１１１と接続されるビア導体１１１２と、絶縁層１１２０を貫通して、絶縁層１１２０に接して形成される導体層１１２１と接続されるビア導体１１２２が形成されている。ビア導体１１１２、１１２２は、コア基板１０に向かって縮径するテーパー形状を有している。下基板１２０には、下基板１２０を構成している導体層１２１１、１２２１を接続するビア導体が形成されている。図２に示される例では、絶縁層１２１０を貫通して絶縁層１２１０に接して形成される導体層１２１１と接続されるビア導体１２１２と、絶縁層１２２０を貫通して、絶縁層１２２０に接して形成される導体層１２２１と接続されるビア導体１２２２が形成されている。ビア導体１２１２、１２２２はそれぞれ、コア基板１０に向かって縮径するテーパー形状を有している。ビア導体１１１２、１１２２、１２１２、および１２２２は、コア基板１０と反対側に接する導体層と一体的に形成されており、導体層を構成する金属膜および電解めっき膜で形成される。
The upper substrate 110 is formed with via conductors connecting the conductor layers 1111 and 1121 constituting the upper substrate 110. In the example shown in FIG. 2, the via conductor 1112 connected to the conductor layer 1111 formed by penetrating the insulating layer 1110 and contacting the insulating layer 1110 and the via conductor 1112 penetrating the insulating layer 1120 and contacting the insulating layer 1120. A via conductor 1122 is formed which is connected to the conductor layer 1121 to be formed. The via conductors 1112 and 1122 have a tapered shape that reduces in diameter toward the core substrate 10. A via conductor connecting the conductor layers 1211 and 1221 constituting the lower substrate 120 is formed on the lower substrate 120. In the example shown in FIG. 2, a via conductor 1212 connected to a conductor layer 1211 formed by penetrating the insulating layer 1210 and contacting the insulating layer 1210, and a via conductor 1212 penetrating the insulating layer 1220 and contacting the insulating layer 1220. A via conductor 1222 is formed which is connected to the conductor layer 1221 to be formed. The via conductors 1212 and 1222 each have a tapered shape that reduces in diameter toward the core substrate 10. The via conductors 1112, 1122, 1212, and 1222 are integrally formed with a conductor layer in contact with the core substrate 10 on the opposite side, and are formed of a metal film and an electroplating film constituting the conductor layer.
図１に示されるプリント配線板１の例では、キャビティ１１４の内側に露出する第１、第２、および第３の内壁１１４１、１１４２、１１４３のうち、第１の内壁１１４１がキャビティ１１４の内側に向かって湾曲する形状を有している。しかし、キャビティ１１４の内壁の形状は図１の例に限定されない。図３Ａ、図３Ｂ、図４、および図５には、キャビティ１１４の形状の他の例が示されている。
In the example of the printed wiring board 1 shown in FIG. 1, of the first, second, and third inner walls 1141, 1142, and 1143 exposed inside the cavity 114, the first inner wall 1141 is inside the cavity 114. It has a shape that curves toward it. However, the shape of the inner wall of the cavity 114 is not limited to the example of FIG. 3A, 3B, 4 and 5 show other examples of the shape of the cavity 114.
図３Ａに示されるように、第１の内壁１１４１は、台形の一部をなすようにキャビティ１１４の内側に突出してもよい。また、図３Ｂに示されるように、第１の内壁１１４１は、三角形の一部をなすようにキャビティ１１４の内側に突出してもよい。
As shown in FIG. 3A, the first inner wall 1141 may project inward of the cavity 114 so as to form part of a trapezoid. Further, as shown in FIG. 3B, the first inner wall 1141 may project inward of the cavity 114 so as to form a part of a triangle.
図４に示されるように、第１の内壁１１４１と第２の内壁１１４２とが接する隅部、および、第１の内壁１１４１と第３の内壁１１４３とが接する隅部は、応力集中を緩和するために曲面に形成されてもよい。たとえば一定の曲率を有する円弧状の曲面からなる隅部が形成され得る。キャビティ１１４の内壁が隣接する隅部への応力集中が緩和されることでクラックの発生が抑制され、プリント配線板１の信頼性が向上し得る。
As shown in FIG. 4, the corner where the first inner wall 1141 and the second inner wall 1142 are in contact with each other and the corner where the first inner wall 1141 and the third inner wall 1143 are in contact with each other relax the stress concentration. Therefore, it may be formed on a curved surface. For example, a corner formed by an arcuate curved surface having a constant curvature can be formed. By relaxing the stress concentration in the corner where the inner wall of the cavity 114 is adjacent, the occurrence of cracks can be suppressed and the reliability of the printed wiring board 1 can be improved.
図５に示されるように、プリント配線板１の任意の方向における上基板１１０側と下基板１２０側との体積差の変化をさらに緩やかにする観点から、キャビティ１１４の内側に露出する内壁のうち、対向する第２の内壁１１４２および第３の内壁１１４３もキャビティ１１４の内側に突出するように形成されてもよい。図５に示される例では、第２の内壁１１４２は、第１の内壁１１４１と第２の内壁１１４２とが接する隅部よりもキャビティ１１４の内側に向かって湾曲し、第３の内壁１１４３は、第１の内壁１１４１と第３の内壁１１４３とが接する隅部よりもキャビティ１１４の内側に向かって湾曲している。これにより、プリント配線板１に生じる反りの程度がさらに抑制され得る。第２の内壁１１４２および第３の内壁１１４３は、先述の、図３Ａおよび図３Ｂに示されている内壁１１４１と同様に、台形又は三角形の一部をなす形状に形成されてもよい。
As shown in FIG. 5, among the inner walls exposed inside the cavity 114, from the viewpoint of further gradual change in the volume difference between the upper substrate 110 side and the lower substrate 120 side in an arbitrary direction of the printed wiring board 1. A second inner wall 1142 and a third inner wall 1143 facing each other may also be formed so as to project inward of the cavity 114. In the example shown in FIG. 5, the second inner wall 1142 is curved toward the inside of the cavity 114 from the corner where the first inner wall 1141 and the second inner wall 1142 meet, and the third inner wall 1143 is It is curved toward the inside of the cavity 114 from the corner where the first inner wall 1141 and the third inner wall 1143 are in contact with each other. As a result, the degree of warpage that occurs in the printed wiring board 1 can be further suppressed. The second inner wall 1142 and the third inner wall 1143 may be formed in a trapezoidal shape or a shape forming a part of a triangle, similarly to the inner wall 1141 shown in FIGS. 3A and 3B described above.
図５に示されるように、第２の内壁１１４２および第３の内壁１１４３がキャビティ１１４の内側に突出することで、キャビティ１１４に搭載される電子部品を内壁１１４２、１１４３で保持し、キャビティ１１４内での固定をより確実にすることも可能となる。キャビティ１１４は、図５に２点鎖線で示される、電子部品が載置されるべき領域を有している。電子部品が搭載されるべき領域は、プリント配線板１のキャビティ１１４内への搭載が想定される電子部品がキャビティ１１４内に配置された場合に占める領域であり、すなわち、図５における２点鎖線は、キャビティ１１４内への搭載が想定される電子部品の輪郭と一致する。電子部品が搭載されるべき領域は、第２の内壁１１４２と第３の内壁１１４３とが対向する方向において幅Ｗを有している。この幅Ｗと、第２の内壁１１４２および第３の内壁１１４３の間隔とが、略同等であることによって、キャビティ１１４内に搭載される電子部品は比較的安定にキャビティ１１４内に保持され得る。
As shown in FIG. 5, the second inner wall 1142 and the third inner wall 1143 project inward of the cavity 114, so that the electronic components mounted on the cavity 114 are held by the inner walls 1142 and 1143 and inside the cavity 114. It is also possible to secure the fixing with. The cavity 114 has an area on which electronic components should be placed, as shown by the alternate long and short dash line in FIG. The area where the electronic components should be mounted is the area occupied when the electronic components that are supposed to be mounted in the cavity 114 of the printed wiring board 1 are arranged in the cavity 114, that is, the two-dot chain line in FIG. Consistent with the contour of the electronic component that is expected to be mounted in the cavity 114. The region on which the electronic component should be mounted has a width W in the direction in which the second inner wall 1142 and the third inner wall 1143 face each other. Since the width W and the distance between the second inner wall 1142 and the third inner wall 1143 are substantially the same, the electronic components mounted in the cavity 114 can be relatively stably held in the cavity 114.
次に、図１および図２に示されるプリント配線板１を例にして、プリント配線板の製造方法が図６Ａ〜６Ｇを参照して以下に説明される。先ず、コア基板１０が形成される。図６Ａに示されるように、芯材を含む絶縁層１００と、絶縁層１００の両面にたとえば熱圧着などにより積層されている銅箔１０１１からなる両面銅張積層板１０Ｐが準備される。絶縁層１００は、ガラス繊維やアラミド繊維などの芯材にエポキシ樹脂などの絶縁性樹脂を含浸させたものである。
Next, using the printed wiring board 1 shown in FIGS. 1 and 2 as an example, a method for manufacturing the printed wiring board will be described below with reference to FIGS. 6A to 6G. First, the core substrate 10 is formed. As shown in FIG. 6A, a double-sided copper-clad laminate 10P composed of an insulating layer 100 including a core material and a copper foil 1011 laminated on both sides of the insulating layer 100 by, for example, thermocompression bonding is prepared. The insulating layer 100 is obtained by impregnating a core material such as glass fiber or aramid fiber with an insulating resin such as epoxy resin.
図６Ｂに示されるように、絶縁層１００のスルーホール導体１０３の形成箇所に、たとえば炭酸ガスレーザーなどの照射によって導通用孔１０３ａが形成される。貫通孔１０３ａの形成にはドリル加工等の機械的加工が用いられてもよい。図示のように、絶縁層１００の両側の面から、その厚さの中央部に向かって縮径する導通用孔１０３ａが形成される場合には、両面側からレーザー光が照射される。レーザー光が照射される位置の銅箔には黒化処理が施され得る。形成された貫通孔１０３ａにデスミア等の必要な処理が施された後に、無電解銅めっき又はスパッタリング等によって、シード層となる金属膜１０１２が、銅箔１０１１上に形成されると共に、貫通孔１０３ａの内面にも形成される。さらにこの金属膜をシード層として用いてパターンめっき法を用いて、銅等からなる電解めっき膜１０１３が形成される。その後、パターンめっきに用いられたレジスト（図示せず）が除去され、その除去により露出する金属膜１０１２および金属箔（銅箔１０１１）がエッチング処理により除去される。その結果、所望の導体パターンを含む導体層１０１および導体層１０２が形成される。また、貫通孔１０３ａにスルーホール導体１０３が導体層１０１、１０２と一体的に形成され、コア基板１０が完成する。
As shown in FIG. 6B, a conduction hole 103a is formed at a position where the through-hole conductor 103 of the insulating layer 100 is formed by irradiation with, for example, a carbon dioxide laser. Mechanical processing such as drilling may be used to form the through hole 103a. As shown in the drawing, when the conduction holes 103a whose diameter is reduced toward the central portion of the thickness are formed from both side surfaces of the insulating layer 100, laser light is irradiated from both side surfaces. The copper foil at the position where the laser beam is irradiated can be blackened. After the formed through hole 103a is subjected to necessary treatment such as desmear, a metal film 1012 to be a seed layer is formed on the copper foil 1011 by electroless copper plating or sputtering or the like, and the through hole 103a is formed. It is also formed on the inner surface of. Further, using this metal film as a seed layer, an electrolytic plating film 1013 made of copper or the like is formed by a pattern plating method. After that, the resist (not shown) used for pattern plating is removed, and the metal film 1012 and the metal foil (copper foil 1011) exposed by the removal are removed by an etching process. As a result, the conductor layer 101 and the conductor layer 102 including the desired conductor pattern are formed. Further, the through-hole conductor 103 is integrally formed with the conductor layers 101 and 102 in the through hole 103a, and the core substrate 10 is completed.
続いて、図６Ｃに示されるように、キャビティ１１４の形状に基づいた平面形状、すなわち、４辺のうち１辺が内側に向けて湾曲している略矩形の平面形状を有する剥離膜８が絶縁層１００および導体層１０１上に設けられる。剥離膜８は粘着層８１および接合層８２を有し、粘着層８１をコア基板１０側に向けて設けられる。粘着層８１は導体層１０１および絶縁層１００とは強固には接着せず、しかしこれらと密着する材料で形成される。粘着層８１にはたとえばアクリル樹脂が用いられる。一方、接合層８２は、剥離膜８上に接して積層される上基板１１０の上層１１１を構成する絶縁層１１１０と十分な接着性を発揮し得る材料で形成される。たとえば接合層８２にはポリイミド樹脂が用いられる。剥離膜８は、キャビティ１１４が設けられる領域の全域にわたって、コア基板１０の導体層１０１および絶縁層１００上に設けられる。剥離膜８は粘着層８１一層のみの構造でもよく、また粘着層８１と接合層８２の間に中間層を含む３層構造を有してもよい。たとえば中間層の厚さを調整することによって剥離膜８の厚さを所望の厚さに調整し得る。
Subsequently, as shown in FIG. 6C, the release film 8 having a planar shape based on the shape of the cavity 114, that is, a substantially rectangular planar shape in which one of the four sides is curved inward is insulated. It is provided on the layer 100 and the conductor layer 101. The release film 8 has an adhesive layer 81 and a bonding layer 82, and the adhesive layer 81 is provided toward the core substrate 10. The adhesive layer 81 is formed of a material that does not adhere firmly to the conductor layer 101 and the insulating layer 100, but adheres to them. For example, acrylic resin is used for the adhesive layer 81. On the other hand, the bonding layer 82 is formed of a material capable of exhibiting sufficient adhesiveness with the insulating layer 1110 constituting the upper layer 111 of the upper substrate 110 which is laminated in contact with the release film 8. For example, a polyimide resin is used for the bonding layer 82. The release film 8 is provided on the conductor layer 101 and the insulating layer 100 of the core substrate 10 over the entire area where the cavity 114 is provided. The release film 8 may have a structure of only one layer of the adhesive layer 81, or may have a three-layer structure including an intermediate layer between the adhesive layer 81 and the bonding layer 82. For example, the thickness of the release film 8 can be adjusted to a desired thickness by adjusting the thickness of the intermediate layer.
図６Ｄに示されるように、コア基板１０の導体層１０１側には、絶縁層１１１０となるプリプレグ１１１０Ｐが積層され、導体層１０２側には絶縁層１２１０となるプリプレグ１２１０Ｐが積層される。プリプレグ１１１０Ｐ、１２１０Ｐに接して導体層１１１１、１２１１の一部を構成する金属箔層１０１１も積層される。プリプレグ１１１０Ｐは、剥離膜８の平面形状に基づいて、内側に剥離膜８が収まるように形成された開口を有する。この開口はたとえば金型加工などによって形成され、プリプレグ１１１０Ｐに接して設けられる金属箔層１０１１も同様の開口を有している。
As shown in FIG. 6D, the prepreg 1110P serving as the insulating layer 1110 is laminated on the conductor layer 101 side of the core substrate 10, and the prepreg 1210P serving as the insulating layer 1210 is laminated on the conductor layer 102 side. The metal leaf layer 1011 which is in contact with the prepregs 1110P and 1210P and forms a part of the conductor layers 1111 and 1211 is also laminated. The prepreg 1110P has an opening formed inside so that the release film 8 can be accommodated based on the planar shape of the release film 8. This opening is formed by, for example, die processing, and the metal foil layer 1011 provided in contact with the prepreg 1110P also has a similar opening.
次いで、図６Ｅに示すように、導体層１０１側では、絶縁層１１１０のビア導体１１１２が形成される箇所に、上述のコア基板１０を構成する絶縁層１００への導通用孔１０３ａの形成と同様に導通用孔が形成される。さらに、絶縁層１１１０に接する導体層１１１１が、たとえばサブトラクティブ法やセミアディティブ法を用いて、ビア導体１１１２と一体的に形成されて、上基板１１０の上層１１１のうち、コア基板１０に最も近い層が形成される。また、導体層１０２側では、絶縁層１２１０のビア導体１２１２が形成される箇所に、導通用孔が形成される。さらに、絶縁層１２１０に接する導体層１２１１がビア導体１２１２と一体的に形成されて、下基板１２０の下層１２１のうち、コア基板１０に最も近い層が形成される。この絶縁層１１１０、１２１０および導体層１１１１、１２１１の積層が繰り返されることにより、上層１１１および下層１２１が形成される。プリント配線板１の製造においては、積層の繰り返しにより、上基板１１０では５層の絶縁層１１１０および５層の導体層１１１１を有する上層１１１が形成され、同じく下基板１２０では５層の絶縁層１２１０および５層の導体層１２１１を有する下層１２１が形成される。
Next, as shown in FIG. 6E, on the conductor layer 101 side, at the location where the via conductor 1112 of the insulating layer 1110 is formed, the same as the formation of the conduction hole 103a in the insulating layer 100 constituting the core substrate 10 described above. A hole for conducting is formed in. Further, the conductor layer 1111 in contact with the insulating layer 1110 is integrally formed with the via conductor 1112 by using, for example, a subtractive method or a semi-additive method, and is the closest to the core substrate 10 among the upper layers 111 of the upper substrate 110. Layers are formed. Further, on the conductor layer 102 side, a conduction hole is formed at a position where the via conductor 1212 of the insulating layer 1210 is formed. Further, the conductor layer 1211 in contact with the insulating layer 1210 is integrally formed with the via conductor 1212, and the layer closest to the core substrate 10 among the lower layers 121 of the lower substrate 120 is formed. By repeating the lamination of the insulating layers 1110 and 1210 and the conductor layers 1111 and 1211, the upper layer 111 and the lower layer 121 are formed. In the manufacture of the printed wiring board 1, the upper substrate 110 forms an upper layer 111 having five insulating layers 1110 and five conductor layers 1111 by repeating the lamination, and the lower substrate 120 also has five insulating layers 1210. And a lower layer 121 having five conductor layers 1211 is formed.
次いで、上層１１１のコア基板１０と反対側に上側中間層１１２が形成され、下層１２１のコア基板１０と反対側に下側中間層１２２が形成される。上基板１１０側においては、上層１１１のコア基板１０と反対側の絶縁層１１１０および導体層１１１１を覆うように、フィルム状のエポキシ樹脂などが熱圧着されることで、絶縁層１１２０が積層され、絶縁層１１２０のビア導体１１２２を形成する所望の位置に導通用孔が形成された後、導体層１１２１がビア導体１１２２と一体的に形成される。下基板１２０側においては、下層１２１のコア基板１０と反対側の絶縁層１２１０および導体層１２１１を覆うように、絶縁層１２２０が積層されて、ビア導体１２２２が形成される位置に導通用孔が形成された後、導体層１２２１がビア導体１２２２と一体的に形成される。これらの工程が繰り返されることにより、複数の絶縁層および導体層を有する、上側中間層１１２および下側中間層１２２、が形成される。プリント配線板１の製造においては、２層の絶縁層１１２０および導体層１１２１を有する上側中間層１１２、２層の絶縁層１２２０および導体層１２２１を有する下側中間層１２２が形成される。プリント配線板１の例では、導体層１１２１、１２２１は、セミアディティブ法により金属膜層、および電解めっき膜層の２層で形成されているが、絶縁層１１２０、１２２０を構成するプリプレグなどに金属箔を積層して、金属箔層、金属膜層、および電解めっき膜層の３層構成の導体層１１２１、１２２１が形成されてもよい。
Next, the upper intermediate layer 112 is formed on the side opposite to the core substrate 10 of the upper layer 111, and the lower intermediate layer 122 is formed on the side opposite to the core substrate 10 of the lower layer 121. On the upper substrate 110 side, the insulating layer 1120 is laminated by heat-bonding a film-like epoxy resin or the like so as to cover the insulating layer 1110 and the conductor layer 1111 on the opposite side of the core substrate 10 of the upper layer 111. After the conduction holes are formed at the desired positions for forming the via conductor 1122 of the insulating layer 1120, the conductor layer 1121 is integrally formed with the via conductor 1122. On the lower substrate 120 side, the insulating layers 1220 are laminated so as to cover the insulating layer 1210 and the conductor layer 1211 on the opposite side of the core substrate 10 of the lower layer 121, and a conduction hole is provided at a position where the via conductor 1222 is formed. After being formed, the conductor layer 1221 is integrally formed with the via conductor 1222. By repeating these steps, an upper intermediate layer 112 and a lower intermediate layer 122 having a plurality of insulating layers and conductor layers are formed. In the manufacture of the printed wiring board 1, an upper intermediate layer 112 having two insulating layers 1120 and a conductor layer 1121 and a lower intermediate layer 122 having two insulating layers 1220 and a conductor layer 1221 are formed. In the example of the printed wiring board 1, the conductor layers 1121 and 1221 are formed of two layers, a metal film layer and an electroplating film layer by a semi-additive method, but the prepregs constituting the insulating layers 1120 and 1220 are made of metal. The foils may be laminated to form conductor layers 1121 and 1221 having a three-layer structure consisting of a metal foil layer, a metal film layer, and an electroplating film layer.
次いで、上側中間層１１２の絶縁層１１２０および導体層１１２１に接して、最上層１１３が形成され、下側中間層１２２の絶縁層１２２０および導体層１２２１に接して、最下層１２３が形成される。最上層１１３および最下層１２３は、開口１１３ａ、１２３ａを有するソルダーレジスト層として形成される。たとえば感光性エポキシ樹脂の塗布、露光、並びに現像などのフォトリソグラフィー技術によって形成される。図６Ｅに示される積層体の形成が完了する。
Next, the uppermost layer 113 is formed in contact with the insulating layer 1120 and the conductor layer 1121 of the upper intermediate layer 112, and the lowermost layer 123 is formed in contact with the insulating layer 1220 and the conductor layer 1221 of the lower intermediate layer 122. The uppermost layer 113 and the lowermost layer 123 are formed as solder resist layers having openings 113a and 123a. It is formed by photolithography techniques such as coating, exposure, and development of photosensitive epoxy resins. The formation of the laminate shown in FIG. 6E is completed.
次いで、上基板１１０の一部を除去して、上基板１１０の表面および側面に開口を有するキャビティ１１４が形成される。先ず、図６Ｆに示すように、４辺のうち１辺が内側に向けて湾曲している略矩形の平面形状を有する剥離膜８の周縁に沿って、上基板１１０の最上層１１３、上側中間層１１２、および上層１１１を貫通する溝７が形成される。溝７は、たとえば、最上層１１３側からレーザー光Ｂが照射されることによって形成され得る。レーザー光Ｂの種類としては、炭酸ガスレーザー、ＹＡＧレーザー等が例示されるがこれらに限定されない。ドリル加工などの切削加工によって溝７が形成されてもよい。
Next, a part of the upper substrate 110 is removed to form a cavity 114 having openings on the surface and side surfaces of the upper substrate 110. First, as shown in FIG. 6F, the uppermost layer 113 and the upper middle of the upper substrate 110 are along the peripheral edge of the release film 8 having a substantially rectangular planar shape in which one of the four sides is curved inward. A groove 7 penetrating the layer 112 and the upper layer 111 is formed. The groove 7 can be formed, for example, by irradiating the laser beam B from the uppermost layer 113 side. Examples of the type of laser light B include, but are not limited to, a carbon dioxide gas laser, a YAG laser, and the like. The groove 7 may be formed by cutting such as drilling.
次いで、溝７に囲まれた上基板１１０の一部分が剥離膜８とともに除去される。その結果、図６Ｇに示すように、部品実装パッド１０１０を底面に露出するキャビティ１１４が形成される。剥離膜８の粘着層８１は、コア基板１０の絶縁層１００および導体層１０１と強固には接着せず容易に剥離できるように形成されている。よって、上基板１１０の一部分の除去は、任意の方法で容易に行われ得る。たとえば上基板１１０の表面の一部が治工具などで吸着され、コア基板１０と反対側に引き上げられることによって容易に除去される。上基板１１０の側面の開口に対向する内壁が内側に向かって湾曲するように突出するキャビティ１１４が完成する。なお、キャビティ１１４は、剥離膜８を用いずにドリル加工で上基板１１０の一部を除去することによって形成されてもよい。
Next, a part of the upper substrate 110 surrounded by the groove 7 is removed together with the release film 8. As a result, as shown in FIG. 6G, a cavity 114 is formed that exposes the component mounting pad 1010 to the bottom surface. The adhesive layer 81 of the release film 8 is formed so as not to be firmly adhered to the insulating layer 100 and the conductor layer 101 of the core substrate 10 and to be easily peeled off. Therefore, the removal of a part of the upper substrate 110 can be easily performed by any method. For example, a part of the surface of the upper substrate 110 is attracted by a jig or the like and pulled up to the side opposite to the core substrate 10 to be easily removed. A cavity 114 is completed in which the inner wall facing the opening on the side surface of the upper substrate 110 projects inwardly. The cavity 114 may be formed by removing a part of the upper substrate 110 by drilling without using the release film 8.
上述のプリント配線板１の製造方法においては、上基板１１０および下基板１２０の形成は、コア基板１０を出発基板とした一般的なビルドアップ工法により行われたが、積層プレスが用いられて形成されてもよい。たとえば、上述の製造方法と同じくコア基板１０が準備された後に、コア基板１０の導体層１０１側に、所望のパターンに形成された導体層１１１１を有する絶縁層１１１０がプリプレグを介して必要な数だけ重ねられ、コア基板１０の導体層１０２側に、所望のパターンに形成された導体層１２１１を有する絶縁層１２１０がプリプレグを介して必要な数だけ重ねられる。そしてこれらの重ねられた構成を一組として、加熱加圧しプリプレグを硬化させることで、コア基板１０と上層１１１および下層１２１が一体的に形成された積層体が得られる。得られた積層板に、さらに必要な絶縁層および導体層を上述の工程によって積層することで、上側中間層１１２、下側中間層１２２、最上層１１３、および最下層１２３を形成し、プリント配線板１を得ることができる。
In the above-mentioned manufacturing method of the printed wiring board 1, the upper substrate 110 and the lower substrate 120 are formed by a general build-up method using the core substrate 10 as a starting substrate, but they are formed by using a laminated press. May be done. For example, after the core substrate 10 is prepared as in the above-mentioned manufacturing method, an insulating layer 1110 having a conductor layer 1111 formed in a desired pattern is required on the conductor layer 101 side of the core substrate 10 via a prepreg. Insulating layers 1210 having conductor layers 1211 formed in a desired pattern are laminated on the conductor layer 102 side of the core substrate 10 in a required number via prepregs. Then, by heating and pressurizing the prepreg with these stacked configurations as a set and curing the prepreg, a laminated body in which the core substrate 10 and the upper layer 111 and the lower layer 121 are integrally formed can be obtained. By laminating the necessary insulating layer and conductor layer on the obtained laminated board by the above-mentioned steps, an upper intermediate layer 112, a lower intermediate layer 122, an uppermost layer 113, and a lowermost layer 123 are formed, and printed wiring is performed. The plate 1 can be obtained.
実施形態のプリント配線板は、各図面に例示される構造や、本明細書において例示された構造や材料を備えるものに限定されない。また、プリント配線板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序などは適宜変更されてよい。製造されるプリント配線板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。
The printed wiring board of the embodiment is not limited to the structure exemplified in each drawing and the one including the structure and the material exemplified in this specification. Further, the method for manufacturing the printed wiring board is not limited to the method described with reference to each drawing, and the conditions and order thereof may be appropriately changed. Depending on the structure of the printed wiring board to be manufactured, some steps may be omitted or another step may be added.
