JP2007188361A - メモリ制御方法、メモリ制御装置及び画像処理装置 - Google Patents

Abstract

【課題】画像データの記憶に必要なメモリの記憶容量を低減することができるメモリ制御方法、メモリ制御装置及び画像処理装置を提供する。
【解決手段】書き込み単位の画像データをラインバッファ３２，５２の各書き込み単位領域に記憶する第１記憶処理及び読み出し領域単位で各書き込み単位領域から画像データを読み出す第１読み出し処理と、書き込み単位の画像データを同一読み出し領域の各書き込み単位領域に記憶する第２記憶処理及び同一の書き込み単位領域の各読み出し領域から画像データを読み出す第２読み出し処理とを交互に行う。
【選択図】図１

Description

本発明は、メモリへの画像データ書き込み及びメモリからの画像データ読み出しを制御するメモリ制御方法、メモリ制御装置、及び該メモリ制御装置を備える画像処理装置に関する。

イメージスキャナでスキャンされた画像データを記憶装置に保存するデジタル複合機などの装置においては、画像データを圧縮して保存し、また、圧縮した画像データを伸張して印字処理を行っている。カラー画像データの圧縮・伸張方式としては、ＪＰＥＧ（joint photographic expert group）が広く使用されている。ＪＰＥＧ処理は、８×８のブロック単位で圧縮・伸張処理を行っており、画像データが走査順に入力されるデジタル複合機などの装置においては、走査及びブロックに応じたラインバッファを内部メモリ又は外部メモリに確保して圧縮・伸張処理を行っている。

図１３〜１７は従来のラインバッファへの画像データの書き込み及び読み出しの例を示す概念図である。図の例では、ライン数が８、ブロック数が８のラインバッファを２つ（図の上段、下段）用いている。図１３に示すように、走査された画像データは、図上段のラインバッファに順に書き込まれる（ラインＬ１〜Ｌ８）。そして、図１４に示すように、ラインＬ１〜Ｌ８の画像データの書き込みが済んだブロックからブロック単位で画像データを読み出し、ＪＰＥＧ処理を行う。また、図上段のラインバッファのラインＬ８の書き込みが終了した場合は、図１５、１６に示すように、図下段のラインバッファに画像データを順に書き込む（ラインＬ９〜Ｌ１６）。

そして、図１７に示すように、図下段のラインバッファのラインＬ１６の書き込みが終了した場合は、図上段のラインバッファに画像データを順に書き込む（ラインＬ１７〜Ｌ２４）。また、図上段のラインバッファの各ブロックからの読み出しが終了した場合は、図下段のラインバッファの各ブロックから画像データを読み出す。以後は同様の処理を繰返す。

カラー画像の場合は、１画素の情報量も大きく、ラインバッファには大きな記憶領域が必要になるという問題がある。そのため、解像度変換時の使用メモリを効率よく使用する方法（特許文献１参照）が提案されている。
特開平７−７４９７０号公報

しかし、特許文献１の方法では、効果が解像度変換時に限られるという問題がある。図１３〜１７に示したように、画像データが中断なしに連続して入力されるシステムでは、ＪＰＥＧ処理を行う８ライン分のバッファとは別に、入力される画像データを記憶するバッファが必要となるため、８ライン以上（図の例では１６ライン）のバッファが必要であり、その分、大きな記憶領域が必要となる。

本発明は斯かる事情に鑑みてなされたものであり、記憶領域が所定数の書き込み単位領域に分けられ、各書き込み単位領域は夫々所定数の読み出し領域に区分けされているメモリ、又は、記憶領域が所定数の読み出し領域に分けられ、各読み出し領域は夫々所定数の書き込み単位領域に区分けされているメモリに対して、書き込み単位の画像データを書き込み単位領域毎に記憶する第１記憶処理及び読み出し領域毎に画像データを読み出す第１読み出し処理と、書き込み単位の画像データを読み出し領域毎に記憶する第２記憶処理及び書き込み単位領域毎に画像データを読み出す第２読み出し処理とを交互に行うことにより、画像データの記憶に必要なメモリの記憶容量を低減することができるメモリ制御方法及びメモリ制御装置を提供することを目的とする。

また、本発明は、記憶領域が所定数のライン単位領域に分けられ、各ライン単位領域は夫々前記所定数のブロックに区分けされているメモリに対して、ライン単位の画像データをライン単位領域に順に記憶する第３記憶処理及びブロック毎に各ライン単位領域から夫々画像データを読み出す第３読み出し処理と、ライン単位の画像データをブロック毎にライン単位領域に順に記憶する第４記憶処理及びライン単位領域毎に各ブロックから夫々画像データを読み出す第４読み出し処理とを交互に行うことにより、画像データの記憶に必要なメモリの記憶容量を低減することができるメモリ制御方法及びメモリ制御装置を提供することを他の目的とする。

また、本発明は、ブロック単位の画像データをブロック毎に各ライン単位領域に夫々記憶する第５記憶処理及びライン単位領域から順に画像データを読み出す第５読み出し処理と、ブロック単位の画像データをライン単位領域毎に各ブロックに夫々記憶する第６記憶処理及びブロック毎にライン単位領域から順に画像データを読み出す第６読み出し処理とを交互に行うことにより、画像データの記憶に必要なメモリの記憶容量を低減することができるメモリ制御方法及びメモリ制御装置を提供することを他の目的とする。

また、本発明は、メモリに画像データを記憶し、メモリから読み出した画像データにＪＰＥＧに基づく符号化処理を行う構成にしたことにより、ＪＰＥＧ処理を行う画像データの記憶に必要なメモリの記憶容量を低減することができる画像処理装置を提供することを他の目的とする。

また、本発明は、ＪＰＥＧに基づく復号処理を行い、復号した画像データをメモリに記憶する構成にしたことにより、ＪＰＥＧ処理を行った画像データの記憶に必要なメモリの記憶容量を低減することができる画像処理装置を提供することを他の目的とする。

また、本発明は、符号化を行う画像データ又は復号した画像データを排他的にメモリに記憶する構成にしたことにより、画像データの記憶に必要なメモリの記憶容量を更に低減することができる画像処理装置を提供することを他の目的とする。

本発明に係るメモリ制御方法は、入力された書き込み単位の画像データを、記憶領域が所定数の書き込み単位領域に分けられ、各書き込み単位領域は夫々所定数の読み出し領域に区分けされているメモリ、又は、記憶領域が所定数の読み出し領域に分けられ、各読み出し領域は夫々所定数の書き込み単位領域に区分けされているメモリに記憶し、記憶した画像データを読み出すメモリ制御方法において、書き込み単位の画像データを前記書き込み単位領域毎に記憶する第１記憶処理及び前記読み出し領域毎に画像データを読み出す第１読み出し処理と、書き込み単位の画像データを読み出し領域毎に記憶する第２記憶処理及び書き込み単位領域毎に画像データを読み出す第２読み出し処理とを交互に行うことを特徴とする。

本発明に係るメモリ制御方法は、走査されたライン単位の画像データを、記憶領域が所定数のライン単位領域に分けられ、各ライン単位領域は夫々前記所定数のブロックに区分けされているメモリに記憶し、記憶した画像データを読み出すメモリ制御方法において、ライン単位の画像データを前記ライン単位領域に順に記憶する第３記憶処理及びブロック毎に各ライン単位領域から夫々画像データを読み出す第３読み出し処理と、ライン単位の画像データをブロック毎にライン単位領域に順に記憶する第４記憶処理及びライン単位領域毎に各ブロックから夫々画像データを読み出す第４読み出し処理とを交互に行うことを特徴とする。

本発明に係るメモリ制御方法は、復号されたブロック単位の画像データを、記憶領域が所定数のライン単位領域に分けられ、各ライン単位領域は夫々前記所定数のブロックに区分けされているメモリに記憶し、記憶した画像データを読み出すメモリ制御方法において、ブロック単位の画像データをブロック毎に前記各ライン単位領域に夫々記憶する第５記憶処理及びライン単位領域から順に画像データを読み出す第５読み出し処理と、ブロック単位の画像データをライン単位領域毎に各ブロックに夫々記憶する第６記憶処理及びブロック毎にライン単位領域から順に画像データを読み出す第６読み出し処理とを交互に行うことを特徴とする。

本発明に係るメモリ制御装置は、前述の発明の何れかひとつのメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うように構成してあることを特徴とする。

本発明に係る画像処理装置は、画像データが記憶されるメモリと、前述の発明のメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うメモリ制御手段と、メモリから読み出された画像データにＪＰＥＧに基づく符号化処理を行う符号化手段とを備えることを特徴とする。

本発明に係る画像処理装置は、ＪＰＥＧに基づく復号処理を行う復号手段と、該復号手段が復号した画像データを記憶するメモリと、前述の発明のメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うメモリ制御手段とを備えることを特徴とする。

本発明に係る画像処理装置は、ＪＰＥＧに基づく符号化処理を行う符号化手段と、ＪＰＥＧに基づく復号処理を行う復号手段と、符号化手段が符号化を行う画像データ又は復号手段が復号した画像データを排他的に記憶するメモリと、前述の発明の何れかのメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うメモリ制御手段とを備えることを特徴とする。

本発明においては、記憶領域が所定数の書き込み単位領域に分けられ、各書き込み単位領域は夫々所定数の読み出し領域に区分けされているメモリ、又は、記憶領域が所定数の読み出し領域に分けられ、各読み出し領域は夫々所定数の書き込み単位領域に区分けされているメモリに対して、書き込み単位の画像データを書き込み単位領域毎に記憶する第１記憶処理及び前記読み出し領域毎に画像データを読み出す第１読み出し処理と、書き込み単位の画像データを読み出し領域毎に記憶する第２記憶処理及び書き込み単位領域毎に画像データを読み出す第２読み出し処理とを交互に行うため、読み出し領域単位で画像データを読み出している間に、読み出しが終了した読み出し領域に対応する書き込み単位領域に画像データの書き込みを行うことができ、また、書き込み単位領域毎に画像データを読み出している間に、読み出しが終了した書き込み単位領域に画像データの書き込みを行うことができる。そのため、書き込み用及び読み出し用の２つのメモリを用意する必要はなく、必要な記憶容量を従来の半分に低減することができる。

本発明においては、記憶領域が所定数のライン単位領域に分けられ、各ライン単位領域は夫々前記所定数のブロックに区分けされているメモリに対して、ライン単位の画像データをメモリのライン単位領域に順に記憶する第３記憶処理及びブロック毎に各ライン単位領域から夫々画像データを読み出す第３読み出し処理と、ライン単位の画像データをブロック毎にライン単位領域に順に記憶する第４記憶処理及びライン単位領域毎に各ブロックから夫々画像データを読み出す第４読み出し処理とを交互に行うため、ブロック単位で画像データを読み出している間に、読み出しが終了したブロックに画像データの書き込みを行うことができ、また、ライン単位で画像データを読み出している間に、読み出しが終了したライン単位領域に画像データの書き込みを行うことができる。そのため、ライン単位の書き込み用及びブロック単位の読み出し用の２つのメモリを用意する必要はなく、必要な記憶容量を従来の半分に低減することができる。

本発明においては、ブロック単位の画像データをブロック毎に各ライン単位領域に夫々記憶する第５記憶処理及びライン単位領域から順に画像データを読み出す第５読み出し処理と、ブロック単位の画像データをライン単位領域毎に各ブロックに夫々記憶する第６記憶処理及びブロック毎にライン単位領域から順に画像データを読み出す第６読み出し処理とを交互に行うため、ライン単位で画像データを読み出している間に、読み出しが終了したライン単位領域に画像データの書き込みを行うことができ、また、ブロック単位で画像データを読み出している間に、読み出しが終了したブロックに画像データの書き込みを行うことができる。そのため、ブロック単位の書き込み及びライン単位の読み出しに２つのメモリを用意する必要はなく、必要な記憶容量を従来の半分に低減することができる。

本発明においては、メモリに画像データを記憶し、メモリから読み出した画像データにＪＰＥＧに基づく符号化処理を行うため、画像データをライン単位でメモリに記憶し、メモリからブロック単位で画像データを読み出す場合に必要となるメモリの記憶領域を減少させることができる。

本発明においては、ＪＰＥＧに基づく復号処理を行い、復号された画像データをブロック単位でメモリに記憶しており、メモリからライン単位で画像データを読み出す場合に必要となるメモリの記憶領域を減少させることができる。

本発明においては、符号化を行う画像データ又は復号した画像データを排他的にメモリに記憶するため、符号化処理及び復号処理で使用するメモリを共用でき、符号化処理用のメモリ及び復号処理用のメモリを別々に用意する場合に比べて必要なメモリ領域を半分に低減することができる。

本発明によれば、画像データの記憶に必要なメモリの記憶容量を低減することができる。

本発明によれば、ＪＰＥＧ処理を行う際の画像データの記憶に必要なメモリの記憶容量を低減することができる。

本発明によれば、符号化及び復号を排他的に行う際の画像データの記憶に必要なメモリの記憶容量を低減することができる。

以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
図１は本発明に係る画像処理装置の例を示すブロック図である。画像処理装置は、イメージスキャナなどが接続され、画像データが入力される画像入力ＩＦ（インタフェイス）１４と、ＤＲＡＭ（Dynamic Random Access Memory）又はＨＤＤ（Hard Disk Drive）などのメモリ１６が接続されるメモリコントローラ１８と、ファックスモデム又はＬＡＮ（Local Area Network）ＩＦなどの通信ＩＦ２０と、プリンタなどが接続される画像出力ＩＦ２２と、ＪＰＥＧに基づく符号化を行うエンコーダ３０と、エンコーダ３０で符号化する画像データを記憶する第１ラインバッファ３２と、ＪＰＥＧに基づく復号を行うデコーダ５０と、デコーダ５０で復号した画像データを記憶する第２ラインバッファ５２と、上述した各構成部を制御するＣＰＵ（Central Processing Unit）１０が接続されるＣＰＵＩＦ１２を備え、夫々は共通のバスに接続されている。

ＣＰＵ１０の制御により、画像入力ＩＦ１４に入力された画像データは、第１ラインバッファ３２に記憶され、エンコーダ３０によって符号化（ＪＰＥＧ圧縮）され、符号化された画像データは、メモリコントローラ１８によってメモリ１６に記憶される。なお、画像入力ＩＦ１４はＤＭＡ（Direct Memory Access）及びバッファの機能を備えている。また、ＣＰＵ１０の制御により、メモリ１６に記憶された画像データは、メモリコントローラ１８によって読み出され、読み出された画像データはデコーダ５０によって復号（ＪＰＥＧ伸張）され、復号された画像データは第２ラインバッファ５２に記憶され、第２ラインバッファ５２から読み出された画像データは、画像出力ＩＦ２２からプリンタに、又は、通信ＩＦ２０から他の装置へ送られる。通信ＩＦ２０がファックスモデムの場合は、画像データをファックス通信用のデータに符号化して送信する。

図２はエンコーダ（メモリ制御装置）３０の構成例を示すブロック図である。エンコーダ３０は、画像入力ＩＦ１４から送られた書き込みアドレスを変換する書き込みアドレス変換部３４と、画像入力ＩＦ１４から送られた書き込みアドレス又は書き込みアドレス変換部３４で変換された書き込みアドレスの何れかを選択する書き込みセレクタ３６と、読み出しアドレス生成部４２と、読み出しアドレス生成部４２が生成した読み出しアドレスを変換する読み出しアドレス変換部４０と、読み出しアドレス生成部４２が生成した読み出しアドレス又は読み出しアドレス変換部４０が変換した読み出しアドレスの何れかを選択する読み出しセレクタ３８と、第１ラインバッファ（メモリ）３２から読み出したデータにＤＣＴ（Discrete Cosine Transform）変換などの直交変換を行う直交変換部（符号化手段）４４と、直交変換されたデータを量子化する量子化部（符号化手段）４６と、量子化されたデータにハフマン算術などでエントロピー符号化を行うエントロピー符号化部（符号化手段）４８と、上述した各構成部を制御するエンコード制御部（メモリ制御手段）３１とを備える。

また、画像入力ＩＦ１４から出力された書き込み制御信号がエンコード制御部３１及び第１ラインバッファ３２に入力され、エンコード制御部３１から出力された読み出し制御信号、書き込みセレクタ３６から出力された書き込みアドレス、及び、読み出しセレクタ３８から出力された読み出しアドレスが第１ラインバッファ３２に入力されている。

画像入力ＩＦ１４からの書き込み制御信号及び書き込みセレクタ３６からの書き込みアドレスにより、画像入力ＩＦ１４からの書き込みデータ（画像データ）が第１ラインバッファ３２に記憶される。また、エンコード制御部３１からの読み出し制御信号及び読み出しセレクタ３８からの読み出しアドレスにより、第１ラインバッファ３２から直交変換部４４に読み出しデータ（画像データ）が送られる。エントロピー符号化部４８から出力された符号化データは、メモリコントローラ１８によってメモリ１６に記憶される。

第１ラインバッファ３２は、記憶領域が所定数（２ⁿ ：ｎは整数）のライン（ライン単位領域、書き込み単位領域）に分けられ、各ラインは夫々所定数（２ⁿ ）のブロック（読み出し領域）に区分けされている。本実施の形態では８ライン、８ブロックに分けられている。書き込みセレクタ３６が画像入力ＩＦ１４からの書き込みアドレスを選択している場合、画像データは各ラインに順に書き込まれる。書き込みアドレス変換部３４は、同一ブロック内の各ラインに順に画像データが書き込まれるように書き込みアドレスを変換する。また、読み出しアドレス生成部４２は、同一ブロック内の各ラインから画像データを夫々読み出すように読み出しアドレスを生成する。読み出しアドレス変換部４０は、同一ライン内の各ブロックから画像データを夫々読み出すように、読み出しアドレス生成部４２が生成した読み出しアドレスを変換する。

エンコード制御部３１は、書き込みセレクタ３６及び読み出しセレクタ３８を切換えて、ライン単位の画像データを第１ラインバッファ３２の各ラインに順に記憶する第３記憶処理（書き込みセレクタ３６は変換されていない書き込みアドレスを選択（第１記憶処理））及びブロック単位で各ラインから夫々画像データを読み出す第３読み出し処理（読み出しセレクタ３８は変換されていない読み出しアドレスを選択（第１読み出し処理））と、ライン単位の画像データを同一ブロック内の各ラインに順に記憶する第４記憶処理（書き込みセレクタ３６は変換された書き込みアドレスを選択（第２記憶処理））及び同一ライン内の各ブロックから夫々画像データを読み出す第４読み出し処理（読み出しセレクタ３８は変換された読み出しアドレスを選択（第２読み出し処理））とを交互に行う。

図３はデコーダ（メモリ制御装置）５０の構成例を示すブロック図である。デコーダ５０は、画像出力ＩＦ２２（又は通信ＩＦ２０）から送られた読み出しアドレスを変換する読み出しアドレス変換部５４と、画像出力ＩＦ２２から送られた読み出しアドレス又は読み出しアドレス変換部５４で変換された読み出しアドレスの何れかを選択する読み出しセレクタ５６と、書き込みアドレス生成部６２と、書き込みアドレス生成部６２が生成した書き込みアドレスを変換する書き込みアドレス変換部６０と、書き込みアドレス生成部６２が生成した書き込みアドレス又は書き込みアドレス変換部６０が変換した書き込みアドレスの何れかを選択する書き込みセレクタ５８と、メモリ１６から読み出されたデータにハフマン算術などでエントロピー復号を行うエントロピー復号部（復号手段）６８と、エントロピー復号されたデータを逆量子化する逆量子化部（復号手段）６６と、逆量子化されたデータに逆ＤＣＴ変換などの逆直交変換を行う逆直交変換部（復号手段）６４と、上述した各構成部を制御するデコード制御部（メモリ制御手段）５１とを備える。

また、画像出力ＩＦ２２から出力された読み出し制御信号がデコード制御部５１及び第２ラインバッファ（メモリ）５２に入力され、デコード制御部５１から出力された書き込み制御信号、書き込みセレクタ５８から出力された書き込みアドレス、及び、読み出しセレクタ５６から出力された読み出しアドレスが第２ラインバッファ５２に入力されている。

メモリコントローラ１８により、メモリ１６から読み出された符号化データは、エントロピー復号部６８に送られる。逆直交変換部６４から出力された書き込みデータは、デコード制御部５１からの書き込み制御信号及び書き込みセレクタ５８からの書き込みアドレスにより、第２ラインバッファ５２に記憶される。画像出力ＩＦ２２からの読み出し制御信号及び読み出しセレクタ５６からの読み出しアドレスにより、第２ラインバッファ５２から読み出しデータ（画像データ）が読み出され、画像出力ＩＦ２２（又は通信ＩＦ２０）に送られる。

第２ラインバッファ５２は、記憶領域が所定数（２ⁿ ：ｎは整数）のライン（ライン単位領域、読み出し領域）に分けられ、各ラインは夫々所定数（２ⁿ ）のブロック（書き込み単位領域）に区分けされている。本実施の形態では、第１ラインバッファ３２と同様に、８ライン、８ブロックに分けられている。書き込みアドレス生成部６２は、同一ブロック内の各ラインに画像データを書き込むように書き込みアドレスを生成する。書き込みアドレス変換部６０は、同一ライン内の各ブロックに夫々画像データを書き込むように、書き込みアドレス生成部６２が生成した書き込みアドレスを変換する。また、読み出しセレクタ５６が画像出力ＩＦ２２からの読み出しアドレスを選択している場合、画像データは各ラインから順に読み出される。読み出しアドレス変換部５４は、同一ブロック内の各ラインから順に画像データを読み出すように読み出しアドレスを変換する。

デコード制御部５１は、書き込みセレクタ５８及び読み出しセレクタ５６を切換えて、ブロック単位の画像データを第２ラインバッファ５２にブロック単位で記憶する第５記憶処理（書き込みセレクタ５８は変換されていない書き込みアドレスを選択（第１記憶処理））及び各ラインから画像データを順に読み出す第５読み出し処理（読み出しセレクタ５６は変換されていない読み出しアドレスを選択（第１読み出し処理））と、ブロック単位の画像データを同一ラインの各ブロックに夫々記憶する第６記憶処理（書き込みセレクタ５８は変換された書き込みアドレスを選択（第２記憶処理））及び同一ブロックの各ラインから画像データを順に読み出す第６読み出し処理（読み出しセレクタ５６は変換された読み出しアドレスを選択（第２読み出し処理））とを交互に行う。

イメージスキャナなどから画像入力ＩＦ１４に入力された画像データは、第１ラインバッファ３２に書き込まれ、ブロック単位でエンコーダ３０に読み出され、ＪＰＥＧ処理が行われる。図４〜７は第１ラインバッファ３２へのライン単位のデータの書き込み及び第１ラインバッファ３２からのブロック単位のデータの読み出しの例を示す概念図である。

画像データの入力が開始された場合、エンコード制御部３１により、書き込みセレクタ３６は、変換されていない書き込みアドレスを選択し、読み出しセレクタ３８は、変換されていない読み出しアドレスを選択する。そのため、図４（ａ）に示すように、画像データは各ラインに順に書き込まれる（ラインＬ１〜Ｌ８）。また、図４（ｂ）に示すように、画像データは、書き込みが終了したブロックから順に読み出される。

図４（ａ）、（ｂ）に示した各ラインへの書き込み（Ｌ１〜Ｌ８）が終了した場合、エンコード制御部３１により、書き込みセレクタ３６は、変換された書き込みアドレスを選択する。そのため、図５（ａ）、（ｂ）、図６（ａ）に示すように、画像データは読み出しが終了したブロック単位で各ラインに順に書き込まれる（Ｌ９〜Ｌ１６）。

図４（ｂ）、図５（ａ）、（ｂ）に示したブロック単位の読み出しが終了した場合、エンコード制御部３１により、読み出しセレクタ３８は、変換された読み出しアドレスを選択する。そのため、図６（ａ）、（ｂ）、図７（ａ）に示すように、画像データは書き込みが終了したライン単位で各ブロックから夫々読み出される。

図５（ａ）、（ｂ）、図６（ａ）に示したブロック単位の書き込み（Ｌ９〜Ｌ１６）が終了した場合、エンコード制御部３１により、書き込みセレクタ３６は、変換されていない書き込みアドレスを選択する。そのため、図６（ｂ）、図７（ａ）、（ｂ）に示すように、画像データは読み出しが終了したラインに順に書き込まれる（Ｌ１７〜Ｌ２４）。

図６（ａ）、（ｂ）、図７（ａ）に示したライン単位の各ブロックからの読み出しが終了した場合、エンコード制御部３１により、読み出しセレクタ３８は、変換されていない読み出しアドレスを選択する。そのため、図７（ｂ）に示すように、画像データは書き込みが終了したブロックから読み出される。図７（ｂ）は図４（ｂ）と同様の処理であり、以下、画像データが入力されている間は、図４（ｂ）〜図７（ｂ）に示した処理を繰返す。

ＪＰＥＧ圧縮では８画素×８画素のブロック単位で圧縮処理を行うが、スキャナ入力のような走査順で入力されるデータを取り扱うために、従来は圧縮処理を行う８ラインのラインバッファと圧縮処理中に連続する入力データを記憶する８ラインのラインバッファが必要であった。本発明では、図４〜７に示したように、走査順に入力される画像データに対し、８ライン毎又は８ブロック毎にバッファ制御方法を切換えることにより、８ラインのラインバッファだけであっても連続して入力される画像データを記憶することが可能であり、必要な記憶容量を低減することができる。

メモリ１６に記憶されている画像データの印刷を行う場合、ＣＰＵ１０の制御により、メモリ１６からデコーダ５０に入力された画像データは、復号された後、ブロック単位で第２ラインバッファ５２に書き込まれ、ライン単位で読み出され、画像出力ＩＦ２２（又は通信ＩＦ２０）に送られる。図８〜１０は第２ラインバッファ５２へのブロック単位のデータの書き込み及び第２ラインバッファ５２からのライン単位のデータの読み出しの例を示す概念図である。

画像データの入力が開始された場合、デコード制御部５１により、書き込みセレクタ５８は変換されていない書き込みアドレスを選択し、読み出しセレクタ５６は変換されていない読み出しアドレスを選択する。そのため、図８（ａ）、（ｂ）に示すように、画像データは同一ブロック内の各ラインに夫々書き込まれる。また、図８（ｂ）、図９（ａ）に示すように、画像データは、各ラインから順に読み出される（ラインＬ１〜Ｌ８）。

図８（ａ）、（ｂ）に示したブロック単位の書き込みが終了した場合、デコード制御部５１により、書き込みセレクタ５８は変換された書き込みアドレスを選択する。そのため、図９（ａ）、（ｂ）に示すように、画像データは読み出しが終了した同一ライン内の各ブロックに夫々書き込まれる。

図８（ｂ）、図９（ａ）に示した各ラインからの読み出し（Ｌ１〜Ｌ８）が終了した場合、デコード制御部５１により、読み出しセレクタ５６は変換された読み出しアドレスを選択する。そのため、図９（ｂ）、図１０（ａ）に示すように、画像データは書き込みが終了したブロック内の各ラインから順に読み出される（Ｌ９〜Ｌ１６）。

図９（ａ）、（ｂ）に示したライン単位の各ブロックへの書き込みが終了した場合、デコード制御部５１により、書き込みセレクタ５８は、変換されていない書き込みアドレスを選択する。そのため、図１０（ａ）、（ｂ）に示すように、画像データは読み出しが終了したブロックの各ラインに夫々書き込まれる。

図９（ｂ）、図１０（ａ）に示したブロック単位での読み出し（Ｌ９〜Ｌ１６）が終了した場合、デコード制御部５１により、読み出しセレクタ５６は、変換されていない読み出しアドレスを選択する。そのため、図１０（ｂ）に示すように、画像データは各ラインから順に読み出される（Ｌ１７〜Ｌ２４）。図１０（ｂ）は図８（ｂ）と同様の処理であり、以下、画像データが入力されている間は、図８（ｂ）〜図１０（ｂ）に示した処理を繰返す。

ＪＰＥＧ伸張では８画素×８画素のブロック単位で伸張処理を行うが、従来は伸張した画像データを記憶する８ラインのラインバッファと画像データを読み出す８ラインのラインバッファが必要であった。本発明では、図８〜１０に示したように、ブロック単位で入力される画像データに対し、８ブロック毎又は８ライン毎にバッファ制御方法を切換えることにより、８ラインのラインバッファだけであっても連続して画像データを出力することが可能であり、必要な記憶容量を低減することができる。

本発明は、特にＪＰＥＧ圧縮・伸張処理のようなブロック単位で圧縮・伸張処理を行う場合に好適である。また、ライン数は８ラインに限定されず、任意数にすることが可能（ただし２ⁿ が好ましい）である。また、ブロック数も８ブロックに限定はされず、任意数にすることが可能（ただし２ⁿ が好ましい）である。また、１ラインに含まれる画素数も任意数にすることが可能（ただし２ⁿ が好ましい）であり、１ブロックが８×８画素で入力画像の１ラインが６４画素を超える場合であっても、図１１（ａ）、（ｂ）に示すようにラインバッファの次のラインに続けて記憶し、図１２（ａ）、（ｂ）に示すように、上述した実施の形態と同様にして８ライン又は８ブロック毎にラインバッファへの書き込み及び読み出し制御を切換えることが可能である。

また、図１の例では、エンコード用に第１ラインバッファ３２、デコード用に第２ラインバッファ５２を備えているが、エンコードとデコードとを同時に行わない場合は、第１ラインバッファ３２又は第２ラインバッファ５２の何れか一方だけを備え、エンコーダ３０又はデコーダ５０で排他的に使用することも可能である。

本発明に係る画像処理装置の例を示すブロック図である。 エンコーダの構成例を示すブロック図である。 デコーダの構成例を示すブロック図である。 第１ラインバッファへのライン単位のデータの書き込み及び第１ラインバッファからのブロック単位のデータの読み出しの例を示す概念図である。 第１ラインバッファへのライン単位のデータの書き込み及び第１ラインバッファからのブロック単位のデータの読み出しの例を示す概念図である。 第１ラインバッファへのライン単位のデータの書き込み及び第１ラインバッファからのブロック単位のデータの読み出しの例を示す概念図である。 第１ラインバッファへのライン単位のデータの書き込み及び第１ラインバッファからのブロック単位のデータの読み出しの例を示す概念図である。 第２ラインバッファへのブロック単位のデータの書き込み及び第２ラインバッファからのライン単位のデータの読み出しの例を示す概念図である。 第２ラインバッファへのブロック単位のデータの書き込み及び第２ラインバッファからのライン単位のデータの読み出しの例を示す概念図である。 第２ラインバッファへのブロック単位のデータの書き込み及び第２ラインバッファからのライン単位のデータの読み出しの例を示す概念図である。 ラインバッファへのデータ記憶の他の例を示す概念図である。 ラインバッファへのデータ記憶の他の例を示す概念図である。 従来のラインバッファへの画像データの書き込み及び読み出しの例を示す概念図である。 従来のラインバッファへの画像データの書き込み及び読み出しの例を示す概念図である。 従来のラインバッファへの画像データの書き込み及び読み出しの例を示す概念図である。 従来のラインバッファへの画像データの書き込み及び読み出しの例を示す概念図である。 従来のラインバッファへの画像データの書き込み及び読み出しの例を示す概念図である。

符号の説明

３０ エンコーダ
３１ エンコード制御部
３２ 第１ラインバッファ
３４、６０ 書き込みアドレス変換部
３６、５８ 書き込みセレクタ
３８、５６ 読み出しセレクタ
４０、５４ 読み出しアドレス変換部
５０ デコーダ
５１ デコード制御部
５２ 第２ラインバッファ

Claims (7)

1. 入力された書き込み単位の画像データを、記憶領域が所定数の書き込み単位領域に分けられ、各書き込み単位領域は夫々所定数の読み出し領域に区分けされているメモリ、又は、記憶領域が所定数の読み出し領域に分けられ、各読み出し領域は夫々所定数の書き込み単位領域に区分けされているメモリに記憶し、記憶した画像データを読み出すメモリ制御方法において、
   書き込み単位の画像データを前記書き込み単位領域毎に記憶する第１記憶処理及び前記読み出し領域毎に画像データを読み出す第１読み出し処理と、書き込み単位の画像データを読み出し領域毎に記憶する第２記憶処理及び書き込み単位領域毎に画像データを読み出す第２読み出し処理とを交互に行うことを特徴とするメモリ制御方法。
2. 走査されたライン単位の画像データを、記憶領域が所定数のライン単位領域に分けられ、各ライン単位領域は夫々前記所定数のブロックに区分けされているメモリに記憶し、記憶した画像データを読み出すメモリ制御方法において、
   ライン単位の画像データを前記ライン単位領域に順に記憶する第３記憶処理及びブロック毎に各ライン単位領域から夫々画像データを読み出す第３読み出し処理と、ライン単位の画像データをブロック毎にライン単位領域に順に記憶する第４記憶処理及びライン単位領域毎に各ブロックから夫々画像データを読み出す第４読み出し処理とを交互に行うことを特徴とするメモリ制御方法。
3. 復号されたブロック単位の画像データを、記憶領域が所定数のライン単位領域に分けられ、各ライン単位領域は夫々前記所定数のブロックに区分けされているメモリに記憶し、記憶した画像データを読み出すメモリ制御方法において、
   ブロック単位の画像データをブロック毎に前記各ライン単位領域に夫々記憶する第５記憶処理及びライン単位領域から順に画像データを読み出す第５読み出し処理と、ブロック単位の画像データをライン単位領域毎に各ブロックに夫々記憶する第６記憶処理及びブロック毎にライン単位領域から順に画像データを読み出す第６読み出し処理とを交互に行うことを特徴とするメモリ制御方法。
4. 請求項１乃至３の何れかひとつに記載のメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うように構成してあることを特徴とするメモリ制御装置。
5. 画像データが記憶されるメモリと、
   請求項２記載のメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うメモリ制御手段と、
   メモリから読み出された画像データにＪＰＥＧに基づく符号化処理を行う符号化手段と
   を備えることを特徴とする画像処理装置。
6. ＪＰＥＧに基づく復号処理を行う復号手段と、
   該復号手段が復号した画像データを記憶するメモリと、
   請求項３記載のメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うメモリ制御手段と
   を備えることを特徴とする画像処理装置。
7. ＪＰＥＧに基づく符号化処理を行う符号化手段と、
   ＪＰＥＧに基づく復号処理を行う復号手段と、
   符号化手段が符号化を行う画像データ又は復号手段が復号した画像データを排他的に記憶するメモリと、
   請求項２又は３記載のメモリ制御方法に基づいて、メモリへの画像データの記憶及びメモリからの画像データの読み出しを行うメモリ制御手段と
   を備えることを特徴とする画像処理装置。

Images