JP2007150417A - 安定化回路、マルチバンド増幅回路 - Google Patents

安定化回路、マルチバンド増幅回路 Download PDF

Info

Publication number
JP2007150417A
JP2007150417A JP2005338489A JP2005338489A JP2007150417A JP 2007150417 A JP2007150417 A JP 2007150417A JP 2005338489 A JP2005338489 A JP 2005338489A JP 2005338489 A JP2005338489 A JP 2005338489A JP 2007150417 A JP2007150417 A JP 2007150417A
Authority
JP
Japan
Prior art keywords
unit
stabilization
parallel
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005338489A
Other languages
English (en)
Other versions
JP4838572B2 (ja
Inventor
Atsushi Fukuda
敦史 福田
Koji Okazaki
浩司 岡崎
Shoichi Narahashi
祥一 楢橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Priority to JP2005338489A priority Critical patent/JP4838572B2/ja
Priority to EP06023734.4A priority patent/EP1791253B1/en
Priority to US11/561,616 priority patent/US7508269B2/en
Priority to KR1020060115849A priority patent/KR100795891B1/ko
Priority to CNB2006101627932A priority patent/CN100557955C/zh
Publication of JP2007150417A publication Critical patent/JP2007150417A/ja
Application granted granted Critical
Publication of JP4838572B2 publication Critical patent/JP4838572B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H03H11/30—Automatic matching of source impedance to load impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/12—A bias circuit for some stages being shown using transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/252—Multiple switches coupled in the input circuit of an amplifier are controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

【課題】本発明の目的は、安定化した増幅素子の入出力インピーダンスをマルチバンド整合回路が小型化できるような値に設定でき、かつ広い周波数範囲で増幅素子の安定性を確保する安定化回路を提供することである。
【解決手段】本発明の安定化回路は、増幅対象の信号に対して増幅素子と直列に接続される配置となる１つ以上の直列安定化部と、増幅対象の信号に対して増幅素子と並列に接続される配置となる１つ以上の並列安定化部と、前記並列安定化部の少なくとも１つを、増幅対象の信号に対して接続・切断できる１つ以上のスイッチ部とを備える。また、本発明のマルチバンド増幅器は、増幅素子と前記安定化回路と、前記安定化回路の増幅素子と反対側の端子に接続され、２つ以上の周波数帯でインピーダンス整合が可能なマルチバンド整合回路とを備える。
【選択図】図５

Description

本発明は、増幅素子を安定動作させる安定化回路、および安定化回路を用いたマルチバンド電力増幅器に関する。
無線通信によって提供されるサービスの多様化に伴い、無線機には複数の周波数帯域の情報を処理するマルチバンド化が要求されている。無線機に含まれる不可欠な装置として電力増幅器がある。効率のよい増幅を行うには、実際に信号を増幅する増幅素子とその周辺回路間とのインピーダンス整合を取る必要があり、この用途に整合回路が使われる。なお、周辺回路との接続に際し、周辺回路の入出力のインピーダンスをある一定の値（Ｚ０）
に揃えることが一般的に行われている。以下では、周辺回路の入出力のインピーダンスを「系のインピーダンス」という。
図１に、増幅器に用いられる増幅素子の入出力の散乱パラメータ（Ｓパラメータ）の例を示す。ここで、Ｓ１１は入力側のＳ２２は出力側の反射率である。増幅素子の入出力インピーダンスは、図１に示されるように、周波数特性をもち、その値はＳパラメータと系のインピーダンスＺ０より求められる。このような増幅素子を用いて増幅器を設計する場合には、設計周波数での入出力インピーダンスと系のインピーダンスＺ０とのインピーダンス整合が必要である。つまり、マルチバンド増幅器を設計する場合には、複数の設計周波数での、増幅素子の入出カインピーダンスと系のインピーダンスＺ０とのインピーダンス整合が必要となる。
そこで、異なる周波数帯の信号を増幅する場合には、例えば、非特許文献１記載の帯域共用移動機内で用いられる増幅器のように、（１）周波数帯の数だけ増幅素子と整合回路を組み合わせた増幅器を備え、使用する周波数帯に応じて増幅器を選択する方法、（２）増幅可能な周波数領域が整合回路の動作周波数帯域に対して十分広い増幅素子１つと、複数の整合回路を備え、使用する周波数帯に応じて整合回路を切り替える方法、（３）増幅可能な周波数領域が整合回路の動作周波数帯域に対して十分広い増幅素子１つと、回路定数を変更できる整合回路を備え、使用する周波数帯に応じて整合回路の回路定数を変更する方法などがある。特に、（２）、（３）の方法は、（１）の方法と比較して回路の小型化が可能であるなどの利点がある。
図２に、非特許文献２に示されている損失の小さいマルチバンド整合回路の例を示す。マルチバンド整合回路９００は、主整合部９１０と、主整合部９１０に一端が接続された遅延回路９２０と、副整合部９３０と、遅延回路９２０の他端と副整合部９３０の一端の間に接続されたスイッチ素子９４０から構成される。マルチバンド整合回路９００は、ポート９５２にインピーダンスＺＬ（ｆ）の周波数特性を持つ回路を接続した場合に、信号帯域でのポート９５１からＺＬ（ｆ）側を見たインピーダンスを、Ｚ０に整合させる整合回路である。例えば、図３の中心周波数をｆ１、ｆ２とする２つの周波数帯域でインピーダンスを整合させる。
先ず、周波数ｆ１でのインピーダンス整合について説明する。スイッチ素子９４０をＯＦＦ状態にする。ポート９５２から入力された信号は、主整合部９１０と遅延回路９２０のみを通過してポート９５１に伝送される。ここで、主整合部９１０は、周波数ｆ１で、インピーダンスＺＬ（ｆ１）とインピーダンスＺ０とを整合させる回路である。また、遅延回路９２０は、特性インピーダンスＺ０の伝送線路である。したがって、図２の点９５３からポート９５１側をみたインピーダンスはＺ０である。したがって、周波数ｆ１では、回路全体でインピーダンス整合が取れている。
次に、周波数ｆ２でのインピーダンス整合について説明する。スイッチ素子９４０をＯＮ状態にする。主整合部９１０は、周波数ｆ２でもインピーダンス変換器として動作する。点９５３からポート９５２側をみたインピーダンスは、ポート９５２のインピーダンスＺＬ（ｆ２）が変換されたＺＬ’（ｆ２）となる。
ここで、ＺＬ’（ｆ２）がどのような値であっても、伝送線路で構成された遅延回路９２０の線路長と、遅延回路９２０に並列接続された副整合部９３０のリアクタンス値を適切に設定することにより、シングルスタブマッチングの原理に基づき、ポート９５１から９５２側をみたインピーダンスをＺ０に変換することができる。すなわち、回路全体として、周波数ｆ２でもインピーダンス整合を取ることができる。
このように、主整合部９１０に、特性インピーダンスがＺ０の遅延回路９２０と、スイッチ素子９４０を介して副整合部９３０を付加することで、マルチバンド整合回路９００は、周波数ｆ１でも周波数ｆ２でも整合回路として動作することができる。すなわち、１つのスイッチ素子の状態(ＯＮ／ＯＦＦ)を切り替えることで、２つの周波数帯域の整合回路を構成することができる。
広帯域で高利得のトランジスタ等の増幅素子が開発されている。一般に、これら増幅素子の利得は、周波数が低くなるほど高く、高い周波数になるほど低下する。たとえば、数GHz帯のように高い周波数帯での増幅が可能なマイクロ波帯トランジスタなどは、数十MHz帯以下の低い周波数帯で、極めて高い増幅利得を持つ。そのため、このような増幅素子を用いて増幅器を構成する場合、高い周波数帯でのインピーダンス整合は、利得を得るために重要であるが、低い周波数帯では、整合が不完全であっても利得を得ることは容易である。
また、一般的に、増幅素子の周辺に何らかの帰還ループが形成される。そして、その帰還ループの利得が１を超えると、発振条件を満たしてしまい、寄生発振が生じる可能性がある。寄生発振を防止するために、どのような負荷が増幅器に接続されても全ての周波数帯に渡って発振条件を満たさない(すなわち、安定条件を満たす)ことが重要である。そこで、安定化回路と呼ばれる回路が、増幅器には用いられている。安定化回路は、通常、増幅を行いたい高い周波数帯には影響を与えず、寄生発振を起こしやすい低い周波数帯での帰還ループの利得を下げるように設計される。そして、増幅素子の入出力端子の両側、または片側に直列、または並列に接続される。増幅素子の直近に接続された安定化回路により、増幅器は安定に動作する。すなわち、増幅器は、増幅を行いたい高い周波数帯での必要な利得を得ることができ、低い周波数帯では寄生発振を生じない。
図４に、従来の安定化回路の例を示す。安定化回路９６０は、並列に接続された抵抗９６１とコンデンサ９６２で構成される。抵抗９６１とコンデンサ９６２は、値を適切に設定した上で、ＦＥＴなどの増幅素子９７０に接続される。増幅素子(ＦＥＴ)９７０と安定化回路９６０とで構成される回路は、どのような負荷が接続されても、全ての周波数帯に渡って発振条件を満たさない。つまり、この回路は、安定化された回路である。以下では、この回路を「安定化された増幅素子」という。
安定化回路の構成と各構成部の値は、電力増幅器や低雑音増幅器など、対象とする増幅器の特性や、増幅器の周波数特性などの各特性によって決定される。一方、増幅器の整合回路は、安定化された増幅素子の入出力インピーダンスと系のインピーダンスとを整合するように設計される。そのため、安定化回路を含めた増幅素子の入出カインピーダンスによっては、整合回路を小型の素子のみで構成することが困難な場合がある。その場合、整合回路が大型化し、増幅器全体も大型化する。さらに、マルチバンド整合の場合は、複数の周波数全てに対して、それぞれインピーダンス整合をとる必要がある。したがって、ある周波数では整合回路を小型化できたとしても、他の周波数では必ずしも整合回路を小型化できるとは限らない。そのような場合、結局、マルチバンド整合回路が大型となる。
例えば、図２のマルチバンド整合回路９００では、周波数ｆ２でも十分な増幅利得を得るために、遅延回路の遅延量を大きくする必要が生じる場合がある。この場合、伝送線路の線路長を長く確保しなくてはならず、回路の大型化を招く。さらに、２以上の多バンド化を考えた場合には、同様な理由により、設置面積の増大といった問題が顕著となる。
千葉耕司他、"移動機"、NTT DoCoMoテクニカルジャーナル、Vol.10, No.1，pp.15-20. 福田他、"ＭＥＭＳスイッチを用いたマルチバンド電力増幅器"、2004年電子情報通信学会 総合大会C-2-4，p.39.
従来は、安定化回路は単に増幅素子が安定となることを目的として設計され、マルチバンド整合回路はインピーダンス整合のみを考慮して設計された。その結果として、マルチバンド整合回路の大型化が問題となった。そこで、本発明は、安定化した増幅素子のインピーダンスをマルチバンド整合回路が小型化できるような値に設定でき、かつ広い周波数範囲で増幅素子の安定性を確保する安定化回路を提供することを目的とする。ここで、マルチバンド整合回路が小型化できるとは、マルチバンド増幅器の性能の観点から小型化しにくい構成部（例えば、直列に接続される伝送線路のように、メアンダ状に折り曲げ小型化することや、集中定数素子に置換できない構成部）の値を小さく（長さを短く）できることである。
本発明の安定化回路は、増幅対象の信号に対して増幅素子と直列に接続される配置となる１つ以上の直列安定化部と、増幅対象の信号に対して増幅素子と並列に接続される配置となる１つ以上の並列安定化部と、前記並列安定化部の少なくとも１つを、増幅対象の信号に対して接続・切断できる１つ以上のスイッチ部とを備える。また、本発明のマルチバンド増幅器は、増幅素子と前記安定化回路と、前記安定化回路の増幅素子と反対側の端子に接続され、２つ以上の周波数帯でインピーダンス整合が可能なマルチバンド整合回路とを備える。
本発明によれば、動作対象の周波数ごとに、安定化回路のインピーダンスを設定できる。したがって、インピーダンス整合のための回路を小型かでき、マルチバンド増幅器全体の性能を劣化させることなく、マルチバンド増幅器の小型化を達成できる。
以下に本発明の実施形態を説明する。なお、同じ機能を有する構成品には同じ番号を付け、重複説明を省略する。
［第１実施形態］
図５に、マルチバンド化に対応した安定化回路の構成例を示す。安定化回路１００は、２つの直列安定化部１１０、１２０と、２つの並列安定化部１３０、１４０と、スイッチ部１５０から構成される。直列安定化部１１０と１２０は、増幅対象の信号に対して、増幅素子と直列に接続されるように配置される。並列安定化部１３０と１４０は、増幅対象の信号に対して、増幅素子と並列に接続されるように配置される。並列安定化部１３０の一方の端子は直列安定化部１１０と１２０との間に接続されている。スイッチ部１５０は、並列安定化部１４０を、増幅対象の信号に対して接続・切断できるよう、並列安定化部１３０と１４０との間に配置される。
第一の周波数ｆ１に対しては、スイッチ素子１５０をＯＦＦ状態とする。直列安定化部１１０、１２０および並列安定化１３０で構成される回路を、増幅素子の安定性を確保し、かつ周波数ｆ１で整合回路を小型に構成できる安定化回路１００の入出力インピーダンスになるように、設計すれば良い。この場合の設計は、動作周波数がｆ１のみの設計であり、従来の設計方法で良い。直列安定化部１１０、１２０および並列安定化１３０の回路構成として、複数の候補がある場合は、後述する周波数ｆ２に対する設計時の自由度となる。
第二の周波数ｆ２に対しては、スイッチ素子１５０をＯＮ状態とする。直列安定化部１１０、１２０と、並列安定化部１３０、１４０からなる回路は、増幅素子の安定性を確保し、かつ周波数ｆ２で整合回路を小型に構成できる安定化回路１００の入出力インピーダンスになるように、設計される。この場合の設計では、前述の動作周波数がｆ１での設計結果のいずれかの候補に、適当な並列安定化部１４０を付加すればよい。
以上のように、安定化回路１００は、広い周波数範囲に渡って増幅素子の安定性を確保しつつ、２つの周波数範囲での入出力インピーダンスを設定できる。なお、直列安定化部は省略できる場合もある。
［変形例］
図６に、マルチバンド化に対応した安定化回路の構成の変形例を示す。安定化回路２００は、直列安定化部２１０と、４つの並列安定化部２２０、２３０、２４０、２５０、２つのスイッチ部２６０、２７０から構成される。直列安定化部２１０は、増幅対象の信号に対して、増幅素子と直列に接続されるように配置される。並列安定化部２２０の一方の端子は、直列安定化部２１０の片端に接続される。並列安定化部２２０の他方の端子は、スイッチ部２６０を介して並列安定化部２３０に接続される。並列安定化部２４０の一方の端子は、直列安定化部２１０の他端（並列安定部が接続されていない側）に接続される。並列安定化部２４０の他方の端子は、スイッチ部２７０を介して並列安定化部２５０に接続される。
第一の周波数ｆ１に対しては、スイッチ素子２６０、２７０をＯＦＦ状態とする。直列安定化部２１０および並列安定化２２０、２４０で構成される回路は、増幅素子の安定性を確保し、かつ周波数ｆ１で整合回路を小型に構成できる安定化回路２００の入出力インピーダンスになるように、設計される。この場合の設計は、動作周波数がｆ１のみの設計であり、従来の設計方法で良い。直列安定化部２１０および並列安定化２２０、２４０の回路構成として、複数の候補がある場合は、後述する周波数ｆ２に対する設計時の自由度となる。
第二の周波数ｆ２に対しては、スイッチ素子２６０、２７０をＯＮ状態とする。直列安定化部２１０と、並列安定化部２２０、２３０、２４０、２５０からなる回路は、増幅素子の安定性を確保し、かつ周波数ｆ２で整合回路を小型に構成できる安定化回路２００の入出力インピーダンスになるように、設計される。この場合の設計では、前述の動作周波数がｆ１での設計結果のいずれかの候補に、適当な並列安定化部２３０と２５０を付加すればよい。
以上のように、安定化回路２００は、広い周波数範囲に渡って増幅素子の安定性を確保しつつ、２つの周波数範囲での入出力インピーダンスを設定できる。
なお、第１実施形態およびその変形例では、安定化回路を増幅素子の入力側に接続した。しかし、同じように設計した安定化回路を出力側に接続しても良いし、入力側と出力側の両方に接続しても良い。
また、直列安定化部の構成要素は、分布定数線路、集中定数素子、あるいはそれらの組合せなどが利用できる。周波数などの設計諸元によっては、直列安定化部は省くことも可能である。
［第２実施形態］
第２実施形態では、第１実施形態の安定化回路の具体例と、その安定化回路を用いたマルチバンド増幅器を示す。図７は、第１実施形態の安定化回路を具体的に示した構成例である。安定化回路１００’は、第１実施形態の安定化回路１００（図５）と同じ構成である。直列安定化部１１０’は直列安定化部１１０に、伝送線路１３０’は並列安定化部１３０’に、コンデンサ１４０’は並列安定化部１４０に相当する。直列安定化部１１０’は、並列に接続された抵抗１１１とコンデンサ１１２から構成される。なお、図５の直列安定化部１２０は省略された。
図８は、安定化回路を用いたマルチバンド増幅器の具体的な構成例を示している。増幅素子９７０と信号源１０５０側のポート１６１との間に、安定化回路１００’とマルチバンド入力整合回路９０１とが、直列に挿入されている。また、増幅素子９７０と出力側のポート１６２との間に、マルチバンド出力整合回路９０２が直列に挿入されている。マルチバンド入力整合回路９０１とマルチバンド出力整合回路９０２とは、非特許文献２に記載の方法などにより、２つの異なる周波数帯でインピーダンス整合を取るように設計できる。このように構成することで、このマルチバンド増幅器は、２つ異なる周波数帯でインピーダンス整合を取りながら動作できる。
［第３実施形態］
第３実施形態では、３つ以上の周波数帯に対応できる安定化回路について説明する。図９に、Ｎ個の周波数帯に対応できる安定化回路の構成例を示す。安定化回路３００は、２個の直列安定化部３１１、３１２と、Ｎ個の並列安定化部３２０１〜３２０Ｎと、Ｎ−１個のスイッチ部３３０１〜３２０Ｎ−１から構成される。直列安定化部３１１と３１２は、増幅対象の信号に対して、増幅素子と直列に接続されるように配置される。並列安定化部３２０１の一方の端子は、直列安定化部３１１と３１２の間に接続される。並列安定化部３２０１の他方の端子は、スイッチ部３３０１に接続される。並列安定化部３２０ｎの一方の端子は、スイッチ部３３０ｎ−１に接続される。並列安定化部３２０ｎの他方の端子は、スイッチ部３３０ｎに接続される。並列安定化部３２０Ｎ−１の一方の端子は、スイッチ部３３０Ｎ−２に接続される。並列安定化部３２０Ｎ−１の他方の端子は、スイッチ部３２０Ｎ−１を介して並列安定化部３２０Ｎに接続される。ここで、ｎは２〜Ｎ−２の整数である。
安定化回路３００は、第ｉの周波数ｆｉに対応するときは、スイッチ部３３０１〜スイッチ部３３０ｉ−１をＯＮ状態、スイッチ部３３０ｉをＯＦＦ状態にする。ただし、ｉ＝１の場合は、スイッチ部３３０１をＯＦＦ状態にする。各部の構成要素の設計は、第１実施形態と同様に行う。
また、スイッチ部３３０ｉ＋１〜スイッチ部３３０Ｎ−１の状態は任意である。しかし、周波数ｆｉの場合に、スイッチ部３３０ｉから見た並列安定化部３２０ｉ＋１〜並列安定化部３２０Ｎのインピーダンスが無限大に近くなるように制御すれば、スイッチ部のアイソレーション特性が悪い場合でも、回路全体の特性の劣化を防ぐことができる。
なお、各直列安定化部、各並列安定化部は、省略できる場合もある。
［変形例１］
図１０は、Ｎ個の周波数帯に対応できる安定化回路の構成の変形例である。安定化回路４００は、１つの直列安定化部４１０と、２Ｎ個の並列安定化部４２０１〜４２０２Ｎと、２Ｎ−２個のスイッチ部４３０１〜４２０２Ｎ−２から構成される。直列安定化部４１０は、増幅対象の信号に対して、増幅素子と直列に接続されるように配置される。並列安定化部４２０１の一方の端子が、直列安定化部４１０の片端に接続される。並列安定化部４２０１の他方の端子が、スイッチ部４３０１に接続される。並列安定化部４２０２の一方の端子が、直列安定化部４１０の他端（並列安定部４２０１が接続されていない側）に接続される。並列安定化部４２０２の他方の端子が、スイッチ部４３０２に接続される。並列安定化部４２０ｎの一方の端子が、スイッチ部４３０ｎ−２に接続される。並列安定化部４２０ｎの他方の端子が、スイッチ部４３０ｎに接続される。並列安定化部４２０２Ｎ−３の一方の端子が、スイッチ部４３０２Ｎ−５に接続される。並列安定化部４２０２Ｎ−３の他方の端子が、スイッチ部４３０２Ｎ−３を介して並列安定化部４２０２Ｎ−１に接続される。並列安定化部４２０２Ｎ−２の一方の端子が、スイッチ部４３０２Ｎ−４に接続される。並列安定化部４２０２Ｎ−２の他方の端子が、スイッチ部４３０２Ｎ−２を介して並列安定化部４２０２Ｎに接続される。ここで、ｎは３〜２Ｎ−４の整数である。
安定化回路４００は、第ｉの周波数ｆｉに対応するときは、スイッチ部４３０１〜スイッチ部４３０２ｉ−２をＯＮ状態、スイッチ部４３０２ｉ―１と４３０２ｉをＯＦＦ状態にする。ただし、ｉ＝１の場合は、スイッチ部４３０１と４３０２をＯＦＦ状態にする。各部の構成要素の設計は、第１実施形態の変形例と同様に行う。
また、スイッチ部４３０２ｉ＋１〜スイッチ部４３０２Ｎ−２の状態は任意である。しかし、周波数ｆｉの場合に、スイッチ部４３０２ｉ−１から見た並列安定化部４２０２ｉ＋１、４２０２ｉ＋３、…、４２０２Ｎ−１のインピーダンス、およびスイッチ部４３０２ｉから見た並列安定化部４２０２ｉ＋２、４２０２ｉ＋４、…、４２０２Ｎのインピーダンスが無限大に近くなるように制御すれば、スイッチ部のアイソレーション特性が悪い場合でも、回路全体の特性の劣化を防ぐことができる。
なお、直列安定化部、各並列安定化部は、省略できる場合もある。
［変形例２］
図１１は、Ｎ個の周波数帯に対応できる安定化回路の構成の別の変形例である。安定化回路５００は、２つの直列安定化部５１１、５１２と、Ｎ個の並列安定化部５２０１〜５２０Ｎと、１対Ｎの切替を行うスイッチ部５３０から構成される。なお、スイッチ部５３０は、１つ端子のみを有するマスタ側と、Ｎ個の端子を有する切替側を備えており、マスタ側の端子を切替側のどの端子と接続するかを切り替える。直列安定化部５１１と５１２は、増幅対象の信号に対して、増幅素子と直列に接続されるように配置される。スイッチ部５３０のマスタ側の端子は、直列安定化部５１１と５１２の間に接続される。スイッチ部５３０の切替側のＮ個の端子は、Ｎ個の並列安定化部５２０１〜５２０Ｎとそれぞれ接続される。
安定化回路５００は、第ｉの周波数ｆｉに対応するときは、スイッチ部５３０がマスタ側の端子とｉ番目の切替側端子とを接続する。各部の構成要素の設計は、第１実施形態と同様に行う。なお、直列安定化部、各並列安定化部は、省略できる場合もある。
なお、第３実施形態では、安定化回路３００、４００、５００を増幅素子９７０の入力側に接続したが、増幅素子９７０の出力側に接続しても良い。または、増幅素子９７０の入出力側の両方に接続しても良い。
［実験例］
図１２は、本発明の第１実施形態の安定化回路を用いたマルチバンド増幅器の具体例である。このマルチバンド増幅器は、２つの周波数（ｆ１＝５ＧＨｚ、ｆ２＝２ＧＨｚ）で増幅可能なマルチバンド増幅器である。このマルチバンド増幅器は、増幅素子９７０、増幅素子９７０の入力側に接続された安定化回路６００とマルチバンド入力整合回路８１０、増幅素子９７０の出力側に接続されたマルチバンド出力整合回路８２０から構成される。増幅素子９７０には、市販されているＧａＡｓ ＦＥＴ、および比誘電率が９．５、基板厚が０．６３５ｍｍのアルミナ基板を用いた。ここで、伝送線路の特性インピーダンスＺ０はすべて５０Ωとした。安定化回路６００は、図７に示した構成例を用いた。まず、周波数ｆ１（５ＧＨｚ帯）の整合回路が小型化できるように、スイッチ部６５０をＯＦＦ状態として、安定化回路６００を設計した。その結果、直列安定化部６１０は、１０Ωの抵抗６１１と８ｐＦのコンデンサ６１２の並列接続とした。また、第１の並列安定化部は、４．６ｍｍの伝送線路６３０とした。次に、周波数ｆ２（２ＧＨｚ帯）の整合回路が小型化できるように、スイッチ部６５０をＯＮ状態として、安定化回路６００を設計した。その結果、第二の並列安定化部を、０.５ｐＦのコンデンサとした。
安定化回路６００と増幅素子９７０の入出力インピーダンスを考慮し、マルチバンド入力整合回路８１０とマルチバンド出力整合回路８２０を設計した。マルチバンド入力整合回路８１０は、主整合部８１１、１．４ｍｍの伝送線路８１４、１２．６ｍｍのスタブ８１５、スイッチ部８１６から構成される。なお、主整合部８１１は、１．７ｍｍの伝送線路８１２と７．５ｍｍのスタブ８１３から構成される。マルチバンド出力整合回路８２０は、主整合部８２１、８ｍｍの伝送線路８２４、８．５ｍｍのスタブ８２５、スイッチ部８２６から構成される。なお、主整合部８２１は、１ｍｍの伝送線路８２２と４．５ｍｍのスタブ８２３から構成される。
図１２のマルチバンド増幅器は、スイッチ部６５０、８１６、８２６がＯＦＦ状態のときに５ＧＨｚ帯で動作する増幅器（５ＧＨｚ帯モード）となり、ＯＮ状態のとき２ＧＨｚ帯で動作する増幅器（２ＧＨｚ帯モード）となる。
５ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を図１３に、２ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を図１４に示す。Ｓ１１は入力側の反射率を示すＳパラメータ、Ｓ２２は出力側の反射率を示すＳパラメータ係数、Ｓ２１は透過率を示すＳパラメータである。それぞれの設計周波数でインピーダンス整合がとれ、最大利得が得られることが分かる。
図１５に、従来例の安定化回路を用いた場合のマルチバンド増幅器の具体例を示す。このマルチバンド増幅器は、２つの周波数（ｆ１＝５ＧＨｚ、ｆ２＝２ＧＨｚ）で増幅可能なマルチバンド増幅器である。ＦＥＴには、図１２と同じＦＥＴとアルミナ基板を用いた。また、伝送線路の特性インピーダンスＺ０はすべて５０Ωとした。安定化回路７００は、図１２で示した５ＧＨｚ帯で整合回路の小型化が可能な安定化回路である。つまり、直列安定化部７１０は、１０Ωの抵抗７１１と８ｐＦのコンデンサ７１２の並列接続とした。また、並列安定化部は、４．６ｍｍの伝送線路７１３とした。２ＧＨｚの周波数に対しても増幅素子は安定化されている。また、２ＧＨｚは５ＧＨｚよりも低い周波数帯なので、増幅率の低下の問題もない。
安定化回路７００と増幅素子９７０の入出力インピーダンスを考慮し、マルチバンド入力整合回路８１０’を設計した。マルチバンド入力整合回路８１０’は、主整合部８１１、３．２ｍｍの伝送線路８１４’、１１ｍｍのスタブ８１５’、スイッチ部８１６から構成される。
図１５のマルチバンド増幅器は、スイッチ部８１６と８２６がＯＦＦ状態のとき５ＧＨｚ帯で動作する増幅器（５ＧＨｚ帯モード）となり、ＯＮ状態のとき２ＧＨｚ帯で動作する増幅器（２ＧＨｚ帯モード）となる。
５ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を図１３に、２ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を図１４に示す。Ｓ１１は入力側の反射率を示すＳパラメータ、Ｓ２２は出力側の反射率を示すＳパラメータ、Ｓ２１は透過率を示すＳパラメータである。図１６と図１７の結果は、図１３と図１４の結果とほぼ同等である。しかし、図１５のマルチバンド入力整合回路の伝送線路８１４’は３．２ｍｍであり、図１２のマルチバンド増幅器の伝送線路８１４は１．４ｍｍである。つまり、同じ性能のマルチバンド増幅器を設計しようとした場合、本発明の安定化回路を用いれば、従来の安定化回路を用いる場合よりも、伝送線路の線路長を１／２程度にすることができる。つまり、本発明を用いて安定化回路をマルチバンド化することにより、回路の小型化、設置面積の低減が可能となる。
なお、図１２のマルチバンド入力整合回路８１０のスタブ８１５は長さが１２．６ｍｍであり、図１５のマルチバンド入力整合回路８１０’のスタブ８１５’は長さが１１ｍｍである。したがって、本発明の安定化回路を用いた方が、従来の安定化回路を用るよりもスタブの長さが長い。しかし、スタブ８１５、８１５’は、メアンダ状に折り曲げることや、単一周波数帯域で所定のリアクタンス値が得られるコイルやキャパシタなどの集中定数素子に置換することが可能であり、容易に小型化できる。一方、伝送線路８１４、８１４’の特性は増幅器の特性に直結するので、メアンダ状に折り曲げ小型化することは、特性を劣化させる要因となるため避けるべきである。また、伝送線路８１４、８１４’は、多周波数に渡りインピーダンスを保つ必要があるため、集中定数素子への置換は難しい。したがって、本発明により、伝送線路８１４’を伝送線路８１４まで短くできることは、小型化の面での効果が大きい。
また、図１２の安定化回路６００のスイッチ部６５０をＯＮ状態（２ＧＨｚで最適）に固定した安定化回路を用いたマルチバンド増幅器を考える。このマルチバンド増幅器を５ＧＨｚで動作させるときには、整合回路内のスイッチ素子をＯＦＦ状態とする。しかし、５ＧＨｚは２ＧＨｚよりも高い周波数のため、５ＧＨｚ帯では十分な利得は得られない。このように、増幅するマルチバンドの全ての周波数に対して回路定数の変更なしで、増幅素子を安定化と回路全体の小型化が達成することは困難である。
マルチバンド化した安定化回路を、増幅器の出力整合回路に用いれば、出力整合回路にでも同等な効果が得られる。また、マルチバンド整合回路の構成法は、前述の実施形態や実験例に限定されるものではない。例えば、集中定数素子によってマルチバンド整合回路を構成する場合でも、コイルのインダクタンスやコンデンサの容量を小さくできる可能性がある。集中定数の場合でも、各素子の値が小さいほど、回路を集積化しやすく、回路の小型化を図りやすい。
増幅器に用いられる増幅素子の入出力の散乱パラメータ（Ｓパラメータ）の例を示す図。 従来の損失の小さいマルチバンド整合回路の例を示す図。 中心周波数をｆ１、ｆ２とする２つの周波数帯域のイメージを示す図。 従来の安定化回路の例を示す図。 マルチバンド化に対応した安定化回路の構成例を示す図。 マルチバンド化に対応した安定化回路の構成の変形例を示す図。 第１実施形態の安定化回路の具体例を示す図。 第１実施形態の安定化回路の具体例を用いたマルチバンド増幅器を示す図。 Ｎ個の周波数帯に対応できる安定化回路の構成例を示す図。 Ｎ個の周波数帯に対応できる安定化回路の構成の変形例を示す図。 Ｎ個の周波数帯に対応できる安定化回路の構成の別の変形例を示す図。 第１実施形態の安定化回路を用いたマルチバンド増幅器の具体例を示す図。 第１実施形態の安定化回路を用いたマルチバンド増幅器の、５ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を示す図。 第１実施形態の安定化回路を用いたマルチバンド増幅器の、２ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を示す図。 従来の安定化回路を用いたマルチバンド増幅器の具体例を示す図。 従来の安定化回路を用いたマルチバンド増幅器の、５ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を示す図。 従来の安定化回路を用いたマルチバンド増幅器の、２ＧＨｚモードでの動作周波数付近の周波数特性のシミュレーション結果を示す図。

Claims (8)

  1. 増幅素子の入出力端子のどちらかに接続される安定化回路であって、
    増幅対象の信号に対して、増幅素子と直列に接続される配置となる１つ以上の直列安定化部と、
    増幅対象の信号に対して、増幅素子と並列に接続される配置となる１つ以上の並列安定化部と、
    前記並列安定化部の少なくとも１つを、増幅対象の信号に対して接続・切断できる１つ以上のスイッチ部と
    を備える安定化回路。
  2. 請求項１記載の安定化回路であって、
    前記直列安定化部が１つ、前記並列安定化部が２つ（以下、一方を「第１並列安定化部」、他方を「第２並列安定化部」という。）、前記スイッチ部が１つであり、
    前記第１並列安定化部の一方の端子が、前記直列安定化部の片端に接続され、
    前記第１並列安定化部の他方の端子が、前記スイッチ部を介して前記第２並列安定化部に接続されている
    ことを特徴とする安定化回路。
  3. 請求項１記載の安定化回路であって、
    前記直列安定化部が２つ（以下、一方を「第１直列安定化部」、他方を「第２直列安定化部」という。）、前記並列安定化部が２つ（以下、一方を「第１並列安定化部」、他方を「第２並列安定化部」という。）、前記スイッチ部が１つであり、
    前記第１並列安定化部の一方の端子が、前記第１直列安定化部と前記第２直列安定化部との間に接続され、
    前記第１並列安定化部の他方の端子が、前記スイッチ部を介して前記第２並列安定化部に接続されている
    ことを特徴とする安定化回路。
  4. 請求項１記載の安定化回路であって、
    前記直列安定化部が１つ、前記並列安定化部が４つ（以下、「第１並列安定化部」から「第４並列安定化部」という。）、前記スイッチ部が２つ（以下、一方を「第１スイッチ部」、他方を「第２スイッチ部」という。）であり、
    前記第１並列安定化部の一方の端子が、前記直列安定化部の片端に接続され、
    前記第１並列安定化部の他方の端子が、前記第１スイッチ部を介して前記第２並列安定化部に接続され、
    前記第３並列安定化部の一方の端子が、前記直列安定化部の他端（前記第１並列安定部が接続されていない側）に接続され、
    前記第３並列安定化部の他方の端子が、前記第２スイッチ部を介して前記第４並列安定化部に接続されている
    ことを特徴とする安定化回路。
  5. 請求項１記載の安定化回路であって、
    前記並列安定化部がＮ個（以下、「第１並列安定化部」から「第Ｎ並列安定化部」という。）、前記スイッチ部がＮ−１個（以下、「第１スイッチ部」から「第Ｎ−１スイッチ部」という。）であり、
    ｎを２〜Ｎ−２の整数とすると、
    前記第１並列安定化部の一方の端子が、いずれかの前記直列安定化部の片端に接続され、
    前記第１並列安定化部の他方の端子が、前記第１スイッチ部に接続され、
    前記第ｎ並列安定化部の一方の端子が、前記第ｎ−１スイッチ部に接続され、
    前記第ｎ並列安定化部の他方の端子が、前記第ｎスイッチ部に接続され、
    前記第Ｎ−１並列安定化部の一方の端子が、前記第Ｎ−２スイッチ部に接続され、
    前記第Ｎ−１並列安定化部の他方の端子が、前記Ｎ−１スイッチ部を介して前記第Ｎ並列安定化部に接続されている
    ことを特徴とする安定化回路。
  6. 請求項１記載の安定化回路であって、
    前記直列安定化部が１つ、前記並列安定化部が２Ｎ個（以下、「第１並列安定化部」から「第２Ｎ並列安定化部」という。）、前記スイッチ部が２Ｎ−２個（以下、「第１スイッチ部」から「第２Ｎ−２スイッチ部」という。）であり、
    ｎを３〜２Ｎ−４の整数とすると、
    前記第１並列安定化部の一方の端子が、前記直列安定化部の片端に接続され、
    前記第１並列安定化部の他方の端子が、前記第１スイッチ部に接続され、
    前記第２並列安定化部の一方の端子が、前記直列安定化部の他端（前記第１並列安定部が接続されていない側）に接続され、
    前記第２並列安定化部の他方の端子が、前記第２スイッチ部に接続され、
    前記第ｎ並列安定化部の一方の端子が、前記第ｎ−２スイッチ部に接続され、
    前記第ｎ並列安定化部の他方の端子が、前記第ｎスイッチ部に接続され、
    前記第２Ｎ−３並列安定化部の一方の端子が、前記第２Ｎ−５スイッチ部に接続され、
    前記第２Ｎ−３並列安定化部の他方の端子が、前記２Ｎ−３スイッチ部を介して前記第２Ｎ−１並列安定化部に接続され、
    前記第２Ｎ−２並列安定化部の一方の端子が、前記第２Ｎ−４スイッチ部に接続され、
    前記第２Ｎ−２並列安定化部の他方の端子が、前記２Ｎ−２スイッチ部を介して前記第２Ｎ並列安定化部に接続されている
    ことを特徴とする安定化回路。
  7. 請求項１記載の安定化回路であって、
    前記並列安定化部がＮ個、前記スイッチ部が１対Ｎの切替を行うスイッチであり、
    前記スイッチ部が、いずれかの前記直列安定化部の片端に接続され、
    前記スイッチ部が、Ｎ個の前記並列安定化部の中から１つの並列安定化部を選択して接続する
    ことを特徴とする安定化回路。
  8. ２以上の周波数帯に対応したマルチバンド増幅器であって、
    増幅素子と、
    前記増幅素子に接続された請求項１から７のいずれかに記載の安定化回路と、
    前記安定化回路の増幅素子と反対側の端子に接続され、２つ以上の周波数帯でインピーダンス整合が可能なマルチバンド整合回路と
    を備えるマルチバンド増幅回路。
JP2005338489A 2005-11-24 2005-11-24 安定化回路、マルチバンド増幅回路 Expired - Fee Related JP4838572B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005338489A JP4838572B2 (ja) 2005-11-24 2005-11-24 安定化回路、マルチバンド増幅回路
EP06023734.4A EP1791253B1 (en) 2005-11-24 2006-11-15 Stabilization circuit and multiband amplification circuit
US11/561,616 US7508269B2 (en) 2005-11-24 2006-11-20 Stabilization circuit and multiband amplification circuit
KR1020060115849A KR100795891B1 (ko) 2005-11-24 2006-11-22 안정화 회로, 멀티 밴드 증폭 회로
CNB2006101627932A CN100557955C (zh) 2005-11-24 2006-11-23 多频带稳定电路和使用它的多频带放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005338489A JP4838572B2 (ja) 2005-11-24 2005-11-24 安定化回路、マルチバンド増幅回路

Publications (2)

Publication Number Publication Date
JP2007150417A true JP2007150417A (ja) 2007-06-14
JP4838572B2 JP4838572B2 (ja) 2011-12-14

Family

ID=37605760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005338489A Expired - Fee Related JP4838572B2 (ja) 2005-11-24 2005-11-24 安定化回路、マルチバンド増幅回路

Country Status (5)

Country Link
US (1) US7508269B2 (ja)
EP (1) EP1791253B1 (ja)
JP (1) JP4838572B2 (ja)
KR (1) KR100795891B1 (ja)
CN (1) CN100557955C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174064A (ja) * 2005-12-20 2007-07-05 Nec Corp インピーダンス整合回路およびｍｍｉｃ電力増幅器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5079387B2 (ja) * 2007-05-10 2012-11-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路
US8536950B2 (en) * 2009-08-03 2013-09-17 Qualcomm Incorporated Multi-stage impedance matching
US8102205B2 (en) 2009-08-04 2012-01-24 Qualcomm, Incorporated Amplifier module with multiple operating modes
CN102340290A (zh) * 2010-07-21 2012-02-01 中国科学院微电子研究所 一种适用于高频功率器件的稳定网络
JP5355648B2 (ja) * 2011-09-22 2013-11-27 株式会社東芝 高周波増幅器
US20170196639A1 (en) * 2014-07-14 2017-07-13 Covidien Lp Dual band power amplifier circuit for microwave ablation
JP6049673B2 (ja) * 2014-10-31 2016-12-21 株式会社東芝 半導体増幅装置
US9871501B2 (en) * 2015-06-22 2018-01-16 Nxp Usa, Inc. RF circuit with multiple-definition RF substrate and conductive material void under a bias line
JP6471810B2 (ja) 2015-11-04 2019-02-20 株式会社村田製作所 分波装置及びその設計方法
JP2019102908A (ja) * 2017-11-30 2019-06-24 ソニーセミコンダクタソリューションズ株式会社 高周波増幅器、電子機器および通信機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195108A (ja) * 1989-12-22 1991-08-26 Nec Corp 半導体集積回路
JPH10209769A (ja) * 1997-01-24 1998-08-07 Nec Eng Ltd 増幅器
JP2004172958A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 整合器
WO2004082138A1 (ja) * 2003-03-14 2004-09-23 Ntt Docomo Inc. 整合回路
JP2006025233A (ja) * 2004-07-08 2006-01-26 Mitsubishi Electric Corp マイクロ波増幅回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264907A (ja) * 1985-05-20 1986-11-22 Matsushita Electric Ind Co Ltd 同軸ネツトワ−ク用終端器
US5202649A (en) * 1991-03-20 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit device having impedance matching
JPH09205329A (ja) * 1996-01-26 1997-08-05 Nec Eng Ltd 低雑音増幅器
US6232847B1 (en) * 1997-04-28 2001-05-15 Rockwell Science Center, Llc Trimmable singleband and tunable multiband integrated oscillator using micro-electromechanical system (MEMS) technology
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter
EP1377994B1 (en) * 2001-04-11 2010-09-29 Kyocera Corporation Tunable ferro-electric filter
JP3853606B2 (ja) 2001-04-25 2006-12-06 三菱電機株式会社 マイクロ波広帯域増幅器
AU2003241095A1 (en) * 2002-06-05 2003-12-22 Koninklijke Philips Electronics N.V. Electronic device and method of matching the impedance thereof
JP2004072625A (ja) 2002-08-08 2004-03-04 Mitsubishi Electric Corp 高周波電力増幅回路
EP1592032A1 (en) * 2004-04-30 2005-11-02 Alcatel Mechanical switching circuit
JP4838536B2 (ja) 2005-05-20 2011-12-14 株式会社エヌ・ティ・ティ・ドコモ 整合回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03195108A (ja) * 1989-12-22 1991-08-26 Nec Corp 半導体集積回路
JPH10209769A (ja) * 1997-01-24 1998-08-07 Nec Eng Ltd 増幅器
JP2004172958A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 整合器
WO2004082138A1 (ja) * 2003-03-14 2004-09-23 Ntt Docomo Inc. 整合回路
JP2006025233A (ja) * 2004-07-08 2006-01-26 Mitsubishi Electric Corp マイクロ波増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174064A (ja) * 2005-12-20 2007-07-05 Nec Corp インピーダンス整合回路およびｍｍｉｃ電力増幅器

Also Published As

Publication number Publication date
EP1791253B1 (en) 2017-12-13
KR100795891B1 (ko) 2008-01-21
US20070115065A1 (en) 2007-05-24
US7508269B2 (en) 2009-03-24
EP1791253A3 (en) 2007-12-19
EP1791253A2 (en) 2007-05-30
CN1972119A (zh) 2007-05-30
KR20070055359A (ko) 2007-05-30
CN100557955C (zh) 2009-11-04
JP4838572B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP4838572B2 (ja) 安定化回路、マルチバンド増幅回路
JP5453120B2 (ja) マルチバンド整合回路、およびマルチバンド電力増幅器
JP5169844B2 (ja) 方向性結合器
JP4394498B2 (ja) 高周波回路装置及びそれを用いた移動体通信端末
US7750756B2 (en) Matching circuit
US7710217B2 (en) Matching circuit and dual-band power amplifier
JP5381528B2 (ja) 方向性結合器
US7656249B2 (en) Matching circuit
KR101594192B1 (ko) 멀티 밴드 전력 증폭기를 위하여 효율적으로 경로를 아이솔레이팅 시킬 수 있는 임피던스 정합 회로
US8368483B2 (en) Multiband matching circuit and multiband power amplifier
JP2011015242A (ja) 高周波電力増幅器
JP2007104021A (ja) スイッチ回路及び集積回路
JP2018085635A (ja) 電力増幅器
JP2008136182A (ja) バイアス回路
JPWO2005048448A1 (ja) 高周波増幅器
JP4670741B2 (ja) 電力増幅装置
JP2007288780A (ja) 伝送線変圧器を用いた電力増幅器
JP2006005848A (ja) 電力増幅器及び高周波通信装置
JP4744615B2 (ja) マイクロ波、ミリ波帯増幅回路及びそれを用いたミリ波無線機
CN220210432U (zh) 高频电路、高频模块以及通信装置
JP5862653B2 (ja) スイッチング回路および高周波モジュール
KR101589587B1 (ko) T형 이중 대역 정합 회로 및 그 설계 방법
Wang et al. Novel multiband matching network using resonators for multiband power amplifier applications
JP2007281714A (ja) インピーダンス変換回路及びそれを用いた電力増幅装置
JP2009239682A (ja) 周波数可変回路及び周波数可変増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees