JP2007143336A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007143336A
JP2007143336A JP2005335707A JP2005335707A JP2007143336A JP 2007143336 A JP2007143336 A JP 2007143336A JP 2005335707 A JP2005335707 A JP 2005335707A JP 2005335707 A JP2005335707 A JP 2005335707A JP 2007143336 A JP2007143336 A JP 2007143336A
Authority
JP
Japan
Prior art keywords
circuit
detection circuit
semiconductor switch
phase
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005335707A
Other languages
Japanese (ja)
Other versions
JP5002948B2 (en
Inventor
Hideo Shimizu
秀雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2005335707A priority Critical patent/JP5002948B2/en
Publication of JP2007143336A publication Critical patent/JP2007143336A/en
Application granted granted Critical
Publication of JP5002948B2 publication Critical patent/JP5002948B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To suppress a voltage oscillation generated in a snubber circuit for absorbing a surge voltage due to a switching operation of a semiconductor switching element, and prevent the semiconductor element from being damaged. <P>SOLUTION: The voltage generated by the snubber circuit is detected. A phase of the voltage oscillated due to the switching operation is detected. Timing of the switching operation is controlled so as to prevent the voltage oscillation from being superimposed in phase. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、インバータ装置やコンバータ装置などの電力変換装置に用いられる半導体装置に関する。   The present invention relates to a semiconductor device used in a power conversion device such as an inverter device or a converter device.

図6は半導体装置の従来例を示す図である。図6において31,32は半導体スイッチ素子であり、ここではIGBT(絶縁ゲート型バイポーラトランジスタ)を用いている。41,42は半導体スイッチ素子31,32にそれぞれ逆並列に接続されたダイオードである。610,620は半導体スイッチ素子31,32を駆動する駆動回路であり、外部からのスイッチング信号L1,L2に基づいて、半導体スイッチ素子31,32をオン・オフ制御する信号を半導体スイッチ素子31,32のゲート端子へ供給している。
駆動回路610において、611はオン用のゲート抵抗を兼ねたMOSFET(金属酸化膜型電界効果トランジスタ)、612はオフ用のゲート抵抗を兼ねたMOSFETである。外部からのスイッチング信号L1がH(ハイ)となるとMOSFET611がオンし、外部の駆動回路電源71からMOSFET31を介して半導体スイッチ素子31のゲートに電圧が印加され、半導体スイッチ素子31がオンする。また、スイッチング信号L1がL(ロー)となると、この信号が反転されて入力されるMOSFET612がオンとなり、半導体スイッチ素子31のゲートへの電圧の印加がなくなり、半導体スイッチ素子31はオフする。ゲート駆動回路620もゲート駆動回路610と同様の動作となるので詳細な説明は省略する。
FIG. 6 is a diagram showing a conventional example of a semiconductor device. In FIG. 6, 31 and 32 are semiconductor switch elements, and here, IGBTs (insulated gate bipolar transistors) are used. Reference numerals 41 and 42 denote diodes connected to the semiconductor switch elements 31 and 32 in antiparallel, respectively. Reference numerals 610 and 620 denote drive circuits for driving the semiconductor switch elements 31 and 32. Based on switching signals L1 and L2 from the outside, signals for controlling on / off of the semiconductor switch elements 31 and 32 are sent to the semiconductor switch elements 31 and 32. To the gate terminal.
In the drive circuit 610, reference numeral 611 denotes a MOSFET (metal oxide field effect transistor) that also serves as an on-gate resistance, and 612 denotes a MOSFET that also serves as an off-gate resistance. When the external switching signal L1 becomes H (high), the MOSFET 611 is turned on, a voltage is applied from the external drive circuit power supply 71 to the gate of the semiconductor switch element 31 via the MOSFET 31, and the semiconductor switch element 31 is turned on. Further, when the switching signal L1 becomes L (low), the MOSFET 612 inputted by inverting this signal is turned on, no voltage is applied to the gate of the semiconductor switch element 31, and the semiconductor switch element 31 is turned off. Since the gate driving circuit 620 operates in the same manner as the gate driving circuit 610, detailed description thereof is omitted.

なお、5はコンデンサ51からなるスナバ回路であり、半導体スイッチ31,32の直列回路の両端に接続されている。半導体スイッチ素子31,32の直列回路のできるだけ近傍にスナバ回路を接続する。
半導体スイッチ素子31,32は直列に接続されてその両端を直流電源1に接続している。そしてスイッチング信号L1,L2に基づいて半導体スイッチ素子31,32をオン・オフするように制御することで、半導体スイッチ素子31,32の接続点(出力端子)から所望の電圧を得る電力変換装置として使用することができる。このような構成として、特許文献1に記載のものが知られている。
ここで、半導体スイッチ素子31,32および駆動回路61,62を1つのパッケージ内に格納して、IPM(Intelligent Power Module)として構成してもよい。
特開平10-66356号公報(要約など)
Reference numeral 5 denotes a snubber circuit composed of a capacitor 51, which is connected to both ends of a series circuit of semiconductor switches 31 and 32. A snubber circuit is connected as close as possible to the series circuit of the semiconductor switch elements 31 and 32.
The semiconductor switch elements 31 and 32 are connected in series, and both ends thereof are connected to the DC power source 1. As a power conversion device for obtaining a desired voltage from the connection point (output terminal) of the semiconductor switch elements 31 and 32 by controlling the semiconductor switch elements 31 and 32 to be turned on and off based on the switching signals L1 and L2. Can be used. As such a structure, the thing of patent document 1 is known.
Here, the semiconductor switch elements 31 and 32 and the drive circuits 61 and 62 may be stored in one package and configured as an IPM (Intelligent Power Module).
JP 10-66356 A (summary etc.)

図6に示した従来例において、半導体スイッチ素子31,32のスイッチング動作時のサージ電圧を吸収するため、半導体スイッチ素子31,32の直列回路の両端に、コンデンサ51からなるスナバ回路5を接続している。このスナバ回路5(コンデンサ51)の容量は、半導体スイッチ素子31,32に流れる電流に応じて決定される。
半導体スイッチ素子31,32に流れる電流が大きくなると、半導体スイッチング素子のスイッチングに伴うサージ電圧が大きくなるため、これを吸収するためのコンデンサ51の容量も大きく設定されるが、コンデンサ51の容量が増加するとコンデンサ51の体積も増加する。このため、半導体装置を電力変換装置として用いると、大型のコンデンサによって電力変換装置が大型化してしまい、狭スペースへの設置が困難となるなどの問題が生じる。
In the conventional example shown in FIG. 6, a snubber circuit 5 including a capacitor 51 is connected to both ends of a series circuit of the semiconductor switch elements 31 and 32 in order to absorb a surge voltage during the switching operation of the semiconductor switch elements 31 and 32. ing. The capacity of the snubber circuit 5 (capacitor 51) is determined according to the current flowing through the semiconductor switch elements 31 and 32.
When the current flowing through the semiconductor switch elements 31 and 32 increases, the surge voltage associated with the switching of the semiconductor switching element increases, so that the capacity of the capacitor 51 for absorbing this is set large, but the capacity of the capacitor 51 increases. Then, the volume of the capacitor 51 also increases. For this reason, when a semiconductor device is used as a power conversion device, the power conversion device is increased in size by a large capacitor, which causes problems such as difficulty in installation in a narrow space.

また、スナバ回路5と半導体スイッチ素子31,32との配線やコンデンサ51には寄生インダクタンス52が存在し、コンデンサ51と寄生インダクタンス52との共振により、図7(A)のようにスイッチング動作後もスナバ回路の端子間電圧は振動する(以下この振動をスナバ振動と呼ぶ)。図7(B)に示すように、この振動が残留している間に次のスイッチング動作を行うと、サージ電圧またはスナバ振動が重畳され、半導体スイッチ素子31,32の両端にかかる電圧が半導体スイッチ素子31,32の耐圧を超え、半導体スイッチ素子31,32が破壊に至る可能性がある。
このため、対策として、
(1)スイッチング間隔を拡大してスナバ振動の振幅が減少してからスイッチングを行うように制限する。
(2)コンデンサ51の容量を増加してスナバ振動の振幅を低減する。
(3)配線距離を短縮してスナバ振動の振幅を低減する。
などの対策がとられている。
Further, a parasitic inductance 52 exists in the wiring between the snubber circuit 5 and the semiconductor switch elements 31 and 32 and the capacitor 51, and the resonance between the capacitor 51 and the parasitic inductance 52 causes a switching operation as shown in FIG. The voltage between the terminals of the snubber circuit vibrates (hereinafter, this vibration is referred to as snubber vibration). As shown in FIG. 7B, when the next switching operation is performed while this vibration remains, surge voltage or snubber vibration is superimposed, and the voltage applied to both ends of the semiconductor switch elements 31 and 32 is applied to the semiconductor switch. The breakdown voltage of the elements 31 and 32 may be exceeded, and the semiconductor switch elements 31 and 32 may be destroyed.
Therefore, as a countermeasure,
(1) The switching interval is expanded to limit the switching after the amplitude of the snubber vibration is reduced.
(2) Increase the capacity of the capacitor 51 to reduce the amplitude of the snubber vibration.
(3) Shorten the wiring distance to reduce the amplitude of the snubber vibration.
Measures such as are taken.

しかし、(1)如くスイッチング間隔を拡大すると、回路の応答性の低下を招き、(2)の如くコンデンサ容量を増加させると、装置の小型化が困難になり、(3)の如く配線距離を短縮させると、部品配置の自由度が低下するなど、それぞれの問題が避けられない。
スナバ回路の回路形式を変更して、ダイオードなど他の部品を用いてスナバ振動を抑制することも可能ではあるが、回路構成が複雑になって部品点数が増加する。また、高温の環境や高電圧で用いる半導体装置に適用するには、高耐圧の高価な部品が要求されるため、コスト増を招いてしまう。
この発明は、上記の問題を解決して、半導体スイッチング素子の破壊を防ぐことのできる半導体装置を提供するものである。
However, if the switching interval is increased as in (1), the responsiveness of the circuit is reduced, and if the capacitor capacity is increased as in (2), it is difficult to reduce the size of the device, and the wiring distance is increased as in (3). When shortening, each problem is unavoidable, such as the degree of freedom of component placement decreasing.
Although it is possible to change the snubber circuit format and suppress snubber vibration using other parts such as a diode, the circuit configuration becomes complicated and the number of parts increases. Further, in order to apply to a semiconductor device used in a high temperature environment or a high voltage, an expensive part with a high withstand voltage is required, which causes an increase in cost.
The present invention solves the above problems and provides a semiconductor device capable of preventing the semiconductor switching element from being destroyed.

前記の課題を解決するため、この発明は、半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、前記スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路とを備え、前記駆動回路は、前記位相検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御するものとする。
上記において、前記位相検出回路は、前記電圧検出回路より出力される検出信号から、前記スイッチングによって生じる電圧振動の位相を検出し、前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御するように構成する。
In order to solve the above-described problems, the present invention provides a semiconductor device including a semiconductor switch element, a drive circuit that drives the semiconductor switch element, and a snubber circuit that suppresses a surge voltage generated when the semiconductor switch element is switched. The voltage detection circuit for detecting the voltage across the snubber circuit and the phase detection circuit for detecting the phase of the vibration component of the detection signal output from the voltage detection circuit, wherein the drive circuit includes the phase detection circuit The timing of the switching operation of the semiconductor switch is controlled based on the output of
In the above, the phase detection circuit detects a phase of voltage oscillation caused by the switching from a detection signal output from the voltage detection circuit, and the drive circuit detects the vibration based on the output of the phase detection circuit. The switching operation timing of the semiconductor switch is controlled so that the phases of the components are not superimposed in the same phase.

また、半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、前記スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、前記駆動回路は、前記振動検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御するものとする。
上記において、前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に前記半導体スイッチのスイッチング動作を行うようタイミングを制御するように構成する。
また、半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、前記スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路と、前記電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御するものとする。
In addition, in a semiconductor device comprising a semiconductor switch element, a drive circuit that drives the semiconductor switch element, and a snubber circuit that suppresses a surge voltage generated when the semiconductor switch element is switched, the voltage across the snubber circuit is detected. And a vibration detection circuit that detects an amplitude of a vibration component of a detection signal output from the voltage detection circuit, and the drive circuit is configured to output the semiconductor switch based on the output of the vibration detection circuit. It is assumed that the timing of the switching operation is controlled.
In the above, the drive circuit is configured to control the timing to perform the switching operation of the semiconductor switch when the amplitude of the vibration component is smaller than a predetermined value based on the output of the phase detection circuit.
In addition, in a semiconductor device comprising a semiconductor switch element, a drive circuit that drives the semiconductor switch element, and a snubber circuit that suppresses a surge voltage generated when the semiconductor switch element is switched, the voltage across the snubber circuit is detected. Voltage detection circuit that detects the phase of the vibration component of the detection signal output from the voltage detection circuit, and a vibration detection circuit that detects the amplitude of the vibration component of the detection signal output from the voltage detection circuit And the driving circuit is configured to prevent the phase of the vibration component from being superimposed on the same phase when the amplitude of the vibration component is smaller than a predetermined value based on the output of the phase detection circuit. It is assumed that the timing of the switching operation is controlled.

さらに、上記のいずれの構成において、前記半導体スイッチ素子と、前記駆動回路と、前記電圧検出回路と、前記位相検出回路,前記振動検出回路のいずれかもしくは双方とを、同一のパッケージに格納するものとする。   Further, in any of the above-described configurations, the semiconductor switch element, the drive circuit, the voltage detection circuit, and either or both of the phase detection circuit and the vibration detection circuit are stored in the same package. And

前記のようにこの発明によれば、スイッチング動作とサージ電圧またはスナバ振動が重畳した場合であっても、スナバ振動の振幅が大きくなることがなく、半導体スイッチング素子の破壊を防ぐことができる。また、スナバ回路に用いるコンデサの容量を小さくすることができ、半導体装置を小型化することができる。   As described above, according to the present invention, even when the switching operation and the surge voltage or the snubber vibration are superimposed, the amplitude of the snubber vibration is not increased, and the semiconductor switching element can be prevented from being broken. Further, the capacity of the capacitor used for the snubber circuit can be reduced, and the semiconductor device can be reduced in size.

以下にこの発明を、図に基づいて説明する。
図1はこの発明の第1の実施形態の構成図である。図1において、1は直流電源、2はIPMである。このIPM2は、IGBT等の半導体スイッチ素子31,32と、半導体スイッチ素子31,32にそれぞれ逆並列接続されたダイオード41,42と、半導体スイッチ素子31,32を駆動するための駆動回路61,62を備えている。
11はスナバ回路5の端子間電圧を検出する電圧検出回路、12は電圧検出回路からの電圧信号の振動成分の位相を検出する位相検出回路、131,132は位相検出回路の検出結果とスイッチング信号L1,L2に基づいて、半導体スイッチ素子31,32のスイッチング動作のタイミングを制御してスイッチング信号L1’,L2’として出力するスイッチング制御回路である。スイッチング制御回路131,132については後述する
電圧検出回路11と位相検出回路12はIPM2内に格納され、スイッチング制御回路131,132は駆動回路61,62の一部としてIPM2内に格納されている。
The present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram of a first embodiment of the present invention. In FIG. 1, 1 is a DC power source and 2 is an IPM. The IPM 2 includes semiconductor switch elements 31, 32 such as IGBTs, diodes 41, 42 connected in reverse parallel to the semiconductor switch elements 31, 32, and drive circuits 61, 62 for driving the semiconductor switch elements 31, 32, respectively. It has.
11 is a voltage detection circuit for detecting the voltage between the terminals of the snubber circuit 5, 12 is a phase detection circuit for detecting the phase of the vibration component of the voltage signal from the voltage detection circuit, and 131 and 132 are detection results and switching signals of the phase detection circuit. This is a switching control circuit that controls the timing of the switching operation of the semiconductor switch elements 31 and 32 based on L1 and L2 and outputs them as switching signals L1 ′ and L2 ′. As for the switching control circuits 131 and 132, a voltage detection circuit 11 and a phase detection circuit 12, which will be described later, are stored in the IPM2, and the switching control circuits 131 and 132 are stored in the IPM2 as part of the drive circuits 61 and 62.

半導体スイッチ素子31,32の直列接続回路の両端にはコンデンサ51からなるスナバ回路5が並列に接続されている。スナバ回路5は半導体スイッチング素子31,32の近傍に設けるのが配線の寄生インダクタンスを抑制する上で好ましい。スナバ回路5のコンデンサ51は、大型の部品となることが多く、交換の便宜性を考慮してIPM2に外付けされる場合が多い。
なお、図1において、電圧検出回路11とスナバ回路5の両端とを接続する配線は、図示の都合上IPM2の外部からIPM2の内部へ接続されているが、電圧検出回路11がIPM2内に格納されているのであれば、半導体スイッチ素子31,32の直列回路の両端の電圧を検出するものとして、配線をIPM2内で行うのが好適である。これは、半導体スイッチ素子31ならびにスナバ回路5の一端は直流電源1の高電位側に接続され、その電圧検出値は高電位側を基準電位とする信号であるため、このような信号は、外部と絶縁されたIPM2の内部で配線したほうが絶縁やノイズ対策上好ましいためである。
A snubber circuit 5 composed of a capacitor 51 is connected in parallel to both ends of a series connection circuit of the semiconductor switch elements 31 and 32. The snubber circuit 5 is preferably provided in the vicinity of the semiconductor switching elements 31 and 32 in order to suppress the parasitic inductance of the wiring. The capacitor 51 of the snubber circuit 5 is often a large component and is often externally attached to the IPM 2 in consideration of convenience of replacement.
In FIG. 1, the wiring connecting the voltage detection circuit 11 and both ends of the snubber circuit 5 is connected from the outside of the IPM 2 to the inside of the IPM 2 for convenience of illustration, but the voltage detection circuit 11 is stored in the IPM 2. If it is, it is preferable that the wiring is performed in the IPM 2 so as to detect the voltage across the series circuit of the semiconductor switch elements 31 and 32. This is because the semiconductor switch element 31 and one end of the snubber circuit 5 are connected to the high potential side of the DC power supply 1 and the voltage detection value is a signal having the high potential side as a reference potential. This is because wiring within the IPM 2 that is insulated from each other is preferable for insulation and noise countermeasures.

ゲート駆動回路61において、スイッチング信号L1はスイッチング制御回路131に入力され、位相検出回路12の出力に基づいてスイッチングのタイミングが制御されたスイッチング信号L1’となってMOSFET611,612のゲートに導かれる。
ゲート駆動回路62においても同様に、スイッチング信号L2はスイッチング制御回路132に入力され、位相検出回路12の出力に基づいてスイッチングのタイミングが制御されたスイッチング信号L2’となってMOSFET621,622のゲートに導かれる。
MOSFET611,612によって半導体スイッチ素子31をオン・オフし、MOSFET621,622によって半導体スイッチ素子32をオン・オフする点は、図5の例と同じであるので詳細な説明は省略する。
In the gate drive circuit 61, the switching signal L 1 is input to the switching control circuit 131, and the switching signal L 1 ′ whose switching timing is controlled based on the output of the phase detection circuit 12 is guided to the gates of the MOSFETs 611 and 612.
Similarly, in the gate drive circuit 62, the switching signal L 2 is input to the switching control circuit 132 and becomes a switching signal L 2 ′ whose switching timing is controlled based on the output of the phase detection circuit 12, and is applied to the gates of the MOSFETs 621 and 622. Led.
Since the semiconductor switch element 31 is turned on / off by the MOSFETs 611, 612 and the semiconductor switch element 32 is turned on / off by the MOSFETs 621, 622, the detailed description is omitted.

次に、スイッチング制御回路131,132によるスイッチングのタイミング制御について、スイッチング制御回路131(スイッチング信号L1)を例に説明する。図2は図1の構成における各部の波形を示す図である。
半導体スイッチ素子31のオンおよびオフによってスナバ回路5の端子間電圧(電圧検出回路11の検出値)には、図2(A)に示すようにスナバ振動が発生する。スナバ振動は、スナバ回路のコンデンサ51とスナバ回路の寄生インダクタンス52との間で共振することにより発生する。
半導体スイッチング素子31スイッチング動作(例えばオン)によって発生したのスナバ振動が十分に減衰しないうちに次のスイッチング動作(例えばオフ)を行う際、スナバ振動が逆位相で重畳されるタイミングでスイッチング動作を行えば、スナバ振動が相殺しあって、振動振幅が大きくなることがない。
Next, switching timing control by the switching control circuits 131 and 132 will be described using the switching control circuit 131 (switching signal L1) as an example. FIG. 2 is a diagram showing waveforms at various parts in the configuration of FIG.
As shown in FIG. 2A, snubber vibration occurs in the voltage between the terminals of the snubber circuit 5 (detected value of the voltage detection circuit 11) by turning on and off the semiconductor switch element 31. Snubber vibration is generated by resonance between the capacitor 51 of the snubber circuit and the parasitic inductance 52 of the snubber circuit.
When the next switching operation (for example, off) is performed before the snubber vibration generated by the switching operation (for example, on) of the semiconductor switching element 31 is not sufficiently attenuated, the switching operation is performed at a timing at which the snubber vibration is superimposed in the opposite phase. For example, the snubber vibration cancels out and the vibration amplitude does not increase.

そこで、位相検出回路12でスナバ振動の位相を検出する。位相検出回路12は、スナバ振動の位相が所定の値となったときに、H(ハイ)またはL(ロー)となる信号を出力する。図2の例では、スナバ振動を、基準電圧(0〔V〕)を基準に上昇する時点を位相0度とし、下降してゼロクロス(基準電圧)の時点を位相180度,再び上昇してゼロクロス(基準電圧)の時点を位相360度(0度)の1周期として、位相0度の時にHに変化し、180度の時に0に変化する例を示している。
図3は、スイッチング制御回路131の構成の一例を示す図である。( )内の記号は図2の波形(B),(C),(D)に対応する。
ゲート駆動回路61のスイッチング制御回路131は、アンドゲート1311とフリップフロップ1312を含み、スイッチング信号L1(B)と、位相検出回路12の検出信号(C)の反転信号をアンドゲート1311へ入力する。よって、スイッチング信号L1がHで、位相検出回路12の検出信号がLとなるタイミングでフリップフロップ1312がセットされ端子QよりHのスイッチング信号L1’(D)を出力する。スイッチング信号L1’がHとなるとMOSFET611がオンとなって、半導体スイッチ素子31がオンするのは上述のとおりである。
Therefore, the phase detection circuit 12 detects the phase of the snubber vibration. The phase detection circuit 12 outputs a signal that becomes H (high) or L (low) when the phase of the snubber vibration reaches a predetermined value. In the example of FIG. 2, when the snubber vibration rises with reference voltage (0 [V]) as a reference, the phase is 0 degree, and when it falls, the zero cross (reference voltage) time is 180 degrees, and again rises to zero cross. In the example, the time of (reference voltage) is one cycle of phase 360 degrees (0 degrees), and changes to H when the phase is 0 degrees and changes to 0 when the phase is 180 degrees.
FIG. 3 is a diagram illustrating an example of the configuration of the switching control circuit 131. Symbols in parentheses correspond to the waveforms (B), (C), and (D) in FIG.
The switching control circuit 131 of the gate drive circuit 61 includes an AND gate 1311 and a flip-flop 1312, and inputs the switching signal L 1 (B) and the inverted signal of the detection signal (C) of the phase detection circuit 12 to the AND gate 1311. Therefore, the flip-flop 1312 is set at the timing when the switching signal L1 is H and the detection signal of the phase detection circuit 12 is L, and the H switching signal L1 ′ (D) is output from the terminal Q. As described above, when the switching signal L1 ′ becomes H, the MOSFET 611 is turned on and the semiconductor switch element 31 is turned on.

このようなスイッチング制御回路131により、スイッチング信号L1(B)がHとなったとき(図2の時刻t1)、位相検出信号(C)がH、即ちスナバ振動が同位相で重畳されてしまうタイミングではスイッチング信号L1’(D)はLであって、半導体スイッチ素子31はオンせず、位相検出信号(C)がL、即ちスナバ振動が逆位相となるタイミング(図2の時刻t2)でスイッチング信号L1’(D)がHとなり、半導体スイッチ素子31がオンとなる。
またスイッチング信号L1(B)の反転信号がフリップフロップのリセット端子に入力されているため、スイッチング信号L1がLとなったとき(図2の時刻t3)で、スイッチング信号L1’(D)がLとなって、半導体スイッチ素子31をオフさせる。
ここまでは、スイッチング制御回路131について説明したが、スイッチング制御回路132についても同様に、位相検出信号(C)とスイッチング信号L2とから、スナバ振動が同位相で重畳しないようにスイッチング信号L2’を生成すればよい。
When the switching signal L1 (B) becomes H (time t1 in FIG. 2) by such a switching control circuit 131, the phase detection signal (C) is H, that is, the timing at which the snubber vibration is superimposed in the same phase. Then, the switching signal L1 ′ (D) is L, the semiconductor switch element 31 is not turned on, and the phase detection signal (C) is L, that is, switching is performed at the timing when the snubber oscillation is in the opposite phase (time t2 in FIG. 2). The signal L1 ′ (D) becomes H, and the semiconductor switch element 31 is turned on.
Further, since the inverted signal of the switching signal L1 (B) is input to the reset terminal of the flip-flop, when the switching signal L1 becomes L (time t3 in FIG. 2), the switching signal L1 ′ (D) is L Thus, the semiconductor switch element 31 is turned off.
Up to this point, the switching control circuit 131 has been described. Similarly, the switching control circuit 132 also applies the switching signal L2 ′ from the phase detection signal (C) and the switching signal L2 so that the snubber vibration does not overlap in the same phase. It only has to be generated.

また、半導体スイッチ素子31,32は、異なる基準電位で動作する。即ち、半導体スイッチ素子31は高電位側を基準電位とする制御信号で動作し、半導体スイッチ素子32には低電位(GND電位)を基準電位とする制御信号で動作する。電圧検出回路や位相検出回路の基準電位が、スイッチング制御回路131,132と異なる場合、基準電位の異なる回路へ信号を伝送する際には、レベルシフト回路等を介して基準電位のレベルをそろえるとよい。例えば、位相検出回路が高電位を基準としている場合、スイッチング制御回路132の位相検出信号の入力段にレベルシフト回路を備えればよい。
以上のように構成することにより、スイッチング動作毎にスナバ振動が同位相で超譲位されるのを防ぐことができ、スナバ振動による半導体スイッチ素子の破壊を防ぐことができる。
The semiconductor switch elements 31 and 32 operate with different reference potentials. That is, the semiconductor switch element 31 operates with a control signal having a high potential side as a reference potential, and the semiconductor switch element 32 operates with a control signal having a low potential (GND potential) as a reference potential. When the reference potential of the voltage detection circuit or the phase detection circuit is different from that of the switching control circuits 131 and 132, when the signal is transmitted to a circuit having a different reference potential, the level of the reference potential is adjusted through a level shift circuit or the like. Good. For example, when the phase detection circuit is based on a high potential, a level shift circuit may be provided at the input stage of the phase detection signal of the switching control circuit 132.
By configuring as described above, it is possible to prevent the snubber vibration from being superordinated in the same phase for each switching operation, and it is possible to prevent the semiconductor switch element from being destroyed by the snubber vibration.

図4は第2の実施形態の構成図である。図1との違いは、位相検出回路12を振幅検出回路14とした点である。振幅検出回路14はスナバ振動の振幅が一定値以下の時にHを出力し、スイッチング制御回路131,132は振幅検出回路14の出力がHのときのみ、MOSFET611,612のオン・オフを行うように動作する。これにより、スナバ振動が小さいときのみスイッチング動作を行うので、振動重畳による影響を防止することができる。
図5は第3の実施形態の構成図であり、図1との違いは位相検出回路12とさらに振幅検出回路14を設けている点である。スイッチング制御回路131,132は位相検出回路12の出力が変化し振幅検出回路14の出力がHで位相検出回路12の出力が変化したときのみ、MOSFET611,612のオン・オフを行うように動作する。これにより信号振幅が一定値以下であれば、逆位相となるようにスイッチング動作を行うので、振動重畳による影響を防止することができる。
FIG. 4 is a configuration diagram of the second embodiment. The difference from FIG. 1 is that the phase detection circuit 12 is replaced with an amplitude detection circuit 14. The amplitude detection circuit 14 outputs H when the amplitude of the snubber vibration is below a certain value, and the switching control circuits 131 and 132 turn on and off the MOSFETs 611 and 612 only when the output of the amplitude detection circuit 14 is H. Operate. Thereby, since the switching operation is performed only when the snubber vibration is small, it is possible to prevent the influence due to the vibration superposition.
FIG. 5 is a block diagram of the third embodiment. The difference from FIG. 1 is that a phase detection circuit 12 and an amplitude detection circuit 14 are further provided. The switching control circuits 131 and 132 operate so as to turn on and off the MOSFETs 611 and 612 only when the output of the phase detection circuit 12 changes, the output of the amplitude detection circuit 14 is H, and the output of the phase detection circuit 12 changes. . As a result, if the signal amplitude is equal to or less than a certain value, the switching operation is performed so as to have an opposite phase, so that the influence of vibration superposition can be prevented.

以上、IPMを例に説明したが、IPMに限るものではない。例えば、半導体スイッチ素子32,32のみを同一パッケージに格納したパワー半導体モジュールにスイッチング制御回路131,132、電圧検出回路11、位相検出回路13を外付けした構成などにも適用可能である。
また、上記の各形態は、各種の電力変換装置へ適用できる。例えば、半導体スイッチ素子31,32が単独でスイッチングを行うモードを有する電力変換装置(例えば、双方向の昇降圧DC−DC変換装置)などは、スナバ振動が複雑化せず、適用に好適である。
また、半導体スイッチ素子31,32の直列回路を複数組並列に接続し、半導体スイッチ素子31,32を交互にスイッチングするインバータ装置などの電力変換装置へも適用が可能である。
The IPM has been described above as an example, but is not limited to the IPM. For example, the present invention can be applied to a configuration in which the switching control circuits 131 and 132, the voltage detection circuit 11 and the phase detection circuit 13 are externally attached to a power semiconductor module in which only the semiconductor switch elements 32 and 32 are stored in the same package.
Moreover, each said form is applicable to various power converter devices. For example, a power converter (for example, a bidirectional step-up / step-down DC-DC converter) having a mode in which the semiconductor switch elements 31 and 32 perform switching alone is suitable for application because the snubber vibration is not complicated. .
Further, the present invention can be applied to a power conversion device such as an inverter device in which a plurality of sets of series circuits of semiconductor switch elements 31 and 32 are connected in parallel and the semiconductor switch elements 31 and 32 are alternately switched.

第1の実施形態の構成図である。It is a block diagram of 1st Embodiment. 図1の構成における各部の波形を示す図である。It is a figure which shows the waveform of each part in the structure of FIG. スイッチング制御回路の構成を示す図である。It is a figure which shows the structure of a switching control circuit. 第2の実施形態の構成図である。It is a block diagram of 2nd Embodiment. 第3の実施形態の構成図である。It is a block diagram of 3rd Embodiment. 従来例を示す図である。It is a figure which shows a prior art example. 従来例における各部の波形を示す図である。It is a figure which shows the waveform of each part in a prior art example.

符号の説明Explanation of symbols

1…直流電源、2…IPM、5…スナバ回路、11…電圧検出回路、12…位相検出回路、131,131…スイッチング制御回路、14…振幅検出回路、31,32…半導体スイッチ素子、61,62,610,620…ゲート駆動回路。 DESCRIPTION OF SYMBOLS 1 ... DC power supply, 2 ... IPM, 5 ... Snubber circuit, 11 ... Voltage detection circuit, 12 ... Phase detection circuit, 131, 131 ... Switching control circuit, 14 ... Amplitude detection circuit, 31, 32 ... Semiconductor switch element, 61, 62, 610, 620... Gate drive circuit.

Claims (6)

半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、
前記スナバ回路の両端電圧を検出する電圧検出回路と、
該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路とを備え、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
In a semiconductor device comprising a semiconductor switch element, a drive circuit that drives the semiconductor switch element, and a snubber circuit that suppresses a surge voltage generated when the semiconductor switch element is switched,
A voltage detection circuit for detecting a voltage across the snubber circuit;
A phase detection circuit for detecting the phase of the vibration component of the detection signal output from the voltage detection circuit,
The drive circuit controls the timing of the switching operation of the semiconductor switch based on the output of the phase detection circuit.
請求項1に記載の半導体装置において、
前記位相検出回路は、前記電圧検出回路より出力される検出信号から、前記スイッチングによって生じる電圧振動の位相を検出し、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
The semiconductor device according to claim 1,
The phase detection circuit detects a phase of voltage oscillation caused by the switching from a detection signal output from the voltage detection circuit,
The drive circuit controls the switching operation timing of the semiconductor switch based on the output of the phase detection circuit so that the phase of the vibration component is not superimposed on the same phase.
半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、
前記スナバ回路の両端電圧を検出する電圧検出回路と、
該電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、
前記駆動回路は、前記振動検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
In a semiconductor device comprising a semiconductor switch element, a drive circuit that drives the semiconductor switch element, and a snubber circuit that suppresses a surge voltage generated when the semiconductor switch element is switched,
A voltage detection circuit for detecting a voltage across the snubber circuit;
A vibration detection circuit that detects the amplitude of the vibration component of the detection signal output from the voltage detection circuit;
The drive circuit controls a switching operation timing of the semiconductor switch based on an output of the vibration detection circuit.
請求項3に記載の半導体装置において、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に前記半導体スイッチのスイッチング動作を行うようタイミングを制御することを特徴とする半導体装置。
The semiconductor device according to claim 3.
The drive circuit controls the timing to perform the switching operation of the semiconductor switch when the amplitude of the vibration component is smaller than a predetermined value based on the output of the phase detection circuit.
半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、
前記スナバ回路の両端電圧を検出する電圧検出回路と、
該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路と、
前記電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
In a semiconductor device comprising a semiconductor switch element, a drive circuit that drives the semiconductor switch element, and a snubber circuit that suppresses a surge voltage generated when the semiconductor switch element is switched,
A voltage detection circuit for detecting a voltage across the snubber circuit;
A phase detection circuit for detecting the phase of the vibration component of the detection signal output from the voltage detection circuit;
A vibration detection circuit that detects an amplitude of a vibration component of a detection signal output from the voltage detection circuit;
When the amplitude of the vibration component is smaller than a predetermined value based on the output of the phase detection circuit, the drive circuit performs a switching operation of the semiconductor switch so that the phase of the vibration component is not superimposed on the same phase. A semiconductor device characterized by controlling timing.
請求項1ないし請求項5に記載の半導体装置において、
前記半導体スイッチ素子と、前記駆動回路と、前記電圧検出回路と、前記位相検出回路,前記振動検出回路のいずれかもしくは双方とを、同一のパッケージに格納したことを特徴とする半導体装置。
The semiconductor device according to claim 1, wherein:
A semiconductor device, wherein the semiconductor switch element, the drive circuit, the voltage detection circuit, and either or both of the phase detection circuit and the vibration detection circuit are stored in the same package.
JP2005335707A 2005-11-21 2005-11-21 Semiconductor device Expired - Fee Related JP5002948B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005335707A JP5002948B2 (en) 2005-11-21 2005-11-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005335707A JP5002948B2 (en) 2005-11-21 2005-11-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007143336A true JP2007143336A (en) 2007-06-07
JP5002948B2 JP5002948B2 (en) 2012-08-15

Family

ID=38205514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005335707A Expired - Fee Related JP5002948B2 (en) 2005-11-21 2005-11-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5002948B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008312A1 (en) * 2011-07-12 2013-01-17 トヨタ自動車株式会社 Vehicle and method for controlling vehicle
JP2013223419A (en) * 2012-04-16 2013-10-28 Internatl Rectifier Corp System on chip for power inverter
JP2015080381A (en) * 2013-10-18 2015-04-23 トヨタ自動車株式会社 Inverter controller
JP2017143679A (en) * 2016-02-12 2017-08-17 三菱電機株式会社 Power module
WO2020245900A1 (en) * 2019-06-04 2020-12-10 東芝三菱電機産業システム株式会社 Semiconductor device
JP2021151039A (en) * 2020-03-18 2021-09-27 株式会社 日立パワーデバイス Gate drive device, gate drive method, power semiconductor module, and power conversion device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0295175A (en) * 1988-09-29 1990-04-05 Fuji Electric Co Ltd Method of controlling semiconductor switching element
JP2001178124A (en) * 1999-12-14 2001-06-29 Fuji Electric Co Ltd Switching power supply

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0295175A (en) * 1988-09-29 1990-04-05 Fuji Electric Co Ltd Method of controlling semiconductor switching element
JP2001178124A (en) * 1999-12-14 2001-06-29 Fuji Electric Co Ltd Switching power supply

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9407181B2 (en) 2011-07-12 2016-08-02 Toyota Jidosha Kabushiki Kaisha Vehicle and method for controlling vehicle
CN103650333A (en) * 2011-07-12 2014-03-19 丰田自动车株式会社 Vehicle and method for controlling vehicle
JP5633650B2 (en) * 2011-07-12 2014-12-03 トヨタ自動車株式会社 Vehicle and vehicle control method
CN103650333B (en) * 2011-07-12 2016-01-20 丰田自动车株式会社 The control method of vehicle and vehicle
WO2013008312A1 (en) * 2011-07-12 2013-01-17 トヨタ自動車株式会社 Vehicle and method for controlling vehicle
JP2013223419A (en) * 2012-04-16 2013-10-28 Internatl Rectifier Corp System on chip for power inverter
JP2015080381A (en) * 2013-10-18 2015-04-23 トヨタ自動車株式会社 Inverter controller
JP2017143679A (en) * 2016-02-12 2017-08-17 三菱電機株式会社 Power module
US10389229B2 (en) 2016-02-12 2019-08-20 Mitsubishi Electric Corporation Power module
WO2020245900A1 (en) * 2019-06-04 2020-12-10 東芝三菱電機産業システム株式会社 Semiconductor device
JPWO2020245900A1 (en) * 2019-06-04 2021-09-13 東芝三菱電機産業システム株式会社 Semiconductor device
JP2021151039A (en) * 2020-03-18 2021-09-27 株式会社 日立パワーデバイス Gate drive device, gate drive method, power semiconductor module, and power conversion device
JP7296331B2 (en) 2020-03-18 2023-06-22 株式会社 日立パワーデバイス GATE DRIVE DEVICE AND GATE DRIVE METHOD, POWER SEMICONDUCTOR MODULE, AND POWER CONVERTER

Also Published As

Publication number Publication date
JP5002948B2 (en) 2012-08-15

Similar Documents

Publication Publication Date Title
JP6961944B2 (en) Power semiconductor module
JP2020010281A (en) Gate drive circuit
JP6417546B2 (en) Gate drive circuit and power converter using the same
JP2006158067A (en) Power supply driver circuit
JP5002948B2 (en) Semiconductor device
JP2008078816A (en) Drive method of voltage driving type semiconductor device, and gate driving circuit
JP2007166734A (en) Power conversion device
JP2007318897A (en) Semiconductor device drive, power conversion device, motor drive, method of driving semiconductor device, method of converting power, and method of driving motor
JP6090007B2 (en) Driving circuit
JP2008066929A (en) Semiconductor device
JP5533313B2 (en) Level shift circuit and switching power supply device
WO2020017169A1 (en) Power module with built-in drive circuit
JP2018182927A (en) Semiconductor device and manufacturing method of the same
JP2008043003A (en) Gate drive unit of voltage-driven type semiconductor element
JP6758486B2 (en) Semiconductor element drive and power converter
JP4713347B2 (en) Semiconductor device drive circuit
US11621626B2 (en) Driving apparatus, semiconductor apparatus, and driving method
JP2017005974A (en) Synchronous rectification circuit
JP2007104739A (en) Drive circuit of power semiconductor module
JP4848714B2 (en) Semiconductor power converter
JP2005143282A (en) Step-down pwm converter
JP2020178399A (en) Power conversion device
JP2007129829A (en) Inverter circuit apparatus
JP2018198504A (en) Integrated circuit device
JP2006158001A (en) Inverter device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5002948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees