JPWO2020245900A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JPWO2020245900A1
JPWO2020245900A1 JP2019562428A JP2019562428A JPWO2020245900A1 JP WO2020245900 A1 JPWO2020245900 A1 JP WO2020245900A1 JP 2019562428 A JP2019562428 A JP 2019562428A JP 2019562428 A JP2019562428 A JP 2019562428A JP WO2020245900 A1 JPWO2020245900 A1 JP WO2020245900A1
Authority
JP
Japan
Prior art keywords
switching element
voltage
time
timing
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019562428A
Other languages
Japanese (ja)
Inventor
一輝 西村
一輝 西村
俊秀 中野
俊秀 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Publication of JPWO2020245900A1 publication Critical patent/JPWO2020245900A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

半導体装置は、半導体スイッチング素子と、半導体スイッチング素子を駆動する駆動回路と、半導体スイッチング素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備える。駆動回路は、半導体スイッチング素子をスイッチングしたタイミングから所定時間が経過したタイミングで半導体スイッチング素子をスイッチングするように構成される。所定時間は、半導体スイッチング素子のスイッチングによって生じる電圧振動において電圧が増加するタイミングに基づいて設定される。The semiconductor device includes a semiconductor switching element, a drive circuit for driving the semiconductor switching element, and a snubber circuit for suppressing a surge voltage generated when the semiconductor switching element is switched. The drive circuit is configured to switch the semiconductor switching element at a timing when a predetermined time elapses from the timing at which the semiconductor switching element is switched. The predetermined time is set based on the timing at which the voltage increases in the voltage vibration generated by the switching of the semiconductor switching element.

Description

この発明は、半導体装置に関する。 The present invention relates to semiconductor devices.

特開2007−143336号公報(特許文献1)には、半導体スイッチング素子と、半導体スイッチング素子を駆動する駆動回路と、半導体スイッチング素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備える半導体装置が開示される。 Japanese Patent Application Laid-Open No. 2007-143336 (Patent Document 1) describes a semiconductor device including a semiconductor switching element, a drive circuit for driving the semiconductor switching element, and a snubber circuit for suppressing a surge voltage generated when the semiconductor switching element is switched. Is disclosed.

上記半導体装置は、スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路により出力される検出信号の振動成分の移動を検出する位相検出回路とをさらに備える。位相検出回路は、電圧検出回路により出力される検出信号から、スイッチングによって生じる電圧振動の位相を検出する。駆動回路は、位相検出回路の出力に基づいて、振動成分の位相と逆位相で重畳されるように半導体スイッチング素子のスイッチング動作のタイミングを制御するように構成される。 The semiconductor device further includes a voltage detection circuit that detects the voltage across the snubber circuit, and a phase detection circuit that detects the movement of the vibration component of the detection signal output by the voltage detection circuit. The phase detection circuit detects the phase of voltage vibration generated by switching from the detection signal output by the voltage detection circuit. The drive circuit is configured to control the timing of the switching operation of the semiconductor switching element so as to be superimposed in the phase opposite to the phase of the vibration component based on the output of the phase detection circuit.

特開2007−143336号公報JP-A-2007-143336

上記特許文献1に記載される半導体装置によれば、スイッチング動作後に生じる電圧振動の振幅を減衰させることができる。しかしながら、半導体スイッチング素子のスイッチング動作のタイミングを制御するために、電圧検出回路および位相検出回路を設ける必要があるため、回路構成が複雑になるとともに、部品点数が増加することが懸念される。 According to the semiconductor device described in Patent Document 1, the amplitude of voltage vibration generated after the switching operation can be attenuated. However, since it is necessary to provide a voltage detection circuit and a phase detection circuit in order to control the timing of the switching operation of the semiconductor switching element, there is a concern that the circuit configuration becomes complicated and the number of parts increases.

この発明はこのような課題を解決するためになされたものであって、その目的は、簡易な構成で、半導体スイッチング素子のスイッチングによって生じる電圧振動を減衰させるように、半導体スイッチング素子をスイッチングするタイミングを制御することができる半導体装置を提供することである。 The present invention has been made to solve such a problem, and an object of the present invention is the timing of switching a semiconductor switching element so as to attenuate the voltage vibration generated by the switching of the semiconductor switching element with a simple configuration. Is to provide a semiconductor device capable of controlling.

本発明に係る半導体装置は、半導体スイッチング素子と、半導体スイッチング素子を駆動する駆動回路と、半導体スイッチング素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備える。駆動回路は、半導体スイッチング素子をスイッチングしたタイミングから所定時間が経過したタイミングで半導体スイッチング素子をスイッチングするように構成される。所定時間は、半導体スイッチング素子のスイッチングによって生じる電圧振動において電圧が増加するタイミングに基づいて設定される。 The semiconductor device according to the present invention includes a semiconductor switching element, a drive circuit for driving the semiconductor switching element, and a snubber circuit for suppressing a surge voltage generated when the semiconductor switching element is switched. The drive circuit is configured to switch the semiconductor switching element at a timing when a predetermined time elapses from the timing at which the semiconductor switching element is switched. The predetermined time is set based on the timing at which the voltage increases in the voltage vibration generated by the switching of the semiconductor switching element.

この発明によれば、簡易な構成で、半導体スイッチング素子のスイッチングによって生じる電圧振動を減衰させるように、半導体スイッチング素子をスイッチングするタイミングを制御することができる半導体装置を提供することができる。 According to the present invention, it is possible to provide a semiconductor device capable of controlling the timing of switching the semiconductor switching element so as to attenuate the voltage vibration generated by the switching of the semiconductor switching element with a simple configuration.

実施の形態に係る半導体装置の構成を示す図である。It is a figure which shows the structure of the semiconductor device which concerns on embodiment. スイッチング素子をターンオフさせたときの電圧および電流の波形を示す図である。It is a figure which shows the waveform of the voltage and the current when the switching element is turned off. スイッチング素子をターンオンさせる好適なタイミングの測定手順を説明する図である。It is a figure explaining the measurement procedure of the preferable timing to turn on a switching element. 図3の時刻t1にスイッチング素子をターンオンさせた場合の電流および電圧の波形を示す図である。It is a figure which shows the waveform of the current and voltage when the switching element is turned on at the time t1 of FIG. 図3の時刻t2にスイッチング素子をターンオンさせた場合の電流および電圧の波形を示す図である。It is a figure which shows the waveform of the current and voltage when the switching element is turned on at the time t2 of FIG. 図3の時刻t3にスイッチング素子をターンオンさせた場合の電流および電圧の波形を示す図である。It is a figure which shows the waveform of the current and voltage when the switching element is turned on at the time t3 of FIG. 図3の時刻t4にスイッチング素子をターンオンさせた場合の電流および電圧の波形を示す図である。It is a figure which shows the waveform of the current and voltage when the switching element is turned on at the time t4 of FIG. 図3の時刻t5にスイッチング素子をターンオンさせた場合の電流および電圧の波形を示す図である。It is a figure which shows the waveform of the current and voltage when the switching element is turned on at the time t5 of FIG. 図3の時刻t6にスイッチング素子をターンオンさせた場合の電流および電圧の波形を示す図である。It is a figure which shows the waveform of the current and voltage when the switching element is turned on at the time t6 of FIG. 図3の時刻t7にスイッチング素子をターンオンさせた場合の電流および電圧の波形を示す図である。It is a figure which shows the waveform of the current and voltage when the switching element is turned on at the time t7 of FIG. スイッチング素子をターンオンさせた後に電圧振動が増幅する場合における電圧および電流の波形を示す図である。It is a figure which shows the waveform of the voltage and the current when the voltage vibration is amplified after turning on a switching element. スイッチング素子をターンオンさせた後に電圧振動が減衰する場合における電圧および電流の波形を示す図である。It is a figure which shows the waveform of the voltage and the current when the voltage vibration is attenuated after turning on a switching element.

以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的には繰返さないものとする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following, the same or corresponding parts in the figure are designated by the same reference numerals, and the explanations will not be repeated in principle.

図1は、実施の形態に係る半導体装置の構成を示す図である。
図1を参照して、半導体装置は、半導体スイッチング素子(以下、単に「スイッチング素子」とも称する)Q1,Q2と、ダイオードD1,D2と、駆動回路12と、スナバ回路14とを備える。図1では、半導体スイッチング素子Q1,Q2として、IGBT(Insulated Gate Bipolar Transistor)を例示しているが、必ずしもIGBTに限定されるものではなく、MOSFET(Metal Oxide Field Effect Transistor)などの任意の自己消弧型の半導体スイッチング素子であってもよい。図1に示す半導体装置は、直流電力を交流電力に変換するインバータ、交流電力を直流電力に変換するコンバータなどの電力変換器に適用される。
FIG. 1 is a diagram showing a configuration of a semiconductor device according to an embodiment.
With reference to FIG. 1, the semiconductor device includes semiconductor switching elements (hereinafter, also simply referred to as “switching elements”) Q1 and Q2, diodes D1 and D2, a drive circuit 12, and a snubber circuit 14. In FIG. 1, IGBTs (Insulated Gate Bipolar Transistors) are illustrated as semiconductor switching elements Q1 and Q2, but they are not necessarily limited to IGBTs, and any self-extinguishing such as MOSFET (Metal Oxide Field Effect Transistor). It may be an arc-shaped semiconductor switching element. The semiconductor device shown in FIG. 1 is applied to a power converter such as an inverter that converts DC power into AC power and a converter that converts AC power into DC power.

スイッチング素子Q1は、コレクタC1が直流正母線PLに接続され、エミッタE1がスイッチング素子Q2のコレクタ端子C2に接続される。スイッチング素子Q2のエミッタE2は、直流負母線NLに接続される。 In the switching element Q1, the collector C1 is connected to the DC positive bus PL, and the emitter E1 is connected to the collector terminal C2 of the switching element Q2. The emitter E2 of the switching element Q2 is connected to the DC negative bus NL.

スイッチング素子Q1,Q2にはそれぞれ、ダイオードD1,2が逆並列に接続されている。ダイオードD1,D2の各々は、対応するスイッチング素子のオフ時にフリーホイール電流を流すために設けられている。スイッチング素子Q1,Q2がMOSFETである場合、フリーホイールダイオードは寄生のダイオード(ボディダイオード)で構成してもよい。 Diodes D1 and D1 and 2 are connected in antiparallel to each of the switching elements Q1 and Q2, respectively. Each of the diodes D1 and D2 is provided to allow a freewheel current to flow when the corresponding switching element is off. When the switching elements Q1 and Q2 are MOSFETs, the freewheel diode may be composed of a parasitic diode (body diode).

スイッチング素子Q1およびスイッチング素子Q2の直列回路10はハーフブリッジ回路を構成する。直流正母線PLおよび直流負母線NLの間に2つの直列回路10を互いに並列に接続することにより、フルブリッジ回路を有する電力変換器を構成することができる。 The series circuit 10 of the switching element Q1 and the switching element Q2 constitutes a half-bridge circuit. By connecting two series circuits 10 in parallel between the DC positive bus PL and the DC negative bus NL, a power converter having a full bridge circuit can be configured.

スイッチング素子Q1,Q2の直列回路10は、入力端子T1,T2および出力端子T3を有する。入力端子T1はスイッチング素子Q1のコレクタC1および直流正母線PLに接続され、入力端子T2はスイッチング素子Q2のエミッタE2および直流負母線NLに接続される。出力端子T3は、スイッチング素子Q1のエミッタE1およびスイッチング素子Q2のコレクタC2に接続される。 The series circuit 10 of the switching elements Q1 and Q2 has an input terminal T1 and T2 and an output terminal T3. The input terminal T1 is connected to the collector C1 of the switching element Q1 and the DC positive bus PL, and the input terminal T2 is connected to the emitter E2 of the switching element Q2 and the DC negative bus NL. The output terminal T3 is connected to the emitter E1 of the switching element Q1 and the collector C2 of the switching element Q2.

入力端子T1および入力端子T2の間にはコンデンサ11が接続される。コンデンサ11は「直流電源」の一実施例に対応する。 A capacitor 11 is connected between the input terminal T1 and the input terminal T2. The capacitor 11 corresponds to one embodiment of the "DC power supply".

駆動回路12は、スイッチング素子Q1,Q2のゲート端子に接続される。駆動回路12は、図示しない電力変換器の制御装置から制御指令を受けると、スイッチング素子Q1,Q2をスイッチングするための電圧をゲート端子に印加するように構成される。具体的には、駆動回路12は、制御装置からスイッチング素子Q1のオン指令を受けると、スイッチング素子Q1を導通状態(オン状態)に遷移(ターンオン)させるための電圧をスイッチング素子Q1のゲート端子に印加する。ターンオンさせるための電圧は、スイッチング素子Q1の閾値電圧よりも高い電圧に設定されている。 The drive circuit 12 is connected to the gate terminals of the switching elements Q1 and Q2. The drive circuit 12 is configured to apply a voltage for switching the switching elements Q1 and Q2 to the gate terminal when receiving a control command from a control device of a power converter (not shown). Specifically, when the drive circuit 12 receives an ON command for the switching element Q1 from the control device, the drive circuit 12 transmits a voltage for transitioning (turning on) the switching element Q1 to the conduction state (ON state) to the gate terminal of the switching element Q1. Apply. The voltage for turning on is set to a voltage higher than the threshold voltage of the switching element Q1.

一方、駆動回路12は、制御装置からスイッチング素子Q1のオフ指令を受けると、スイッチング素子Q1を遮断状態(オフ状態)に遷移(ターンオフ)させるための電圧をスイッチング素子Q1のゲート端子に印加する。ターンオフさせるための電圧は、スイッチング素子Q1の閾値電圧よりも低い電圧に設定されている。 On the other hand, when the drive circuit 12 receives an off command of the switching element Q1 from the control device, the drive circuit 12 applies a voltage for transitioning (turning off) the switching element Q1 to the cutoff state (off state) to the gate terminal of the switching element Q1. The voltage for turning off is set to a voltage lower than the threshold voltage of the switching element Q1.

同様に、駆動回路12は、制御装置からスイッチング素子Q2のオン指令を受けると、スイッチング素子Q2をターンオンさせるための電圧をスイッチング素子Q2のゲート端子に印加する。駆動回路12は、制御装置からスイッチング素子Q2のオフ指令を受けると、スイッチング素子Q2をターンオフさせるための電圧をスイッチング素子Q2のゲート端子に印加する。なお、駆動回路12は、スイッチング素子Q1,Q2を相補的に駆動するように構成される。 Similarly, when the drive circuit 12 receives an ON command for the switching element Q2 from the control device, the drive circuit 12 applies a voltage for turning on the switching element Q2 to the gate terminal of the switching element Q2. When the drive circuit 12 receives an off command for the switching element Q2 from the control device, the drive circuit 12 applies a voltage for turning off the switching element Q2 to the gate terminal of the switching element Q2. The drive circuit 12 is configured to drive the switching elements Q1 and Q2 in a complementary manner.

スナバ回路14は、直列回路10の入力端子T1と入力端子T2との間に接続される。スナバ回路14は、スイッチング素子Q1,Q2のスイッチング動作時に発生するサージ電圧を吸収するために設けられている。スナバ回路14は、コンデンサ16を含む。コンデンサ16の容量は、スイッチング素子Q1,Q2に流れる電流に応じて決定される。 The snubber circuit 14 is connected between the input terminal T1 and the input terminal T2 of the series circuit 10. The snubber circuit 14 is provided to absorb the surge voltage generated during the switching operation of the switching elements Q1 and Q2. The snubber circuit 14 includes a capacitor 16. The capacitance of the capacitor 16 is determined according to the current flowing through the switching elements Q1 and Q2.

以下の説明では、スイッチング素子Q1のコレクタC1およびスイッチング素子Q2のエミッタE2間の電圧を電圧V1とし、スイッチング素子Q2のコレクタC2およびエミッタE2間の電圧を電圧V2とする。スイッチング素子Q1のコレクタC1およびエミッタE1間に流れる電流を電流I1とし、スナバ回路14のコンデンサ16の端子間電圧を電圧Vsとし、コンデンサ16に流れる電流を電流Isとする。 In the following description, the voltage between the collector C1 of the switching element Q1 and the emitter E2 of the switching element Q2 is defined as the voltage V1, and the voltage between the collector C2 and the emitter E2 of the switching element Q2 is defined as the voltage V2. The current flowing between the collector C1 and the emitter E1 of the switching element Q1 is defined as the current I1, the voltage between the terminals of the capacitor 16 of the snubber circuit 14 is defined as the voltage Vs, and the current flowing through the capacitor 16 is defined as the current Is.

次に、図2を用いて、図1に示した半導体装置の動作について説明する。
図2は、スイッチング素子Q1をターンオフさせたときの電圧V1および電流I1の波形を示す図である。なお、電圧V1はコンデンサ16の端子間電圧Vsと同等である。
Next, the operation of the semiconductor device shown in FIG. 1 will be described with reference to FIG.
FIG. 2 is a diagram showing waveforms of voltage V1 and current I1 when the switching element Q1 is turned off. The voltage V1 is equivalent to the voltage Vs between the terminals of the capacitor 16.

図2を参照して、時刻t0にて駆動回路12によりスイッチング素子Q1がターンオフされると、電流I1が0に向けて下がり始める一方で、電圧V1は基準電圧から上昇し始める。ターンオフの直後において、電圧V1にはサージ電圧が発生する。スイッチング素子Q1のスイッチング速度が高くなるほど、サージ電圧が高くなる。 With reference to FIG. 2, when the switching element Q1 is turned off by the drive circuit 12 at time t0, the current I1 starts to decrease toward 0, while the voltage V1 starts to increase from the reference voltage. Immediately after the turn-off, a surge voltage is generated in the voltage V1. The higher the switching speed of the switching element Q1, the higher the surge voltage.

ここで、図1に示す半導体装置においては、スナバ回路14とスイッチング素子Q1,Q2との間の配線には寄生インダクタンス18〜20が存在するため、スナバ回路14のコンデンサ16と寄生インダクタンス18〜20との共振により、スイッチング素子Q1のターンオフ後、電圧V1が振動する。この電圧振動が残留している間に、制御装置からオン指令を受けてスイッチング素子Q1をターンオンさせると、ターンオンのタイミングによっては、電圧振動を増幅させてしまう場合がある。この場合、スイッチング素子のコレクタ−エミッタ間にかかる電圧がスイッチング素子の耐圧を超えることによって、スイッチング素子Q1,Q2が破壊に至る可能性がある。 Here, in the semiconductor device shown in FIG. 1, since the wiring between the snubber circuit 14 and the switching elements Q1 and Q2 has a parasitic inductance 18 to 20, the capacitor 16 of the snubber circuit 14 and the parasitic inductance 18 to 20 exist. Due to the resonance with, the voltage V1 vibrates after the switching element Q1 is turned off. If the switching element Q1 is turned on by receiving an on command from the control device while the voltage vibration remains, the voltage vibration may be amplified depending on the turn-on timing. In this case, if the voltage applied between the collector and the emitter of the switching element exceeds the withstand voltage of the switching element, the switching elements Q1 and Q2 may be destroyed.

なお、ターンオフさせた後に電圧V1の振動が減衰するのを待ってスイッチング素子Q1をターンオンさせることによって、上述した電圧振動の増幅を抑制することができるが、半導体装置(および電力変換器)の応答性の低下を招くことが懸念される。このような懸念を払拭するために、特許文献1に記載される半導体装置は、スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路から出力される検出信号の振動成分の位相を検出する位相検出回路とを備え、位相検出回路の出力に基づいて、スイッチング素子のスイッチング動作のタイミングを制御するように構成される。上記構成において、駆動回路は、位相検出回路の出力に基づいて、電圧振動が逆位相で重畳されるようにスイッチング素子のスイッチング動作のタイミングを制御する。 By turning on the switching element Q1 after waiting for the vibration of the voltage V1 to decay after the turn-off, the amplification of the voltage vibration described above can be suppressed, but the response of the semiconductor device (and the power converter). There is a concern that it may lead to a decrease in sex. In order to dispel such concerns, the semiconductor device described in Patent Document 1 sets the phase of the voltage detection circuit that detects the voltage across the snubber circuit and the vibration component of the detection signal output from the voltage detection circuit. It includes a phase detection circuit for detection, and is configured to control the timing of switching operation of the switching element based on the output of the phase detection circuit. In the above configuration, the drive circuit controls the timing of the switching operation of the switching element so that the voltage vibrations are superimposed in the opposite phase based on the output of the phase detection circuit.

しかしながら、特許文献1に記載される半導体装置では、電圧検出回路および位相検出回路を設ける必要があるため、回路構成が複雑になるとともに、部品点数が増加することが懸念される。 However, in the semiconductor device described in Patent Document 1, since it is necessary to provide a voltage detection circuit and a phase detection circuit, there is a concern that the circuit configuration becomes complicated and the number of parts increases.

したがって、本実施の形態では、より簡易な構成によって、スイッチング素子Q1のターンオフ時に生じる電圧振動を減衰させるように、スイッチング素子Q1をターンオンするタイミングを制御することができる半導体装置を提供する。 Therefore, in the present embodiment, a semiconductor device capable of controlling the timing of turning on the switching element Q1 so as to attenuate the voltage vibration generated at the time of turning off of the switching element Q1 is provided by a simpler configuration.

以下、図3から図10を用いて、スイッチング素子Q1をターンオンさせる好適なタイミングに関する測定結果を説明する。 Hereinafter, the measurement results regarding the suitable timing for turning on the switching element Q1 will be described with reference to FIGS. 3 to 10.

図3を参照して、測定では、スイッチング素子Q1をターンオンさせるタイミングと電圧振動との関係を検証するために、時刻t0にターンオフさせた後にスイッチング素子Q1をターンオンさせるタイミングとして、複数の時刻t1〜t7を設定する。なお、スイッチング素子Q2はオフ状態に固定されている。 In the measurement with reference to FIG. 3, in order to verify the relationship between the timing at which the switching element Q1 is turned on and the voltage vibration, a plurality of times t1 to be set as the timing at which the switching element Q1 is turned on after being turned off at the time t0. Set t7. The switching element Q2 is fixed in the off state.

具体的には、ターンオフ後の電圧振動の周期をTとした場合、時刻t1は、時刻t0との間に1/4周期(=1/4×T)に相当する時間差を有するように設定される。なお、電圧振動の周期Tについては、電圧V1が基準電圧から増加し始める時刻t0を位相0°とし、電圧V1が減少して基準電圧となるタイミングを位相180°(1/2周期)とする。さらに電圧V1が減少から増加に転じて再び基準電圧となるタイミングを位相360°(1周期)とする。電圧振動の周期Tは、スナバ回路14のコンデンサ16の容量および寄生インダクタンス18〜20によって決まる。すなわち、電圧振動の周期Tは半導体装置の回路構成によって決まる固定値である。 Specifically, when the period of voltage vibration after turn-off is T, the time t1 is set so as to have a time difference corresponding to a 1/4 period (= 1/4 × T) from the time t0. NS. Regarding the period T of voltage vibration, the time t0 at which the voltage V1 starts to increase from the reference voltage is set to phase 0 °, and the timing at which the voltage V1 decreases to become the reference voltage is set to phase 180 ° (1/2 cycle). .. Further, the phase is set to 360 ° (1 cycle) when the voltage V1 changes from decreasing to increasing and becomes the reference voltage again. The period T of voltage vibration is determined by the capacitance of the capacitor 16 of the snubber circuit 14 and the parasitic inductances 18 to 20. That is, the period T of voltage vibration is a fixed value determined by the circuit configuration of the semiconductor device.

時刻t2,t3,t4はいずれも、時刻t0との間に1/4周期(=1/4×T)より大きく3/4周期(=3/4×T)未満に相当する時間差を有するように設定される。時刻t3と時刻t0との時間差は1/2周期(=1/2×T)に相当する。時刻t2と時刻t0との時間差は1/2周期よりも短く、時刻t4と時刻t0との時間差は1/2周期よりも長い。 Times t2, t3, and t4 all have a time difference greater than 1/4 period (= 1/4 × T) and less than 3/4 period (= 3/4 × T) with time t0. Is set to. The time difference between the time t3 and the time t0 corresponds to 1/2 cycle (= 1/2 × T). The time difference between time t2 and time t0 is shorter than 1/2 cycle, and the time difference between time t4 and time t0 is longer than 1/2 cycle.

時刻t5,t6,t7はいずれも、時刻t0との間に3/4周期(=3/4×T)より大きく5/4周期(=5/4×T)未満に相当する時間差を有するように設定される。時刻t6と時刻t0との時間差は1周期(=T)に相当する。時刻t5と時刻t0との時間差は1周期よりも短く、時刻t7と時刻t0との時間差は1周期よりも長い。 Times t5, t6, and t7 all have a time difference greater than 3/4 cycle (= 3/4 × T) and less than 5/4 cycle (= 5/4 × T) with time t0. Is set to. The time difference between the time t6 and the time t0 corresponds to one cycle (= T). The time difference between the time t5 and the time t0 is shorter than one cycle, and the time difference between the time t7 and the time t0 is longer than one cycle.

図3の時刻t1〜t7でそれぞれスイッチング素子Q1をターンオンした場合の電流I1および電圧V2,V3の波形を測定することにより、ターンオンのタイミングによる電圧変動の振幅の変化について検討した。 By measuring the waveforms of the current I1 and the voltages V2 and V3 when the switching element Q1 was turned on at the times t1 to t7 in FIG. 3, the change in the amplitude of the voltage fluctuation due to the turn-on timing was examined.

図4は、図3の時刻t1にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図4に示すように、時刻t1にてスイッチング素子Q1をターンオンさせると、電圧V1に再びサージ電圧が発生し、続いて電圧振動が生じる。ターンオン直後に現れる電圧振動のピーク値は、以下に示すように、ターンオンのタイミングによって変化する。 FIG. 4 is a diagram showing waveforms of the current I1 and the voltages V1 and V2 when the switching element Q1 is turned on at the time t1 of FIG. As shown in FIG. 4, when the switching element Q1 is turned on at time t1, a surge voltage is generated again at the voltage V1, and then voltage vibration occurs. The peak value of the voltage vibration that appears immediately after the turn-on changes depending on the turn-on timing, as shown below.

図5は、図3の時刻t2にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図5に示すように、時刻t2にてスイッチング素子Q1をターンオンさせた場合、時刻t1直後に現れる電圧振動のピーク値は、時刻t0直後に現れる電圧振動のピーク値よりも大きくなる。 FIG. 5 is a diagram showing waveforms of current I1 and voltages V1 and V2 when the switching element Q1 is turned on at time t2 in FIG. As shown in FIG. 5, when the switching element Q1 is turned on at the time t2, the peak value of the voltage vibration appearing immediately after the time t1 becomes larger than the peak value of the voltage vibration appearing immediately after the time t0.

図6は、図3の時刻t3にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図6に示すように、時刻t3にてスイッチング素子Q1をターンオンさせた場合、時刻t2直後に現れる電圧振動のピーク値は、時刻t0直後に現れる電圧振動のピーク値よりも大きくなる。なお、図6の場合、図5と比較して、ターンオン直後に現れる電圧信号のピーク値が大きくなっている。 FIG. 6 is a diagram showing waveforms of current I1 and voltages V1 and V2 when the switching element Q1 is turned on at time t3 in FIG. As shown in FIG. 6, when the switching element Q1 is turned on at the time t3, the peak value of the voltage vibration appearing immediately after the time t2 becomes larger than the peak value of the voltage vibration appearing immediately after the time t0. In the case of FIG. 6, the peak value of the voltage signal appearing immediately after the turn-on is larger than that in FIG.

図7は、図3の時刻t4にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図7に示すように、時刻t4にてスイッチング素子Q1をターンオンさせた場合、時刻t4直後に現れる電圧振動のピーク値は、時刻t0直後に現れる電圧振動のピーク値よりも大きくなる。 FIG. 7 is a diagram showing waveforms of the current I1 and the voltages V1 and V2 when the switching element Q1 is turned on at the time t4 of FIG. As shown in FIG. 7, when the switching element Q1 is turned on at the time t4, the peak value of the voltage vibration appearing immediately after the time t4 becomes larger than the peak value of the voltage vibration appearing immediately after the time t0.

図5から図7によれば、時刻t2,t3,t4にてスイッチング素子Q1をターンオンさせた場合、ターンオフ後に現れる電圧振動のピーク値に比べて、ターンオン後に現れる電圧振動のピーク値が大きくなる。これによると、スイッチング素子Q1をターンオフさせた時刻t0との間に電圧振動の1/4周期より大きく3/4周期未満に相当する時間差を有するタイミングでスイッチング素子Q1をターンオンさせた場合、電圧振動を増幅させることが分かる。 According to FIGS. 5 to 7, when the switching element Q1 is turned on at time t2, t3, and t4, the peak value of the voltage vibration appearing after the turn-on becomes larger than the peak value of the voltage vibration appearing after the turn-off. According to this, when the switching element Q1 is turned on at a timing having a time difference larger than 1/4 cycle of the voltage vibration and less than 3/4 cycle with the time t0 when the switching element Q1 is turned off, the voltage vibration occurs. It can be seen that it amplifies.

図8は、図3の時刻t5にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図8に示すように、時刻t5にてスイッチング素子Q1をターンオンさせた場合、時刻t5直後に現れる電圧振動のピーク値は、時刻t0直後に現れる電圧振動のピーク値よりも小さくなる。 FIG. 8 is a diagram showing waveforms of the current I1 and the voltages V1 and V2 when the switching element Q1 is turned on at the time t5 of FIG. As shown in FIG. 8, when the switching element Q1 is turned on at the time t5, the peak value of the voltage vibration appearing immediately after the time t5 becomes smaller than the peak value of the voltage vibration appearing immediately after the time t0.

図9は、図3の時刻t6にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図9に示すように、時刻t6にてスイッチング素子Q1をターンオンさせた場合、時刻t6直後に現れる電圧振動のピーク値は、時刻t0直後に現れる電圧振動のピーク値よりも小さくなる。なお、図9の場合、図8と比較して、ターンオン直後に現れる電圧信号のピーク値が小さくなっている。 FIG. 9 is a diagram showing waveforms of the current I1 and the voltages V1 and V2 when the switching element Q1 is turned on at the time t6 of FIG. As shown in FIG. 9, when the switching element Q1 is turned on at the time t6, the peak value of the voltage vibration appearing immediately after the time t6 becomes smaller than the peak value of the voltage vibration appearing immediately after the time t0. In the case of FIG. 9, the peak value of the voltage signal appearing immediately after the turn-on is smaller than that in FIG.

図10は、図3の時刻t7にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図10に示すように、時刻t7にてスイッチング素子Q1をターンオンさせた場合、時刻t7直後に現れる電圧振動のピーク値は、時刻t0直後に現れる電圧振動のピーク値よりも大きくなる。 FIG. 10 is a diagram showing waveforms of current I1 and voltages V1 and V2 when the switching element Q1 is turned on at time t7 in FIG. As shown in FIG. 10, when the switching element Q1 is turned on at the time t7, the peak value of the voltage vibration appearing immediately after the time t7 becomes larger than the peak value of the voltage vibration appearing immediately after the time t0.

図8から図10によれば、時刻t5,t6,t7にてスイッチング素子Q1をターンオンさせた場合、ターンオフ後に現れる電圧振動のピーク値に比べて、ターンオン後に現れる電圧振動のピーク値が小さくなる。これによると、スイッチング素子Q1をターンオフさせた時刻t0との間に電圧振動の3/4周期よりも大きく5/4周期未満に相当する時間差を有するタイミングでスイッチング素子Q1をターンオンさせた場合、電圧振動を減衰させることが分かる。 According to FIGS. 8 to 10, when the switching element Q1 is turned on at time t5, t6, t7, the peak value of the voltage vibration appearing after the turn-on is smaller than the peak value of the voltage vibration appearing after the turn-off. According to this, when the switching element Q1 is turned on at a timing having a time difference larger than the 3/4 cycle of the voltage vibration and less than the 5/4 cycle with the time t0 when the switching element Q1 is turned off, the voltage It can be seen that the vibration is dampened.

なお、図示は省略するが、測定結果においては、ターンオフさせた時刻t0との間に電圧振動の周期Tの(1/4+n)倍より大きく、かつ(3/4+n)倍未満に相当する時間差を有するようにターンオンさせる時刻を設定した場合には、ターンオン後に電圧振動が増幅することが確認された。ただし、nは0以上の整数である。これに対して、ターンオフさせた時刻t0との間に電圧振動の周期Tの(3/4+n)倍より大きく、かつ(5/4+n)倍未満に相当する時間差を有するようにターンオフさせる時刻を設定した場合には、ターンオン後に電圧振動が減衰することが確認された。 Although not shown, in the measurement result, there is a time difference corresponding to (1/4 + n) times larger than (1/4 + n) times the voltage vibration period T and less than (3/4 + n) times the time t0 when the voltage vibration is turned off. It was confirmed that the voltage vibration was amplified after the turn-on when the turn-on time was set so as to have the turn-on. However, n is an integer of 0 or more. On the other hand, the time for turning off is set so as to have a time difference corresponding to (3/4 + n) times larger than (3/4 + n) times the voltage vibration cycle T and less than (5/4 + n) times the turn-off time t0. In that case, it was confirmed that the voltage vibration was attenuated after the turn-on.

図3に戻って、時刻t2,t3,t4はいずれも、電圧V1が電圧振動の正のピーク値から負のピーク値に向かって減少しているタイミングに相当する。一方、時刻t5,t6,t7はいずれも、電圧V1が電圧振動の負のピーク値から正のピーク値に向かって増加しているタイミングに相当する。そこで、本願発明者らは、スイッチング素子Q1をターンオンさせるタイミングにおける電圧V1の挙動(増加/減少)と、電圧振動の増幅/減衰との関係性について考察した。その結果、以下のような知見を得た。 Returning to FIG. 3, the times t2, t3, and t4 all correspond to the timing at which the voltage V1 decreases from the positive peak value of the voltage vibration toward the negative peak value. On the other hand, the times t5, t6, and t7 all correspond to the timing at which the voltage V1 increases from the negative peak value of the voltage vibration toward the positive peak value. Therefore, the inventors of the present application have considered the relationship between the behavior (increase / decrease) of the voltage V1 at the timing of turning on the switching element Q1 and the amplification / attenuation of the voltage vibration. As a result, the following findings were obtained.

図11は、スイッチング素子Q1をターンオンさせた後に電圧振動が増幅する場合における電圧および電流の波形を示す図である。図11(A)は電圧V1,V2の波形を示し、図11(B)は電流I1の波形を示し、図11(C)は電流Isの波形を示す。なお、電流Isは、スナバ回路14のコンデンサ16に流れ込む方向を正方向とし、コンデンサ16から流れ出す方向を負方向とする。 FIG. 11 is a diagram showing waveforms of voltage and current when voltage vibration is amplified after the switching element Q1 is turned on. 11 (A) shows the waveforms of the voltages V1 and V2, FIG. 11 (B) shows the waveform of the current I1, and FIG. 11 (C) shows the waveform of the current Is. The current Is has a positive direction in the direction of flowing into the capacitor 16 of the snubber circuit 14 and a negative direction in the direction of flowing out from the capacitor 16.

図11(A)〜(C)において、時刻toffはスイッチング素子Q1をターンオフさせたタイミングであり、時刻tonはスイッチング素子Q1をターンオンさせたタイミングである。 In FIGS. 11A to 11C, the time toff is the timing at which the switching element Q1 is turned off, and the time ton is the timing at which the switching element Q1 is turned on.

図11(C)に着目すると、時刻toffにてスイッチング素子Q1をターンオフさせると、スイッチング素子Q1に流れていた電流はスナバ回路14に転流する。そのため、時刻toffにて電流Isは正方向に増加する(図中の領域R1参照)。一方、時刻tonにてスイッチング素子Q1をターンオンさせると、スナバ回路14に流れていた電流はスイッチング素子Q1に転流する。そのため、時刻tonにて電流Isは負方向に増加する。図11(C)では、時刻tonにて電流Isが負であるため、ターンオンによって電流Isが負方向に増加することで、電流Isの振幅がさらに増大している(図中の領域R2参照)。電流Isの振幅が増大することで、電圧Vs(≒電圧V1)の振幅も増大している。 Focusing on FIG. 11C, when the switching element Q1 is turned off at the time to off, the current flowing through the switching element Q1 is commutated to the snubber circuit 14. Therefore, the current Is increases in the positive direction at time to off (see region R1 in the figure). On the other hand, when the switching element Q1 is turned on at the time ton, the current flowing in the snubber circuit 14 is commutated to the switching element Q1. Therefore, the current Is increases in the negative direction at the time ton. In FIG. 11C, since the current Is is negative at the time ton, the amplitude of the current Is is further increased by increasing the current Is in the negative direction due to the turn-on (see region R2 in the figure). .. As the amplitude of the current Is increases, the amplitude of the voltage Vs (≈voltage V1) also increases.

図12は、スイッチング素子Q1をターンオンさせた後に電圧振動が減衰する場合における電圧および電流の波形を示す図である。図12(A)は電圧V1,V2の波形を示し、図12(B)は電流I1の波形を示し、図12(C)は電流Isの波形を示す。図11(C)と同様に、電流Isは、スナバ回路14のコンデンサ16に流れ込む方向を正方向とし、コンデンサ16から流れ出す方向を負方向とする。図12(A)〜(C)において、時刻toffはスイッチング素子Q1をターンオフさせたタイミングであり、時刻tonはスイッチング素子Q1をターンオンさせたタイミングである。 FIG. 12 is a diagram showing voltage and current waveforms when the voltage vibration is attenuated after the switching element Q1 is turned on. 12 (A) shows the waveforms of the voltages V1 and V2, FIG. 12 (B) shows the waveform of the current I1, and FIG. 12 (C) shows the waveform of the current Is. Similar to FIG. 11C, the current Is has a positive direction in the direction of flowing into the capacitor 16 of the snubber circuit 14 and a negative direction in the direction of flowing out from the capacitor 16. In FIGS. 12A to 12C, the time toff is the timing at which the switching element Q1 is turned off, and the time ton is the timing at which the switching element Q1 is turned on.

図12(C)に着目すると、時刻toffにてスイッチング素子Q1をターンオフさせると、スイッチング素子Q1に流れていた電流はスナバ回路14に転流するため、電流Isは正方向に増加する(図中の領域R3参照)。 Focusing on FIG. 12C, when the switching element Q1 is turned off at the time to off, the current flowing through the switching element Q1 is commutated to the snubber circuit 14, so that the current Is increases in the positive direction (in the figure). See region R3).

一方、時刻tonにてスイッチング素子Q1をターンオンさせると、スナバ回路14に流れていた電流はスイッチング素子Q1に転流するため、電流Isは負方向に増加する。ただし、図12(C)では、時刻tonにて電流Isが正であるため、ターンオンによって電流Isが負方向に増加することで、電流Isの振動が打ち消されることになり、電流Isの振幅が減衰する(図中の領域R4参照)。電流Isの振幅が減衰することで、電圧Vs(≒電圧V1)の振幅も減衰している。 On the other hand, when the switching element Q1 is turned on at the time ton, the current flowing in the snubber circuit 14 is commutated to the switching element Q1, so that the current Is increases in the negative direction. However, in FIG. 12C, since the current Is is positive at the time ton, the vibration of the current Is is canceled by the increase of the current Is in the negative direction due to the turn-on, and the amplitude of the current Is increases. Decays (see region R4 in the figure). As the amplitude of the current Is is attenuated, the amplitude of the voltage Vs (≈voltage V1) is also attenuated.

ここで、スナバ回路14はコンデンサ16を有するため、電圧V1(≒電圧Vs)の位相は、電流Isの位相に比べてπ/2程度遅れる。そのため、電圧V1が電圧振動の負のピーク値から正のピーク値に向かって増加しているタイミングでは、電流Isは正のピーク値に近い値を示している。このタイミングでスイッチング素子Q1をターンオンさせると、図12(C)のように、電流Isの振幅が減衰することから、電圧V1の振幅が減衰し、結果的に電圧振動が減衰することになる。 Here, since the snubber circuit 14 has the capacitor 16, the phase of the voltage V1 (≈voltage Vs) is delayed by about π / 2 with respect to the phase of the current Is. Therefore, at the timing when the voltage V1 increases from the negative peak value of the voltage vibration toward the positive peak value, the current Is shows a value close to the positive peak value. When the switching element Q1 is turned on at this timing, the amplitude of the current Is is attenuated as shown in FIG. 12C, so that the amplitude of the voltage V1 is attenuated, and as a result, the voltage vibration is attenuated.

以上説明したように、スイッチング素子のターンオフによって生じる電圧振動において電圧が増加しているタイミングに該スイッチング素子をターンオンさせることにより、電圧振動の増幅を減衰させることができる。なお、スイッチング素子をターンオフさせるタイミングについても同様に、スイッチング素子のターンオンによって生じる電圧振動において電圧が増加しているタイミングに該スイッチング素子をターンオフさせることにより、電圧振動を減衰させることができる。 As described above, the amplification of the voltage vibration can be attenuated by turning on the switching element at the timing when the voltage is increasing in the voltage vibration generated by the turn-off of the switching element. Similarly, regarding the timing of turning off the switching element, the voltage vibration can be attenuated by turning off the switching element at the timing when the voltage is increasing in the voltage vibration generated by the turn-on of the switching element.

上述したスイッチング素子をターンオン(またはターンオフ)させるタイミングについては、スナバ回路14のコンデンサ16の容量および配線等の寄生インダクタンスによって決まる電圧振動の周期を用いてを設定することができる。したがって、駆動回路12は、スイッチング素子がターンオフ(またはターンオン)させたタイミングから所定時間が経過したタイミングで該スイッチング素子をターンオン(またはターンオフ)させるように構成することができる。 The timing for turning on (or turning off) the switching element described above can be set by using the period of voltage vibration determined by the capacitance of the capacitor 16 of the snubber circuit 14 and the parasitic inductance of the wiring or the like. Therefore, the drive circuit 12 can be configured to turn on (or turn off) the switching element at a timing when a predetermined time elapses from the timing when the switching element is turned off (or turn on).

上記構成において、所定時間は、電圧振動の周期を用いて予め設定しておくことができる。駆動回路12は、制御装置からスイッチング素子のオン指令(またはオフ指令)を受けると、直前にスイッチング素子をターンオフさせたタイミングからの経過時間が所定時間に達したタイミングにおいて、スイッチング素子をターンオン(またはターンオフ)させる。 In the above configuration, the predetermined time can be set in advance using the period of voltage vibration. When the drive circuit 12 receives an on command (or off command) of the switching element from the control device, the drive circuit 12 turns on (or turns on) (or off) the switching element at a timing when the elapsed time from the timing at which the switching element was turned off immediately before reaches a predetermined time. Turn off).

これによると、スナバ回路の両端電圧を検出するための電圧検出回路および電圧振動の位相を検出するための位相検出回路を用いずに、電圧振動を減衰させることができる好適なスイッチングのタイミングを制御することができる。したがって、簡易な構成でスイッチング素子のスイッチング時に生じる電圧振動を減衰させるように、スイッチング素子をスイッチングするタイミングを制御することができる半導体装置を実現することができる。 According to this, the suitable switching timing capable of attenuating the voltage vibration is controlled without using the voltage detection circuit for detecting the voltage across the snubber circuit and the phase detection circuit for detecting the phase of the voltage vibration. can do. Therefore, it is possible to realize a semiconductor device capable of controlling the timing of switching the switching element so as to attenuate the voltage vibration generated when the switching element is switched with a simple configuration.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown by the claims rather than the above description, and it is intended to include all modifications within the meaning and scope equivalent to the claims.

10 直列回路、11,16 コンデンサ、12 駆動回路、14 スナバ回路、18〜20 寄生インダクタンス、Q1,Q2 スイッチング素子、D1,D2 ダイオード 10 series circuit, 11,16 capacitor, 12 drive circuit, 14 snubber circuit, 18-20 parasitic inductance, Q1, Q2 switching element, D1, D2 diode

図10は、図3の時刻t7にスイッチング素子Q1をターンオンさせた場合の電流I1および電圧V1,V2の波形を示す図である。図10に示すように、時刻t7にてスイッチング素子Q1をターンオンさせた場合、時刻t7直後に現れる電圧振動のピーク値は、時刻t0直後に現れる電圧振動のピーク値よりも小さくなる。 FIG. 10 is a diagram showing waveforms of current I1 and voltages V1 and V2 when the switching element Q1 is turned on at time t7 in FIG. As shown in FIG. 10, when the turns on the switching element Q1 at time t7, the peak value of the voltage oscillations appearing immediately after time t7 is smaller than the peak value of the voltage oscillations appearing immediately after time t0 Kunar.

Claims (4)

半導体スイッチング素子と、
前記半導体スイッチング素子を駆動する駆動回路と、
前記半導体スイッチング素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備え、
前記駆動回路は、前記半導体スイッチング素子をスイッチングしたタイミングから所定時間が経過したタイミングで前記半導体スイッチング素子をスイッチングするように構成され、
前記所定時間は、前記半導体スイッチング素子のスイッチングによって生じる電圧振動において電圧が増加するタイミングに基づいて設定される、半導体装置。
Semiconductor switching elements and
The drive circuit that drives the semiconductor switching element and
A snubber circuit that suppresses the surge voltage generated during switching of the semiconductor switching element is provided.
The drive circuit is configured to switch the semiconductor switching element at a timing when a predetermined time elapses from the timing at which the semiconductor switching element is switched.
The predetermined time is set based on the timing at which the voltage increases in the voltage vibration generated by the switching of the semiconductor switching element.
前記駆動回路は、前記半導体スイッチング素子をターンオフさせたタイミングから前記所定時間が経過したタイミングで前記半導体スイッチング素子をターンオンさせるように構成され、
前記所定時間は、前記スイッチングによって生じる電圧振動の周期の(3/4+n)倍より大きく、かつ(5/4+n)倍未満となる範囲内(nは0以上の整数)に設定される、請求項1に記載の半導体装置。
The drive circuit is configured to turn on the semiconductor switching element at a timing when the predetermined time elapses from the timing at which the semiconductor switching element is turned off.
The predetermined time is set within a range (n is an integer of 0 or more) that is larger than (3/4 + n) times the period of voltage vibration generated by the switching and less than (5/4 + n) times. The semiconductor device according to 1.
前記駆動回路は、前記半導体スイッチング素子をターンオンさせたタイミングから前記所定時間が経過したタイミングで前記半導体スイッチング素子をターンオフさせるように構成され、
前記所定時間は、前記スイッチングによって生じる電圧振動の周期の(3/4+n)倍より大きく、かつ(5/4+n)倍未満となる範囲内(nは0以上の整数)に設定される、請求項1に記載の半導体装置。
The drive circuit is configured to turn off the semiconductor switching element at a timing when the predetermined time elapses from the timing at which the semiconductor switching element is turned on.
The predetermined time is set within a range (n is an integer of 0 or more) that is larger than (3/4 + n) times the period of voltage vibration generated by the switching and less than (5/4 + n) times. The semiconductor device according to 1.
前記スナバ回路は、前記半導体スイッチング素子に直列接続されるコンデンサを含み、
前記電圧振動の周期は、前記コンデンサの容量および前記半導体装置の寄生インダクタンスに基づいて算出される、請求項2または3に記載の半導体装置。
The snubber circuit includes a capacitor connected in series with the semiconductor switching element.
The semiconductor device according to claim 2 or 3, wherein the period of the voltage vibration is calculated based on the capacity of the capacitor and the parasitic inductance of the semiconductor device.
JP2019562428A 2019-06-04 2019-06-04 Semiconductor device Pending JPWO2020245900A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/022125 WO2020245900A1 (en) 2019-06-04 2019-06-04 Semiconductor device

Publications (1)

Publication Number Publication Date
JPWO2020245900A1 true JPWO2020245900A1 (en) 2021-09-13

Family

ID=73651955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019562428A Pending JPWO2020245900A1 (en) 2019-06-04 2019-06-04 Semiconductor device

Country Status (2)

Country Link
JP (1) JPWO2020245900A1 (en)
WO (1) WO2020245900A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1066356A (en) * 1996-08-13 1998-03-06 Fuji Electric Co Ltd Snubber circuit of power converter
JP2007143336A (en) * 2005-11-21 2007-06-07 Fuji Electric Device Technology Co Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1066356A (en) * 1996-08-13 1998-03-06 Fuji Electric Co Ltd Snubber circuit of power converter
JP2007143336A (en) * 2005-11-21 2007-06-07 Fuji Electric Device Technology Co Ltd Semiconductor device

Also Published As

Publication number Publication date
WO2020245900A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
JP6362996B2 (en) Semiconductor drive device and power conversion device using the same
US9438228B2 (en) High efficiency gate drive circuit for power transistors
US20060044025A1 (en) Power transistor control device
JP5736243B2 (en) Power circuit
JP6417546B2 (en) Gate drive circuit and power converter using the same
JP6090007B2 (en) Driving circuit
JP2017511115A (en) Gate driver for controlling fluctuation of collector-emitter voltage of electronic switch and circuit including the gate driver
JP4120329B2 (en) Voltage-driven semiconductor device gate drive device
JP5254386B2 (en) Gate drive circuit and power semiconductor module
JP5002948B2 (en) Semiconductor device
JP5533313B2 (en) Level shift circuit and switching power supply device
JP2008043003A (en) Gate drive unit of voltage-driven type semiconductor element
WO2020245900A1 (en) Semiconductor device
US11621626B2 (en) Driving apparatus, semiconductor apparatus, and driving method
JP2007104739A (en) Drive circuit of power semiconductor module
JP5563050B2 (en) Gate drive circuit and power semiconductor module
JP4848714B2 (en) Semiconductor power converter
JP2014090316A (en) Gate Drive circuit
JP5369987B2 (en) Gate drive circuit
JPH10209832A (en) Semiconductor switch circuit
JPH0382362A (en) Gate driving circuit
WO2023209808A1 (en) Gate drive circuit
TW201806273A (en) Active snubber circuit
JP7063082B2 (en) Switching element control circuit
JP5109480B2 (en) Voltage-driven semiconductor device gate drive device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210112