JP2007134399A

JP2007134399A - 半導体装置の製造方法

Info

Publication number: JP2007134399A
Application number: JP2005323615A
Authority: JP
Inventors: Tatsu Kato; 達加藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-11-08
Filing date: 2005-11-08
Publication date: 2007-05-31

Abstract

【課題】ゲート幅が大きく、且つ寄生チャネルの形成を防止した構造のトランジスタを作成できるようにした半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層３を形成し、ＳｉＧｅ層３上にＳｉ層５を形成する。次に、Ｓｉ層５及びＳｉＧｅ層３にＳｉ基板１を露出させる穴ｈを形成し、Ｓｉ層５をＳｉ基板１上で支持する支持体７を、穴ｈが埋め込まれ且つＳｉ層５が覆われるようにしてＳｉ基板１上に形成する。そして、支持体７、Ｓｉ層５及びＳｉＧｅ層３を順次、選択的にエッチングして、支持体７下にＳｉＧｅ層３の側面を露出する開口面Ｈを形成する。次に、例えば斜めイオン注入によって、トランジスタのチャネル領域端部のＳｉ層５に寄生チャネル防止用のボロンを導入する。その後、開口面Ｈを介してＳｉＧｅ層３をエッチングして、Ｓｉ層５とＳｉ基板１との間に空洞部を形成し、空洞部内に熱酸化膜を形成する。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関し、特に、ゲート幅が大きく、且つ寄生チャネルの形成を防止した構造のトランジスタを作成できるようにしたものである。

近年、半導体分野において、シリコン・オン・インシュレーター（ＳＯＩ）など、絶縁膜基板上の半導体膜にデバイスを形成する技術の開発が盛んとなってきている。特にＳＯＩデバイスでは、低消費電力・高速で、尚且つ低電圧駆動可能なデバイスが実現できる可能性を備えている。
ＳＯＩ基板は、ＳＩＭＯＸ法、貼り合わせ法等、特殊な製造装置により作製されるため、基板コストは非常に高くなっている（バルク基板と比べて、通常、５〜１０倍程度である。）。また、ＳＯＩ基板を用いたデバイスではその特殊な構造のため、ドレイン耐圧が低下したり、静電破壊レベルが低下したりするなど、デメリットとなる部分もあった。そこで、これらの問題を解決するため、バルク基板上に部分的なＳＯＩ構造を作製する方法が提案されている（例えば、特許文献１、非特許文献１参照。）
例えば、非特許文献１に開示されているＳＢＳＩ（ＳｅｐａｒａｔｉｏｎｂｙＢｏｎｄｉｎｇＳｉｌｉｃｏｎＩｓｌａｎｄｓ）法は、上記提案されている方法の一つである。ＳＢＳＩ法では、支持体を形成した後、ＳｉＧｅ層を選択エッチし、ＳＯＩ構造であれば更にＢＯＸ酸化を行う。この方法によれば、従来の半導体ラインで作製が可能で、なお且つ、バルク基板の所望とする領域のみＳＯＩ構造とすることが出来、安価で高性能なＳＯＩデバイスを実現することが可能である。

図９（Ａ）〜図１２（Ｃ）は、従来例に係るＳＢＳＩ法を用いた半導体装置２００の製造方法を示す図である。詳しくは、図９〜図１２の各図の（Ａ）は半導体装置２００の製造方法を示す平面図である。また、図９〜図１２の各図の（Ｂ）は、上記平面図をＸ９−Ｘ´９〜Ｘ１２−Ｘ´１２線でそれぞれ切断したときの断面図であり、図９〜図１２の各図の（Ｃ）は、上記平面図をＹ９−Ｙ´９〜Ｙ１２−Ｙ´１２線でそれぞれ切断したときの断面図である。

図９（Ａ）〜（Ｃ）では、まず始めに、バルクのシリコンウエーハであるＳｉ基板２０１上に、ＳｉＧｅ層２０３を形成し、その上にＳｉ層２０５を形成する。これらＳｉＧｅ層２０３及びＳｉ層２０５の形成は、それぞれエピタキシャル成長法により行う。
次に、Ｓｉ層２０５及びＳｉＧｅ層２０３に支持体用の穴ｈ´を形成する。即ち、穴形成領域を開口し、その他の領域を覆う第１のレジストパターン（図示せず）をＳｉ層２０５上に形成する。そして、このレジストパターンをマスクにして、Ｓｉ層２０５とＳｉＧｅ層２０３とを順次エッチングして、レジストパターン下からＳｉ基板２０１の表面を露出させる。これにより、穴ｈ´を形成する。その後、Ｓｉ層２０５上から第１のレジストパターンを取り除く。

次に、図１０（Ａ）〜（Ｃ）に示すように、穴ｈ´が形成された後のＳｉ基板２０１の上方全体に支持体２０７を形成する。この支持体２０７は例えばＳｉＯ_２膜であり、ＣＶＤなどの方法により形成する。そして、ＳＯＩ構造を形成する領域と穴ｈ´とを含む領域を覆い、それ以外の領域を露出する（即ち、覆わない）第２のレジストパターン２３１を支持体２０７上に形成する。そして、このレジストパターン２３１をマスクに、支持体２０７と、Ｓｉ層２０５とＳｉＧｅ層２０３とを順次エッチングする。これらのエッチングは、異方性のドライエッチング装置を用いて行う。これにより、ＳｉＧｅ層２０３の側面の一部と、Ｓｉ層２０５の側面の一部とを露出した開口面Ｈ´を支持体２０７下に形成する。開口面Ｈ´を形成した後で、例えば硫酸を用いて第２のレジストパターン２３１を取り除く。

次に、図１１（Ａ）〜（Ｃ）に示すように、支持体２０７下からその側面が露出したＳｉ層２０５の端部２０５ａに寄生チャネルストッパーイオン注入（以下、「ＳＴ」という。）を行う。ＳＯＩ領域に形成するトランジスタがｎチャネルの場合には、ＳＴ工程で例えばボロン（Ｂ）等のｐ型不純物を注入する。
次に、図１２（Ａ）〜（Ｃ）に示すように、支持体２０７下に形成された開口面Ｈ´を介して、フッ硝酸等のエッチング液をＳｉＧｅ層２０３及びＳｉ層２０５に触れさせることにより、ＳｉＧｅ層２０３だけをエッチングして除去し、Ｓｉ基板２０１とＳｉ層２０５との間に空洞部２１１を形成する。そして、Ｓｉ基板２０１を熱酸化する。このとき、Ｏ_２等の酸化種は、支持体２０７下から露出したＳｉ基板２０１の表面だけでなく、開口面Ｈ´を通って空洞部２１１内にも到達する。従って、空洞部２１１内にＳｉＯ_２膜が形成される。

その後、ＣＶＤなどの方法によりＳｉ基板２０１の上方全面に素子分離用のＳｉＯ_２膜を形成する。そして、ＣＭＰにより、Ｓｉ基板２０１の上方全面を平坦化処理し、Ｓｉ層２０５の上方から素子分離用のＳｉＯ_２膜や支持体２０７を取り除く。これにより、Ｓｉ層２０５の上面が露出し、且つその下方及び側方がＳｉＯ_２膜や支持体２０７等の絶縁膜で素子分離された構造（即ち、ＳＯＩ構造）をＳｉ基板２０１に完成させる。ＳＯＩ構造の完成以降は、通常のプロセスによりＳＯＩトランジスタを作製する。
特開２００４−３４９７０２号公報Ｔ．Ｓａｋａｉｅｔａｌ．，ＳｅｃｏｎｄＩｎｔｅｒｎａｔｉｏｎａｌＳｉＧｅＴｅｃｈｎｏｌｏｇｙａｎｄＤｅｖｉｃｅＭｅｅｔｉｎｇ，ＭｅｅｔｉｎｇＡｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）

ところで、上記のＳＢＳＩ法では、図１２（Ａ）の矢印で示すように、Ｙ方向の両側からＳｉＧｅ層をエッチングして空洞部２１１を形成するが、開口面Ｈ´を介して支持体２０７下の奥深い部分までフッ硝酸を行き渡らせることは難しい。
このような事情から、ＳｉＧｅ層のエッチングの進む距離には限界があり、支持体２０７のＹ方向に沿った長さには制限がある。それゆえ、ＳＯＩ領域を広く獲得しようとした場合には、支持体２０７の平面視での形状はＸ方向に沿った細長い形状とせざるを得ない。また、ＳＢＳＩ法で形成されるＳＯＩ領域の平面視での形状も支持体２０７の形状を反映して細長いものとなる。従って、ＳＢＳＩ法によって形成されるＳＯＩ領域に、特にゲート幅Ｗの大きなトランジスタを形成する場合には、ゲート電極をＹ方向に沿って形成するのではなく、Ｘ方向に沿って形成する方がレイアウト上は有利である。

しかしながら、上記のＳＢＳＩ法では、ＳＴ工程で、Ｙ方向側のＳｉ層２０５の端部２０５ａにはｐ型不純物がイオン注入されるが、Ｘ方向側のＳｉ層２０５の端部２０５ｂ（図１１（Ａ）参照。）は支持体２０７によって厚く覆われているので、このＸ方向側のＳｉ層２０５の端部２０５ｂには上記ｐ型不純物を注入することができていなかった。
このため、ゲート幅の増大を目的にゲート電極をＸ方向に沿って形成した場合には、ソースとドレインとに挟まれたチャネル領域の穴側の端部にチャネルストッパ層が形成されず、寄生チャネルの形成を防止することができない、という問題があった。

そこで、この発明はこのような事情に鑑みてなされたものであって、ゲート幅が大きく、且つ寄生チャネルの形成を防止した構造のトランジスタを作成できるようにした半導体装置の製造方法の提供を目的とする。

上記目的を達成するために、発明１の半導体装置の製造方法は、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層よりもエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層及び前記第１半導体層に前記半導体基板を露出させる穴を形成する工程と、前記第２半導体層を前記半導体基板上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基板上に形成する工程と、前記支持体、前記第２半導体層及び前記第１半導体層を順次、選択的にエッチングして、前記支持体下に前記第１半導体層の側面を露出する開口面を形成する工程と、前記第２半導体層に形成されるトランジスタのソースとドレインとによって挟まれるチャネル領域の前記穴側の端部の前記第２半導体層に寄生チャネル防止用の不純物を導入する工程と、前記開口面を介して前記第１半導体層をエッチングすることにより、前記第２半導体層と前記半導体基板との間に空洞部を形成する工程と、前記半導体基板に熱酸化処理を施して前記空洞部内に熱酸化膜を形成する工程と、を含むことを特徴とするものである。

ここで、「半導体基板」は例えばバルクのシリコン（Ｓｉ）基板であり、「第１半導体層」は例えばエピタキシャル成長によって得られるシリコンゲルマニウム（ＳｉＧｅ）層であり、「第２半導体層」は例えばエピタキシャル成長によって得られるＳｉ層である。また、「支持体」は例えばシリコン酸化膜（ＳｉＯ_２）である。第１半導体層が例えばＳｉＧｅ層である場合、上記開口面を介してのＳｉＧｅ層のウエットエッチングには、例えばフッ硝酸を使用する。また、「トランジスタ」は例えばｎチャネルの電解効果型トランジスタであり、「トランジスタ」がｎチャネルの場合、「寄生チャネル防止用の不純物」は例えばボロン（Ｂ）等のｐ型不純物である。

発明１の半導体装置の製造方法によれば、ゲート幅が大きく、且つ寄生チャネルの形成を防止した構造のトランジスタを作成することができる。
発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前記チャネル領域の前記穴側の端部の前記第２半導体層に前記不純物を導入する工程の前に、前記支持体を選択的にエッチングして、その前記チャネル領域の前記穴側の端部の前記第２半導体層を覆っている部分を薄膜化する工程を含み、前記チャネル領域の前記穴側の端部の前記第２半導体層に前記不純物を導入する工程では、当該端部の前記第２半導体層に前記支持体の前記薄膜化された部分を通して前記不純物をイオン注入する、ことを特徴とするものである。

発明３の半導体装置の製造方法は、発明２の半導体装置の製造方法において、前記支持体を選択的にエッチングして、その前記チャネル領域の前記穴側の端部の前記第２半導体層を覆っている部分を薄膜化する工程では、前記穴と平面視で重なる領域の前記支持体を選択的にエッチングすることによって、その前記チャネル領域の前記穴側の端部の前記第２半導体層を斜め上方から覆っている部分を薄膜化し、前記チャネル領域の前記穴側の端部の前記第２半導体層に前記不純物を導入する工程では、当該端部の前記第２半導体層にその斜め上方から前記支持体の前記薄膜化された部分を通して前記不純物をイオン注入する、ことを特徴とするものである。

発明２、３の半導体装置の製造方法によれば、半導体基板に熱酸化処理を施す際に、チャネル領域の穴側の端部の第２半導体層は支持体によって薄く覆われているので、例えば熱酸化膜を形成する工程で、その酸化を抑制することができる。これにより、寄生チャネル防止用の不純物が熱酸化膜内に取り込まれてしまうような事態をある程度防ぐことができるので、チャネルストッパ層における不純物濃度の低下を抑制することができる。

発明４の半導体装置の製造方法は、発明３の半導体装置の製造方法において、前記支持体、前記第２半導体層及び前記第１半導体層を順次、選択的にエッチングして前記開口面を形成する工程と、前記穴と平面視で重なる領域の前記支持体を選択的にエッチングすることによって、その前記チャネル領域の前記穴側の端部の前記第２半導体層を斜め上方から覆っている部分を薄膜化する工程と、を一つのマスクパターンを用いたエッチングによって同時に行うことを特徴とするものである。

このような構成であれば、従来技術と比べて、フォトリソグラフィ工程の増加がない。それゆえ、製造コストを低く抑えることができる。

以下、本発明の実施の形態を図面を参照しながら説明する。
図１（Ａ）〜図８（Ｃ）は、本発明の実施の形態に係る半導体装置１００の製造方法を示す図である。詳しくは、図１〜図８の各図の（Ａ）は半導体装置１００の製造方法を示す平面図である。また、図１〜図８の各図の（Ｂ）は、上記平面図をＸ１−Ｘ´１〜Ｘ８−Ｘ´８線でそれぞれ切断したときの断面図であり、図１〜図８の各図の（Ｃ）は、上記平面図をＹ１−Ｙ´１〜Ｙ８−Ｙ´８線でそれぞれ切断したときの断面図である。ここでは、ＳＢＳＩ法を用いて、バルクのシリコンウエーハにＳＯＩ構造を形成し、このＳＯＩ構造のＳｉ層に、Ｘ方向に沿った（即ち、支持体の長手方向に沿った）ゲート電極を形成する場合について説明する。

図１（Ａ）〜（Ｃ）では、まず始めに、バルクのシリコンウエーハであるＳｉ基板１上に、ＳｉＧｅ層３を形成し、その上にＳｉ層５を形成する。ＳｉＧｅ層３及びＳｉ層５は、それぞれエピタキシャル成長によって形成する。ＳｉＧｅ層３の膜厚は例えば１０〜２００［ｎｍ］程度であり、Ｓｉ層５の膜厚は例えば１０〜２００［ｎｍ］程度である。
次に、図示しないレジストパターンをマスクに、Ｓｉ層５とＳｉＧｅ層３とを順次エッチングして、支持体用の穴ｈを形成する。そして、穴ｈが形成された後のＳｉ基板１の上方全体に支持体７を形成する。この支持体７は例えばＳｉＯ_２膜であり、ＣＶＤなどの方法により形成する。支持体７の膜厚は、例えば４００［ｎｍ］程度である。

次に、図２（Ａ）〜（Ｃ）に示すように、ＳＯＩ構造を形成する領域と穴ｈの一部とを覆い、それ以外の領域を露出する（即ち、覆わない）形状のレジストパターン３１を支持体７上に形成する。図２（Ａ）〜（Ｃ）に示すように、このレジストパターン３１には、穴ｈと平面視で重なり合う領域の内側であって、チャネル領域から近接した部分に開口部３２が設けられている。

ここで、チャネル領域とは、Ｓｉ層に形成されるトランジスタのソースを形成する領域とドレインを形成する領域とに挟まれた領域（即ち、Ｓｉ層上に形成されるゲート電極と平面視で重なる領域）のことである。開口部３２とチャネル領域との寸法距離をαとしたとき、寸法距離αは例えば０．０１〜０．２［μｍ］程度である。また、この開口部３１の平面視での形状は例えば矩形であり、開口部３１のＹ方向の寸法長βはトランジスタのゲート長Ｌと同じである。寸法長βは例えば０．０１〜１０［μｍ］程度である。

次に、このレジストパターン３１をマスクにして、支持体７と、Ｓｉ層５とＳｉＧｅ層３とを順次ドライエッチングする。これにより、図３（Ａ）〜（Ｃ）に示すように、ＳｉＧｅ層３の側面の一部と、Ｓｉ層５の側面の一部とを露出した開口面Ｈを支持体７下に形成する。また、図３（Ａ）〜（Ｃ）に示すように、このエッチングによって、レジストパターン３１の開口部３２下の支持体７に、開口部３２と同一形状の開口部８が形成される。

ここで、支持体７の穴ｈに埋め込まれた部分（即ち、足の部分）に、このような開口部８を形成することで、従来例と比べて支持体７の強度が低下してしまうおそれがあるが、開口部８を必要以上に大きくしなければ、強度上の問題はない。図３（Ａ）〜（Ｃ）に示すように、開口部８のＹ方向の寸法長をγとしたとき、開口部８のＹ方向の寸法長βをγの例えば１／２０〜１／６程度の長さにすることで、支持体の強度を問題ないレベルに維持することができる。このような開口部８の形成によって、支持体７の「チャネル領域の穴ｈ側の端部（以下、「チャネル領域端部」という。）のＳｉ層５を斜め上方から覆っている」部分は薄膜化される。以下、この支持体７の薄膜化された部分を薄膜部分７ａと呼ぶ。

なお、このエッチング工程では、そのエッチングプロセスをＳｉＧｅ層３で止めずにＳｉ基板１まで続けて行っても良い（即ち、オーバエッチングしても良い。）。支持体７のエッチングには例えばＣＦ_４を含むガスをエッチングガスとして使用し、Ｓｉ層５／ＳｉＧｅ層３のエッチングには例えばＣｌ_２とＯ_２とを含むガスをエッチングガスとして使用する。

次に、例えば硫酸（Ｈ_２ＳＯ_４）でＳｉ基板１を洗浄処理し、レジストパターン３１を除去する（即ち、硫酸剥離する。）。そして、図４（Ａ）〜（Ｃ）に示すように、支持体７をマスクにして、寄生チャネル防止用の不純物を斜めイオン注入する（ＳＴ工程）。ここで、Ｓｉ層５に形成するトランジスタがｎチャネルの場合、寄生チャネル防止用の不純物は、例えばボロン（Ｂ）等のｐ型不純物である。また、斜めイオン注入の（Ｓｉ基板１表面を通る垂線に対する）傾斜角θは、例えば７〜３０［゜］程度である。

このような斜めイオン注入によって、寄生チャネル防止用の不純物（例えば、ボロン）は、支持体７の薄膜部分７ａを通って、チャネル領域端部ＥのＳｉ層５にイオン注入される。そして、後の熱工程（例えば、ゲート絶縁膜の形成工程や、ソース、ドレイン形成用のアニール工程）で、上記寄生チャネル防止用の不純物は熱拡散し、チャネル領域端部ＥのＳｉ層５にチャネルストッパ層５０（図８（Ａ）及び（Ｂ）参照。）が形成される。このチャネルストッパ層５０によって、寄生チャネルの形成は防止される。

なお、この斜めイオン注入工程では、チャネル領域端部ＥのＳｉ層５は、支持体７の薄膜部分７ａによってその斜め上方が薄く覆われている。それゆえ、チャネル領域端部ＥのＳｉ層５では、ＳＴ工程のイオン注入ダメージ（即ち、結晶欠陥の発生）が抑えられる。
次に、図５（Ａ）〜（Ｃ）に示すように、支持体７に形成された開口面Ｈを介して、フッ硝酸等のエッチング液をＳｉＧｅ層３及びＳｉ層５に接触させることにより、ＳｉＧｅ層３だけをエッチングして除去する。これにより、Ｓｉ基板１とＳｉ層５との間に空洞部１１を形成する。

次に、図６（Ａ）〜（Ｃ）に示すように、Ｓｉ基板１を熱酸化する。このとき、Ｏ_２等の酸化種は、支持体７下から露出したＳｉ基板１の表面だけでなく、開口面を通って空洞部内にも到達する。従って、空洞部内にＳｉＯ_２膜１３が形成される。この空洞部１１１１内に形成されるＳｉＯ_２膜１３がＳＯＩ構造の一部であるＢＯＸ層となる。
なお、この熱酸化工程では、チャネル領域の穴側端部のＳｉ層は支持体によって薄く覆われているので、その酸化を抑制することができる。これにより、熱酸化膜による不純物の取り込みをある程度防ぐことができ、チャネルストッパ層における不純物濃度の低下を抑制することができる。

次に、図７（Ａ）〜（Ｃ）では、ＣＶＤなどの方法によりＳｉ基板１の上方全面に素子間分離用のＳｉＯ_２膜１５を形成する。そして、ＣＭＰにより、Ｓｉ基板１の上方全面を平坦化処理し、Ｓｉ層５の上方から、素子分離用のＳｉＯ_２膜１５や支持体７を取り除く。これにより、Ｓｉ層５の上面が露出し、且つＳｉ層５の下方及び側方がＳｉＯ_２膜１３，１５や支持体７等の絶縁膜で素子分離された構造（即ち、ＳＯＩ構造）をＳｉ基板１に完成させる。

次に、図８（Ａ）〜（Ｃ）に示すように、Ｓｉ層５の表面を熱酸化してゲート絶縁膜４１を形成する。そして、ゲート絶縁膜４１が形成されたＳｉ層５上にゲート電極４３を形成する。この実施の形態では、ゲート電極４３が、穴ｈに埋め込まれた絶縁膜上と、チャネル領域端部Ｅのチャネルストッパ層５０上とを通るように、ゲート電極４３を支持体の長手方向（即ち、Ｘ方向）に沿って形成する。そして、このゲート電極４３等をマスクとして、Ａｓ、Ｐなどの不純物をＳｉ層５内にイオン注入し、続けてＳｉ基板１をアニールする。これにより、図８（Ａ）〜（Ｃ）に示すように、Ｘ方向に沿って形成されたゲート電極４３の両側にソース４５、ドレイン４６を形成し、ＳＯＩ構造の電界効果型トランジスタ（即ち、ＳＯＩトランジスタ）を完成させる。

このように、本発明の実施の形態によれば、ＳＢＳＩ法を用いて、ゲート幅が大きく、且つ寄生チャネルの形成を防止した構造のトランジスタを作成することができる。また、この実施の形態によれば、レジストパターン３１を用いて、開口面Ｈと開口部８とを同時に形成しているので、従来技術と比べてフォトリソグラフィ工程の増加がない。それゆえ、製造コストを低く抑えることができる。

この実施の形態では、Ｓｉ基板１が本発明の「半導体基板」に対応し、ＳｉＧｅ層３が本発明の「第１半導体層」に対応している。また、Ｓｉ層５が本発明の「第２半導体層」に対応し、ＳｉＯ_２膜１３が本発明の「熱酸化膜」に対応している。さらに、支持体７の薄膜部分７ａが本発明の「支持体の薄膜化された部分」に対応し、レジストパターン３１が本発明の「マスクパターン」に対応している。

本発明の実施の形態に係る半導体装置１００の製造方法を示す図（その１）。半導体装置１００の製造方法を示す図（その２）。半導体装置１００の製造方法を示す図（その３）。半導体装置１００の製造方法を示す図（その４）。半導体装置１００の製造方法を示す図（その５）。半導体装置１００の製造方法を示す図（その６）。半導体装置１００の製造方法を示す図（その７）。半導体装置１００の製造方法を示す図（その８）。従来例に係る半導体装置２００の製造方法を示す図（その１）。従来例に係る半導体装置２００の製造方法を示す図（その２）。従来例に係る半導体装置２００の製造方法を示す図（その３）。従来例に係る半導体装置２００の製造方法を示す図（その４）。

符号の説明

１Ｓｉ基板、３ＳｉＧｅ層、５Ｓｉ層、７支持体、７ａ（支持体の）薄膜部分、８（支持体に設けられた）開口部、１１空洞部、１３，１５ＳｉＯ_２膜、３１レジストパターン、３２（レジストパターンに設けられた）開口部、４１ゲート絶縁膜、４３ゲート電極、４５ソース、４６ドレイン、５０チャネルストッパ層、１００半導体装置、ｈ穴、Ｈ開口面

Claims

半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層及び前記第１半導体層に前記半導体基板を露出させる穴を形成する工程と、
前記第２半導体層を前記半導体基板上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基板上に形成する工程と、
前記支持体、前記第２半導体層及び前記第１半導体層を順次、選択的にエッチングして、前記支持体下に前記第１半導体層の側面を露出する開口面を形成する工程と、
前記第２半導体層に形成されるトランジスタのソースとドレインとによって挟まれるチャネル領域の前記穴側の端部の前記第２半導体層に寄生チャネル防止用の不純物を導入する工程と、
前記開口面を介して前記第１半導体層をエッチングすることにより、前記第２半導体層と前記半導体基板との間に空洞部を形成する工程と、
前記半導体基板に熱酸化処理を施して前記空洞部内に熱酸化膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
前記チャネル領域の前記穴側の端部の前記第２半導体層に前記不純物を導入する工程の前に、
前記支持体を選択的にエッチングして、その前記チャネル領域の前記穴側の端部の前記第２半導体層を覆っている部分を薄膜化する工程を含み、
前記チャネル領域の前記穴側の端部の前記第２半導体層に前記不純物を導入する工程では、当該端部の前記第２半導体層に前記支持体の前記薄膜化された部分を通して前記不純物をイオン注入する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
前記支持体を選択的にエッチングして、その前記チャネル領域の前記穴側の端部の前記第２半導体層を覆っている部分を薄膜化する工程では、
前記穴と平面視で重なる領域の前記支持体を選択的にエッチングすることによって、その前記チャネル領域の前記穴側の端部の前記第２半導体層を斜め上方から覆っている部分を薄膜化し、
前記チャネル領域の前記穴側の端部の前記第２半導体層に前記不純物を導入する工程では、当該端部の前記第２半導体層にその斜め上方から前記支持体の前記薄膜化された部分を通して前記不純物をイオン注入する、ことを特徴とする請求項２に記載の半導体装置の製造方法。
前記支持体、前記第２半導体層及び前記第１半導体層を順次、選択的にエッチングして前記開口面を形成する工程と、
前記穴と平面視で重なる領域の前記支持体を選択的にエッチングすることによって、その前記チャネル領域の前記穴側の端部の前記第２半導体層を斜め上方から覆っている部分を薄膜化する工程と、を一つのマスクパターンを用いたエッチングによって同時に行うことを特徴とする請求項３に記載の半導体装置の製造方法。