JP2007134084A - 画像表示装置及びその製造方法 - Google Patents

画像表示装置及びその製造方法 Download PDF

Info

Publication number
JP2007134084A
JP2007134084A JP2005323872A JP2005323872A JP2007134084A JP 2007134084 A JP2007134084 A JP 2007134084A JP 2005323872 A JP2005323872 A JP 2005323872A JP 2005323872 A JP2005323872 A JP 2005323872A JP 2007134084 A JP2007134084 A JP 2007134084A
Authority
JP
Japan
Prior art keywords
resistance film
low
phosphor layer
film
emitting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005323872A
Other languages
English (en)
Inventor
Yukinobu Iguchi
如信 井口
Satoshi Okanami
聡 岡南
Yoshimitsu Kato
芳光 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005323872A priority Critical patent/JP2007134084A/ja
Publication of JP2007134084A publication Critical patent/JP2007134084A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

【課題】放電抑制及び画面内の輝度均一性を確保できるようにした電子放出素子を備えた画像表示装置及びその製造方法を提供するものである。
【解決手段】電子放出素子を複数有したカソードパネルと、アノード電極34及び蛍光体層36を有したアノードパネル35とを備え、アノード電極35が複数領域に分割された低抵抗膜41とこの低抵抗膜41に電気的に接続された高抵抗膜42とにより形成され、高抵抗膜42が有効画面全域内で連続膜として形成され、分割された低抵抗膜41の有効画面内における総面積が、蛍光体層36の総面積よりも大きく且つ有効画面の総面積より小さく設定されて成る。
【選択図】図3

Description

本発明は、画像表示装置及びその製造方法に関する。
平面表示装置(いわゆるフラットディスプレイ)の一つとして、例えば、冷陰極電子放出素子を用いた、いわゆるフィールド・エミッション・ディスプレイ(FED)が知られている。この表示装置は、熱的励起によらず、量子トンネル効果に基づき固体から真空中に電子を放出することを利用したものであり、例えばスピント型やエッジ電極型、MIM(Metal Insulation Metal)型、CNT(Carbon Nano Tube)型などの所謂電界放出型素子やあるいは表面伝導型電子放出素子などが一般に知られており、高輝度及び低消費電力の点から注目を集めている。
図13に、従来のこの種の表示装置の模式的な断面構造を示す。この表示装置1は、基板、例えばガラス基板2の内面に蛍光面3とアノード電極4が形成されたアノードパネル5と、基板、例えばガラス基板12の内面に電界放出素子13を形成したカソードパネル14とを相対向して配置し、周縁部分に枠状のシールガラス15を挟んでフリットガラスにて接合して構成される。
アノードパネル5は、ガラス基板2の有効画面となる領域内面に、電子照射により発光する所定パターンの蛍光体層6(赤色蛍光体層6R、緑色蛍光体層6G及び青色蛍光体層6B)と、各色蛍光体層間に在ってコントラスト向上の遮光として働くブラックマトリックス7とによる蛍光面3を有している。ブラックマトリックス7上には各蛍光体層6を囲むように隔壁8が形成され、蛍光体層6及び隔壁8の表面の全面にわたって低抵抗薄膜(例えばアルミニウム薄膜)によるアノード電極4が形成されている。このアノード電極4は、表示面への発光効率を高める為のいわゆるメタルバック膜となる。
カソードパネル14内面の電界放出素子13は、一方向(紙面に平行な方向)に帯状に延び且つ他方向(紙面に直交する方向)に沿って複数平行に配列されたカソード電極16と、絶縁層17を介してカソード電極16と直交するように他方向(紙面に直交する方向)に帯状に延び且つ、一方向(紙面に平行な方向)に沿って複数平行に配列された制御電極、すなわちゲート電極18と、両電極16及び18の交差領域に形成された電子放出部19とから構成される。
電子放出部19は、絶縁層17及びゲート電極18の開口20内の底面に臨みカソード電極16上に形成される。電子放出部19は、円錐形をなすスピント型に形成される。上記交差領域にはスピント型の電子放出部19が複数形成される(図13では模式的に1つの電子放出部19で代表している)。1画素は、この電子放出部19の一群と、これらの電界放出部19の一群に対向した各色の蛍光体層6とによって構成される。アノードパネル5及びカソードパネル14を対向させた空間は、電界放出による電子を蛍光面に照射させるために真空に維持される。
また、図示しないが、両パネル5及び14の空間間隔を保持するために非発光領域に薄板状のスペーサーが設けられ、アノードパネル5及びカソードパネル14の大気圧による変形、破壊を防ぐようになされている。
カソード電極16には相対的に負電圧がカソード電極制御回路21から印加され、ゲート電極18には相対的に正電圧がゲート電極制御回路22から印加され、アノード電極4にはゲート電極18よりも更に高い正電圧(高電圧)がアノード電極制御回路23から印加される。この表示装置1において表示を行う場合は、例えば、カソード電極16にカソード電極制御回路21から画像信号を入力し、ゲート電極18にゲート電極制御回路22から走査信号を入力する。カソード電極16とゲート電極18との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部19から電子が放出され、この電子がアノード電極4に引き付けられ、蛍光体層6に衝突する。その結果、蛍光体層6が励起されて発光し、所望の画像が表示される。
上述の表示装置1においては、アノードパネル5及びカソードパネル14間に何らかの原因で放電が起こると、アノードパネル5側あるいはカソードパネル14側にダメージが発生する。例えばアノード電圧4、あるいは電界放出素子13に損傷が発生する。この放電抑制策として、例えば蛍光面のメタルバック膜上に高抵抗薄膜を形成する構成が提案されている(特許文献1参照)。この構成では、放電したときに、放電電流が高抵抗薄膜を通して流れるので、電圧降下で放電電流のピーク値が下がり、ダメージを抑制するというものである。
また、他の放電対策としては、メタルバック層となるアノード電極を複数に分割して各アノード電極と電子放出部間の容量を小さくし、放電時に発生する局所的なエネルギーQ(=1/2CV2 )を抑制して損傷を抑制する構成も提案されている(特許文献2参照)。
特開2003−31150号公報 特開2004−158232号公報
ところで、上述した特許文献1の方法では膜厚方向にしか放電電流の抑制効果がなく不十分である。一方、特許文献2の方法では低抵抗膜を分割してその間を高抵抗膜でつなぐことにより膜面横方向(ラテラル方向)の抵抗を使って放電電流を抑制することができる。しかし、この場合には次のような問題が生じる懼れがあった。すなわち、通常アノード電圧は有効画面の端部から供給される。特に、輝度向上のために蛍光面に大電流を流す場合には、高抵抗薄膜の抵抗値が高過ぎる故に、高抵抗薄膜による電圧降下により有効画面内でアノード電圧の不均一性が生じ、輝度均一性が低下する懼れがあった。
一般には高抵抗薄膜としてSiCなどが用いられているが、成膜に際しての一般的なターゲット材料の固有抵抗値はかなり高く、放電抑制効果を得つつ電圧降下による画面内の輝度均一性を確保するために必要な最適な膜抵抗を得ることが困難であった。逆に、ターゲットの固有抵抗をかなり低くした場合、ターゲット自体の抵抗値制御や成膜後の抵抗均一性の確保が難しく、高抵抗薄膜を安定的に形成することが出来なかった。又、アノード電流による電圧降下はアノード電圧供給電源に近いほど空間微分(すなわち、電圧降下の変化率)が大きく急激な輝度変化を伴うことになり、より輝度の不均一性が目立つ傾向があった。
本発明は、上述の点に鑑み、放電抑制及び画面内の輝度均一性を確保できるようにした電子放出素子を備えた画像表示装置及びその製造方法を提供するものである。
本発明に係る画像表示装置は、電子放出素子を複数有したカソードパネルと、アノード電極及び蛍光体層を有したアノードパネルとを備え、アノード電極が複数領域に分割された低抵抗膜と該低抵抗膜に電気的に接続された高抵抗膜とにより形成され、アノード電極を構成する低抵抗膜と高抵抗膜との合成の電気抵抗をRとしたとき、アノード電圧供給側の有効画面端部とアノード電圧供給側から最も遠い有効画面部との間の合成抵抗が10kΩ≦R≦200kΩの範囲に入るように、低抵抗膜及び高抵抗膜が形成されて成ることを特徴とする。
本発明の画像表示装置では、アノード電極をアノード電極を複数に分割した低抵抗膜とこれに電気的に接続された高抵抗膜により形成することにより、放電が起きた場合に、周囲の電荷が放電箇所に流れ込む際の時定数が大きくなり、放電ピーク電流が下がりゆっくり放電(所謂ソフトフラッシュ)させることができる。これにより、放電箇所に発生するジュール熱を周囲に逃がすことができ、局所の加熱を軽減してカソード側、アノード側の損傷を軽減することができる。そして、アノード電極を構成する低抵抗膜と高抵抗膜との合成の電気抵抗Rを、アノード電圧供給側の有効画面端部とこれから最も遠い有効画面部との間で10kΩ≦R≦200kΩの範囲に入るように低抵抗膜及び高抵抗膜を形成することにより、大電流駆動の際にも有効画面内での輝度均一性が得られる。
本発明に係る画像表示装置は、電子放出素子を複数有したカソードパネルと、アノード電極及び蛍光体層を有したアノードパネルとを備え、アノード電極が複数領域に分割された低抵抗膜と該低抵抗膜に電気的に接続された高抵抗膜とにより形成され、分割された低抵抗膜の有効画面内における総面積が、蛍光体層の総面積よりも大きく且つ有効画面の総面積より小さく設定されて成ることを特徴とする。
本発明の画像表示装置では、アノード電極を複数に分割した低抵抗膜とこれに電気的に接続された高抵抗膜により形成することにより、上述と同様に放電が起きた場合にゆっくり放電させることができる。したがって、放電箇所に発生するジュール熱を周囲に逃がし、局所の加熱を軽減してカソード側、アノード側の損傷を軽減することができる。そして、低抵抗膜の有効画面内における総面積を蛍光体層の総面積よりも大きく且つ有効画面の総面積より小さく設定することにより、低抵抗膜と高抵抗膜の合成抵抗を制御することができ、安定して膜の合成抵抗を最適化できる。これによりアノード電圧供給側の有効画面端部とこれより最も遠い有効画面部との間の合成抵抗を所要抵抗の範囲内にすることができ、大電流駆動に際しても有効画面内での輝度均一性が得られる。
本発明に係る画像表示装置の製造方法は、 アノードパネル内面の非発光領域で囲まれた凹状領域に蛍光体層を形成し、蛍光体層より高い非発光領域の上面に部分的に複数の凹部を形成する工程と、蛍光体層が形成された凹状領域、非発光領域上面の凹部及び非発光領域上面を含む全面に低抵抗膜を形成する工程と、剥離手段により非発光領域上面の低抵抗膜のみを選択的に剥離し、蛍光体層が形成された凹状領域内及び非発光領域の凹部内に低抵抗膜を残す工程と、全面または非発光領域上面に低抵抗膜と電気的に接続される高抵抗膜を形成する工程とを有することを特徴とする。
本発明の画像表示装置の製造方法では、非発光領域上面に部分的に複数の凹部を形成し、蛍光体層が形成された凹状領域、非発光領域の凹部及び非発光領域上を含む全面に低抵抗膜を形成した後、剥離手段により非発光領域上面の低抵抗膜のみを選択的に剥離することにより、低抵抗膜を蛍光体層が形成された凹状領域内と非発光領域の凹部内にのみ形成することができる。次いで、全面または非発光領域上面に低抵抗膜と電気的に接続される高抵抗膜を形成することにより、複数領域に分割された低抵抗膜とこれに電気的に接続された高抵抗膜からなるアノード電極が形成される。しかも、高抵抗膜が有効画面内で連続膜として形成されると共に、分割された低抵抗膜の有効画面内における総面積が、蛍光体層の総面積より大きく且つ有効画面の総面積より小さくなるように、低抵抗膜が形成される。
本発明に係る画像表示装置によれば、アノードとカソード間の放電を抑制することができ、かつ画面内の輝度均一性を確保することができる。この放電抑制により、アノードパネル側あるいはカソードパネル側の放電による損傷を回避することができる。また画面内での輝度均一性が得られるので、高画質の画像表示装置を提供することができる。
本発明に係る画像表示装置の製造方法によれば、アノードとカソード間の放電抑制を可能にし、且つ画面内の輝度均一性を確保できる画像示装置を製造することができる。
以下、図面を参照して本発明の実施の形態を説明する。
図1〜図3に、本発明に係る画像表示装置の第1実施の形態を説明する。 本実施の形態に係る画像表示装置31は、図1に示すように、基板32の有効画面となる領域内面に蛍光面33とアノード電極34が形成されたアノードパネル(アノード基板)35と、基板52の有効画面となる領域内面に電界放出素子53を形成したカソードパネル(カソード基板)54とを相対向して配置し、周縁部分に枠体55を介して接合されて成る。アノードパネル35の基板32は、透光性を有し例えば透明ガラス基板で形成することができる。カソードパネル54の基板52も、例えば同様のガラス基板で形成することができる。
カソードパネル54には、その内面に複数の電子放出部56を二次元的に配列した電界放出素子53が形成される。電界放出素子53は、複数のカラム(列)電極と複数のロー(行)電極を有し、両電極の各交点に対応するような位置に電子放出部56を形成して構成される。
すなわち、本実施形態におけるカソードパネル54内面に形成された電界放出素子53は、一方向(紙面に平行な方向)に帯状に延び且つ他方向(紙面に直交する方向)に沿って複数平行に配列されたカソード電極(例えばカラム電極)57と、カソード電極57とは層間絶縁膜58を介してカソード電極57と直交するように、他方向(紙面に直交する方向)に帯状に延び且つ一方向(紙面に平行な方向)に沿って複数平行に配列された制御電極、すなわちゲート電極(例えばロー電極)59と、両電極57及び59の交差領域に形成された電子放出部56とから構成される。
電子放出部56は、層間絶縁膜58及びゲート電極59の開口60内の底面に臨みカソード電極59上に形成される。電子放出部56は、本例では円錐形をなすスピント型に形成される。電子放出部56が形成される交差領域は、アノードパネル35側の後述する一画素の蛍光体層36に対応しており、図2に示すように、交差領域にはスピント型の電子放出部56が複数形成される(図1では模式的に1つのスピント型の電子放出部56で代表している)。なお、図示しないが、カソードパネル54側には電子放出部56から電界放出された電子を蛍光体層36に有効に照射するためのフォーカス電極を形成することもできる。
アノードパネル35及びカソードパネル54を対向させた空間は、電界放出による電子を蛍光面33に照射させるために真空に維持される。また、両パネル35及び54の空間間隔を保持するために後述の非発光領域に薄板状のスペーサー62が設けられ、アノードパネル35及びカソードパネル54の大気圧による変形、破壊を防ぐようになされている。
電子放出部56としては、スピント型の他、例えばカーボンナノチューブのような針状の導電材料を用いて形成することもできる。
アノードパネル35は、基板32の有効画面となる内面に、電子照射により発光する所定パターン、例えば二次元配列された複数の蛍光体層36と各蛍光体層36間にあってコントラストや色純度の向上に遮光として働く、いわゆるブラックマトリックス37とによる蛍光面33を有している。蛍光体層36は、例えば赤色蛍光体層36R,緑色蛍光体層36G及び青色蛍光体層36Bにより形成される。
図3A〜Cに示すように、ブラックマトリックス37は、本例では立体的に形成される(以下、立体ブラックマトリクスという)。すなわち、各色蛍光体層36R,36G,36Bを取り囲むような隔壁として形成される。この立体ブラックマトリクス37の隔壁に囲まれた凹状領域38内の底面に、各対応する色の蛍光体層36(36R,36G,36B)が形成される(図3A参照)。
アノード電極34は、複数領域に分割された低抵抗薄膜41と、この低抵抗膜に電気的に接続された高抵抗膜42とにより形成される。ここで、高抵抗薄膜42は有効画面全域内で連続した膜、つまり連続膜として形成される。連続膜は、有効画面全域の発光部と非発光部を連続的に覆う膜、あるいは部分的に開口部を有する膜(すなわち例えば、発光部を除いて有効画面全域の非発光部を連続的に覆う膜と定義する。そして、この分割された低抵抗薄膜41は、その有効画面内における総面積が、蛍光体層36の総面積よりも大きく且つ有効画面の総面積より小さくなるように形成される。本実施の形態では、非発光領域である立体ブラックマトリクス37の表面、例えば図3A〜図3Cに示すようにマトリックス状に配列された蛍光体層36の水平ライン間の非発光領域37表面に、周期的に点在するように分離された複数の凹部、すなわちガラス基板面まで貫通しない浅い凹部43が形成される。低抵抗薄膜41は、この凹部43内と、蛍光体層36が形成された凹状領域38内とに形成される。非発光領域37の凹部43内の低抵抗薄膜41と蛍光体層36上の低抵抗薄膜41とは非連続に形成される。
複数領域に分割される低抵抗薄膜41は、本例ではサブピクセルとなる各色蛍光体層36毎に分割され、さらに非発光領域37上に分割されて形成される。なお、複数の蛍光体層36を1つの領域として複数領域に低抵抗薄膜41を分割し、さらに非発光領域37上に点在する低抵抗薄膜41を形成した構成とすることもできる。この低抵抗薄膜41の材料は、例えばアルミニウム(Al)が適用できる。蛍光体層36上の低抵抗薄膜41は表示面への発光効率を高めるためのメタルバック膜となる。
一方、低抵抗薄膜41より抵抗が高い高抵抗薄膜42は、有効画面の全面、すなわち蛍光体層36が形成された凹状領域38、非発光領域37の表面及びその凹部43の全面にわたって形成される。高抵抗薄膜42の材料は、例えばSiC、アモルファスシリコン、サーメット(セラミックと金属の複合材)などが適用できる。
有効画面での輝度の均一性を確保するために、アノード電極34を構成する低抵抗薄膜41と高抵抗薄膜42との合成の電気抵抗Rは、図4に示すように有効画面67において、アノード供給部68が形成されるアノード電圧供給側の有効画面端部70aとアノード電圧供給側から最も遠い有効画面端部70bとの間で、10kΩ≦R≦200kΩ、好ましくは50kΩ≦R≦100kΩの範囲に入るように設定される。Rが10kΩより低いと後述する放電抑制効果が小さすぎて好ましくない。Rが200kΩより高いと大電流を流したときに有効画面内での輝度分布の均一性が得られ難い。200kΩ以下であれば、許容できる輝度分布の均一性が得られる。アノード電極34は、Rが上記範囲に入るように、高抵抗薄膜42の材料の固有抵抗値及び低抵抗薄膜41の有効画面内に於ける平均成膜率(有効画面内における低抵抗薄膜41の成膜総面積/有効画面の総面積)を規定して形成される。つまり、上記Rの範囲内に入るように高抵抗薄膜42の材料を選び、低抵抗薄膜41の有効画面内での平均成膜率を設定する。
高抵抗薄膜42を面積抵抗で規定すると、0.1kΩ/□〜500kΩ/□、好ましくは1kΩ/□〜10kΩ/□とする。面積抵抗が0.1kΩ/□より低いと放電抑制効果が小さすぎて好ましくない。500kΩ/□より高いと大電流を流したときに有効画面内での輝度分布の均一性が得られ難い。500kΩ/□以下であれば、許容できる輝度分布の均一性が得られる。
高抵抗薄膜42の膜厚は、所要の膜厚、例えば100nm〜400nmとすることができ、目的に応じて最適化される。例えばアノード電圧を10kVで駆動する高輝度重視の表示装置、例えばフィールド・エミッション・ディスプレイ(FED)では、高抵抗薄膜42の膜厚を100nm程度に設定することができおる。また、低抵抗薄膜(例えばAl膜)41の膜厚は、高抵抗薄膜42の抵抗値に比べて十分低い値になるような膜厚であれば良い。現実的には低抵抗薄膜41の膜厚は50nm〜200nmの間が望ましく、本例では100nmとしている。
カソード電極57には相対的に負電圧がカソード電極制御回路64から印加され、ゲート電極59には相対的に正電圧がゲート電極制御回路65から印加され、アノード電極34にはゲート電極59よりも更に高い正電圧(高電圧)がアノード電極制御回路66から印加される。この表示装置31において表示を行う場合は、前述と同様に、例えば、カソード電極57にカソード電極制御回路64から走査信号を入力し、ゲート電極59にゲート電極制御回路65から画像信号を入力する。カソード電極57とゲート電極59との間に電圧を印加した際に生ずる電界により、電子放出部56から電子が放出され、この電子がアノード電極34に引き付けられ、蛍光体層36に衝突する。その結果、蛍光体層36が励起されて発光し、所望の画像が表示される。
第1実施の形態に係る表示装置31によれば、アノード電極34を複数に分割した低抵抗薄膜41と全面に形成した高抵抗薄膜42で形成し、立体ブラックマトリクスである非発光領域37上にも点在する低抵抗薄膜41を形成して、分割された低抵抗薄膜41の有効画面内における総面積を、蛍光体層36の総面積より大きく且つ有効画面の総面積より小さくして構成している。これにより、高抵抗薄膜42材料の固有抵抗値及び低抵抗薄膜41の有効画面内における平均成膜率を表示装置に応じて規定すれば、アノード電極34の合成の電気抵抗R(換言すれば低抵抗薄膜と高抵抗薄膜との合成の面積抵抗)を、放電抑制と輝度均一性の両立可能な値に制御でき最適化することができる。
すなわち、放電によるパネル内面のダメージ対策と電圧降下による輝度変化の両立のためにアノード電極34の面積抵抗を最適化する際に、従来は高抵抗薄膜の組成を調整していた。しかし本実施の形態では非発光領域37上にも低抵抗薄膜41を形成するという、新たな設計パラメータを加えることで、より高抵抗のターゲットを使用して高抵抗薄膜42を形成することができ、安定して実質的なアノード電極34の膜抵抗を最適化することができる。
また、大電流駆動時の電圧降下による有効画面内での輝度変化を抑制し、輝度均一性を容易に確保することができる。因みに、従来はバス電極を有効画面の周辺に廻らせて対策したり、アノード電圧供給部を複数個所に設けたりして対策していたが、設計の自由度が少なく、また効果が不十分であったり、バス電極での放電が抑制できないという、不具合があった。これに対して本実施の形態では、このような不具合が無くなり、設計の自由度を増し、十分な効果を得、バス電極での放電を抑制することができる。
前述したようにアノード電圧供給側の有効画面端部70aとアノード電圧供給側と最も遠い有効画面端部70bとの間のアノード電極34の合成抵抗Rは、好ましくは100kΩ以下である。これにより、28インチの表示装置を例にとると、仮にアノード電極供給電極68が画面のX軸端片側に配置された場合でも、その反対側のX軸端での電圧降下は、アノード電流10mAの場合で50V程度となり、設定高圧10kVに対して10%程度以下の発光効率の違いになり、十分な輝度均一性が得られる。ここで、発光効率は単純に高圧に比例する訳ではなく、通常はいわゆるデッドボルテージ(例えば3〜5kVは発光に寄与しない)の分は差し引く必要がある。
また、このとき、アノード電極34の最表面は高抵抗薄膜42となっているため、放電が生じた場合でも、膜厚方向の抵抗と面積方向の抵抗により、放電電流波形のピークを低くすることができ、カソード側の電子放出部56、ゲート電極59やアノード側の蛍光面33の損傷を大幅に軽減することができる。更に、分割された一つの低抵抗薄膜41の面積は小さい方が好ましい。1画素(1ピクセル)は3つのサブピクセル、すなわち赤、緑及び青の3つの蛍光体層36R,36G,36Bで構成される。低抵抗薄膜41としては、複数のピクセル毎に、あるいはサブピクセル毎に、一つの低抵抗薄膜41を形成することができる。実験では、画素ピッチが0.5mmの場合には、一つの低抵抗薄膜41をサブピクセルの大きさまで小さくすると、放電によるダメージがなくなることが実験的に確認されている。すなわち、低抵抗膜41を細かいユニットに分割する事により低抵抗膜41のユニットとカソードパネル側電極との間で形成される静電容量が小さくなり各低抵抗膜ユニットに蓄積される電荷量を減らす事ができる。この為、ある低抵抗膜ユニットとカソードパネル側電極との間で放電しても放電電流を小さくすることができる。また、各低抵抗膜ユニットの間には高抵抗膜42が有るために近隣の低抵抗膜ユニットから電荷が補充(移動)される際には大きな時定数でゆっくりと行われる。このため、従来のように瞬時に大電流放電が流れる事がなく、放電箇所を破壊する事を防止できる。更に蛍光体層36を覆う低抵抗薄膜41は光学的な反射膜、いわゆるメタルバック膜としての機能も兼ねるため、従来通りの高い発光効率を維持できる。
上述の放電抑制について更に詳述する。低抵抗膜は通常Alなどの金属で形成され、光沢を持つことにより光反射膜としての機能がある。この低抵抗膜により、蛍光体発光を外部へ反射することでアノードパネルの輝度を上げることができる。一方で、この低抵抗膜を連続的に形成した場合には、放電が起きた時にその周囲に溜まっていた電荷が一斉に放電箇所に流れ込み、瞬時に大電流放電を起こしてしまう。この大電流放電に基づくジュール熱による局所加熱によりカソード側やアノード側の材料(金属膜や蛍光体)を溶解ないし昇華しダメージを与えてしまう。そこで、本実施の形態のように、低抵抗膜41を細かく分割してその電気回路網の間に高抵抗膜42が存するように高抵抗膜41を形成することにより、放電の際に周囲の電荷が放電箇所に流れ込む際の時定数を大きくして、放電ピーク電流を下げてゆっくり放電(所謂ソフトフラッシュ)させることができる。従って、放電箇所に発生するジュール熱を周囲に逃がすことができるので、局所の加熱を軽減してカソード側やアノード側のダメージを軽減することができる。
因みに、図12Aに第1実施の形態におけるアノード電極の合成抵抗値をパラメータとしたときの、アノード電圧供給部からの距離に応じて流れる電流(mA)と輝度低下率(%)の関係を示す。すなわち、図12Aの横軸は、図12Bの有効画面67の水平方向の位置に対応する。曲線aは合成抵抗値が0.12MΩのとき、曲線bは合成抵抗値が0.21MΩのときである。大電流10mAの時のアノード電圧供給部から最も遠い領域での輝度低下率をみると、曲線aの場合には10%以下であるの対して、曲線bの場合には10%以上となる。
一方で、放電ダメージを防止するために、前述したように1つの低抵抗薄膜41の面積を小さくした場合、高抵抗薄膜42の占める面積比率が大きくなる。そうすると、アノード電極34の総合的な面積抵抗が上がり、有効画面内において電圧降下による輝度不均一性が発生するという不具合を招く。高抵抗薄膜42の膜厚を増やせば低抵抗化が可能であるが、第1実施の形態のように高抵抗薄膜42が連続膜として蛍光体層36を覆っている場合、高抵抗薄膜42が厚くなるほど発光輝度が低下する。又、あまり膜圧を厚くすると膜剥がれの原因ともなる。そこで、非発光領域上にも互いに非連続となるように低抵抗薄膜を形成することで、高抵抗膜を過大に厚くすること無く、所望の値まで抵抗値を下げる事ができ、放電ダメージ防止と、輝度不均一性、発光輝度低下とのトレードオフの関係を改善し、輝度低下や輝度不均一性をさせることなく、アノード電極としての所望の面積抵抗値を得ることができる。
第1実施の形態では、高抵抗薄膜42が有効画面の全面にわたって連続膜として形成されている。この連続膜とは、膜を構成する材料(分子、粒子など)がお互いに物理的ないし化学的に連結されている状態であり、剥がれに対して強固である。すなわち、高抵抗薄膜42は強固な剥離強度を有することになり、剥がれにくい。この高抵抗薄膜42は、成膜のみで良く、追加プロセスも要らないため、簡単に形成でき且信頼性が高い。又、連続膜である高抵抗薄膜42は、分割された低抵抗薄膜41を上から被うことにより、低抵抗薄膜41の剥がれを防止する効果も奏する。
本発明の画像表示装置の製造方法、特に、アノードパネル35の製法の一実施の形態を説明する。
基板32の表面に非発光領域となる立体ブラックマトリクス37を形成する。立体ブラックマトリクス37としては着色した低融点ガラスや耐熱性高分子等の材料を用いて形成することができる。立体ブラックマトリクス37は、各色蛍光体層36が形成される位置に凹状領域38を有すると共に、画素の水平ライン間に対応した領域表面に点在するように凹部43を有する構造である。
より詳しく立体ブラックマトリックスの形成方法を述べると、立体ブラックマトリックス37は、例えば低融点の鉛フリットガラスに黒色顔料を分散させた材料層で形成することができる。さらに、金、銀、パラジウムなどの金属を分散させて導電性を持たせることができる。そして、この材料層を例えばサンドブラスト法などで必要なパターンに彫っていく。深く彫りたいときは長い時間かける。あるいは、当初からスクリーン印刷の積み上げで立体を形成することもできる。途中でマスクを変えて、深さの異なる溝(凹部43と開口部:凹状領域38)を形成することができる。あるいは、厚膜印刷をして露光現像することにより、所望のパターンを形成できる。マスクを変えて2回行えば、異なる深さの溝を形成することができる。このようにして立体ブラックマトリックスを形成する。
次に、立体ブラックマトリクス37により四方を囲まれた各凹状領域38内の底面、すなわち基板32の表面に対応する色蛍光体層36〔36R,36G,36B〕を選択的に形成する。この蛍光体層36の形成では、例えばスクリーン印刷法やドクターブレード法などで蛍光体スラリーを塗布し乾燥した後、規定のマスクを使って露光・現像して所定の開口部(凹状領域38)に蛍光体層36を形成する。この工程を赤、緑、青の3回繰り返す。
次に、後で形成する低抵抗薄膜となるアルミニウム反射膜の鏡面度を上げるために、ラッカー中間膜をスクリーン印刷で塗布する。立体構造の場合、主に蛍光体層が形成された凹状領域に塗布される。
次に、立体ブラックマトリクス37の表面、凹部43内及び蛍光層36が形成された凹状領域38内を含む全面に低抵抗薄膜41の例えばアルミニウム薄膜を成膜する。アルミニウム成膜は、スパッター法ないし蒸着法により行う。次に、不要なアルミニウムを剥離(例えばテープ剥離)した後、焼成炉にてラッカーをベークアウトする。すなわち、剥離手段、本例では粘着テープをブラックマトリクス37の表面に被着した後、粘着テープを剥離する。このとき、ブラックマトリクス37の表面(頂面)に成膜されたアルミニウム薄膜41のみが粘着テープに粘着された状態で、粘着テープと共にブラックマトリクス37表面より剥離される。これにより、低抵抗薄膜41は蛍光体層36上面を含んで凹状領域38内面と凹部43内にのみ残る。
次に、ブラックマトリクス37における凹状領域38、凹部43及び表面の全面に、例えばスパッタ、蒸着、印刷、塗布、あるいは転写部材(例えば転写フィルム)による転写等により、低抵抗薄膜41と電気的に接続するように、例えば低抵抗薄膜41と一部重なるように、高抵抗薄膜42を成膜する。これにより、目的のアノードパネル35が得られる。
図5に、本発明に係る画像表示装置の第2実施の形態を示す。図5はアノードパネルのみを示す。
本実施の形態に係る画像表示装置71は、高抵抗薄膜42を低抵抗薄膜41が形成されている凹状領域38及び凹部43を除いて、非発光領域である立体ブラックマトリクス37の表面(頂面)のみに形成して構成される。高抵抗薄膜42は、凹状領域38内及び凹部43内の低抵抗薄膜41とは電気的に接続されるように形成される。この高抵抗薄膜42は有効画面領域内で連続膜として形成される。本例においても、前述と同様に、低抵抗薄膜41と高抵抗薄膜42との合成の電気抵抗Rがアノード電圧供給側の有効画面端部とアノード電圧供給側から最も遠い有効画面端部との間で10kΩ≦R≦200kΩ、好ましくは50kΩ≦R≦100kΩの範囲に入るようになされる。また、その電気抵抗Rの範囲に入るように高抵抗薄膜材料の固有抵抗値及び低抵抗薄膜41の有効画面内における平均成膜率が規定される。なお、図5では高抵抗薄膜42を凹上領域38及び凹部43を除いて形成した例であるが、高抵抗薄膜42を非発光領域の凹部43の低抵抗薄膜41上を覆っていても良い。この場合、高抵抗薄膜42は、蛍光体層上すなわち凹上領域38のみ除いて他部全面に形成される。
その他の構成は第1実施の形態と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
第2実施の形態に係る画像表示装置71によれば、第1実施の形態と同様に、放電抑制し放電によるパネル内面のダメージの低減と、電圧降下による有効画面内での輝度変化の抑制とを両立させることができる。
第2実施の形態では、高抵抗薄膜42が蛍光体層36上に形成されないので、電子放出部56からの電子ビームが高抵抗薄膜42を通さないで蛍光体層36に射突するので、その分蛍光体層36を励起する電子ビーム量が増え、第1実施の形態よりも輝度が向上する。抵抗薄膜42は、部分的に開口を有する連続膜であり、第1実施の形態の全面連続膜より剥離防止効果はやや低下するが、開口以外ではなお互いに連結していること、また低抵抗薄膜41の端部と一部重なることにより、最低限の剥離強度を保つことができる。その他、説明を省略するも、前述した第1実施の形態と同様の効果を奏する。
次に、本発明に係る画像表示装置の第3実施の形態を示す。
画素のファインピッチ化を行う場合には、電子ビームによる蛍光体層36の発光のクロストークを改善するため、非発光領域37の占める面積を増やすことが必要となる。例えば、0.5mmの画素ピッチの場合には非発光領域37の占める割合が有効画面総面積の55%程度であったものが、0.3mmの画素ピッチの場合には65%程度まで大きくする必要がある。この場合、反対に発光領域(蛍光体層)を覆う低抵抗薄膜の総面積は相対的に小さくなり、アノード電極の総合的な面積抵抗(合成の面積抵抗)が増加し、最適値からずれてくる。
第3実施の形態に係る画像表示装置は、この点の改善をも図るもので、図示しないが、非発光領域37に点在する低抵抗薄膜(いわゆるアイランド状の低抵抗薄膜)41の数や面積を増やすように構成する。高抵抗薄膜42は、第1実施の形態のように全体に形成してもよく、あるいは第2実施の形態のように低抵抗薄膜41が形成された凹状領域38及び凹部43を除いて非発光領域37表面のみに形成するようにしてもよい。その他の構成は第1実施の形態と同様であるので、詳細説明を省略する。
第3実施の形態の画像表示装置によれば、このようにアイランド状の低抵抗薄膜41の数、面積を増やすことで、アノード電極34の総合的な面積抵抗を最適な値にすることができる。その他、第1実施の形態で説明したと同様の作用効果を奏する。
図6に、本発明に係る画像表示装置の第4実施の形態を示す。図6はアノードパネルのみを示す。
前述した非発光領域(立体ブラックマトリクス)の表面に点在する低抵抗薄膜を、有効画面領域内で均一な面密度で形成した場合、表示装置によってはアノード電極供給部から離れるに従ってアノード電極における単位長さ当たりの電圧降下が急激になり、発光輝度の変化が急峻になる虞れがある。すなわち、図7Aに示すように、アノード電流I1 〜Inが抵抗r1 〜rnを通して対応する蛍光体層36から夫々電子放出部56に流れる。図7Bにアノード電極のアノード電圧供給部からの各位置における電圧降下ΔV1 、ΔV2 ・・ΔVnを見ると、実線cで示すように、電圧降下が均一でなく、急激に変化する。
第4実施の形態に係る画像表示装置は、この点の改善をも図るものである。すなわち、本実施の形態の画像表示装置73は、図6に示すように、アノードパネル35側において、前述したように、非発光領域である立体ブラックマトリクス37の凹状領域38内に蛍光体層36及び低抵抗薄膜41を形成し、立体ブラックマトリクス37の表面に形成した点在する凹部43内に低抵抗薄膜41を形成する。そして、本実施の形態では、特に、この非発光領域37に点在する低抵抗薄膜41の面密度がアノード電圧供給部74に近いほど大きくなるように構成される。
高抵抗薄膜42は、第1実施の形態のように全体に形成してもよく、あるいは第2実施の形態のように低抵抗薄膜41が形成された凹状領域38及び凹部43を除いて非発光領域37表面のみに形成するようにしてもよい。その他の構成は第1実施の形態と同様であるので、詳細説明を省略する。
第4実施形態の画像表示装置73によれば、アノード電圧供給部74から離れるに従って非発光領域37上の低抵抗薄膜41の面密度を小さくすることにより、単位長さ当たりの電圧降下を均一化することができ、図7Bの破線dで示すように、徐々にリニアに電圧降下させることができる。これにより、発光輝度の急峻な変化を抑制することができ、視覚的に輝度不均一性を目立ち難くすることができる。その他、第1実施の形態で説明したと同様の作用効果を奏する。
図8に、本発明に係る画像表示装置の第5実施の形態を示す。図8はアノードパネルのみを示す。
本実施の形態に係る表示装置75は、第1実施の形態で説明したと同じ立体構造を有する立体ブラックマトリクス76自体を高抵抗薄膜として構成する。この高抵抗薄膜を兼ねる立体ブラックマトリクス76は、例えば色素を入れた母材に抵抗性フィラーを混入した材料で形成することができる。母材としては低融点ガラス、樹脂(例えばポリイミド)、セラミック等が挙げられる。ポリイミドは窒素雰囲気中で高温で焼くと黒くなる。抵抗性フィラーとしては、カーボン、金属粒子、SiC、BN等が挙げられる。したがって、第1実施の形態で説明した高抵抗薄膜42は省略される。その他の構成は第1実施の形態と同様であるので、詳細説明を省略する。低抵抗薄膜41の面密度は第4実施の形態を適用することもできる。
第5実施の形態に係る画像表示装置75によれば、高抵抗の立体ブラックマトリクス76を形成することにより、構造の簡単化、製造の容易化を図ることができる。この様な高抵抗の立体ブラックマトリクス76と低抵抗薄膜41とによるアノード電極を構成しても、放電によるダメージを抑制し、かつ輝度均一性を確保できる等、前述の第1実施の形態と同様の効果を奏する。この実施の形態では、高抵抗膜を別途形成する必要が無いため、構造的に簡単であり低コスト化が図れる。但し、ブラックマトリックスと高抵抗膜を兼ねるため、抵抗値と黒色度(光透過率)の両立が必要であり、何れも膜厚と関連しており、パラメータ選択幅が狭い。例えば、材料としては感光性高分子にカーボンを分散させたものが適当であるが、厚すぎると抵抗値が低くなり過ぎたり、露光時の光透過率の限界などにより現像残りが出てしまったり、あまり膜厚を厚く出来ない。このため、立体の高さが低いブラックマトリックスとなり、前述の実施の形態に比べて、後方散乱電子の抑制効果がやや少なくなり、コントラストがやや低下する。しかし、低コスト志向の構造として有利である。
図9に、本発明に係る画像表示装置の第6実施の形態を示す。図9はアノードパネルのみを示す。
本実施の形態に係る画像表示装置78は、基板32上に前述の立体ブラックマトリクスと同様の立体構造を有する隔壁79を形成し、この隔壁79に囲まれた凹状領域38内に蛍光体層36と、蛍光体層36を取り囲むブラックマトリクス80とを形成する。隔壁79は蛍光体層36の発光を通さない材料で形成される。一方、隔壁79の表面(頂面)には前述と同様の点在する凹部43が形成される。そして、凹状領域38内と凹部43内に低抵抗薄膜41を形成し、全面あるいは隔壁79の表面のみに、本例では全面に高抵抗薄膜42を形成して構成される。その他の構成は第1実施の形態と同様であるので、詳細説明を省略する。
第6実施の形態に係る画像表示装置78においても、放電を抑制して放電によるダメージを抑制し、かつ輝度均一性を確保できる等、前述の第1実施の形態と同様の効果を奏する。この実施の形態は、図8の第5実施の形態と後述する図10の第7実施の形態との中間的存在である。
図10に、本発明に係る画像表示装置の第7実施の形態を示す。図10はアノードパネルのみを示す。
本実施の形態の画像表示装置81は、アノードパネル35の基板32内面に薄膜状のブラックマトリクス82と、各色蛍光体層36を形成し、ブラックマトリクス82上に蛍光体層36より高い前述と同様構造の隔壁79を形成する。そして、隔壁79の蛍光体層36が形成された凹状領域38内と、隔壁79の表面の凹部43内に低抵抗薄膜41を形成し、全面あるいは隔壁79の表面のみに、本例では全面に高抵抗薄膜42を形成して構成される。その他の構成は第1実施の形態と同様であるので、詳細説明を省略する。
第7実施の形態に係る画像表示装置81においても、放電を抑制して放電によるダメージを抑制し、かつ輝度均一性を確保できる等、前述の第1実施の形態と同様の効果を奏する。この実施の形態は、最も高品質が期待できる構造である。膜数が多く材料コストは上がるが、立体部は無色・絶縁体でもよく、形状の自由度が高い。必要な機能、すなわち後方散乱電子の遮光効果、抵抗値最適化による放電対策と輝度均一性の最大化、ブラックマトリックスとしてのピクセルの正確な規定など、を夫々の膜が分担することで、最も高性能を発揮できる。ブラックマトリックス機能は薄膜のブラックマトリックス81、後方散乱電子遮蔽は立体の隔壁(いわゆるリブ)79、抵抗機能はオーバーコートされた高抵抗薄膜42で、それぞれ分担する。
図11に、本発明に係る画像表示装置の第8実施の形態を示す。図11はアノードパネルのみを示す。
本実施の形態の画像表示装置83は、立体ブラックマトリクスによる非発光領域37に点在する低抵抗薄膜41を、立体ブラックマトリクスの頂面に凹部を形成せずに、平坦な頂面に形成する。その他の構成は第1実施の形態と同様であるので、詳細説明を省略する。
第8実施の形態に係る画像表示装置83においても、放電によるダメージを抑制し、かつ輝度均一性を確保できる等、前述の第1実施の形態と同様の効果を奏する。
なお、上述の第2実施の形態の高抵抗膜42が蛍光体層を覆わない構成では、発光輝度が向上する代わりに、後方散乱電子による無効発光(クロストーク)が劣化し、コントラストが低下してしまうような懼れのある場合が生じる。このため、用途によっては、蛍光体層を覆う低抵抗膜41の膜厚を厚くする必要がある。
上述の各実施の形態においては、電子放出素子としてスピント型が図示されているが、本発明はこれに限定されるものではなく、例えばエッジ電極型、MIM型、CNT型、あるいは表面伝導型電子放出素子などその他の例陰極電子放出素子を用いた画像表示装置、そのアノードパネルとその製造方法にも適用できる。
上述の実施の形態においては、蛍光体層36上にメタルバック層となる低抵抗薄膜41を形成し、低抵抗薄膜41上に高抵抗薄膜42を形成したが、その他、低抵抗薄膜41と高抵抗薄膜42との上下関係を逆にし、蛍光体層36上に高抵抗薄膜42を形成し、その上に低抵抗薄膜41を形成して構成することも可能である。この場合の高抵抗薄膜42は透明膜で形成するのが望ましい。
上述の実施の形態においては、各蛍光体層の周囲を囲むようなマトリックス状の立体構造の非発光領域を形成した構成としたが、その他、蛍光体層の両側を挟むように立体構造の非発光領域を配置した所謂ストライプ状の構成においても、本発明を適用することができる。更に本発明は、非発光領域の高さが発光領域(蛍光体層)の高さと同等かあるいは低い(薄い)場合にも適用することが出来る。この場合には、分割された低抵抗膜を転写によって発光領域と非発光領域にパターン転写する事が出来る。
本発明に係る画像表示装置の第1実施の形態を示す概略断面図である。 図1のカソードパネルの概略を示す斜視図である。 A,B及びC 第1実施の形態のアノードパネルの要部の平面図、そのAーA線上の断面図及びそのBーB線上の断面図である。 本発明のアノード電極の抵抗の説明の供する説明図である。 A,B及びC 本発明に係る画像表示装置の第2実施の形態を示す、アノードパネルの要部の平面図、そのAーA線上の断面図及びそのBーB線上の断面図である。 本発明に係る画像表示装置の第4実施の形態を示す、アノードパネルの要部の平面図である。 A,B 第4実施の形態の説明に供する説明図である。 A,B及びC 本発明に係る画像表示装置の第5実施の形態を示す、アノードパネルの要部の平面図、そのAーA線上の断面図及びそのBーB線上の断面図である。 A,B及びC 本発明に係る画像表示装置の第6実施の形態を示す、アノードパネルの要部の平面図、そのAーA線上の断面図及びそのBーB線上の断面図である。 A,B及びC 本発明に係る画像表示装置の第7実施の形態を示す、アノードパネルの要部の平面図、そのAーA線上の断面図及びそのBーB線上の断面図である。 A,B及びC 本発明に係る画像表示装置の第8実施の形態を示す、アノードパネルの要部の平面図、そのAーA線上の断面図及びそのBーB線上の断面図である。 本発明の説明に供する電流と輝度降下率の関係を示すグラフである。 従来のフィールド・エミッション・ディスプレイの概略断面図である。
符号の説明
31、71、73、75、78、81、83・・画像表示装置、32・・基板、33・・蛍光面、34・・アノード電極、35・・アノードパネル、36(36R,36G,36B)・・蛍光体層、37・・立体ブラックマトリクス、38・・凹状領域、41・・低抵抗薄膜、42・・高抵抗薄膜、43・・凹部、52・・基板、53・・電界放出素子、54・・カソードパネル、55・・枠体、56・・電子放出部、57・・カソード電極、58・・絶縁層、59・・ゲート電極、74・・アノード電圧供給部、76・・高抵抗膜兼用の立体ブラックマトリクス、79・・隔壁

Claims (10)

  1. 電子放出素子を複数有したカソードパネルと、アノード電極及び蛍光体層を有したアノードパネルとを備え、
    前記アノード電極が複数領域に分割された低抵抗膜と該低抵抗膜に電気的に接続された高抵抗膜とにより形成され、
    前記アノード電極を構成する低抵抗膜と高抵抗膜との合成の電気抵抗をRとしたとき、アノード電圧供給側の有効画面端部とアノード電圧供給側から最も遠い有効画面部との間の合成抵抗が10kΩ≦R≦200kΩの範囲に入るように、前記低抵抗膜及び高抵抗膜が形成されて成る
    ことを特徴とする画像表示装置。
  2. 電子放出素子を複数有したカソードパネルと、アノード電極及び蛍光体層を有したアノードパネルとを備え、
    前記アノード電極が複数領域に分割された低抵抗膜と該低抵抗膜に電気的に接続された高抵抗膜とにより形成され、
    前記分割された低抵抗膜の有効画面内における総面積が、蛍光体層の総面積よりも大きく且つ有効画面の総面積より小さく設定されて成る
    ことを特徴とする画像表示装置。
  3. 前記低抵抗膜が、前記蛍光体層上と該蛍光体層を区画する非発光領域上とに形成され、
    前記非発光領域上の低抵抗膜が前記蛍光体層上の低抵抗膜と非連続になるように形成されて成る
    ことを特徴とする請求項2記載の画像表示装置。
  4. 前記蛍光体層及びその上の低抵抗膜が非発光領域に囲まれた凹状領域内に形成され、
    前記非発光領域の低抵抗膜が、前記非発光領域に形成した凹部内に形成されて成る
    ことを特徴とする請求項3記載の画像表示装置。
  5. 前記非発光領域上の低抵抗膜の面密度を、アノード電圧供給部に近いほど大きくして成る
    ことを特徴とする請求項3記載の画像表示装置。
  6. 前記高抵抗膜が有効画面の全面にわたって形成されて成る
    ことを特徴とする請求項3記載の画像表示装置。
  7. 前記高抵抗膜が有効画面内において前記蛍光体層上を除く非発光領域上に形成されて成る
    ことを特徴とする請求項3記載の画像表示装置。
  8. 前記蛍光体層を区画する非発光領域が前記高抵抗膜で形成されて成る
    ことを特徴とする請求項1、2または3記載の画像表示装置。
  9. 前記非発光部の低抵抗膜の一つの分割面積は、発光部を覆う低抵抗膜の一つの分割面積以下である
    ことを特徴とする請求項1または2記載の画像表示装置。
  10. アノードパネル内面の非発光領域で囲まれた凹状領域に蛍光体層を形成し、蛍光体層より高い前記非発光領域の上面に部分的に複数の凹部を形成する工程と、
    前記蛍光体層が形成された凹状領域、前記非発光領域上面の凹部及び前記非発光領域上面を含む全面に低抵抗膜を形成する工程と、
    剥離手段により前記非発光領域上面の低抵抗膜のみを選択的に剥離し、前記蛍光体層が形成された凹状領域内及び前記非発光領域の凹部内に前記低抵抗膜を残す工程と、
    全面または非発光領域上面に前記低抵抗膜と電気的に接続される高抵抗膜を形成する工程とを有する
    ことを特徴とする画像表示装置の製造方法。
JP2005323872A 2005-11-08 2005-11-08 画像表示装置及びその製造方法 Pending JP2007134084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005323872A JP2007134084A (ja) 2005-11-08 2005-11-08 画像表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005323872A JP2007134084A (ja) 2005-11-08 2005-11-08 画像表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007134084A true JP2007134084A (ja) 2007-05-31

Family

ID=38155583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323872A Pending JP2007134084A (ja) 2005-11-08 2005-11-08 画像表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007134084A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047511A (ja) * 2006-08-14 2008-02-28 Samsung Sdi Co Ltd 発光装置及び表示装置
EP2154703A2 (en) 2008-08-11 2010-02-17 Canon Kabushiki Kaisha Light emitter substrate and image displaying apparatus using light emitter substrate
EP2073247A3 (en) * 2007-12-20 2010-04-21 Canon Kabushiki Kaisha Light-emitting substrate and display apparatus using the same
US8044568B2 (en) * 2008-09-04 2011-10-25 Canon Kabushiki Kaisha Light emitter substrate with different gaps between metal backs and image displaying apparatus using the same
JP2015069888A (ja) * 2013-09-30 2015-04-13 株式会社Gsユアサ 放電ランプ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158232A (ja) * 2002-11-05 2004-06-03 Sony Corp 冷陰極電界電子放出表示装置
JP2005011701A (ja) * 2003-06-19 2005-01-13 Toshiba Corp 画像表示装置
JP2005268109A (ja) * 2004-03-19 2005-09-29 Canon Inc 発光体基板およびそれを用いた画像表示装置
JP2005294157A (ja) * 2004-04-02 2005-10-20 Toshiba Corp 画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158232A (ja) * 2002-11-05 2004-06-03 Sony Corp 冷陰極電界電子放出表示装置
JP2005011701A (ja) * 2003-06-19 2005-01-13 Toshiba Corp 画像表示装置
JP2005268109A (ja) * 2004-03-19 2005-09-29 Canon Inc 発光体基板およびそれを用いた画像表示装置
JP2005294157A (ja) * 2004-04-02 2005-10-20 Toshiba Corp 画像表示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047511A (ja) * 2006-08-14 2008-02-28 Samsung Sdi Co Ltd 発光装置及び表示装置
JP4650840B2 (ja) * 2006-08-14 2011-03-16 三星エスディアイ株式会社 発光装置及び表示装置
EP2073247A3 (en) * 2007-12-20 2010-04-21 Canon Kabushiki Kaisha Light-emitting substrate and display apparatus using the same
US8159122B2 (en) 2007-12-20 2012-04-17 Canon Kabushiki Kaisha Light-emitting substrate and display apparatus using the same
EP2154703A2 (en) 2008-08-11 2010-02-17 Canon Kabushiki Kaisha Light emitter substrate and image displaying apparatus using light emitter substrate
JP2010067599A (ja) * 2008-08-11 2010-03-25 Canon Inc 発光体基板及びこれを用いた画像表示装置
EP2154703A3 (en) * 2008-08-11 2010-07-28 Canon Kabushiki Kaisha Light emitter substrate and image displaying apparatus using light emitter substrate
US8022611B2 (en) 2008-08-11 2011-09-20 Canon Kabushiki Kaisha Light emitter substrate and image displaying apparatus using light emitter substrate
US8154187B2 (en) 2008-08-11 2012-04-10 Canon Kabushiki Kaisha Light emitter substrate and image displaying apparatus using light emitter substrate
US8044568B2 (en) * 2008-09-04 2011-10-25 Canon Kabushiki Kaisha Light emitter substrate with different gaps between metal backs and image displaying apparatus using the same
US8253319B2 (en) 2008-09-04 2012-08-28 Canon Kabushiki Kaisha Light emitter substrate with improved withstand discharge characteristics, and image displaying apparatus using the same
JP2015069888A (ja) * 2013-09-30 2015-04-13 株式会社Gsユアサ 放電ランプ

Similar Documents

Publication Publication Date Title
JP2001297723A (ja) ディスプレイ
US20030230968A1 (en) Field emission display
JP2005158696A (ja) 電界放出表示装置
JP4266994B2 (ja) 電子放出デバイス,電子放出表示デバイス
JP2007134084A (ja) 画像表示装置及びその製造方法
US7436111B2 (en) Electron emission device
JP4397865B2 (ja) ディスプレイ装置
JP2007193190A (ja) 平面型表示装置の駆動方法
JP2007005276A (ja) 電界放出陰極装置及び電界放出表示装置
US7259511B2 (en) Flat panel display device with surfaces of cathodes and control electrodes lying in the same flat plane
JP2007042570A (ja) 電子放出表示装置
US20050264167A1 (en) Electron emission device
JP2005216606A (ja) 平面型表示装置
US20090015130A1 (en) Light emission device and display device using the light emission device as a light source
US7319287B2 (en) Electron emission device with grid electrode
JP2007048548A (ja) 発光型表示装置
JP2006128073A (ja) 電子放出表示装置
JP4741223B2 (ja) 電子放出素子
WO2006006355A1 (ja) 画像表示装置およびその製造方法
JP2009009819A (ja) 画像表示装置
CN101208766B (zh) 用于发光显示装置的分段导电涂层
JP2007053001A (ja) 平面型表示装置
US20080106184A1 (en) Electron emission display
US20090009690A1 (en) Light emission device and display device using the light emission device as light source
US8604680B1 (en) Reflective nanostructure field emission display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111011

A131 Notification of reasons for refusal

Effective date: 20111018

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228