JP2007124051A - 補正装置及び補正方法 - Google Patents
補正装置及び補正方法 Download PDFInfo
- Publication number
- JP2007124051A JP2007124051A JP2005310473A JP2005310473A JP2007124051A JP 2007124051 A JP2007124051 A JP 2007124051A JP 2005310473 A JP2005310473 A JP 2005310473A JP 2005310473 A JP2005310473 A JP 2005310473A JP 2007124051 A JP2007124051 A JP 2007124051A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital signal
- output
- correction
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 title claims description 119
- 238000012545 processing Methods 0.000 claims abstract description 109
- 238000006243 chemical reaction Methods 0.000 claims abstract description 45
- 238000001514 detection method Methods 0.000 description 31
- 230000006870 function Effects 0.000 description 24
- 238000005259 measurement Methods 0.000 description 17
- 238000007906 compression Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 230000006835 compression Effects 0.000 description 9
- 230000005284 excitation Effects 0.000 description 8
- 230000006837 decompression Effects 0.000 description 7
- 238000005375 photometry Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000012552 review Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910005580 NiCd Inorganic materials 0.000 description 1
- 229910005813 NiMH Inorganic materials 0.000 description 1
- 241000593989 Scardinius erythrophthalmus Species 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 201000005111 ocular hyperemia Diseases 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Landscapes
- Lens Barrels (AREA)
- Studio Devices (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】 個体差により生じていたD/A変換手段の出力のバラツキを抑える。
【解決手段】 信号処理回路402は、所望のアナログ信号に対応する第1のデジタル信号をD/A変換器404に出力し、A/D変換器414は、D/A変換器404から出力されたアナログ信号を第2のデジタル信号に変換する。信号処理回路402は、A/D変換器414より出力される第2のデジタル信号を入力し、第1のデジタル信号に対応する所望のアナログ信号のレベルと第2のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、補正値を用いて出力するデジタル信号を補正する。
【選択図】 図1
【解決手段】 信号処理回路402は、所望のアナログ信号に対応する第1のデジタル信号をD/A変換器404に出力し、A/D変換器414は、D/A変換器404から出力されたアナログ信号を第2のデジタル信号に変換する。信号処理回路402は、A/D変換器414より出力される第2のデジタル信号を入力し、第1のデジタル信号に対応する所望のアナログ信号のレベルと第2のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、補正値を用いて出力するデジタル信号を補正する。
【選択図】 図1
Description
本発明は、個体差に起因したD/A変換手段からの出力のバラツキを抑えることが可能な補正装置及び補正方法に関するものである。
従来、デジタルカメラなどの鏡筒制御装置、その中でもシャッタ駆動装置は、図16に示すように、信号処理回路301より所望の電流値を決定するデジタル信号311をD/A変換器302へ入力する。そして、D/A変換器302によって変換されたアナログ信号312は定電流値の指令値として定電流制御部303へ入力される。また、定電流制御部303においては、電流検知部304から得られる電流検知信号313とアナログ信号312との比較して得られた信号314がドライブ部305へ入力される。ドライブ部305は、信号処理回路301から入力されるドライブ部305の出力状態を決定する信号315と、定電流制御部303からの信号により、シャッタアクチュエータ306を駆動する。このような構成により、シャッタ駆動時の電流値を常に一定に保ち、シャッタ駆動スピードを一定に保つことにより、露光量のバラツキを抑えるのが一般的である。
しかしながら、図16に示すような構成の場合、D/A変換器のICの個体差による出力のバラツキにより、定電流制御の電流値のバラツキを生じるという問題があった。仮に±10%の出力バラツキをもつD/A変換器の場合、D/A変換器の出力がマイナス側最大にばらつくと(すなわち定格値の−10%出力のICが発生した場合)、電流値が−10%低下することになり、その分シャッタスピードが大きく低下することになる。
従って、最高速のシャッタスピードを保証する際に、D/A変換器の出力が定格値の−10%ばらつくことを想定して、設計値より10%低い電流値でシャッタスピードの最高速を保証しなければならない。
一方、D/A変換器の出力がプラス側最大にばらつくと(すなわち定格値の+10%出力のICが発生した場合)、電流値が+10%上がることになる。このとき、シャッタアクチュエータの両端の電圧が上がり、シャッタが駆動した際に発生する逆起電圧を吸収するマージンが減少する。多くの場合、定電流制御が可能な電流範囲で最大の電流値でシャッタを駆動することにより、最高速のシャッタスピードを実現しようとしているため、D/A変換器の出力が10%上がり、電流値も+10%上がる。このようにシャッタアクチュエータの両端の電圧が上がると、シャッタが駆動した際に発生する逆起電圧を吸収するマージンが不足することになる。従って、定電流制御ができなくなり、シャッタの露光量のバラツキを生じるという状態に陥ることになる。よって、定電流制御の制御性を確保する際に、D/A変換器の出力が定格値の10%プラス側にばらつくことを想定して、設計値より10%高い電流値で定電流制御の制御性を確保しなければならない。
このように、D/A変換器の出力バラツキがシャッタの性能を大きく左右するという大きな問題があった。上述のD/A変換器の出力のバラツキを抑える方法として、従来、レーザトリミングによりIC回路上の抵抗等をトリミングして微調整する方法があるが、コストが非常に高くなるという問題があった。
また、従来例として、D/A変換器の出力とA/D変換器の入力が接続できるようにして、実際のD/A変換器の出力をA/D変換器で読む半導体試験装置等がある(例えば、特許文献1参照)。このような従来例では、D/A変換器の出力として得ようとしている値と実際にD/A変換器より出力されている値とが所定の値よりも大きいか小さいかを判定している。しかしながら、実際にバラツキを補正することはしていない。
そこで、本発明の目的は、個体差により生じていたD/A変換手段の出力のバラツキを抑えることにある。
本発明の補正装置は、所望のアナログ信号に対応する第1のデジタル信号を出力する信号処理手段と、前記信号処理手段から出力される前記第1のデジタル信号をアナログ信号に変換するD/A変換手段と、前記D/A変換手段より出力されるアナログ信号を第2のデジタル信号に変換するA/D変換手段と、前記D/A変換手段に含まれる複数のD/A変換部からの出力を切り替えて、前記A/D変換手段に入力させる切り替え手段とを有し、前記信号処理手段は、前記A/D変換手段より出力される前記第2のデジタル信号を入力し、前記第1のデジタル信号に対応する前記所望のアナログ信号のレベルと前記第2のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、前記補正値を用いて出力するデジタル信号を補正することを特徴とする。
本発明の補正方法は、所望のアナログ信号に対応する第1のデジタル信号をアナログ信号に変換するD/A変換手段と、前記D/A変換手段より出力されるアナログ信号を第2のデジタル信号に変換するA/D変換手段とを有する補正装置による補正方法であって、前記D/A変換手段に含まれる複数のD/A変換部からの出力を切り替えて、前記A/D変換手段に入力させる切り替えステップと、前記A/D変換手段より出力される前記第2のデジタル信号を入力するステップと、前記第1のデジタル信号に対応する前記所望のアナログ信号のレベルと前記第2のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、前記補正値を用いて出力するデジタル信号を補正するステップとを含むことを特徴とする。
本発明のプログラムは、前記補正方法をコンピュータに実行させることを特徴とする。
本発明のコンピュータ読み取り可能な記録媒体は、前記プログラムを記録したことを特徴とする。
本発明の補正方法は、所望のアナログ信号に対応する第1のデジタル信号をアナログ信号に変換するD/A変換手段と、前記D/A変換手段より出力されるアナログ信号を第2のデジタル信号に変換するA/D変換手段とを有する補正装置による補正方法であって、前記D/A変換手段に含まれる複数のD/A変換部からの出力を切り替えて、前記A/D変換手段に入力させる切り替えステップと、前記A/D変換手段より出力される前記第2のデジタル信号を入力するステップと、前記第1のデジタル信号に対応する前記所望のアナログ信号のレベルと前記第2のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、前記補正値を用いて出力するデジタル信号を補正するステップとを含むことを特徴とする。
本発明のプログラムは、前記補正方法をコンピュータに実行させることを特徴とする。
本発明のコンピュータ読み取り可能な記録媒体は、前記プログラムを記録したことを特徴とする。
本発明においては、所望のアナログ信号のレベルとD/A変換手段より出力されるアナログ信号との間にバラツキがあった場合、それらの差分を用いてD/A変換手段に出力するデジタル信号を補正するように構成している。従って、本発明によれば、個体差により生じていたD/A変換手段の出力のバラツキを抑えることが可能となる。
以下、本発明を適用した好適な実施形態を、添付図面を参照しながら詳細に説明する。
−第1の実施形態−
先ず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係るシャッタ駆動装置の構成を示す図である。図1において、400はシャッタ駆動装置、401はD/A変換器補正装置である。402は信号処理回路である。信号処理回路402は、シャッタ駆動のための電流値を決定するデジタル信号をD/A変換器404へ入力し、D/A変換器404によって変換されたアナログ信号が電流の指令値として定電流制御部406へ入力される。また、D/A変換器404からの出力はA/D変換器414へ入力される。
先ず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係るシャッタ駆動装置の構成を示す図である。図1において、400はシャッタ駆動装置、401はD/A変換器補正装置である。402は信号処理回路である。信号処理回路402は、シャッタ駆動のための電流値を決定するデジタル信号をD/A変換器404へ入力し、D/A変換器404によって変換されたアナログ信号が電流の指令値として定電流制御部406へ入力される。また、D/A変換器404からの出力はA/D変換器414へ入力される。
A/D変換器414へ入力されたアナログ信号は再びデジタル信号に変換され信号処理回路402へ入力される。信号処理回路402内部の処理の詳細については、図2のフローチャートを用いて後述する。
定電流制御部406においては、電流検知部410から得られる検知信号とD/A変換器404より出力されるアナログ信号とを比較して得られる信号をドライブ部408へ出力する。ドライブ部408は、信号処理回路402から入力されるドライブ部408の出力状態を決定する信号と定電流制御部406からの入力信号とにより、シャッタアクチュエータ412を駆動する。
次に、信号処理回路402の内部処理について図2を用いて説明する。図2にD/A変換器の出力レベルを補正するフローチャートを示す。信号処理回路402は、電流設定値を決定するD/A変換器404の出力レベルを設定するデジタル信号Aを不揮発性記憶部416から読み出す(S801)。さらに信号処理回路402は、D/A変換器404の個体差のバラツキを補正するデジタル信号Bを不揮発性記憶部416から読み出す(S802)。
次に、信号処理回路402は、デジタル信号Aとデジタル信号Bとを加算したデジタル信号C(S803)をD/A変換器404へ出力する(S804)。このとき、D/A変換器404を補正するためのフラグが0であれば(S806)、S814へ進み、駆動信号の入力待ち状態となる。一方、D/A変換器404を補正するためのフラグが1であれば(S806)、信号処理回路402は、D/A変換器404が出力するアナログ信号をA/D変換器414が入力して得られるデジタル信号Dを読み込む(S807)。
信号処理回路402は、S807でA/D変換器404が出力するデジタル信号Dに対応したアナログ信号dをS801で不揮発性記憶部416から読み出したデジタル信号Aに対応したアナログ信号aから差し引いたアナログ信号レベルeを算出する(S808)。
次に信号処理回路402は、S808で算出したアナログ信号レベルeに対応したデジタル信号Eを補正データとして設定する(S809)。補正データであるデジタル信号Eがゼロで無ければ(S810)、S804で前回D/A変換器404へ入力したデジタル信号Cにデジタル信号Eを加算し(S811)、D/A変換器404に対して新たな設定値として入力する(S804)。以降、S804〜S811の処理を補正データであるデジタル信号Eがゼロになるまで繰返す。
一方、補正データであるデジタル信号Eがゼロであれば(S810)、補正フラグを解除するとともに(S812)、補正データであるデジタル信号Eを新たな補正データとして、不揮発性記憶部416へ書き直す(S813)。
続いて、ドライブ部408は駆動信号の入力待ち状態となり(S814)、駆動信号が入力されると、シャッタが駆動される(S815)。
以上のように、補正フラグを設定することによって、IC個体差によりバラツキを生じていたシャッタの駆動電流についてバラツキを抑えた設定にすることができ、従来よりもICのバラツキのマージンを少なく設定することができる。従って、シャッタスピードを高く設定することが可能となり、シャッタの性能をより一層引き出すことが可能となる。
また、一度補正値を決めた後は、経時変化、環境変化に影響を受けないことが分かっているのであれば、工場における出荷前の調整時にのみ補正フラグを設定し、D/A変換器の補正を行い、不揮発性記憶部に格納しておく。そして、ユーザが使用する際には、補正フラグを解除しておくことによって、予め不揮発性記憶部に格納してある補正データD/A変換器の出力を補正する。これによって、補正のための処理時間、リソースを考慮する必要が無く、シャッタの性能をより一層引き出すことが可能となる。
また、補正フラグを設定するか否かを状況に応じて決定できるようソフトウェアをプログラミングしておくことにより、装置の処理能力とシャッタの性能の両面を加味した柔軟な制御が可能となる。
−第2の実施形態−
次に、本発明の第2の実施形態に係る鏡筒制御装置を、図3から図15を参照して説明する。
次に、本発明の第2の実施形態に係る鏡筒制御装置を、図3から図15を参照して説明する。
図3は、本実施形態に係る鏡筒制御装置の構成を示す図である。100は鏡筒制御装置であり、10はズームレンズ、11はフォーカスレンズ、12は絞り機能を備えるシャッタ、14は光学像を電気信号に変換する撮像素子、16は撮像素子14のアナログ信号出力をデジタル信号に変換するA/D変換器である。
18は撮像素子14、A/D変換器16、D/A変換器26にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路22及びシステム制御回路50により制御される。
20は画像処理回路であり、 A/D変換器16からのデータ或いはメモリ制御回路22からのデータに対して所定の画素補間処理や色変換処理を行う。
また、画像処理回路20においては、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてシステム制御回路50が露光制御手段40、測距制御手段42に対して制御を行う。システム制御回路50が露光制御手段40、測距制御手段42に対して行なう制御としては、TTL(スルー・ザ・レンズ)方式のAF(オートフォーカス)処理、AE(自動露出)処理、EF(フラッシュプリ発光)処理等が挙げられる。
さらに、画像処理回路20においては、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてTTL方式のAWB(オートホワイトバランス)処理も行っている。
22はメモリ制御回路であり、A/D変換器16、タイミング発生回路18、画像処理回路20、画像表示メモリ24、D/A変換器26、メモリ30、圧縮・伸長回路32を制御する。
A/D変換器16のデータが画像処理回路20、メモリ制御回路22を介して、或いはA/D変換器16のデータが直接メモリ制御回路22を介して、画像表示メモリ24或いはメモリ30に書き込まれる。
24は画像表示メモリ、26はD/A変換器、28はTFT LCD等から成る画像表示部であり、画像表示メモリ24に書き込まれた表示用の画像データはD/A変換器26を介して画像表示部28により表示される。
画像表示部28を用いて撮像した画像データを逐次表示すれば、電子ファインダ機能を実現することが可能である。
また、画像表示部28は、システム制御回路50の指示により任意に表示をON/OFFすることが可能であり、表示をOFFにした場合には鏡筒制御装置100の電力消費を大幅に低減することができる。
30は撮影した静止画像や動画像を格納するためのメモリであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶量を備えている。これにより、複数枚の静止画像を連続して撮影する連射撮影やパノラマ撮影の場合にも、高速かつ大量の画像書き込みをメモリ30に対して行うことが可能となる。
また、メモリ30はシステム制御回路50の作業領域としても使用することが可能である。32は適応離散コサイン変換(ADCT)等により画像データを圧縮伸長する圧縮・伸長回路であり、メモリ30に格納された画像を読み込んで圧縮処理或いは伸長処理を行い、処理を終えたデータをメモリ30に書き込む。
40は絞り機能を備えるシャッタ12を制御する絞り制御手段であり、41は絞り機能を備えるシャッタ12を制御するシャッタ制御手段であり、フラッシュ48と連携することによりフラッシュ調光機能も有するものである。
42はフォーカスレンズ10のフォーカシングを制御するフォーカス制御手段、44はズームレンズ10の制御するズーム制御手段である。
500は、絞り制御部40とシャッタ制御部41とフォーカス制御部42とズーム制御部44と不揮発性記憶部56を含む鏡筒駆動部であり、図4を用いて以下に説明する。
図4の50はシステム制御回路であり、図3の50と同じものである。500はD/A変換器補正装置であり、40は絞り制御部、41はシャッタ制御部、42はフォーカス制御部、44はズーム制御部、56は不揮発性記憶部であり、図3に示したものと同じである。
シャッタ制御部41は、D/A変換器501、定電流制御部511、ドライブ部521と電流検知部531、シャッタ駆動アクチュエータ541で構成される。D/A変換器501はシステム制御回路50から入力される、シャッタ駆動アクチュエータを定電流駆動するための電流値を決定するデジタル信号をアナログ信号に変換し定電流制御部511へ出力する。定電流制御部511は、シャッタ駆動アクチュエータ541に流れる電流を検出する電流検知部531から得られる検知信号とD/A変換器501より入力されるアナログ信号を基にして得られた信号をドライブ部521へ出力する。
ドライブ部521は、システム制御回路50から入力されるドライブ部521の出力状態を決定する信号と、定電流制御部511からの信号により、シャッタアクチュエータ541を定電流駆動する。
絞り制御部40は、D/A変換器502、503、定電流制御部512、513、ドライブ部522、523と電流検知部532、533、絞り駆動アクチュエータであるステッピングモータ542で構成される。
D/A変換器502は、システム制御回路50から入力されるステッピングモータ542のA相コイルを定電流駆動するための電流値を決定するデジタル信号を、アナログ信号に変換し定電流制御部512へ出力する。定電流制御部512は、ステッピングモータ542のA相コイルに流れる電流を検出する電流検知部532から得られる検知信号と、D/A変換器502より入力されるアナログ信号とを基にして得られる信号をドライブ部522へ出力する。ドライブ部522は、システム制御回路50から入力されるドライブ部522の出力状態を決定する信号と、定電流制御部512からの信号とにより、ステッピングモータ542のA相コイルを定電流駆動する。
また、D/A変換器503はシステム制御回路50から入力されるステッピングモータ542のB相コイルを定電流駆動するための電流値を決定するデジタル信号を、アナログ信号に変換し定電流制御部513へ出力する。
定電流制御部513は、ステッピングモータ542のB相コイルに流れる電流を検出する電流検知部533から得られる検知信号とD/A変換器503より入力されるアナログ信号を基にして得られる信号をドライブ部523へ出力する。
ドライブ部523は、システム制御回路50から入力されるドライブ部523の出力状態を決定する信号と定電流制御部513からの信号とにより、ステッピングモータ542のB相コイルを定電流駆動する。
フォーカス制御部42は、D/A変換器504、505、定電流制御部514、515、ドライブ部524、525と電流検知部534、535、ステッピングモータ544で構成される。
D/A変換器504はシステム制御回路50から入力されるステッピングモータ544のA相コイルを定電流駆動するための電流値を決定するデジタル信号を、アナログ信号に変換し定電流制御部514へ出力する。
定電流制御部514は、ステッピングモータ544のA相コイルに流れる電流を検出する電流検知部534から得られる検知信号とD/A変換器504より入力されるアナログ信号とを基にして得られる信号をドライブ部524へ出力する。
ドライブ部524は、システム制御回路50から入力されるドライブ部524の出力状態を決定する信号と定電流制御部514からの信号とにより、ステッピングモータ544のA相コイルを定電流駆動する。
また、D/A変換器505はシステム制御回路50から入力されるステッピングモータ544のB相コイルを定電流駆動するための電流値を決定するデジタル信号を、アナログ信号に変換し定電流制御部515へ出力する。
定電流制御部515は、ステッピングモータ544のB相コイルに流れる電流を検出する電流検知部535から得られる検知信号とD/A変換器505より入力されるアナログ信号を基にして得られる信号をドライブ部525へ出力する。
ドライブ部525は、システム制御回路50から入力されるドライブ部525の出力状態を決定する信号と定電流制御部515からの信号とにより、ステッピングモータ544のB相コイルを定電流駆動する。
ズーム制御部44は、D/A変換器506、定電流制御部516、ドライブ部526と電流検知部536、ズーム駆動アクチュエータであるDCモータ546で構成されている。
D/A変換器506は、システム制御回路50から入力されるDCモータ546のリミッタ電流を決定するデジタル信号を、アナログ信号に変換し定電流制御部516へ出力する。
定電流制御部516は、DCモータ546に流れる電流を検出する電流検知部536から得られる検知信号とD/A変換器506より入力されるアナログ信号とを基にして得られる信号をドライブ部526へ出力する。
ドライブ部526は、システム制御回路50から入力されるドライブ部526の出力状態を決定する信号と定電流制御部516からの信号とにより、ズーム駆動アクチュエータであるDCモータ546の突入電流をカットする。
また、551はDCモータ546の回転を検知するためのフォトインタラプタである。フォトインタラプタ551のダイオードとフォトトランジスタの間にはプロペラが配置されており、DCモータ546の回転に応じて受光部は投光部からの光を受光・遮光を繰り返し、それに応じてセンサの出力の変化を得る。さらに、フォトインタラプタ551が出力するアナログ信号は、コンパレータ552へ入力される。コンパレータ552へ入力されたアナログ信号がD/A変換器507から入力される閾値電圧よりも高い場合はHレベル信号、閾値電圧よりも低い場合はLレベル信号がシステム制御回路50へ出力される。
508はA/D変換器であり、A/D変換器508の入力は、スイッチ部509を介して501〜507のD/A変換器の出力、及び、鏡筒の温度を検知するためのサーミスタ(温度センサ)553の出力を検知するセンサ検知部554の出力に接続されている。また、A/D変換器508の出力はシステム制御回路50に接続されている。また、システム制御回路50は、サーミスタ553から検出される温度情報を基にフォーカスのピント補正量を決定する。
スイッチ部509は、システム制御回路50からの信号を受けて501〜507のD/A変換器の出力及びセンサ検知部554の出力のいずれか一つをA/D変換器508の入力と接続する。
以上が、図4に示すD/A変換器補正装置の構成である。再び図3の説明に戻る。48はフラッシュであり、AF補助光の投光機能、フラッシュ調光機能も有する。50は鏡筒制御装置100全体を制御するシステム制御回路、52はシステム制御回路50の動作用の定数、変数、プログラム等を記憶するメモリである。
54はシステム制御回路50でのプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示する液晶表示装置、スピーカ等の表示部である。これらは、鏡筒制御装置100の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばLCDやLED、発音素子等の組み合わせにより構成されている。
また、表示部54は、その一部の機能が光学ファインダ104内に設置されている。表示部54の表示内容のうち、LCD等に表示するものとしては、シングルショット/連写撮影表示、セルフタイマ表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタスピード表示、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録媒体200及び210の着脱状態表示、通信I/F動作表示、日付け・時刻表示、等がある。
また、表示部54の表示内容のうち、光学ファインダ104内に表示するものとしては、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタスピード表示、絞り値表示、露出補正表示、等がある。
56は電気的に消去・記録可能な不揮発性記憶部であり、例えばEEPROM等が用いられる。60、62、64、66、68及び70は、システム制御回路50の各種の動作指示を入力するための操作手段であり、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。
ここで、これらの操作手段の具体的な説明を行う。60はモードダイアルスイッチで、電源オフ、自動撮影モード、撮影モード、パノラマ撮影モード、再生モード、マルチ画面再生・消去モード、PC接続モード等の各機能モードを切り替え設定することができる。
62はシャッタスイッチSW1で、不図示のシャッタボタンの操作途中でONとなり、AF(オートフォーカス)処理、AE(自動露出)処理、AWB(オートホワイトバランス)処理、EF(フラッシュプリ発光)処理等の動作開始を指示する。
64はシャッタスイッチSW2である。不図示のシャッタボタンの操作完了でONとなる。これによって、撮像素子14から読み出した信号をA/D変換器16、メモリ制御回路22を介してメモリ30に画像データを書き込む露光処理、画像処理回路20やメモリ制御回路22での演算を用いた現像処理を行なう。そして、メモリ30から画像データを読み出し、圧縮・伸長回路32で圧縮を行い、記録媒体200或いは210に画像データを書き込む記録処理という一連の処理の動作開始を指示する。
66は画像表示ON/OFFスイッチで、画像表示部28のON/OFFを設定することができる。この機能により、光学ファインダ104を用いて撮影を行う際に、TFT LCD等から成る画像表示部への電流供給を遮断することにより、省電力を図ることが可能となる。
68はクイックレビューON/OFFスイッチで、撮影直後に撮影した画像データを自動再生するクイックレビュー機能を設定する。なお、本実施形態では特に、画像表示部28をOFFとした場合におけるクイックレビュー機能の設定をする機能を備えるものとする。
70は各種ボタンやタッチパネル等からなる操作部であり、メニューボタン、セットボタン、マクロボタン、マルチ画面再生改ページボタン、フラッシュ設定ボタン、単写/連写/セルフタイマ切り替えボタン等がある。その他に、メニュー移動+(プラス)ボタン、メニュー移動−(マイナス)ボタン、再生画像移動+(プラス)ボタン、再生画像−(マイナス)ボタン、撮影画質選択ボタン、露出補正ボタン、日付/時間設定ボタン等も挙げられる。
80は電源制御手段で、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されている。電源制御手段80は、電池の装着の有無、電池の種類、電池残量の検出を行い、検出結果及びシステム制御回路50の指示に基づいてDC−DCコンバータを制御し、必要な電圧を必要な期間、記録媒体を含む各部へ供給する。
82はコネクタ、84はコネクタ、86はアルカリ電池やリチウム電池等の一次電池やNiCd電池やNiMH電池、Li電池等の二次電池、ACアダプタ等からなる電源手段である。
90及び94はメモリカードやハードディスク等の記録媒体とのインタフェースである。92及び96はメモリカードやハードディスク等の記録媒体と接続を行うコネクタである。98はコネクタ92及び或いは96に記録媒体200或いは210が装着されているか否かを検知する記録媒体着脱検知手段である。
なお、本実施形態では記録媒体を取り付けるインタフェース及びコネクタを2系統持つものとして説明している。もちろん、記録媒体を取り付けるインタフェース及びコネクタは、単数或いは複数、いずれの系統数を備える構成としても構わない。また、異なる規格のインタフェース及びコネクタを組み合わせて備える構成としても構わない。
インタフェース及びコネクタとしては、PCMIAカードやCF(コンパクトフラッシュ(登録商標))カード等の規格に準拠したものを用いて構成して構わない。
さらに、インタフェース90及び94、そしてコネクタ92及び96をPCMCIAカードやCF(コンパクトフラッシュ(登録商標))カード等の規格に準拠したものを用いて構成することができる。この場合、LANカードやモデムカード、USBカード、IEEE1394カード、P1284カード、SCSIカード、PHS等の通信カード等の各種通信カードを接続することになる。これにより、他のコンピュータやプリンタ等の周辺機器との間で画像データや画像データに付属した管理情報を転送し合うことができる。
104は光学ファインダであり、画像表示部28による電子ファインダ機能を使用すること無しに、光学ファインダのみを用いて撮影を行うことが可能である。また、光学ファインダ104内には、表示部54の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタスピード表示、絞り値表示、露出補正表示などが設置されている。
110は通信手段で、RS232CやUSB、IEEE1394、P1284、SCSI、モデム、LAN、無線通信、等の各種通信機能を有する。112は通信手段110により鏡筒制御装置100を他の機器と接続するコネクタ或いは無線通信の場合はアンテナである。
200はメモリカードやハードディスク等の記録媒体である。記録媒体200は、半導体メモリや磁気ディスク等から構成される記録部202、鏡筒制御装置100とのインタフェース204、鏡筒制御装置100と接続を行うコネクタ206を備えている。
210はメモリカードやハードディスク等の記録媒体である。記録媒体210は、半導体メモリや磁気ディスク等から構成される記録部212、鏡筒制御装置100とのインタフェース214、鏡筒制御装置100と接続を行うコネクタ216を備えている。
次に、図5及び図6を用いて、鏡筒制御装置100の動作を説明する。図5及び図6は本実施形態の鏡筒制御装置100の主ルーチンを示すフローチャートである。
電池交換等の電源が投入されたならば(S101)、システム制御回路50は、モードダイアル60の設定位置を判断する。モードダイアル60が電源OFFに設定されていたならば(S103)、各アクチュエータの制御モードを終了状態に変更し、フラグや制御変数等を含む必要なパラメータや設定値、設定モードを不揮発性記憶部56に記録する。そして、電源制御部80により画像表示部28を含む鏡筒駆動装置100各部の不要な電源を遮断する等の所定の終了処理を行った後(S105)、S103に戻る。
モードダイアル60が撮影モードに設定されていたならば(S103)、S106に進む。モードダイアル60がその他のモードに設定されていたならば(S103)、システム制御回路50は選択されたモードに応じた処理を実行し(S104)、処理を終えたならばS103に戻る。
システム制御回路50は、電源制御部80により電池等により構成される電源86の残容量や動作情況が鏡筒駆動装置100の動作に問題があるか否かを判断する(S106)。問題があるならば表示部54を用いて画像や音声により所定の警告表示を行った後に(S113)、S103に戻る。
電源86に問題が無いならば(S106)、ズームレンズ初期化処理(S107)へ進む。ズームレンズ初期化処理(S107)については、図8を用いて以下に述べる。
図7に、ズームレンズ初期化処理のフローチャートを示す。システム制御回路50は、フォトインタラプタ551の信号が入力されるコンパレータ552のスレッシュレベルを決定するD/A変換器507の出力と、A/D変換器508の入力が接続されるようスイッチ部509を設定する(S501)。
続くD/A変換器補正処理(1)ルーチン(S502)については、図11を用いて以下に述べる。図11に、D/A変換器補正処理(1)ルーチンのフローチャートを示す。
D/A変換器補正処理(1)ルーチンに入ったならば、システム制御回路50は、補正ルーチンに入っていることを示す補正フラグをセットする(S601)。次に、システム制御回路50は、D/A変換器507の出力レベルを設定するデジタル信号を不揮発性記憶部56から読み出すために、スイッチ部509の設定に対応した読み出しアドレスをセットする(S602)。
システム制御回路50は、S602でセットされたアドレスよりデジタル信号Aを読み出し(S603)、スイッチ部509が選択したD/A変換器507へ出力する(S604)。
D/A変換器507から出力されたアナログ信号はA/D変換器508へ入力され、システム制御回路50は、A/D変換器508で変換されたデジタル信号Bを読み込む(S605)。
システム制御回路50は、A/D変換器508から入力したデジタル信号Bに対応したアナログ信号レベルbを、S604でD/A変換器507へ入力したデジタル信号Aに対応したアナログ信号レベルaから差し引いた信号レベルcを算出する(S606)。
システム制御回路50は、スイッチ部509が選択したD/A変換器507に対応した、デジタル信号Cを補正データとする(S607)。
補正データがゼロでなければ(S608)、システム制御回路50はS603で不揮発性記憶部56より読み込んだデータに補正データを加算し(S610)、新たな設定値としてD/A変換器507へ入力する(S604)。S604〜S610の処理は補正データがゼロとなるまで繰り返される。
一方、補正データがゼロであるならば(S608)、補正フラグを解除して(S609)、D/A変換器補正処理(1)ルーチンを終了して、S503へ進む。
D/A変換器補正処理(1)ルーチン(S502)を終えたならば、システム制御回路50は、ズームのリミッタ電流を決定するD/A変換器506の出力とA/D変換器508の入力が接続されるようスイッチ部509を設定する(S503)。そして、D/A変換器補正処理(1)ルーチンへ進む。(S504)
D/A変換器補正処理(1)ルーチン(S504)については、同じく図11を用いて以下に述べる。
D/A変換器補正処理(1)ルーチンに入ったならば、システム制御回路50は補正ルーチンに入っていることを示す補正フラグをセットする(S601)。
次に、システム制御回路50は、スイッチ部509が選択したD/A変換器506の出力レベルを設定するデジタル信号を不揮発性記憶部56から読み出すために、スイッチ部509の設定に対応した読み出しアドレスをセットする(S602)。
システム制御回路50は、S602でセットされたアドレスよりスイッチ部509が選択したD/A変換器506へ入力するデジタル信号Aを読み出し(S603)、スイッチ部509が選択したD/A変換器506へ入力する(S604)。
D/A変換器506から出力されたアナログ信号はA/D変換器508へ入力され、システム制御回路50は、A/D変換器508で変換されたデジタル信号Bを読み込む(S605)。
システム制御回路50は、A/D変換器508が出力したデジタル信号Bに対応したアナログ信号レベルbを、S604でD/A変換器506へ入力したデジタル信号Aに対応したアナログ信号レベルaから差し引いた信号レベルcを算出する(S606)。
システム制御回路50は、スイッチ部509が選択したD/A変換器506に対応した、デジタル信号Cを補正データとする(S607)。
補正データがゼロでなければ(S608)、S603で不揮発性記憶部56より読み込んだデータに補正データを加算し(S610)、新たな設定値としてD/A変換器506へ入力する(S604)。S604〜S610の処理は補正データがゼロになるまで繰り返される。
一方、補正データがゼロであるならば(S608)、補正フラグを解除して(S609)、D/A変換器補正処理(1)ルーチンを終了して、S505へ進む。
システム制御回路50は、ズームを駆動するためのパラメータをズーム制御部44へ転送し(S505)、ズームレンズ10の初期駆動を開始し(S506)、ズームレンズ初期化処理(S107)を終了し、フォーカスレンズ初期化処理(S108)へ進む。
フォーカスレンズ初期化処理(S108)については、図8を用いて以下に述べる。図8に、フォーカスレンズ初期化処理(S108)のフローチャートを示す。
システム制御回路50は、ステッピングモータ544のマイクロステップ駆動時の各励磁位置でのA相の電流量を決定するためのD/A変換器504の出力とA/D変換器508の入力とが接続されるようスイッチ部509を設定する(S511)。続いてD/A変換器補正処理(2)ルーチン(S512)へ進む。なお、ステッピングモータ544は、フォーカスレンズ11を駆動するためのモータである。
D/A変換器補正処理(2)ルーチン(S512)については、図12を用いて以下に述べる。図12に、D/A変換器補正処理(2)ルーチンのフローチャートを示す。
D/A変換器補正処理(2)ルーチンに入ったならば、システム制御回路50は、補正ルーチンに入っていることを示す補正フラグをセットする(S701)。
次に、システム制御回路50は、不揮発性記憶部56のアドレスをセットする(S702)。ここでセットされるアドレスには、ステッピングモータ544のマイクロステップ駆動における第一の励磁位置でのA相の第一の通電量を決定するD/A変換器504の出力レベルを設定するデジタル信号が格納されている。
次に、システム制御回路50は、S702でセットされたアドレスよりスイッチ部509が選択したD/A変換器504へ入力するデジタル信号Aを読み出し(S703)、スイッチ部509が選択したD/A変換器504へ入力する(S704)。
D/A変換器504から出力されたアナログ信号はA/D変換器508へ入力され、システム制御回路50は、A/D変換器508で変換されたデジタル信号Bを読み込む(S705)。
システム制御回路50は、A/D変換器508が出力したデジタル信号Bに対応したアナログ信号レベルbを、S704でD/A変換器505へ入力したデジタル信号Aに対応したアナログ信号レベルaから差し引いた信号レベルcを算出する(S706)。
システム制御回路50は、スイッチ部509が選択したD/A変換器505に対応した、デジタル信号Cを補正データとする(S707)。
補正データがゼロでなければ(S708)、システム制御回路50は、S703で不揮発性記憶部56より読み込んだデータに補正データを加算し(S710)、新たな設定値としてD/A変換器505へ入力する(S704)。S704〜S710の処理は補正データがゼロになるまで繰り返される。
一方、補正データがゼロであれば(S708)、システム制御回路50は、S709へ進み第8番目の通電量の補正を終了したかを判定する。第8番目の通電量の補正が終わっていなければ(S711)、D/A変換器504の出力レベルを設定するデジタル信号を格納している不揮発性記憶部56の現在のアドレスに1を加えたアドレスをセットする(S712)。このようにシステム制御回路50は、ステッピングモータ544のマイクロステップ駆動における次の励磁位置でのA相の通電量を決定するD/A変換器504の出力レベルを設定するデジタル信号が格納されているアドレスをセットする。
一方、第8番目の通電量の補正が終わったならば(S711)、システム制御回路50は補正フラグを解除して(S713)、D/A変換器補正処理(2)ルーチンを終了して、S513へ進む。
次に、システム制御回路50は、ステッピングモータ544のマイクロステップ駆動時の各励磁位置でのB相の電流量を決定するためのD/A変換器504の出力とA/D変換器508の入力が接続されるようスイッチ部509を設定する(S513)。続いてD/A変換器補正処理(2)ルーチン(S514)へ進む。
D/A変換器補正処理(2)ルーチン(S514)については、A相の電流量を決定するためのD/A変換器補正処理(2)ルーチンと同様に第1の通電量から第8の通電量の8通りについて処理を行う。
D/A変換器補正処理(2)ルーチン(S514)を終了したならば、システム制御回路50は、フォーカスレンズ11を駆動するためのパラメータをフォーカス制御部42へ転送する(S515)。続いて、システム制御回路50はフォーカスレンズ11の初期動作を開始する(S516)。そして、フォーカスレンズ初期化処理(S108)を終了し、シャッタ初期化処理(S109)へ進む。
シャッタ初期化処理(S109)については、図9を用いて以下に述べる。図9に、シャッタ初期化処理(S109)のフローチャートを示す。
システム制御回路50は、シャッタ541の駆動電流を決定するD/A変換器501の出力とA/D変換器508の入力が接続されるようスイッチ部509を設定する(S521)。続いてD/A変換器補正処理(1)ルーチンへ進む。(S522)
D/A変換器補正処理(1)ルーチン(S522)については、図11を用いて以下に述べる。
D/A変換器補正処理(1)ルーチンに入ったならば、システム制御回路50は補正ルーチンに入っていることを示す補正フラグをセットする(S601)。
次に、システム制御回路50は、スイッチ部509が選択したD/A変換器501の出力レベルを設定するデジタル信号を不揮発性記憶部56から読み出すために、スイッチ部509の設定に対応した読み出しアドレスをセットする(S602)。
システム制御回路50は、S602でセットされたアドレスよりスイッチ部509が選択したD/A変換器501へ入力するデジタル信号Aを読み出し(S603)、D/A変換器501へ入力する(S604)。
D/A変換器501から出力されたアナログ信号はA/D変換器508へ入力され、システム制御回路50は、A/D変換器508で変換されたデジタル信号Bを読み込む(S605)。
システム制御回路50は、A/D変換器508が出力したデジタル信号Bに対応したアナログ信号レベルbを、S604でD/A変換器501へ入力したデジタル信号Aに対応したアナログ信号レベルaから差し引いた信号レベルcを算出する(S606)。
システム制御回路50は、スイッチ部509が選択したD/A変換器501に対応した、デジタル信号Cを補正データとする(S607)。
補正データがゼロでなければ(S608)、S603で不揮発性記憶部56より読み込んだデータに補正データを加算し(S610)、新たな設定値としてD/A変換器501へ入力する(S604)。S604〜S610の処理は補正データがゼロになるまで繰り返される。
一方、補正データがゼロであるならば(S608)、補正フラグを解除して(S609)、D/A変換器補正処理(1)ルーチンを終了して、S523へ進む。
D/A変換器補正処理(1)ルーチン(S522)を終えたならば、システム制御回路50は、シャッタ541を駆動するためのパラメータをシャッタ制御部41へ転送する(S523)。続いてシステム制御回路50は、シャッタ開動作を行い(S524)、シャッタ初期化処理(S109)を終了し、絞り初期化処理(S110)へ進む。
絞り初期化処理(S110)については、図10を用いて以下に述べる。図10に、絞り初期化処理(S110)のフローチャートを示す。
システム制御回路50は、絞りを駆動するステッピングモータ542のマイクロステップ駆動時の各励磁位置でのA相の電流量を決定するためのD/A変換器502の出力とA/D変換器508の入力が接続されるようスイッチ部509を設定する(S531)。次にD/A変換器補正処理(2)ルーチン(S532)へ進む。
D/A変換器補正処理(2)ルーチン(S532)については、図12を用いて以下に述べる。
D/A変換器補正処理(2)ルーチンに入ったならば、補正ルーチンに入っていることを示す補正フラグをセットする(S701)。
次に、システム制御回路50は、不揮発性記憶部56のスイッチ部509のアドレスをセットする(S702)。ここでセットされるアドレスには、ステッピングモータ542のマイクロステップ駆動における第一の励磁位置でのA相の第一の通電量を決定するD/A変換器503の出力レベルを設定するデジタル信号が格納されている。
システム制御回路50は、S702でセットされたアドレスよりスイッチ部509が選択したD/A変換器502へ入力するデジタル信号Aを読み出し(S703)、スイッチ部509が選択したD/A変換器502へ入力する(S704)。
D/A変換器502から出力されたアナログ信号はA/D変換器508へ入力され、システム制御回路50は、A/D変換器508で変換されたデジタル信号を読み込む(S705)。
システム制御回路50は、A/D変換器508が出力したデジタル信号Bに対応したアナログ信号レベルbを、S704でD/A変換器502へ入力したデジタル信号Aに対応したアナログ信号レベルaから差し引いた信号レベルcを算出する(S706)。
システム制御回路50は、スイッチ部509が選択したD/A変換器502に対応した、デジタルデータCを補正データとする(S707)。
補正データがゼロでなければ(S708)、システム制御回路50は、S703で不揮発性記憶部56より読み込んだデータに補正データを加算し(S710)、新たな設定値としてD/A変換器502へ入力する(S704)。S704〜S710の処理は補正データがゼロになるまで繰り返される。
一方、補正データがゼロであれば(S708)、S709へ進み、システム制御回路50は第8番目の通電量の補正を終了したかを判定する。
第8番目の通電量の補正が終わっていなければ(S711)、システム制御回路50は、D/A変換器502の出力レベルを設定するデジタル信号を格納している不揮発性記憶部56の現在のアドレスに1を加えたアドレスをセットする(S712)。このようにシステム制御回路50は、ステッピングモータ542のマイクロステップ駆動における次の励磁位置でのA相の通電量を決定するD/A変換器503の出力レベルを設定するデジタル信号が格納されているアドレスをセットする。
一方、第8番目の通電量の補正が終わったならば(S711)、システム制御回路50は補正フラグを解除して(S713)、D/A変換器補正処理(2)ルーチンを終了して、S533へ進む。
次に、システム制御回路50は、ステッピングモータ542のマイクロステップ駆動時の各励磁位置でのB相の電流量を決定するためのD/A変換器503の出力とA/D変換器508の入力が接続されるようスイッチ部509を設定する(S533)。次にD/A変換器補正処理(2)ルーチン(S534)へ進む。
D/A変換器補正処理(2)ルーチン(S534)については、A相の電流量を決定するためのD/A変換器補正処理(2)ルーチン(S532)と同様に第1の通電量から第8の通電量について処理を行う。
D/A変換器補正処理(2)ルーチン(S534)を終了したならば、システム制御回路50は、絞りを駆動するためのパラメータを絞り制御部40へ転送し(S535)、絞りの初期動作を行う(S536)。そして絞り初期化処理(S110)を終了し、鏡筒以外の初期化処理(S111)へ進む。
このように、本実施形態においては、全てのD/A変換器の補正処理をまとめて最初に行ってしまうのではなく、初期化処理での駆動時間が長いアクチュエータからD/A変換器補正処理を行う。そして、そのアクチュエータが駆動している間に、次のD/A変換器の補正処理を行い、アクチュエータを駆動している。このようにすることで、D/A変換器の補正処理をその回路ブロックが動作を要求される直前に行うことにより、処理待ちの時間を有効にD/A変換器の補正処理に当てることができる。従って、補正処理を行いながらも処理時間の短縮を図ることができる。このように、電源が投入されてから鏡筒制御装置全体が初期化されるまでの起動時間の短縮が求められる装置において効果を発揮する。
システム制御回路50は、A/D変換器508の入力と鏡筒の温度を検知するためのサーミスタ553の出力を検知するセンサ検知部554の出力とが接続されるようスイッチ部509を設定する(S111)。
このように、スイッチ部509によって切替えながら補正処理を行うことにより、補正処理を行いたいD/A変換器の数だけA/D変換器を持つ必要がなくなる。さらに、サーミスタ553の出力を検知するセンサ検知部554のように初期化後の通常動作時においてA/D変換器を必要な装置においては、そのA/D変換器をスイッチ部509により初期化処理時と通常動作時とで切替えて使用している。従って、リソースを不必要に増やすことなく少ないリソースで実現することができるため、小型化が求められる装置において絶大な効果を発揮する。
システム制御回路50は記録媒体200或いは210の動作状態が鏡筒制御装置100の動作、特に記録媒体に対する画像データの記録再生動作に問題があるか否かを判断する(S112)。問題があるならば表示部54を用いて画像や音声により所定の警告表示を行った後に(S113)、S103に戻る。
記録媒体200或いは210の動作状態に問題が無いならば(S112)、表示部54を用いて画像や音声により鏡筒制御装置100の各種設定状態の表示を行う(S114)。なお、画像表示部28の画像表示がONであったならば、画像表示部28も用いて画像や音声により鏡筒制御装置100の各種設定状態の表示を行う。
続いて、システム制御回路50は、画像表示ON/OFFスイッチ66の設定状態を調べる(S115)。画像表示ONに設定されていたならば、画像表示フラグを設定すると共に(S116)、画像表示部28の画像表示をON状態に設定する(S117)。さらに撮像した画像データを逐次表示するスルー表示状態に設定して(S118)、S121に進む。
スルー表示状態に於いては、撮像素子14、A/D変換器16、画像処理回路20、メモリ制御回路22を介して、画像表示メモリ24に逐次書き込まれたデータを、メモリ制御回路22、D/A変換器26を介して画像表示部28により逐次表示している。これにより、電子ファインダ機能を実現している。
画像表示ON/OFFスイッチ66が画像表示OFFに設定されていたならば(S115)、画像表示フラグを解除すると共に(S119)、画像表示部28の画像表示をOFF状態に設定して(S120)、S121に進む。
画像表示OFFの場合は、画像表示部28による電子ファインダ機能を使用せず、光学ファインダ104を用いて撮影を行う。この場合、電力消費量の大きい画像表示部28やD/A変換器26等の消費電力を削減することが可能となる。
なお、画像表示フラグの状態は、システム制御回路50の内部メモリ或いはメモリ52に記憶する。
図6において、シャッタスイッチSW1が押されていないならば(S121)、S103に戻る。シャッタスイッチSW1が押されたならば(S121)、S122に進み、システム制御回路50は、測距処理を行って撮影レンズ10の焦点を被写体に合わせ、測光処理を行って絞り値及びシャッタ時間を決定する(S122)。測光処理に於いて、必要であればフラッシュの設定も行う。
この測距・測光処理S122の詳細は図13を用いて後述する。測距・測光処理S122を終えたならば、S125に進む。
シャッタスイッチSW2が押されずに(S125)、さらにシャッタスイッチSW1も解除されたならば(S126)、S103に戻る。シャッタスイッチSW2が押されたならば(S125)、S129に進む。
システム制御回路50は、撮像素子12、A/D変換器16、画像処理回路20、メモリ制御回路22を介して、或いはA/D変換器から直接メモリ制御回路22を介して、メモリ30に撮影した画像データを書き込む露光処理を行なう。また、システム制御部50は、メモリ制御回路22そして必要に応じて画像処理回路20を用いて、メモリ30に書き込まれた画像データを読み出して各種処理を行う現像処理からなる撮影処理を実行する(S129)。この撮影処理(S129)の詳細は図14を用いて後述する。
システム制御回路50は、メモリ30に書き込まれた撮影画像データを読み出して、メモリ制御回路22そして必要に応じて画像処理回路20を用いて各種画像処理を行なう。また、システム制御回路50は、圧縮・伸長回路32を用いて設定したモードに応じた画像圧縮処理を行った後、記録媒体200或いは210へ画像データの書き込みを行う記録処理を実行する(S134)。この記録処理S134の詳細は図15を用いて後述する。
記録処理S134が終了した際に、シャッタスイッチSW2が押された状態であったならば(S135)、システム制御回路50はシステム制御回路50の内部メモリ或いはメモリ52に記憶される連写フラグの状態を判断する(S136)。連写フラグが設定されていたならば、連続して撮影を行うためにS129に戻り、次の撮影を行う。連写フラグが設定されていないならば(S136)、シャッタスイッチSW2が放されるまで(S135)、現在の処理を繰り返す。
記録処理(S134)が終了した際にシャッタスイッチSW2が放された状態であったならば(S135)、S141に進む。
シャッタスイッチSW1が押された状態であったならば(S141)、システム制御回路50は、S125に戻って次の撮影に備える。
シャッタスイッチSW1が放された状態であったならば(S141)、システム制御回路50は、一連の撮影動作を終えてS103に戻る。
図13は、図6のS122における測距・測光処理の詳細に示すフローチャートである。システム制御回路50は、撮像素子14から電荷信号を読み出し、A/D変換器16を介して画像処理回路20に撮影画像データを逐次読み込む(S201)。この逐次読み込まれた画像データを用いて、画像処理回路20はTTL(スルー・ザ・レンズ)方式のAE(自動露出)処理、EF(フラッシュプリ発光)処理、AF(オートフォーカス)処理に用いる所定の演算を行っている。
なお、ここでの各処理は、撮影した全画素数のうちの必要に応じた特定の部分を必要個所分切り取って抽出し、演算に用いている。これにより、TTL方式のAE、EF、AWB、AFの各処理において、中央重点モード、平均モード、評価モードの各モード等の異なるモード毎に最適な演算を行うことが可能となる。
画像処理回路20での演算結果を用いて、システム制御回路50は露出(AE)が適正と判断されるまで(S202)、露光制御手段40を用いてAE制御を行う(S203)。AE制御で得られた測定データを用いて、システム制御回路50はフラッシュが必要か否かを判断し(S204)、フラッシュが必要ならばフラッシュ・フラグをセットし、フラッシュ48を充電する(S205)。
露出(AE)が適正と判断したならば(S202)、測定データ及び或いは設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶する。画像処理回路20での演算結果及びAE制御で得られた測定データを用いて、システム制御回路50はホワイトバランス(AWB)が適正と判断されるまで(S206)、画像処理回路20を用いて色処理のパラメータを調節してAWB制御を行う(S207)。
ホワイトバランス(AWB)が適正と判断したならば(S206)、測定データ及び或いは設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶する。AE制御及びAWB制御で得られた測定データを用いて、システム制御回路50は測距(AF)が合焦と判断されるまで(S208)、測距制御手段42を用いてAF制御を行う(S209)。
測距(AF)が合焦と判断したならば(S208)、測定データ及び或いは設定パラメータをシステム制御回路50の内部メモリ或いはメモリ52に記憶し、測距・測光処理ルーチンS122を終了する。
図14は、図6のS129における撮影処理の詳細に示すフローチャートである。システム制御回路50は、システム制御回路50の内部メモリ或いはメモリ52に記憶される測光データに従い、露光制御手段40によって、絞り機能を有するシャッタ12を絞り値に応じて開放して撮像素子10を露光する(S301、S302)。
フラッシュ・フラグによりフラッシュ48が必要か否かを判断し(S303)、必要な場合はフラッシュを発光させる(S304)。
システム制御回路50は、測光データに従って撮像素子12の露光終了を待ち(S305)、シャッタ12を閉じて(S306)、撮像素子14から電荷信号を読み出す。そして、A/D変換器16、画像処理回路20、メモリ制御回路22を介して、或いはA/D変換器16から直接メモリ制御回路22を介して、メモリ30に撮影画像のデータを書き込む(S307)。
設定された撮影モードに応じてフレーム処理を行う必要があるならば(S308)、システム制御回路50は、メモリ制御回路22そして必要に応じて画像処理回路20を用いてメモリ30に書き込まれた画像データを読み出して垂直加算処理を行なう(S309)。また、システム制御回路50は、色処理(S310)を順次行った後、メモリ30に処理を終えた画像データを書き込む。システム制御回路50は、メモリ30から画像データを読み出し、メモリ制御回路22を介して画像表示メモリ24に表示画像データの転送を行う(S311)。一連の処理を終えたならば、撮影処理ルーチンS129を終了する。
図15は、図6のS134における記録処理の詳細に示すフローチャートである。システム制御回路50は、メモリ制御回路22そして必要に応じて画像処理回路20を用いて、メモリ30に書き込まれた撮影画像データを読み出して撮像素子の縦横画素比率を1:1に補間する画素正方化処理を行う(S401)。その後、メモリ30に処理を終えた画像データを書き込む。
そして、メモリ30に書き込まれた画像データを読み出して、設定したモードに応じた画像圧縮処理を圧縮・伸長回路32によって行う(S402)。その後、インタフェース90或いは94、コネクタ92或いは96を介して、メモリカードやコンパクトフラッシュ(登録商標)カード等の記録媒体200或いは210へ圧縮した画像データの書き込みを行う(S403)。記録媒体への書き込みが終わったならば、記録処理ルーチンS134を終了する。
ここで、上述した実施形態におけるD/A変換器に出力するデジタル信号の補正方法を説明する。D/A変換器から出力されるデジタル信号に対応するアナログ信号レベルがD/A変換器が入力するデジタル信号に対応するアナログ信号レベルより高い場合、それらの差分に対応するデジタル信号値をD/A変換器が入力するデジタル信号から差し引いて補正する。一方、D/A変換器から出力されるデジタル信号に対応するアナログ信号レベルがD/A変換器が入力するデジタル信号に対応するアナログ信号レベルより低い場合、それらの差分に対応するデジタル信号値をD/A変換器が入力するデジタル信号に加えて補正する。このようにすることで、IC個体差に基づくD/A変換器からの出力のバラツキを抑えることが可能となる。
上述した実施形態によれば、従来IC個体差により生じていていたD/A変換器の出力のバラツキに起因したシャッタの駆動電流のバラツキを抑えることができる。従って、従来よりも、ICのバラツキのマージンを少なく設定することができるため、シャッタスピードを高く設定することが可能となり、シャッタの性能をより一層引き出すことが可能となる。
また、スイッチ部により切り替えながら補正処理を行うことにより、補正処理を行いたいD/A変換器の数だけA/D変換器を持つ必要がなくリソースを不必要に増やすことなく少ないリソースで実現することができる。従って、小型化が求められる装置において絶大な効果を発揮する。
また、上述した実施形態においては、一度補正値を決めた後が、経時変化、環境変化に影響を受けないことが分かっているのであれば、通常ユーザがカメラを使用するための動作させるモードと工場などでの調整のために動作させるモードの2つのモードを有する。工場における出荷前の調整時にのみD/A変換器の補正を行い、不揮発性記憶部に格納しておき、ユーザが使用する際には、予め不揮発性記憶部に格納してある補正データを用いてD/A変換器の出力を補正する。従って、D/A変換器の補正がされながらも、処理のための時間を必要としないため、処理時間の短縮を求められている装置に効果を発揮する。
また、通常動作時にA/D変換器を必要とする装置においては、そのA/D変換器をスイッチ部により初期化処理時と初期化処理後の通常動作時とで切替えて使用することにより、リソースを不必要に増やすことなく少ないリソースで実現することができる。従って、小型化が求められる装置において絶大な効果を発揮する。
さらに、全てのD/A変換器の補正処理をまとめて最初に行なわず、初期化処理での駆動時間長いアクチュエータからD/A変換器補正処理を行い、そのアクチュエータが駆動している間に次のD/A変換器の補正処理を行い、アクチュエータを駆動している。このように、D/A変換器の補正処理は、その回路ブロックが動作を要求される直前に行うことにより、処理待ちの時間を有効にD/A変換器の補正処理に当てることができ、補正処理を行いながらも処理時間の短縮を図ることができる。従って、電源が投入されてから鏡筒制御装置全体が初期化されるまでの起動時間の短縮が求められる装置において、効果を発揮する。
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体をシステム或いは装置に供給し、そのシステム等のコンピュータが記憶媒体からプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、プログラムコード自体及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
また、コンピュータが読み出したプログラムコードの指示に基づき、コンピュータ上で稼動しているOS等が実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに接続された機能拡張ユニット等に備わるメモリに書込まれた後、そのプログラムコードの指示に基づきCPU等が実際の処理を行い、前述した実施形態の機能が実現される場合も含まれる。
10:ズームレンズ、11:フォーカスレンズ、12:シャッタ、14:撮像素子、16:A/D変換器、18:タイミング発生回路、20:画像処理回路、22:メモリ制御回路、24:画像表示メモリ、26:D/A変換器、28:画像表示部、30:メモリ、32:画像圧縮・伸長回路、40:絞り制御部、41:シャッタ制御部、42:フォーカス制御部、44:ズーム制御部、48:フラッシュ、50:システム制御回路、52:メモリ、54:表示部、56:不揮発性記憶部、60:モードダイアルスイッチ、62:シャッタスイッチSW1、64:シャッタスイッチSW2、66:画像表示ON/OFFスイッチ、68:クイックレビューON/OFFスイッチ、70:操作部、80:電源制御部、82:コネクタ、84:コネクタ、86:電源手段、90:インタフェース、92:コネクタ、94:インタフェース、96:コネクタ、98:記録媒体着脱検知手段、100:鏡筒制御装置、104:光学ファインダ、110:通信手段、112:コネクタ(またはアンテナ)、200:記録媒体、202:記録部、204:インタフェース、206:コネクタ、210:記録媒体、212:記録部、214:インタフェース、216:コネクタ、301:信号処理回路、302:D/A変換器、303:定電流制御部、304:電流検知部、305:ドライブ部、306:シャッタアクチュエータ、400:シャッタ制御装置、401:D/A変換器補正部、402:信号処理回路、404:D/A変換器、406:定電流制御部、408:ドライブ部、410:電流検知部、412:シャッタアクチュエータ、414:A/D変換器、416:不揮発性記憶部、500:D/A変換器補正装置、501〜507:D/A変換器、508:A/D変換器、509:スイッチ部、511〜516:定電流制御部、521〜526:ドライブ部、531〜536:電流検知部、541:シャッタアクチュエータ、542、544:ステッピングモータ、546:DCモータ、551:フォトインタラプタ、552:コンパレータ、554:センサ検出部、553:サーミスタ
Claims (10)
- 所望のアナログ信号に対応する第1のデジタル信号を出力する信号処理手段と、
前記信号処理手段から出力される前記第1のデジタル信号をアナログ信号に変換するD/A変換手段と、
前記D/A変換手段より出力されるアナログ信号を第2のデジタル信号に変換するA/D変換手段と、
前記D/A変換手段に含まれる複数のD/A変換部からの出力を切り替えて、前記A/D変換手段に入力させる切り替え手段とを有し、
前記信号処理手段は、前記A/D変換手段より出力される前記第2のデジタル信号を入力し、前記第1のデジタル信号に対応する前記所望のアナログ信号のレベルと前記第2のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、前記補正値を用いて出力するデジタル信号を補正することを特徴とする補正装置。 - 前記信号処理手段は、前記第2のデジタル信号に対応するアナログ信号のレベルが前記所望のアナログ信号のレベルより高い場合、前記第1のデジタル信号から前記補正値を差し引いたデジタル信号を前記D/A変換手段に出力することを特徴とする請求項1に記載の補正装置。
- 前記信号処理手段は、前記第2のデジタル信号に対応するアナログ信号のレベルが前記所望のアナログ信号のレベルより低い場合、前記第1のデジタル信号に前記補正値を加えたデジタル信号を前記D/A変換手段に出力することを特徴とする請求項1又は2に記載の補正装置。
- 前記D/A変換部は、所定の装置に対応付けて夫々設けられ、前記切り替え手段は、初期化処理の駆動時間が長い所定の装置に対応する前記D/A変換部の出力から順次、前記A/D変換手段に入力させるように切り替え動作を行なうことを特徴とする請求項1乃至3のいずれか1項に記載の補正装置。
- 前記所定の装置は、シャッタを駆動するアクチュエータ、絞りを駆動するアクチュエータ、フォーカスレンズを駆動するアクチュエータ及びズームを駆動するアクチュエータのうちの少なくとも何れか二つを含むことを特徴とする請求項4に記載の補正装置。
- 前記切り替え手段は、前記複数のD/A変換部からの出力とともに、鏡筒の温度を検知するためのセンサの出力を切り替えて前記A/D変換手段に入力させることを特徴とする請求項1乃至5の何れか1項に記載の補正装置。
- 前記切り替え手段は、前記D/A変換部の出力を全て前記A/D変換手段に入力させた後に、前記センサからの出力を前記A/D変換手段に入力させるように切り替え動作を行なうことを特徴とする請求項6に記載の補正装置。
- 所望のアナログ信号に対応する第1のデジタル信号をアナログ信号に変換するD/A変換手段と、前記D/A変換手段より出力されるアナログ信号を第2のデジタル信号に変換するA/D変換手段とを有する補正装置による補正方法であって、
前記D/A変換手段に含まれる複数のD/A変換部からの出力を切り替えて、前記A/D変換手段に入力させる切り替えステップと、
前記A/D変換手段より出力される前記第2のデジタル信号を入力するステップと、
前記第1のデジタル信号に対応する前記所望のアナログ信号のレベルと前記第2のデジタル信号に対応するアナログ信号のレベルとの差分に対応するデジタル信号を補正値とし、前記補正値を用いて出力するデジタル信号を補正するステップとを含むことを特徴とする補正方法。 - 請求項8に記載の補正方法をコンピュータに実行させるためのプログラム。
- 請求項9に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005310473A JP2007124051A (ja) | 2005-10-25 | 2005-10-25 | 補正装置及び補正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005310473A JP2007124051A (ja) | 2005-10-25 | 2005-10-25 | 補正装置及び補正方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007124051A true JP2007124051A (ja) | 2007-05-17 |
Family
ID=38147437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005310473A Pending JP2007124051A (ja) | 2005-10-25 | 2005-10-25 | 補正装置及び補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007124051A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041520A (ja) * | 2008-08-06 | 2010-02-18 | Sharp Corp | Dac測定方法および固体撮像装置 |
JP2010183365A (ja) * | 2009-02-05 | 2010-08-19 | Nec Corp | デジタルアナログ変換装置およびデジタルアナログ変換方法 |
JP7499633B2 (ja) | 2020-07-16 | 2024-06-14 | アズビル株式会社 | 信号出力装置およびキャリブレーション方法 |
-
2005
- 2005-10-25 JP JP2005310473A patent/JP2007124051A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041520A (ja) * | 2008-08-06 | 2010-02-18 | Sharp Corp | Dac測定方法および固体撮像装置 |
JP2010183365A (ja) * | 2009-02-05 | 2010-08-19 | Nec Corp | デジタルアナログ変換装置およびデジタルアナログ変換方法 |
JP7499633B2 (ja) | 2020-07-16 | 2024-06-14 | アズビル株式会社 | 信号出力装置およびキャリブレーション方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7030928B2 (en) | Information display control in image sensing apparatus | |
JP4809960B2 (ja) | 画像処理装置、方法および記録媒体 | |
JP4785536B2 (ja) | 撮像装置 | |
JP4902460B2 (ja) | 画像処理装置、撮像装置及び画像処理方法 | |
JP4971718B2 (ja) | 撮像装置 | |
JP5014017B2 (ja) | 撮像装置及び撮像装置の制御方法、並びにプログラム及び記憶媒体 | |
JP2007124051A (ja) | 補正装置及び補正方法 | |
JP2006115583A (ja) | 超音波モータの制御装置 | |
JP2006119996A (ja) | 電池駆動可能な機器とその不揮発性メモリ更新方法 | |
JP4681937B2 (ja) | 撮像装置及び撮像方法 | |
JP2006203689A (ja) | 撮像装置及びその制御方法及びプログラム及び記憶媒体 | |
JP2010096790A (ja) | 撮像装置 | |
JP4328697B2 (ja) | 撮像装置及びその制御方法 | |
JP4881195B2 (ja) | 撮像装置及びその制御方法、並びにプログラム及び記憶媒体 | |
JP2007158604A (ja) | 撮像装置及びその制御方法 | |
JP4914021B2 (ja) | 撮像装置 | |
JP2002077715A (ja) | 画像処理装置、方法、及びコンピュータ読み取り可能な記憶媒体 | |
JP2007189524A (ja) | 画像処理装置及び画像処理方法 | |
JP2015161893A (ja) | 撮像装置および撮像装置の制御方法 | |
JP2005215524A (ja) | 撮像方法、撮像装置、プログラム及び記憶媒体 | |
JP4557726B2 (ja) | 撮像装置及びその制御方法 | |
JP2005223766A (ja) | 撮像装置及びその制御方法 | |
JP4298534B2 (ja) | 画像表示装置及び方法 | |
JP2006039203A (ja) | 撮像装置、及び制御方法 | |
JP2006090735A (ja) | 電子機器の制御方法 |