JP2007104399A - 電力供給制御装置 - Google Patents

Abstract

【課題】センスＦＥＴの出力側からの接続ラインの断線異常を検出することが可能な電力供給制御装置を提供する。
【解決手段】電力供給制御装置１０は、センスＭＯＳＦＥＴ１６のソース電位Ｖｓ２がパワーＭＯＳＦＥＴ１５のソース電位Ｖｓ１に対して低下して電位差が生じた場合に、異常検出回路１３から異常信号が出力され、電流異常が生じたときと同様、外部端子Ｐ５に連なるプルアップ抵抗５４を利用して外部回路（例えば警告ランプ等）に異常を示す信号を出力するとともに、パワーＭＯＳＦＥＴ１５に遮断動作をさせる。
【選択図】図２

Description

本発明は、電力供給制御装置に関する。

従来、電源と負荷とを接続する電力供給ラインに、例えばパワーＭＯＳＦＥＴなどの大電力用半導体スイッチ素子を介設し、この半導体スイッチ素子をオンオフさせることにより負荷への電力供給を制御するようにした電力供給制御装置が提供されている。このような電力供給制御装置では、上記電力供給ラインに過電流が流れると上記半導体スイッチ素子の制御端子の電位を制御して当該半導体スイッチ素子をオフにして通電を遮断することにより、上記半導体スイッチ素子を保護する自己保護機能を有するものが知られている。このものは、具体的には、例えば、パワーＭＯＳＦＥＴの電流量に応じたセンス電流を流すセンスＦＥＴを設けて、この通電端子（ソースまたはドレイン）に電流検出抵抗を直列に接続し、この電流検出抵抗での電圧降下を検出して、この電圧降下が所定レベル以上になると過電流（電流異常）と判定するようになっている。
特開２００１−２１７６９６公報

ところで、上述の自己保護機能を有する電力供給制御装置では、センスＦＥＴのセンス電流の出力側からの接続ラインが何らかの原因で断線した場合、過電流異常が発生しているにもかかわらず、それを検出できる程度に電流検出抵抗の電圧降下が生じず、過電流異常を検出できないという問題があった。

本発明は上記のような事情に基づいて完成されたものであって、その目的は、センスＦＥＴのセンス電流の出力側からの接続ラインの断線異常を検出することが可能な電力供給制御装置を提供するところにある。

上記の目的を達成するための手段として、請求項１の発明に係る電力供給制御装置は、電源から負荷への電力供給ラインに設けられ当該負荷への通電を行うパワーＦＥＴと、前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴと、前記センスＦＥＴに流れるセンス電流に基づき前記電力供給ラインにおける電流異常を検出する電流異常検出回路と、前記センスＦＥＴの前記センス電流の出力側の電位レベルに基づき当該出力側からの接続ラインの断線異常を検出する断線検出回路と、を備えることを特徴とする。
なお、本発明で「センスＦＥＴのセンス電流の出力側」とは、当該センスＦＥＴがｎチャネル型のもの（ｎＭＯＳ）であればソース側であり、ｐチャネル型のもの（ｐＭＯＳ）であればドレイン側である。

請求項２の発明は、請求項１に記載の電力供給制御装置において、前記断線検出回路は、前記センスＦＥＴの出力側と、前記パワーＦＥＴの出力側との電位差に基づき前記断線異常を検出することを特徴とする。
なお、本発明で「パワーＦＥＴの出力側」とは、当該パワーＦＥＴがｎチャネル型のもの（ｎＭＯＳ）であればソース側であり、ｐチャネル型のもの（ｐＭＯＳ）であればドレイン側である。

請求項３の発明は、請求項２に記載の電力供給制御装置において、前記センスＦＥＴの出力側を、前記パワーＦＥＴの出力側と同電位レベルに保持するバッファ回路を備え、前記断線検出回路は、前記センスＦＥＴの出力側の電位レベルが、前記パワーＦＥＴの出力側の電位レベルよりも低くなったことを条件に前記断線異常を検出することを特徴とする。

請求項４の発明は、請求項１〜請求項３のいずれかに記載の電力供給制御装置において、前記電流異常及び前記断線異常の少なくともいずれか一方が検出されたことを条件に、異常信号を出力する異常出力回路が設けられていることを特徴とする。

＜請求項１の発明＞
本構成によれば、センスＦＥＴの出力側（ソース側又はドレイン側）の電位レベルに基づきその出力側からの接続ラインの断線異常を検出できる。

＜請求項２の発明＞
センスＦＥＴの出力側からの接続ラインの断線異常が発生した場合、センスＦＥＴの出力側とパワーＦＥＴの出力側（ソース側又はドレイン側）との電位差が、断線異常が発生していない正常時に対して変化する。そこで、本構成では、その電位差変化に基づき断線異常を検出するようにした。

＜請求項３の発明＞
本構成によれば、センスＦＥＴの出力側とパワーＦＥＴの出力側との電位差の有無（一定レベル以上の電位差の有無も含む）によって比較的簡単に断線異常を検出できる。

＜請求項４の発明＞
本構成によれば、電流異常及び断線異常のいずれかが発生した場合に異常信号を出力する構成とした。従って、この異常信号の出力に基づき、例えばパワーＦＥＴを強制的に遮断動作させたり、電流異常又は断線異常を外部に報知する報知動作を行うようにすることができる。

本発明の一実施形態を図１〜図４を参照しつつ説明する。
１．電力供給制御装置の全体構成
図１は、本実施形態に係る電力供給制御装置１０の全体構成を示すブロック図であり、同図に示すように、本実施形態の電力供給制御装置１０は、定電圧信号、或いは、ＰＷＭ（Pulse Width Modulation。パルス幅変調）制御信号などの制御信号Ｓ１を直接又は間接的にパワーＭＯＳＦＥＴ１５（本発明の「パワーＦＥＴ」に相当）の制御入力端子（ゲート端子Ｇ）に与えることで、このパワーＭＯＳＦＥＴ１５の出力側に連なる車両用電源（以下、単に「電源６１」という）から負荷５０への電力供給を制御するように構成されている。

なお、本実施形態では、電力供給制御装置１０は図示しない車両に搭載され、負荷５０として例えば車両用のランプ、クーリングファン用モータやデフォッガー用ヒータなどの駆動制御をするために使用される。この電力供給制御装置１０は、入力端子Ｐ１において、操作スイッチ５２が接続される構成をなし、操作スイッチ５２がＯＮとなることで動作するようになっている。なお、電源６１と負荷５０とに連なるライン７０が本発明の「電力供給ライン」に相当する。

図１に示すように、制御信号Ｓ１は入力端子Ｐ１に接続された入力インターフェース４５に入力されるようになっており、この制御信号Ｓ１の入力に応じてＦＥＴ４７がオン状態となり、保護用論理回路４０が通電される構成をなしている。保護用論理回路４０にはチャージポンプ回路４１とターンオフ回路４２がそれぞれ接続されており、さらに異常検出回路１３、過温度検知回路４８もそれぞれ接続されている。また、パワーＭＯＳＦＥＴ１５のドレイン端子Ｄ及びゲート端子Ｇの間にはダイナミッククランプ４４が接続されている。

チャージポンプ回路４１は、パワーＭＯＳＦＥＴ１５のゲート端子Ｇに接続されており、チャージポンプ回路４１とパワーＭＯＳＦＥＴ１５のゲート端子Ｇとの間には、異常検出回路１３からのライン（具体的には、後述するセンスＭＯＳＦＥＴ１６のゲート端子Ｇからのライン（図２参照））が接続されている。また、チャージポンプ回路４１とパワーＭＯＳＦＥＴ１５のゲート端子Ｇとの間のラインにおける異常検出回路１３との接続点と、パワーＭＯＳＦＥＴ１５のゲート端子Ｇとの間には、ターンオフ回路４２からのラインが接続されている。また、ターンオフ回路４２は、パワーＭＯＳＦＥＴ１５のドレイン端子Ｄとソース端子Ｓにもそれぞれ接続されている。なお、図１において図示は省略しているが、半導体スイッチ素子１１の外部端子Ｐ４には、電流電圧変換回路としてのＲＣ並列回路１２が接続され、センスＭＯＳＦＥＴ１６からのセンス電流はこのＲＣ並列回路１２を通してグランドに流れ込む。ＲＣ並列回路１２の詳細については後述する。

また、図１に示すように、電力供給制御装置１０は、パワーＭＯＳＦＥＴ１５と、異常検出回路１３と、保護用論理回路４０等、同図において点線で囲まれた回路構成がワンチップ化された形態、或いは、複数のチップで構成されてワンパッケージ内に収容された形態にて半導体スイッチ素子１１が構成されている。

２．異常検出回路及びＲＣ並列回路
図２は、電力供給制御装置１０に備えられる異常検出回路１３（本発明の「電流異常検出回路、断線検出回路」に相当）を主として示す回路図であり、同図において、一点鎖線で囲まれた構成が異常検出回路１３である。この異常検出回路１３は、パワーＭＯＳＦＥＴ１５の電流量に応じたセンス電流Ｉｓが流れるセンスＭＯＳＦＥＴ１６（本発明の「センスＦＥＴ」に相当）を有している。

異常検出回路１３は、後述するように、パワーＭＯＳＦＥＴ１５に流れる電流Ｉｐが一定以上の過電流となる「電流異常」と、センスＭＯＳＦＥＴ１６からの出力ラインの「断線異常」とを検出する。

（１）「電流異常」検出のための構成
（ａ）異常検出回路内の構成
パワーＭＯＳＦＥＴ１５は、ドレイン端子Ｄが電源端子Ｐ２に接続され、ソース端子Ｓが出力端子Ｐ３に接続されている。センスＭＯＳＦＥＴ１６は、ゲート端子Ｇ及びドレイン端子ＤがパワーＭＯＳＦＥＴ１５のゲート端子Ｇ及びドレイン端子Ｄと共通接続されている。

また、パワーＭＯＳＦＥＴ１５のソース端子Ｓ及びセンスＭＯＳＦＥＴ１６のソース端子Ｓは、オペアンプ１８の各入力端子にそれぞれ接続されており、このオペアンプ１８の出力側には、センスＭＯＳＦＥＴ１６のソース端子Ｓに連なる接続ライン７１に設けられたＦＥＴ２０のゲート端子が接続されている。より具体的には、パワーＭＯＳＦＥＴ１５のソース端子Ｓは、オペアンプ１８の逆相入力に接続され、センスＭＯＳＦＥＴ１６のソース端子Ｓは、オペアンプ１８の正相入力に接続されている。このオペアンプ１８の差動出力は、ＦＥＴ２０のゲート−ドレイン間を介して、正相入力にフィードバックされている。

このようにオペアンプ１８の差動出力をフィードバックすることによって、オペアンプ１８の正相入力の電位と逆相入力の電位とがほとんど同じになるイマジナリーショート状態となる。このため、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６のドレイン端子Ｄ同士、ソース端子Ｓ同士が互いに同電位となり、パワーＭＯＳＦＥＴ１５に流れる電流Ｉｐに対して安定した一定比率のセンス電流ＩｓをセンスＭＯＳＦＥＴ１６に流すことができる。従って、オペアンプ１８及びＦＥＴ２０は、本発明の「バッファ回路」（以下、これを「バッファ回路８０」という）を構成する。

なお、これらのパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６は、操作スイッチ５２がＯＮとなって入力端子Ｐ１から制御信号Ｓ１が入力されることを前提条件としてＯＮするように構成されている。

センスＭＯＳＦＥＴ１６からのセンス電流Ｉｓは、ＦＥＴ２４及びＦＥＴ２６からなるカレントミラー回路によってセンス電流Ｉｓと同レベルのミラー電流Ｉｓ’がＦＥＴ２６及びＦＥＴ２８の接続ラインに流れる。そして、更にＦＥＴ２８及びＦＥＴ３０からなるカレントミラー回路によってセンス電流Ｉｓと同レベルのミラー電流Ｉｓ”がＦＥＴ３０及び外部端子Ｐ４に流れるようになっている。

また、ＦＥＴ３０と外部端子Ｐ４との接続ラインにはコンパレータ３２の一方の入力端子が接続されている。また、電源６１に連なる電源ラインとグランドとの間には、抵抗３５及びツェナーダイオード３４が直列接続されてなる定電圧手段が設けられ、抵抗３５とツェナーダイオード３４との接続点にコンパレータ３２の他方の入力端子が接続されている。コンパレータ３２は、次述するＲＣ並列回路１２が接続される外部端子Ｐ４の電圧（ＲＣ並列回路１２の端子電圧Ｖｏ）が、ツェナーダイオード３４による定電圧としての閾値電圧Ｖｒを上回ったときにオン動作してハイレベルの電流異常信号Ｓ２を出力する。

（ｂ）ＲＣ並列回路
（i）回路構成
図２に示すように、ＲＣ並列回路１２は、直列接続された第１抵抗６０（抵抗値ｒ）及びコンデンサ６２と、第２抵抗６４（抵抗値Ｒ）とが並列接続されて構成されている。そして、このＲＣ並列回路１２の一端側が外部端子Ｐ４に接続され、他端側がグランドに接続される。従って、ＲＣ並列回路１２の端子電圧Ｖｏが外部端子Ｐ４を介してコンパレータ３２の入力端子に与えられる。

（ii）回路定数の設定
ここで、ＲＣ並列回路１２にセンス電流Ｉｓ（詳しくは、センス電流のミラー電流Ｉｓ”）を流した場合の端子電圧Ｖｏは、次の数式１で求めることができる。

ｒ：第１抵抗６０の抵抗値
Ｃ：コンデンサ６２の容量
Ｒ：第２抵抗６４の抵抗値
ｔ：通電時間
従って、数式１から異常検出される電流（端子電圧Ｖｏが閾値電圧Ｖｒに達したときのセンス電流Ｉｓ、以下、「異常電流Ｉｏ」という）は、次の数式２で表すことができる。

そして、通電開始当初は、センス電流Ｉｓのミラー電流Ｉｓ”が第１抵抗６０、第２抵抗６４及びコンデンサ６２に流れる。このときの異常電流Ｉｏは、上記数式２より、次の数式３に示す電流Ｉｏ１となる。

（通電時間ｔ＝０）
そして、その通電状態が継続し通電時間ｔが経過するに従って、異常電流Ｉｏは、数式４に示す電流Ｉｏ２に収束していく。

（通電時間ｔ＝∞）
以上から、異常電流Ｉｏと通電時間ｔとの関係は、図３の点線で示す収束曲線Ｌ１となる。このことは、通電開始当初、ＲＣ並列回路１２の電流／電圧の変換率が小さく異常電流Ｉｏは大きなレベルとなり（つまり、大電流を流すことができ）、そのまま通電状態が継続した場合、ＲＣ並列回路１２における電流／電圧の変換率が徐々に増大し、異常電流Ｉｏのレベルが低減していく（流すことができる電流量が低減していく）ことを意味する。要するに、ＲＣ並列回路１２は、それに流れたセンス電流Ｉｓの通電時間に応じて増大する変換率によって当該センス電流Ｉｓを端子電圧Ｖｏに変換するのである。

また、同図で実線で示した曲線は、例えば電力供給制御装置１０及び負荷５０の間に連なる配線５１（例えば電線被覆材）の発煙特性について、電流レベルと通電時間（発煙時間）との関係を示した発煙特性曲線Ｌ２である。つまり、電線５１に任意の一定電流（ワンショット電流）を継続して流したときに、当該電線５１の被覆材の焼損が発生するまでの時間を示している。

同図中でＩstdは定格電流であり、Ｉmaxは電線５１における発熱と放熱のバランスがとれた熱平衡状態で流すことが可能な平衡時限界電流である。この平衡時限界電流Ｉmaxよりも高いレベルの電流を流す場合には、過度熱抵抗領域となり、電流レベルと焼損までの通電時間ｔとが略反比例関係となる。なお、発煙特性曲線Ｌ２は例えば実験的に求めることができる。

本実施形態では、図３に示すように、上記収束曲線Ｌ１が発煙特性曲線Ｌ２よりも低いレベル領域内において当該発煙特性曲線Ｌ２にほぼ平行な曲線になるように、ＲＣ並列回路１２の各回路定数（第１抵抗６０及び第２抵抗６４の抵抗値ｒ，Ｒ、コンデンサ６２の容量Ｃ）が調整されている。また、上記電流Ｉｏ２を配線５１の定格電流Ｉstdにほぼ一致させている。ここで、第１抵抗６０及び第２抵抗６４は、通電開始当初において上記電流Ｉｏ１を設定し、上記発煙特性曲線Ｌ２を超えないようにする役割を果たす。

なお、上記発煙特性曲線Ｌ２は、電力供給制御装置１０に接続される外部回路としての配線部材（例えば配線など）の種類等によって異なるが、外付けされたＲＣ並列回路１２の回路定数（ｒ，Ｃ，Ｒ）を調整することによって、保護対象となる各配線部材の発煙特性曲線に応じた収束曲線を形成することができる。

なお、図１，２に示すように、上述の電流異常信号Ｓ２は、ＯＲ回路７２に入力され、そこから出力される異常信号Ｓ４が保護用論理回路４０に入力されるように構成されており、後述の保護動作がなされるようになっている。また、異常信号Ｓ４はＯＲ回路４９にも入力されるようになっている。そして、異常信号Ｓ４、或いは過温度検知回路４８からの温度異常を示す異常信号Ｓ３のいずれかの信号がＯＲ回路４９に入力された場合、換言すれば、異常検出回路１３で「電流異常」又は「断線異常」が検出されるか、或いは、過温度検知回路４８でパワーＭＯＳＦＥＴ１５等が一定温度以上となる「温度異常」が検出された場合には、ＦＥＴ４６がオンされ、外部端子Ｐ５に連なるプルアップ抵抗５４を利用して外部回路（例えば警告ランプ等）に異常を示す信号が出力される。

（２）「断線異常」検出のための構成
図２に示すように、異常検出回路１３には、本発明の「断線検出回路」を構成するコンパレータ７３が設けられ、このコンパレータ７３は、正相入力に上記バッファ回路８０を構成するオペアンプ１８に対して、正相入力同士及び逆相入力同士がそれぞれ接続されている。

ここで、センスＭＯＳＦＥＴ１６のソースに連なる接続ライン７１が断線していない正常時では、バッファ回路８０の作用によって、パワーＭＯＳＦＥＴ１５のソース電位Ｖｓ１と、センスＭＯＳＦＥＴ１６のソース電位Ｖｓ２とはほぼ同電位となっている。しかし、上記接続ライン７１が断線すると、パワーＭＯＳＦＥＴ１５のソース電位Ｖｓ１に対してセンスＭＯＳＦＥＴ１６のソース電位Ｖｓ２は低下し、両者に電位差が生じる。

そこで、本実施形態では、コンパレータ７３は、パワーＭＯＳＦＥＴ１５のソース電位Ｖｓ１及びセンスＭＯＳＦＥＴ１６のソース電位Ｖｓ２を入力し、両者に一定以上の電位差が生じた場合に断線異常信号Ｓ５を出力するよう動作する。なお、上記正常時でも、バッファ回路８０のフィードバック動作において両ソース電位Ｖｓ１，Ｖｓに微小な電位差は生じうる。従って、コンパレータ７３は、正常時の変動値を超える所定以上の電位差が両ソース電位Ｖｓ１，Ｖｓに生じた場合に断線異常信号Ｓ５を出力するようにされている。

ＯＲ回路７２は、上記電流異常信号Ｓ２及び断線異常信号Ｓ５のうち少なくともいずれか一方が入力されたときに異常信号Ｓ４を出力する。従って、ＯＲ回路７２は、本発明の「異常出力回路」に相当する。

３．保護用論理回路
図４には、前述の制御信号Ｓ１を受けることで起動する保護用論理回路４０の構成が示されている。この保護用論理回路４０は、チャージポンプ回路４１、ターンオフ回路４２に制御信号Ｓ６を与えてオンオフ動作させる、ラッチ回路としてのＲＳ−ＦＦ６６（ＲＳフリップフロップ）を有している。このＲＳ−ＦＦ６６はセット端子ＳにＯＲ回路６８からのセット信号ＳＥＴが入力され、リセット端子ＲにＡＮＤ回路７４からの出力信号が入力される。ＯＲ回路６８には、「電流異常」又は「断線異常」発生時の異常信号Ｓ４と「温度異常」発生時の異常信号Ｓ３とが入力され、いずれかの信号が入力されたときにセット信号ＳＥＴを出力してＲＳ−ＦＦ６６をセット状態とし、これによりＲＳ−ＦＦ６６はハイレベルの制御信号Ｓ６を出力する。

ＡＮＤ回路７４には、温度異常の異常信号Ｓ３をレベル反転した信号と、リセット信号ＲＳＴとが入力される。これにより、ＡＮＤ回路７４は、温度異常が発生せず或いは解消されて保護用論理回路４０が異常信号Ｓ３を受けていないときはリセット信号ＲＳＴを有効化させてＲＳ−ＦＦ６６をリセット状態にする。一方、温度異常の発生により保護用論理回路４０が異常信号３を受けているときはリセット信号ＲＳＴを無効化させる。このリセット信号ＲＳＴは、入力端子Ｐ１に制御信号Ｓ１が入力されたとき（負荷駆動信号が入力されたとき）、または、温度異常（過熱状態）から温度低下により復帰温度（正常に動作可能な閾値温度）に達したときにパルス信号として保護用論理回路４０に与えられる。

このような構成により、保護用論理回路４０は、制御信号Ｓ１を受けることで起動し、正常時は、チャージポンプ回路４１を駆動させ、このチャージポンプ回路４１は昇圧した電圧をパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６の各ゲート−ソース間に与えてオンして通電状態にさせるように動作する。一方、保護用論理回路４０は、上記電流異常・断線異常の異常信号Ｓ４を受けた異常検出時には、チャージポンプ回路４１をオフさせるとともに、ターンオフ回路４２を駆動させるハイレベルの制御信号Ｓ６を出力し、これにより、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６の各ゲート−ソース間の電荷を放電し、遮断動作させるように動作する。そして、この遮断動作は、制御信号Ｓ１が再入力（例えば負荷駆動信号が入力）されない限り通電状態に復帰することができない、自己復帰不能な遮断動作である。

また、保護用論理回路４０は、温度異常の異常信号Ｓ３を受けたときも制御信号Ｓ６を出力してパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６に遮断動作させる。この遮断動作は、パワーＭＯＳＦＥＴ１５が復帰温度に達したときに、保護用論理回路４０が温度異常の異常信号Ｓ３を受けなくなり、再び通電状態に復帰する、自己復帰可能な遮断動作である。

４．本実施形態の作用効果
操作スイッチ５２がＯＮされ制御信号Ｓ１が電力供給制御装置１０に与えられると、保護用論理回路４０のＲＳ−ＦＦ６６がリセット状態となる。これにより、チャージポンプ回路４１が駆動しパワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６がオンして通電状態となり、負荷５０への電力供給が開始される。

ここで、例えば配線部材（配線５１など）が短絡し、パワーＭＯＳＦＥＴ１５に大電流が流れると、これに比例した高いレベルのセンス電流Ｉｓ（Ｉｓ”）がＲＣ並列回路１２に流れる（以下、このときのセンス電流Ｉｓを「短絡電流Ｉｓ１」という）。そして、この短絡電流Ｉｓ１は、短絡異常の発生当初は、第１抵抗６０、第２抵抗６４及びコンデンサ６２に流れ込む。このとき、ＲＣ並列回路１２は低変換率状態にあるから、端子電圧Ｖｏは未だ閾値電圧Ｖｒに達することはなく、コンパレータ３２から電流異常信号Ｓ２は出力されない。

そして、そのまま短絡電流Ｉｓ１が流れ続けると、ＲＣ並列回路１２が次第に高変換率状態となり、図３で示すように、通電時間がｔ１になったとき（短絡電流Ｉｓ１と通電時間の関係が上記収束曲線Ｌ１上に達したとき）に、端子電圧Ｖｏが閾値電圧Ｖｒを超えてコンパレータ３２から電流異常信号Ｓ２が出力される。この電流異常信号Ｓ２を受けて保護用論理回路４０のＲＳ−ＦＦ６６はセット状態となってハイレベルの制御信号Ｓ６を出力して、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６に上記自己復帰不能な遮断動作をさせる。ここで、収束曲線Ｌ１は配線５１の発煙特性曲線Ｌ２よりも低いレベル領域内に設定されているから、短絡異常の発生後、その短絡異常が継続する場合には通電時間ｔ１経過後にパワーＭＯＳＦＥＴ１５に遮断動作させて、配線５１が焼損等することを防止することができる。即ち、電力供給制御装置１０は、配線５１を保護する、いわゆるヒューズ機能を有しているのである。

また、短絡状態にはならなくても何らかの原因により、パワーＭＯＳＦＥＴ１５に定格電流Ｉstdよりも大きい電流が流れる過電流異常が発生する場合がある（以下、このときのセンス電流Ｉｓを「過電流Ｉｓ２（＜短絡電流Ｉｓ１）」という）。この場合、この過電流異常が継続し、図３に示すように、通電時間がｔ２（＞ｔ１）になったとき（過電流Ｉｓ２と通電時間の関係が上記収束曲線Ｌ１上に達したとき）に、端子電圧Ｖｏが閾値電圧Ｖｒを超えてコンパレータ３２から電流異常信号Ｓ２が出力される。これにより、過電流異常の発生後、その過電流異常が継続する場合には通電時間ｔ２経過後にパワーＭＯＳＦＥＴ１５に自己復帰不能な遮断動作させて、配線５１が焼損等することを防止することができる。

このように、本実施形態に係る電力供給制御装置１０は、例えば短絡異常や過電流異常などの電流異常が発生した場合、各異常電流レベルに応じた適切な通電時間（ｔ１，ｔ２）で自己復帰不能な遮断動作を実行することができる。

また、ＲＣ並列回路１２は、半導体スイッチ１１の外部に設けた構成であるから、製造過程に起因する抵抗値のばらつき（いわゆる倍半分とも称されるような大きなばらつき）を抑えてＲＣ並列回路１２の特性を精度よく設定でき、且つ、回路定数を自由に設定でき、ひいては、配線に応じた高精度のヒューズ機能を実現できる。

しかも、ＲＣ並列回路１２は、直列接続された第１抵抗６０及びコンデンサ６２と、第２抵抗６４とが並列接続された構成である。この構成であれば、通電開始当初や異常電流発生当初における異常電流Ｉｏの最大電流量を、上記数式３で示すように有限値にすることができる。従って、第１，２抵抗６０，６４の抵抗値Ｒ，ｒを調整することで、パワーＭＯＳＦＥＴ１５やセンスＭＯＳＦＥＴ１６の最大許容電流値を超えない値に設定してパワーＭＯＳＦＥＴ１５やセンスＭＯＳＦＥＴ１６を保護できるようにすることができる。

また、電力供給制御装置１０は、センスＭＯＳＦＥＴ１６の接続ライン７１が断線した場合には、異常検出回路１３から異常信号が出力され、電流異常が生じたときと同様、外部端子Ｐ５に連なるプルアップ抵抗５４を利用して外部回路（例えば警告ランプ等）に異常を示す信号を出力するとともに、パワーＭＯＳＦＥＴ１５に遮断動作をさせる。そして、この遮断動作は、断線異常が解消されない限り保持される。従って、接続ライン７１の断線異常によってＲＣ並列回路１２の端子電圧Ｖｏが上昇しなくなり、電流異常が発生しているにもかかわらずその「電流異常」が異常検出回路１３にて検出されないという事態を回避できる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態において、電流電圧変換回路としては、ＲＣ並列回路１２の代わりに単なる外部抵抗であってもよい。

（２）上記実施形態では、断線異常が検出された場合、外部端子Ｐ５に連なるプルアップ抵抗５４を利用して外部回路（例えば警告ランプ等）に異常を示す信号を出力することと、パワーＭＯＳＦＥＴ１５に遮断動作をさせることとの両方を実行する構成としたが、これに限らず、いずれか一方のみを実行する構成であっても勿論よい。

（３）上記実施形態のバッファ回路８０は、ｎチャネル型のＦＥＴ２０を有する構成としたが、これに限らず、ｐチャネル型のＦＥＴであり、オペアンプ１８は、その逆相入力にセンスＭＯＳＦＥＴ１６のソース端子Ｓを接続し、その正相入力にパワーＭＯＳＦＥＴ１５のソース端子Ｓを接続し、このオペアンプ１８の差動出力を、ＦＥＴを介して、逆相入力にフィードバックさせる構成であってもよい。

（４）上記実施形態では、主として電力供給制御装置１０に連なる配線５１等の外部回路の保護を目的としてＲＣ並列回路１２の回路定数等を設定したものとしたが、これに限らず、電力供給制御装置１０自体を保護する目的で当該電力供給制御装置１０の破壊特性等を考慮してＲＣ並列回路１２の回路定数等を設定するものであってもよい。

（５）上記実施形態では、パワーＭＯＳＦＥＴ１５及びセンスＭＯＳＦＥＴ１６は、ｎチャネル型のものとしたが、これに限らず、ｐチャネル型のものであってもよい。この場合、バッファ回路８０のオペアンプ１８の各入力には、パワーＭＯＳＦＥＴ１５のドレイン端子Ｄ及びセンスＭＯＳＦＥＴ１６のドレイン端子Ｄがそれぞれ接続され、両ドレイン電圧の電位差に基づきセンスＭＯＳＦＥＴ１６のドレイン側に連なる接続ラインの断線検出を行うものとなる。なお、この構成ではチャージポンプ回路４１は不要となる。

本発明の一実施形態の電力供給制御装置の全体構成を例示するブロック図 異常検出回路の構成を主として例示する回路図 収束曲線と発煙特性曲線とを示したグラフ 保護回路を概念的に例示するブロック図

符号の説明

１０…電力供給制御装置
１３…異常検出回路（電流異常検出回路、断線検出回路）
１５…パワーＭＯＳＦＥＴ（パワーＦＥＴ）
１６…センスＭＯＳＦＥＴ（センスＦＥＴ）
１８…オペアンプ（バッファ回路）
２０…ＦＥＴ（バッファ回路）
５０…負荷
６１…電源
７０…ライン（電力供給ライン）
７１…接続ライン
７２…ＯＲ回路（異常出力回路）
８０…バッファ回路
Ｓ４…異常信号

Claims (4)

1. 電源から負荷への電力供給ラインに設けられ当該負荷への通電を行うパワーＦＥＴと、
   前記パワーＦＥＴの電流量に応じたセンス電流が流れるセンスＦＥＴと、
   前記センスＦＥＴに流れるセンス電流に基づき前記電力供給ラインにおける電流異常を検出する電流異常検出回路と、
   前記センスＦＥＴの前記センス電流の出力側の電位レベルに基づき当該出力側からの接続ラインの断線異常を検出する断線検出回路と、を備えることを特徴とする電力供給制御装置。
2. 前記断線検出回路は、前記センスＦＥＴの出力側と、前記パワーＦＥＴの出力側との電位差に基づき前記断線異常を検出することを特徴とする請求項１に記載の電力供給制御装置。
3. 前記センスＦＥＴの出力側を、前記パワーＦＥＴの出力側と同電位レベルに保持するバッファ回路を備え、
   前記断線検出回路は、前記センスＦＥＴの出力側の電位レベルが、前記パワーＦＥＴの出力側の電位レベルよりも低くなったことを条件に前記断線異常を検出することを特徴とする請求項２に記載の電力供給制御装置。
4. 前記電流異常及び前記断線異常の少なくともいずれか一方が検出されたことを条件に、異常信号を出力する異常出力回路が設けられていることを特徴とする請求項１〜請求項３のいずれかに記載の電力供給制御装置。

Images