JP2007103626A - 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置、および電子機器 - Google Patents
半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置、および電子機器 Download PDFInfo
- Publication number
- JP2007103626A JP2007103626A JP2005290858A JP2005290858A JP2007103626A JP 2007103626 A JP2007103626 A JP 2007103626A JP 2005290858 A JP2005290858 A JP 2005290858A JP 2005290858 A JP2005290858 A JP 2005290858A JP 2007103626 A JP2007103626 A JP 2007103626A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- coating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】簡易な方法で、トランジスタのソース・ドレイン電極間のチャネル長を短く、均一に形成する。
【解決手段】表面に下地絶縁膜102を形成したガラス基板101上にソース・ドレイン電極103を形成し、ソース・ドレイン間に不純物含有液体シリコン材料を塗布して塗布膜104を形成し、塗布膜104にレーザー光を照射して一部を除去し、第1の塗布膜106と第2の塗布膜107とに分離し、第1の塗布膜106と第2の塗布膜107とを焼成してN型シリコン膜にする。さらに、第1のN型シリコン膜108と第2のN型シリコン膜109の間に半導体膜110を形成し、半導体膜110上にゲート絶縁膜111、ゲート電極113を順次形成する。
【選択図】図1
【解決手段】表面に下地絶縁膜102を形成したガラス基板101上にソース・ドレイン電極103を形成し、ソース・ドレイン間に不純物含有液体シリコン材料を塗布して塗布膜104を形成し、塗布膜104にレーザー光を照射して一部を除去し、第1の塗布膜106と第2の塗布膜107とに分離し、第1の塗布膜106と第2の塗布膜107とを焼成してN型シリコン膜にする。さらに、第1のN型シリコン膜108と第2のN型シリコン膜109の間に半導体膜110を形成し、半導体膜110上にゲート絶縁膜111、ゲート電極113を順次形成する。
【選択図】図1
Description
本発明は、半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置、および電子機器に関するものである。
トランジスタにおいては、ソース・ドレイン電極と、チャネル領域を形成する半導体膜との間の接触抵抗を低減するために、N型半導体膜やP型半導体膜をソース・ドレイン電極と半導体膜の間に設けている。
N型半導体膜を形成する一般的な方法は、基板の下地保護膜上に金属材料を塗布した後、パターニングを行ってソース・ドレイン電極を形成する。その後、基板全面にホスフィンプラズマ処理を施して表面にリンを拡散させた層を形成する。さらに、その上に半導体膜、絶縁膜等を形成する。
このような、ホスフィンプラズマ処理を用いてN型半導体膜を形成する技術は、例えば特許文献1に開示されている。
このような、ホスフィンプラズマ処理を用いてN型半導体膜を形成する技術は、例えば特許文献1に開示されている。
しかし、上述したような従来の方法では、フォトエッチングを用いて金属電極を形成するため、チャネル長の短縮に限界があり、また、均一な幅のチャネルを形成することが難しかった。
また、基板全体にホスフィンプラズマ処理を施すため、下地保護膜上に拡散したリンが半導体膜のバックチャネル領域に拡散し、界面順位を形成してトランジスタの特性を劣化させることがあった。
そこで本発明の目的は、簡易な方法で、電極間のチャネル長を短く、均一に形成することである。
上記目的を達成するため本発明にかかる半導体装置の製造方法は、基板上に第1の金属膜と第2の金属膜とを形成する工程と、上記第1の金属膜と上記第2の金属膜との間に不純物含有液体材料を塗布して塗布膜を形成する工程と、上記塗布膜にエネルギー線を照射して一部を除去し、第1の塗布膜と第2の塗布膜とに分離する工程と、上記第1の塗布膜と上記第2の塗布膜との間に半導体膜を形成する工程とを有する。
上記エネルギー線としては、上記塗布膜がそのエネルギーを吸収し、それにより塗布膜を除去できる物であればよく、これらのエネルギー線としては例えば赤外線または可視光線または紫外線またはエックス線またはガンマ線または電子線またはイオンビームまたはレーザー光線を利用することが可能である。
これらのエネルギー線はそのエネルギー線幅を非常に微細に絞る事が可能であり、また非常に制御良くコントロールする事が可能である為、この方法を用いて第1および第2の金属膜の間に塗布膜を形成することにより、簡易な方法で、金属電極間のチャネル長を短く、均一に形成することができる。
また、ホスフィンプラズマ処理を行わないため、半導体膜のバックチャネル領域にリンが拡散して半導体装置の特性を劣化させるのを防ぐことができる。
これらのエネルギー線はそのエネルギー線幅を非常に微細に絞る事が可能であり、また非常に制御良くコントロールする事が可能である為、この方法を用いて第1および第2の金属膜の間に塗布膜を形成することにより、簡易な方法で、金属電極間のチャネル長を短く、均一に形成することができる。
また、ホスフィンプラズマ処理を行わないため、半導体膜のバックチャネル領域にリンが拡散して半導体装置の特性を劣化させるのを防ぐことができる。
上記不純物含有液体材料は、例えばN型もしくはP型の半導体膜を形成できる不純物含有液体シリコン材料であり、溶媒にシラン化合物を溶解し、不純物としてリンやホウ素等を混合したものを用いることができる。
また、本発明にかかる半導体装置の製造方法は、上記半導体膜上に絶縁膜を形成する工程と、上記絶縁膜上にゲート電極を形成する工程を有し、上記基板は基材上に下地絶縁膜が形成されたものとすることにより、トップゲート型のトランジスタの製造に適用することができる。
また、本発明にかかる半導体装置の製造方法は、上記基板を、基材上にゲート電極とゲート絶縁膜とが順に形成されたものとすることにより、ボトムゲート型のトランジスタの製造に適用することができる。
また、本発明にかかる半導体装置の製造方法は、上記基板表面と上記不純物含有液体材料との接触角が上記第1の金属膜と上記不純物含有液体材料との接触角よりも大きいことを特徴とする。
このため、上記不純物含有液体材料が上記基板表面ではじかれて上記金属膜に接触しなくなるのを防ぎ、塗布膜の形状を良好に形成することができる。
このため、上記不純物含有液体材料が上記基板表面ではじかれて上記金属膜に接触しなくなるのを防ぎ、塗布膜の形状を良好に形成することができる。
また、上記塗布膜にレーザー光を照射して一部を除去した後、上記半導体膜を形成するのに先立ち、上記第1の塗布膜と上記第2の塗布膜とに熱処理または光処理を行い、上記第1の塗布膜と上記第2の塗布膜とをN型またはP型半導体膜にするのが望ましい。このようにN型またはP型の半導体膜とする事によって、ソース・ドレイン電極とチャネル部との接触抵抗を低減することが可能になり、より特性の良好な薄膜トランジスタを形成することができる。
本発明にかかる半導体装置の製造方法は、電気光学装置や電子機器の製造方法に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置などをいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
本発明にかかる半導体装置は、基板上に形成された第1の金属膜と第2の金属膜と、少なくとも上記第1の金属膜と上記第2の金属膜との間に形成された、第1の導電膜および第2の導電膜と、少なくとも上記第1の導電膜と上記第2の導電膜との間に形成された半導体膜と、上記半導体膜上に形成された絶縁膜とを有する。
これにより、ソース・ドレイン領域間のチャネル長が短く均一な半導体装置を得ることができる。
第1および第2の導電膜は、例えばN型またはP型の半導体膜である。
これにより、ソース・ドレイン領域間のチャネル長が短く均一な半導体装置を得ることができる。
第1および第2の導電膜は、例えばN型またはP型の半導体膜である。
本発明にかかる半導体装置は、電気光学装置や電子機器に適用することができる。
以下、本発明の実施例について図面を参照して説明する。
実施の形態1.
図1および図4は、本発明によるトランジスタ(半導体装置)100の製造工程を示す図である。
まず、図1(A)に示すように、ガラス基板(基材)101上に下地絶縁膜102を形成する。
下地絶縁膜102は、例えばTEOS−CVD法を用いて、200nmの厚さのシリコン酸化膜(SiO2)を成膜する。
実施の形態1.
図1および図4は、本発明によるトランジスタ(半導体装置)100の製造工程を示す図である。
まず、図1(A)に示すように、ガラス基板(基材)101上に下地絶縁膜102を形成する。
下地絶縁膜102は、例えばTEOS−CVD法を用いて、200nmの厚さのシリコン酸化膜(SiO2)を成膜する。
次に、下地絶縁膜102上に金属膜を形成する。金属膜は、例えばスパッタ法を用いて200nmの厚さでAl(アルミニウム)を堆積することにより形成する。
次に、図1(B)に示すように、形成した金属膜をフォトエッチングによってパターニングし、ソース・ドレイン電極103(第1の金属膜、第2の金属膜)を形成する。
図2(A)は、ソース・ドレイン電極103を上から見た図である。ここでは、ソース・ドレイン電極103は、幅30μm、チャネル長(ソース・ドレイン間の距離)50μm、チャネル幅200μmに形成する。
次に、図1(B)に示すように、形成した金属膜をフォトエッチングによってパターニングし、ソース・ドレイン電極103(第1の金属膜、第2の金属膜)を形成する。
図2(A)は、ソース・ドレイン電極103を上から見た図である。ここでは、ソース・ドレイン電極103は、幅30μm、チャネル長(ソース・ドレイン間の距離)50μm、チャネル幅200μmに形成する。
次に、図1(C)に示すように、インクジェット装置等を用いて、ソース・ドレイン両電極をまたぐようにしてN型シリコン膜を形成するための液体シリコン材料などの不純物含有液体材料を配置し、塗布膜104を形成する。
液体シリコン材料としては、例えばシクロペンタシラン10mlに対して波長254nmの紫外光を10分間照射してポリマー化させた化合物と、ドーパントとしての黄燐100mgをトルエン100mlに溶解させた高次シラン溶液を用いることができる。
液体シリコン材料としては、例えばシクロペンタシラン10mlに対して波長254nmの紫外光を10分間照射してポリマー化させた化合物と、ドーパントとしての黄燐100mgをトルエン100mlに溶解させた高次シラン溶液を用いることができる。
なお、溶媒の種類や希釈濃度、ドーパントとして用いる化合物は上記のものには限られず、最終的に所望のシリコン膜が得られるように適宜調整することができる。
すなわち、液体シリコン材料は、N型もしくはP型の半導体膜を形成できる液体材料であればよく、溶媒にシラン化合物を溶解したものに、不純物を混合したものを用いることができる。
すなわち、液体シリコン材料は、N型もしくはP型の半導体膜を形成できる液体材料であればよく、溶媒にシラン化合物を溶解したものに、不純物を混合したものを用いることができる。
シラン化合物としては、他にもシクロヘキサシラン、シクロヘプタシラン等の1個の環状構造を有するもの、また、2個の環状構造を有するものとして、1、1’−ビシクロブタシラン、1、1’−ビシクロペンタシラン、1、1’−ビシクロヘキサシラン、1、1’−ビシクロヘプタシラン、1、1’−シクロブタシリルシクロペンタシラン、1、1’−シクロブタシリルシクロヘキサシラン、1、1’−シクロブタシリルシクロヘプタシラン、1、1’−シクロペンタシリルシクロヘキサシラン、1、1’−シクロペンタシリルシクロヘプタシラン、1、1’−シクロヘキサシリルシクロヘプタシラン、スピロ[2、2]ペンタシラン、スピロ[3、3]ヘプタタシラン、スピロ[4、4]ノナシラン、スピロ[4、5]デカシラン、スピロ[4、6]ウンデカシラン、スピロ[5、5]ウンデカシラン、スピロ[5、6]ウンデカシラン、スピロ[6、6]トリデカシラン等が挙げられ、その他にこれらの骨格の水素原子を部分的にSiH3基やハロゲン原子に置換したケイ素化合物を挙げることができる。これらは2種以上を混合して使用することもできる。
さらに、シラン化合物としては、前述の環状構造を有するシラン化合物が好ましいが、n−ペンタシラン、n−ヘキサシラン、n−ヘプタシラン等のシラン化合物や、ホウ素原子および/又はリン原子等により変性された変性シラン化合物等を併用してもよい。
また、シラン化合物を溶解する溶媒としては、n−ヘキサン、n−ヘプタン、n−オクタン、n−デカン、ジシクロペンタン、ベンゼン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒の他、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系溶、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、クロロホルムなどの極性溶媒を挙げることができる。これらのうち、シラン化合物の溶解性と該溶液の安定性の点で炭化水素系溶媒、エーテル系溶媒が好ましく、さらに好ましい溶媒としては炭化水素系溶媒を挙げることができる。これらの溶媒は、単独でも、或いは2種以上の混合物としても使用できる。
また、ドーパントとして用いる化合物としては、ホウ素[B]、アルミニウム[Al]、ガリウム[Ga]、インジウム[In]、タリウム[Tl]などの周期律表第3族原子を含有する物質、または、リン[P]、砒素[As]、アンチモン[Sb]、ビスマス[Bi]などの周期律表第5族原子を含有する物質を挙げることができる。
なお、液体シリコン材料の塗布の方法は、インクジェット法の他にも、ディスペンス法など所定の領域に所定の量の液体材料を塗布できる方法を用いることができる。
ここで、塗布される液体シリコン材料は表面張力が非常に高いため、シリコン酸化膜(SiO2)等で形成された下地絶縁膜102上では液体シリコン材料ははじかれやすい。このため、液体シリコン材料が下地絶縁膜102上で図3(A)に示すような状態になりやすく、塗布膜104の膜厚と形状のコントロールが難しい。
しかし、トランジスタ100では、濡れ性の非常に高い金属(液体シリコン材料との接触角が、下地絶縁膜102と液体シリコン材料との接触角よりも大きい)で形成されたソース・ドレイン電極103の間に塗布膜104を形成するため、塗布膜104は図3(B)に示すような状態に形成され、良好な形状の塗布膜104を得ることができる。
しかし、トランジスタ100では、濡れ性の非常に高い金属(液体シリコン材料との接触角が、下地絶縁膜102と液体シリコン材料との接触角よりも大きい)で形成されたソース・ドレイン電極103の間に塗布膜104を形成するため、塗布膜104は図3(B)に示すような状態に形成され、良好な形状の塗布膜104を得ることができる。
次に、図1(C)に示す状態の基板を、例えば10Torr、100℃の条件下で1時間加熱し、塗布膜104を形成する溶液中の溶媒を除去する。
塗布膜104中の溶媒を除去したら、エネルギー200mJ/cm2、幅20μmのXeClのエキシマレーザーを10cm/sでスキャンすることにより塗布膜104の一部を除去し、図1(D)に示すように、チャネル領域105を形成する。図1(D)を上面から見た図を図2(B)に示す。レーザー照射により、0.1μm程度の非常に幅の狭いチャネル領域105を形成することができる。
塗布膜104中の溶媒を除去したら、エネルギー200mJ/cm2、幅20μmのXeClのエキシマレーザーを10cm/sでスキャンすることにより塗布膜104の一部を除去し、図1(D)に示すように、チャネル領域105を形成する。図1(D)を上面から見た図を図2(B)に示す。レーザー照射により、0.1μm程度の非常に幅の狭いチャネル領域105を形成することができる。
次に、図1(D)に示す状態の基板を、例えば500℃で2時間加熱する。これにより、レーザー照射による一部の除去によって分割された第1の塗布膜106、第2の塗布膜107が焼成され第1のN型シリコン膜108、第2のN型シリコン膜109(第1の導電膜、第2の導電膜)となる。
なお、レーザー照射によるチャネル領域105の形成は、焼成によりN型シリコン膜となった後で行うよりも、上記のように焼成前の前駆体の状態で行う方が、照射に必要なエネルギーが少なくて済む。
次に、図1(E)に示すように、チャネル領域105に半導体膜110を形成する。具体的には、例えばシクロペンタシラン10mlに対して波長254nmの紫外光を10分照射してポリマー化させた化合物をトルエンに溶かした溶液を、インクジェット法を用いてチャネル領域105に塗布し、450℃で2時間焼成する。次に、エネルギー300mJ/cm2のXeClのエキシマレーザーを照射して結晶化アニールを行い、チャネル領域105のアモルファスシリコンがポリシリコン膜となるように再結晶化させる。同時に、第1のN型シリコン膜108、第2のN型シリコン膜109の活性化アニールを行うことができる。
次に、30秒の希フッ酸処理により半導体膜110の表面酸化膜を除去した後、TEOS−CVD法によって、厚さ120nmのゲート絶縁膜111を成膜する(図4(A))。さらに、フォトエッチングによってコンタクトホールを形成し(図4(B))、ソース・ドレイン電極112、ゲート電極113を形成する(図4(C))。
以上のように、ドーパントを含む液体シリコン材料を用いて形成した塗布膜104の一部をレーザー照射によって除去することにより、チャネル長の非常に短いトランジスタを得ることができる。
なお、ここではトップゲート型のトランジスタの製造を例に説明したが、本発明による方法はボトムゲート型のトランジスタの製造にももちろん適用できる。ボトムゲート型の場合には、ガラス基板上にゲート電極とゲート絶縁膜を形成してから、図1(A)〜(E)に示す工程を実施する。
電気光学装置
図5は、本発明による電気光学装置の例である有機EL装置10の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための制御回路を構成するTFT11〜14などを備えて構成される。一方、駆動回路領域に形成された各駆動回路15、16は、上記構成を有する複数のTFT(図示略)を備えて構成されている。駆動回路15からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路16からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
図5は、本発明による電気光学装置の例である有機EL装置10の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための制御回路を構成するTFT11〜14などを備えて構成される。一方、駆動回路領域に形成された各駆動回路15、16は、上記構成を有する複数のTFT(図示略)を備えて構成されている。駆動回路15からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路16からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
電子機器
図6は、本発明による電子機器の例を示した図である。
図6(A)は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話330は、電気光学装置(表示パネル)10、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル10における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
図6は、本発明による電子機器の例を示した図である。
図6(A)は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話330は、電気光学装置(表示パネル)10、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル10における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
図6(B)は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ340は、電気光学装置(表示パネル)10、受像部341、操作部342及び音声入力部343を備えている。本発明は、例えば表示パネル10における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
図6(C)は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ350は、電気光学装置(表示パネル)10、カメラ部351及び操作部352を備えている。本発明は、例えば表示パネル10を構成する半導体装置の製造に適用される。
図6(D)は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ360は、電気光学装置(表示パネル)10、バンド部361及び光学系収納部362を備えている。本発明は、例えば表示パネル10を構成する半導体装置の製造に適用される。
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてTFT(薄膜トランジスタ)を例示したが、他の回路素子に適用しても良いのはもちろんである。
100 トランジスタ、101 ガラス基板、102 下地絶縁膜、103 ソース・ドレイン電極、104 塗布膜、105 チャネル領域、106 第1の塗布膜、107 第2の塗布膜、108 第1のN型シリコン膜、109 第2のN型シリコン膜、110 半導体膜、111 ゲート絶縁膜、112 ソース・ドレイン電極、113 ゲート電極
Claims (12)
- 基板上に第1の金属膜と第2の金属膜とを形成する工程と、
前記第1の金属膜と前記第2の金属膜との間に不純物含有液体材料を塗布して塗布膜を形成する工程と、
前記塗布膜にエネルギー線を照射して一部を除去し、第1の塗布膜と第2の塗布膜とに分離する工程と、
前記第1の塗布膜と前記第2の塗布膜との間に半導体膜を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記半導体膜上に絶縁膜を形成する工程と、
前記絶縁膜上にゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項1または請求項2に記載の半導体装置の製造方法において、
前記基板は基材上に下地絶縁膜が形成されたものであることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記基板は基材上にゲート電極とゲート絶縁膜とが順に形成されたものであることを特徴とする半導体装置の製造方法。 - 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
前記基板表面と前記不純物含有液体材料との接触角が前記第1の金属膜と前記不純物含有液体材料との接触角よりも大きいことを特徴とする半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
前記塗布膜にエネルギー線を照射して一部を除去した後、前記半導体膜を形成する工程に先立ち、
前記第1の塗布膜と前記第2の塗布膜とに熱処理または光処理を行い、前記第1の塗布膜と前記第2の塗布膜とをN型またはP型半導体膜にする工程を有することを特徴とする半導体装置の製造方法。 - 請求項1から請求項6のいずれかに記載の半導体装置の製造方法において、前記エネルギー線はレーザー光線である事を特徴とする半導体装置の製造方法。
- 請求項1から請求項7のいずれかに記載の半導体装置の製造方法を用いる電気光学装置の製造方法。
- 請求項1から請求項7のいずれかに記載の半導体装置の製造方法を用いる電子機器の製造方法。
- 基板上に形成された第1の金属膜と第2の金属膜と、
少なくとも前記第1の金属膜と前記第2の金属膜との間に形成された、第1の導電膜および第2の導電膜と、
少なくとも前記第1の導電膜と前記第2の導電膜との間に形成された半導体膜とを有することを特徴とする半導体装置。 - 請求項10に記載の半導体装置を備えた電気光学装置。
- 請求項11に記載の電気光学装置を備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005290858A JP2007103626A (ja) | 2005-10-04 | 2005-10-04 | 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005290858A JP2007103626A (ja) | 2005-10-04 | 2005-10-04 | 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103626A true JP2007103626A (ja) | 2007-04-19 |
Family
ID=38030275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005290858A Withdrawn JP2007103626A (ja) | 2005-10-04 | 2005-10-04 | 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007103626A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735233B2 (en) | 2015-04-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Electronic device including side gate and two-dimensional material channel and method of manufacturing the electronic device |
-
2005
- 2005-10-04 JP JP2005290858A patent/JP2007103626A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735233B2 (en) | 2015-04-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Electronic device including side gate and two-dimensional material channel and method of manufacturing the electronic device |
US10121854B2 (en) | 2015-04-07 | 2018-11-06 | Samsung Electronics Co., Ltd. | Electronic device including side gate and two-dimensional material channel and method of manufacturing the electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6864133B2 (en) | Device, method of manufacturing device, electro-optic device, and electronic equipment | |
JP5618468B2 (ja) | 表示装置の作製方法 | |
KR20030007093A (ko) | 반도체장치 및 그 제작방법 | |
TW200908341A (en) | Display device and manufacturing method thereof | |
JP4193206B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
US9887213B2 (en) | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus | |
US7078275B2 (en) | Semiconductor device and manufacturing method for same | |
KR100613162B1 (ko) | 반도체 장치, 전기 광학 장치, 집적 회로 및 전자 기기 | |
JP5232360B2 (ja) | 半導体装置及びその製造方法 | |
JP2007134648A (ja) | 表示装置とその製造方法 | |
US20060027811A1 (en) | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate | |
JP2007103626A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置、および電子機器 | |
JP4247661B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法 | |
JP4259081B2 (ja) | 半導体装置の製造方法 | |
JP2007250954A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法 | |
JP4626796B2 (ja) | 電気光学装置の製造方法及び電子機器 | |
JP2007109881A (ja) | 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法 | |
JP4560708B2 (ja) | 半導体装置及びその製造方法 | |
JP2007189106A (ja) | 半導体装置の製造方法、半導体装置、集積回路、電気光学装置、電子機器 | |
JP2009224360A (ja) | 薄膜トランジスタの製造方法および表示装置の製造方法 | |
JP4288654B2 (ja) | 半導体薄膜の製造方法、半導体装置の製造方法、半導体装置、集積回路、電気光学装置及び電子機器 | |
JP4333115B2 (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 | |
JP2007081327A (ja) | 半導体装置の作製方法 | |
JP2005340466A (ja) | 半導体装置、電気光学装置、集積回路及び電子機器 | |
JP2006086436A (ja) | 半導体装置の製造方法、電気光学装置及び電子デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110124 |