JP2007097150A - 画像信号処理装置及びインターレース・プログレッシブ変換方法 - Google Patents
画像信号処理装置及びインターレース・プログレッシブ変換方法 Download PDFInfo
- Publication number
- JP2007097150A JP2007097150A JP2006227083A JP2006227083A JP2007097150A JP 2007097150 A JP2007097150 A JP 2007097150A JP 2006227083 A JP2006227083 A JP 2006227083A JP 2006227083 A JP2006227083 A JP 2006227083A JP 2007097150 A JP2007097150 A JP 2007097150A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- image
- still image
- field
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
【課題】入力映像信号によって表される映像パターンに拘わらず正確に静止画及び動画を判定して、その形態に対応した適切なインタレース・プログレッシブ変換処理を実施することが可能な画像信号処理装置を提供することを目的とする。
【解決手段】インタレース方式の入力映像信号に対して補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成すると共に、入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する。そして、入力映像信号に基づく1フレーム分の画像、又は1フレームを複数の表示領域に分割した表示領域各々に対応した画像毎に当該画像が静止画であるか否かの静止画判定を行い、静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて第1及び第2プログレッシブ映像信号を混合することによりプログレッシブ映像信号を生成する。
【選択図】 図1
【解決手段】インタレース方式の入力映像信号に対して補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成すると共に、入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する。そして、入力映像信号に基づく1フレーム分の画像、又は1フレームを複数の表示領域に分割した表示領域各々に対応した画像毎に当該画像が静止画であるか否かの静止画判定を行い、静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて第1及び第2プログレッシブ映像信号を混合することによりプログレッシブ映像信号を生成する。
【選択図】 図1
Description
本発明は、インタレース方式の映像信号をプログレッシブ方式の映像信号に変換する画像信号処理装置及びその変換方法に関する。
現在、地上波アナログカラーテレビ放送のテレビジョン信号としては、NTSC(National Television System)、或いはPAL(Phase Alternating Line)方式等のインタレース方式の映像信号が主流を為している。
又、近年、プラズマディスプレイパネル、液晶表示パネル、エレクトロルミネッセンス表示パネル等のマトリクス駆動方式の表示パネルを搭載したディスプレイ装置が製品化されている。このようなディスプレイ装置は、入力映像信号に応じた画像表示(又は画素データの書込)を1表示ライン分ずつ順次実行する、いわゆるプログレッシブ駆動を行うようにしている。従って、かかるディスプレイ装置においては、上述した如きインタレース方式の映像信号が入力された場合に、これをプログレッシブ方式の映像信号(以下、プログレッシブ映像信号と記述する)に変換するインタレース/プログレッシブ変換(以下、IP変換と称する)が為される。
ここで、インタレース映像信号をプログレッシブ映像信号に変換するには、入力されたインタレース映像信号を1フィールド分だけ遅延させる遅延回路を用いる。すなわち、入力されたインタレース映像信号と、かかる遅延回路からの出力によれば、奇数フィールドの映像信号及び偶数フィールドの映像信号が夫々同時に得られる。よって、両者を組み合わせることにより、プログレッシブ駆動において必要となる1フレーム分の映像信号が得られることになる。
ところが、このようなIP変換処理では、互いに隣接する2フレーム分の入力映像信号の内の一方のフレームに属する奇数フィールド映像信号と、他方のフレームに属する偶数フィールド映像信号との組み合わせによって1フレーム分の映像信号が生成される場合がある。よって、入力されたインタレース映像信号が静止画像を表す場合には問題ないが、動画像を表す場合には簾状の画像が表示されてしまうという問題が生じる。
そこで、1画面内において表示物体が静止している静止画領域に対しては、入力インタレース映像信号中の奇数フィールド映像信号と偶数フィールド映像信号との組み合わせにより1フレーム分の映像信号を生成し、動画領域に対しては以下の如き処理にて1フレーム分の映像信号を生成する。すなわち、1画面内において表示物体が動いている動画領域に対しては、各フィールド毎に、そのフィールドに属する映像信号に対して上下補間処理を施すことにより、1フレーム分の映像信号を生成する。
ここで、1画面中から動画領域を検出すべく、以下の如き動き検出処理方法が提案された(例えば、特許文献1参照)。すなわち、入力インタレース映像信号に基づき、各画素毎にフレーム間での差分及びフィールド間での差分を求め、両者の内の大なる方を動画判断用の評価値とする。そして、この評価値が閾値よりも大である場合に動画領域であると判定するのである。
しかしながら、例えば横縞模様の如き垂直周波数成分の高い映像パターンを表す入力映像信号におけるフィールド間での差分値は、動画及び静止画に拘わらず大となってしまう。又、例えば炎や滝の動画像の如きフレーム単位で周期的に変化する動画パターンを表す映像信号に対しては、これが動画像であるにも拘わらずフレーム間での差分値が小となる場合がある。
よって、入力映像信号によって表される映像パターンによっては、誤った動画又は静止画判定が為される恐れがあり、映像形態(動画又は静止画)に適したIP変換処理が正しく為されなくなるという問題があった。
特開2003−179886号公報
本発明が解決しようとする課題としては、上述したように入力映像信号によって表される映像パターンによっては正確に静止画及び動画を判定することができず、その形態に対応した適切なIP変換処理を実施することができないという問題が一例として挙げられる。
請求項1記載による画像信号処理装置は、インタレース方式の入力映像信号をプログレッシブ映像信号に変換する画像信号処理装置であって、前記入力映像信号における各フィールド毎に補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成する第1変換回路と、前記入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する第2変換回路と、前記入力映像信号に基づく1フレーム分の画像、又は1フレームを複数の表示領域に分割した際の前記表示領域各々に対応した画像毎に当該画像が静止画であるか否かの判定を行う静止画判定回路と、前記静止画判定回路において静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて前記第1及び第2プログレッシブ映像信号を混合することにより前記プログレッシブ映像信号を生成する混合手段と、を有する。
又、請求項12記載によるインターレース・プログレッシブ変換方法は、インタレース方式の入力映像信号をプログレッシブ映像信号に変換するインターレース・プログレッシブ変換方法であって、前記入力映像信号における各フィールド毎に補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成する第1変換ステップと、前記入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する第2変換ステップと、前記入力映像信号に基づく1画面分の画像、又は1画面を複数の表示領域に分割した際の前記表示領域各々に対応した画像毎に当該画像が静止画であるか否かを判定する静止画判定ステップと、前記静止画判定ステップにおいて静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて前記第1及び第2プログレッシブ映像信号を混合することにより前記プログレッシブ映像信号を生成する混合ステップと、を有する。
又、請求項13記載によるプログラムは、インタレース方式の入力映像信号からプログレッシブ映像信号への変換処理を実行するコンピュータ読取可能なプログラムであって、前記入力映像信号における各フィールド毎に補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成する第1変換ステップと、前記入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する第2変換ステップと、前記入力映像信号に基づく1画面分の画像、又は1画面を複数の表示領域に分割した際の前記表示領域各々に対応した画像毎に当該画像が静止画であるか否かを判定する静止画判定ステップと、前記静止画判定ステップにおいて静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて前記第1及び第2プログレッシブ映像信号を混合することにより前記プログレッシブ映像信号を生成する混合ステップと、を有することを特徴とするプログラム。
本発明においては、インタレース方式の入力映像信号に対して補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成すると共に、入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する。そして、入力映像信号に基づく1フレーム分の画像、又は1フレームを複数の表示領域に分割した表示領域各々に対応した画像毎に当該画像が静止画であるか否かの静止画判定を行い、静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて上記第1及び第2プログレッシブ映像信号を混合することにより前記プログレッシブ映像信号を生成する。かかる静止画判定によれば、1画面内の一部の領域に、垂直周波数成分の高い横縞模様の如き画像、又はフレーム単位で周期的に変化する炎や滝の画像が含まれていても、正確に静止画及び動画の判別が為されるようになる。
又、本発明においては、入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和が所定の閾値よりも小さい場合、すなわちフィールド間での相関が高い場合に入力映像信号によって表される画像が静止画であると判定するようにしている。かかる静止画判定によれば、例えば1フィールド期間だけ発光するフラッシュ画像、あるいはフレーム周期で同一の画像となるプロペラの回転画像を表す入力映像信号に対して、これを静止画であると誤判定することが防止される。
又、本発明においては、入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和が所定の第1閾値よりも小さく、且つ入力映像信号における各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和が所定の第2閾値よりも小さい場合に入力映像信号が静止画であると判定するようにしている。かかる静止画判定によれば、例えば1フィールド期間だけ発光するフラッシュ画像、あるいはフレーム周期で同一の画像となるプロペラの回転画像を表す入力映像信号のみならず、横縞模様の如き垂直周波数成分の高い映像パターンを表す映像信号に対しても、誤判定することなく静止画の判定が為されるようになる。
よって、本発明によれば、インタレース入力映像信号に対して、正確に静止画及び動画の判別が為されるようになるので、映像形態(動画又は静止画)に適したインタレース・プログレッシブ変換処理が正しく為されるようになる。
以下、本発明の実施例を図を参照しつつ説明する。
図1は、本発明による画像信号処理装置としてのIP変換回路の一例を示す図である。
図1において、1フィールド遅延回路1は、入力されたインタレース映像信号VDを1フィールド表示期間だけ遅延させたものを第1遅延映像信号FD1として、1フィールド遅延回路2、フィールド差分算出回路3、フィールド動き検出回路4、フィールド内補間回路5及びフィールド組合せ回路6に供給する。1フィールド遅延回路2は、上記第1遅延映像信号FD1を更に1フィールド表示期間だけ遅延させたものを第2遅延映像信号FD2として、フレーム差分算出回路7、及びフレーム動き検出回路8に供給する。
フィールド差分算出回路3は、先ず、第1遅延映像信号FD1に基づく隣接表示ライン間での補間演算により、この第1遅延映像信号FD1とは異なる他方のフィールドに対応した補間映像信号を求める。つまり、フィールド差分算出回路3は、第1遅延映像信号FD1が奇数フィールドに対応した映像信号である場合には、かかる補間演算により偶数フィールドに対応した補間映像信号を生成する一方、第1遅延映像信号FD1が偶数フィールドに対応した映像信号である場合には、奇数フィールドに対応した補間映像信号を生成するのである。すなわち、入力されたインタレース映像信号VDと同一フィールドの映像信号をかかる補間演算によって生成するのである。そして、フィールド差分算出回路3は、この補間映像信号と上記インタレース映像信号VDとの差分の絶対値を各画素単位にて算出し、その総数をフィールド差分値Dfiとして静止画判定回路9に供給する。
すなわち、フィールド差分算出回路3は、下記数式に従って、インタレース映像信号VDにおける互いに隣接する2つのフィールド間での同一画素同士の差分値の総和をフィールド差分値Dfiとして求め、これを静止画判定回路9に供給するのである。
nx-1 ny-1
Dfi=ΣΣ(|VD(x,y)−[FD1(x,y-1)+FD1(x,y+1)]/2|)
x=1 y=1
x:1フィールド内での水平座標
y:1フィールド内での垂直座標
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
フレーム差分算出回路7は、上記インタレース映像信号VDと第2遅延映像信号FD2との差分の絶対値を各画素毎に求め、その総数をフレーム差分値Dfrとして静止画判定回路9に供給する。
Dfi=ΣΣ(|VD(x,y)−[FD1(x,y-1)+FD1(x,y+1)]/2|)
x=1 y=1
x:1フィールド内での水平座標
y:1フィールド内での垂直座標
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
フレーム差分算出回路7は、上記インタレース映像信号VDと第2遅延映像信号FD2との差分の絶対値を各画素毎に求め、その総数をフレーム差分値Dfrとして静止画判定回路9に供給する。
尚、上記数式において、y=1のときの補間演算は、
[FD1(x,y+1)+FD1(x,y+1)]/2
であり、y=ny-1のときの補間演算は、
[FD1(x,ny-1)+FD1(x,ny-1)]/2
である。
[FD1(x,y+1)+FD1(x,y+1)]/2
であり、y=ny-1のときの補間演算は、
[FD1(x,ny-1)+FD1(x,ny-1)]/2
である。
すなわち、フレーム差分算出回路7は、下記数式に従って、インタレース映像信号VDにおける各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和をフレーム差分値Dfrとして求め、これを静止画判定回路9に供給するのである。
nx-1 ny-1
Dfr=ΣΣ(|VD(x,y)−FD2(x,y)|)
x=1 y=1
x:1フィールド内での水平座標
y:1フィールド内での垂直座標
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
静止画判定回路9は、上記フィールド差分値Dfi及びフレーム差分値Dfrに基づき、1フレーム分のインタレース映像信号VDにて表される画像が静止画であるか否かを、図2に示される静止画判定フローに従って判定する。
Dfr=ΣΣ(|VD(x,y)−FD2(x,y)|)
x=1 y=1
x:1フィールド内での水平座標
y:1フィールド内での垂直座標
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
静止画判定回路9は、上記フィールド差分値Dfi及びフレーム差分値Dfrに基づき、1フレーム分のインタレース映像信号VDにて表される画像が静止画であるか否かを、図2に示される静止画判定フローに従って判定する。
図2において、先ず、静止画判定回路9は、内蔵レジスタN(図示せぬ)に、静止画判定回数Nの初期値として「0」を記憶させる(ステップS1)。次に、静止画判定回路9は、このIP変換回路に新たな1フィールド分のインタレース映像信号VDが供給されたか否かの判定を、供給されるまで繰り返し実行する(ステップS2)。ステップS2において、新たな1フィールド分のインタレース映像信号VDが供給されたと判定された場合、静止画判定回路9は、上記フレーム差分値Dfrが所定の閾値Tfrよりも小であるか否かを判定する(ステップS3)。この際、フレーム差分値Dfrが所定の閾値Tfrよりも小である場合、静止画判定回路9は、インタレース映像信号VDが静止画であると判定する。
そして、かかるステップS3において、フレーム差分値Dfrが所定の閾値Tfrよりも小であると判定された場合、次に、静止画判定回路9は、上記フィールド差分値Dfiが所定の閾値Tfiよりも小であるか否かを判定する(ステップS4)。この際、上記フィールド差分値Dfiが所定の閾値Tfiよりも小である場合、静止画判定回路9は、インタレース映像信号VDが静止画であると判定する。ステップS4による静止画判定によれば、例えば1フィールド期間だけ発光するフラッシュ画像、あるいはフレーム周期で同一の画像となるプロペラの回転画像を表す入力映像信号に対し、これを静止画であると誤判定することが防止される。
そして、かかるステップS4において、フィールド差分値Dfiが所定の閾値Tfiよりも小であると判定された場合、静止画判定回路9は、内蔵レジスタに記憶されている静止画判定回数Nが所定の静止画判定閾値NTHよりも大であるか否かを判定する(ステップS5)。かかるステップS5において、静止画判定回数Nが静止画判定閾値NTHよりも大であると判定された場合、静止画判定回路9は、供給された1フィールド分のインタレース映像信号VDが静止画像を表すことを示す論理レベル1の静止画判定信号STをセレクタ10に供給する(ステップS6)。
一方、上記ステップS5において、静止画判定回数Nが静止画判定閾値NTHよりも大きくないと判定された場合、静止画判定回路9は、上記内蔵レジスタに記憶されている静止画判定回数Nに「1」を加算した値を新たな静止画判定回数Nとして、かかる内蔵レジスタに上書き記憶する(ステップS7)。かかるステップS7の実行後、静止画判定回路9は、供給された1フィールド分のインタレース映像信号VDが動画像を表すことを示す論理レベル0の静止画判定信号STをセレクタ10に供給する(ステップS8)。
又、上記ステップS3にてフレーム差分値Dfrが閾値Tfrよりも小ではないと判定された場合、又は上記ステップS4にてフィールド差分値Dfiが閾値Tfiよりも小ではないと判定された場合、静止画判定回路9は、上記内蔵レジスタに記憶されている静止画判定回数Nを「0」に初期化し(ステップS9)、上記ステップS8を実行する。すなわち、供給された1フィールド分のインタレース映像信号VDが動画像を表すことを示す論理レベル0の静止画判定信号STをセレクタ10に供給する。
そして、上記ステップS6又はS8の実行後、静止画判定回路9は、上記ステップS2の実行に戻り、1フィールド分のインタレース映像信号VDが供給される度に、上記ステップS3〜S9なる一連の動作を実行する。
すなわち、静止画判定回路9は、フレーム差分値Dfrが所定の閾値Tfr以上の値であると判定(ステップS3)された場合、又はフィールド差分値Dfiが所定の閾値Tfi以上の値であると判定(ステップS4)された場合には、入力されたインタレース映像信号が動画を表すものであると判断する(ステップS8)。
一方、フレーム差分値Dfrが閾値Tfrよりも小であり、且つフィールド差分値Dfiが閾値Tfiよりも小であると判定された場合には、静止画判定回路9は、入力された1フィールド分のインタレース映像信号が静止画を表すものであると判定する。
かかる静止画判定によれば、先ず、上記ステップS3により、入力映像信号における各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和が所定の第2閾値よりも小さいと判定された場合、すなわちフレーム間相関が高い場合は、当該1フレームの入力映像信号は静止画であると判定される。ところが、1フィールド期間だけ画面全体が光るフラッシュのような映像に対しては、フレーム間相関が高く検出されることがある。又、プロペラのような周期的な高速な動きもフレームと同期が合うとフレーム間相関相関が高く検出されることがある。
そこで、上記ステップS4により、入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和が所定の第1閾値よりも小さい、いわゆるフィールド間相関が高い場合は、当該1フレームの入力映像信号が静止画であると判定するようにしたのである。かかる静止画判定によれば、1画面内の一部に、1フィールド期間だけ発光するフラッシュ画像、フレーム周期で同一の画像となるプロペラの回転画像が供給された場合にも、誤判定することなく正しく静止画の判定が為される。尚、実際には、ステップS4による静止画判定では、各フィールド毎の入力映像信号と、そのフィールドに隣接するフィールドに対応した入力映像信号に基づく補間映像信号との同一画素同士による差分の総和が所定の第1閾値よりも小さい場合は、当該1フレームの入力映像信号が静止画であると判定している。この際、上記補間映像信号とは、互いに上下に隣接する表示ライン各々に対応した入力映像信号に基づく補間演算により求めた、入力映像信号と同一フィールドの映像信号である。又、この補間処理としては、入力映像信号に対応する表示ラインの近傍の表示ライン上に位置し、走査線方向において入力映像信号と対応する入力映像信号の近傍の映像信号からの補間でも良い。また補間処理に代わり、補外処理を実行するようにしても良い。
ここで、一般的には現フィールドと直前のフィールドの相関が高ければ、現フィールドと直後のフィールドの相関も高い傾向にある。従って、直前のフィールドと直後のフィールドの相関も高い。すなわち、フィールド間相関が高い場合はフレーム間相関も高い傾向にあり、静止画である可能性が高くなる。さらに、上述のようなフレーム相関が高いフラッシュ画像やプロペラ回転画像に対しても、フィールド間相関は低くなり、動き検出をすることができる。ただし、2走査ラインを周期とする横縞模様の如き垂直周波数成分の高い映像パターンの静止画は、フレーム間相関は高いが、フィールド間相関は低く検出されてしまう。幸いこのような特殊なパターンが画面全体に広がることはまれなため、本来静止画の画面の一部にこのような特殊パターンが含まれていても、画面全体としては静止画と判定される。
上述のような考え方から、一表示画面の入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和が所定の第1閾値よりも小さいときは静止画と判定する。一方、一表示画面の入力映像信号における各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和が所定の第2閾値よりも小さいときは静止画である可能性が一般的には高いが、フラッシュのような一瞬の高速な動きを静止画と誤判定する可能性はある。
そこで一表示画面の入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和が所定の第1閾値よりも小さく、且つ入力映像信号における各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和が所定の第2閾値よりも小さい場合にこの入力映像信号が静止画であると判定することにより、誤検出の可能性を低減することができる。
要するに、静止画判定回路9は、入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和と、入力映像信号における各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和とに基づき、1画面分の画像毎に当該画像が静止画であるか否かを判定するのである。よって、例えば、1画面内の一部に、1フィールド期間だけ発光するフラッシュ画像、フレーム周期で同一の画像となるプロペラの回転画像、或いは垂直周波数成分の高い横縞模様等が表示されるような映像信号が供給された場合にも、誤判定することなく正しく静止画の判定が為される。
次に、図1に示されるフィールド動き検出回路4は、先ず、第1遅延映像信号FD1に基づく隣接表示ライン間での下記数式に従った補間演算により、この第1遅延映像信号FD1とは異なる他方のフィールドに対応した補間映像信号HSを求める。
HS=[FD1(x,y-1)+FD1(x,y+1)]/2
x:1フィールド内での水平座標(1〜nx)
y:1フィールド内での垂直座標(1〜ny)
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
そして、フィールド動き検出回路4は、この補間映像信号HSと上記インタレース映像信号VDとの差分の絶対値を各画素毎に算出し、その画素毎の算出結果を順次示すフィールド動き信号Mfiを合成回路11に供給する。すなわち、フィールド動き検出回路4は、インタレース映像信号VDにおける互いに隣接するフィールド間での同一画素同士の差分値を、フィールド間での画像の動き量を示すフィールド動き信号Mfiとして合成回路11に供給するのである。
x:1フィールド内での水平座標(1〜nx)
y:1フィールド内での垂直座標(1〜ny)
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
そして、フィールド動き検出回路4は、この補間映像信号HSと上記インタレース映像信号VDとの差分の絶対値を各画素毎に算出し、その画素毎の算出結果を順次示すフィールド動き信号Mfiを合成回路11に供給する。すなわち、フィールド動き検出回路4は、インタレース映像信号VDにおける互いに隣接するフィールド間での同一画素同士の差分値を、フィールド間での画像の動き量を示すフィールド動き信号Mfiとして合成回路11に供給するのである。
フレーム動き検出回路8は、上記インタレース映像信号VDと第2遅延映像信号FD2との差分の絶対値を各画素毎に算出し、その画素毎の算出結果を、フレーム動き信号Mfrとして合成回路11に供給する。すなわち、フレーム動き検出回路8は、インタレース映像信号VDにおける各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値を求め、これをフレーム間での画像の動き量を示すフレーム動き信号Mfrとして合成回路11に供給するのである。
合成回路11は、上記フィールド動き信号Mfiに所定の重み係数を乗じた値と、上記フレーム動き信号Mfrとを画素毎に大小比較し、大なる方を合成動き信号MVとしてセレクタ10に供給する。
セレクタ10は、かかる合成動き信号MV及び上記フレーム動き信号Mfrの内から、静止画判定信号STに応じた一方を選択し、これを混合比を指定する混合比信号MXとして混合回路12に供給する。すなわち、セレクタ10は、静止画であることを示す論理レベル1の静止画判定信号STが供給された場合には、フレーム動き信号Mfrを選択しこれを混合比信号MXとして混合回路12に供給する。一方、静止画ではないことを示す論理レベル0の静止画判定信号STが供給された場合には、セレクタ10は、合成動き信号MVを選択しこれを混合比信号MXとして混合回路12に供給する。
フィールド内補間回路5は、先ず、第1遅延映像信号FD1に基づく隣接表示ライン間での補間演算(下記数式に示す)により、この第1遅延映像信号FD1とは異なる他方のフィールドに対応した補間映像信号HSを求める。
HS=[FD1(x,y-1)+FD1(x,y+1)]/2
x:1フィールド内での水平座標(1〜nx)
y:1フィールド内での垂直座標(1〜ny)
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
そして、フィールド内補間回路5は、かかる補間映像信号HSと、第1遅延映像信号FD1とを1表示ライン分ずつ交互に組み合わせることにより、1フレーム分の映像信号を生成し、これを第1プログレッシブ映像信号PR1として混合回路12に供給する。すなわち、フィールド内補間回路5は、入力されたインターレース映像信号VDに対して各フィールド毎に補間演算を施すことにより1フレーム分の第1プログレッシブ映像信号PR1を生成するのである。
x:1フィールド内での水平座標(1〜nx)
y:1フィールド内での垂直座標(1〜ny)
nx:1フィールド内での水平画素数
ny:1フィールド内での垂直画素数
そして、フィールド内補間回路5は、かかる補間映像信号HSと、第1遅延映像信号FD1とを1表示ライン分ずつ交互に組み合わせることにより、1フレーム分の映像信号を生成し、これを第1プログレッシブ映像信号PR1として混合回路12に供給する。すなわち、フィールド内補間回路5は、入力されたインターレース映像信号VDに対して各フィールド毎に補間演算を施すことにより1フレーム分の第1プログレッシブ映像信号PR1を生成するのである。
以下に、図3(A)に示す如きインタレース映像信号VD(第1フィールド〜第3フィールド)が供給された場合を一例にとって、フィールド内補間回路5の動作を説明する。
図3(A)において、奇数フィールドは、第2ライン、第4ライン、第6ラインの如き偶数ラインに対応した映像信号から構成され、全画素「黒」を信号(黒丸にて示す)である。一方、偶数フィールドは、第1ライン、第3ライン、第5ラインの如き奇数ラインに対応した映像信号から構成され、全画素「白」信号(白丸にて示す)である。尚、図3(A)では、走査線方向の画素は簡単のため3画素のみ記載している。
かかる図3(A)の如きインタレース映像信号VDに応じて、フィールド内補間回路5は、図3(B)に示す如き第1プログレッシブ映像信号PR1を生成する。すなわち、フィールド内補間回路5は、第1フィールドにおいて、第2ライン及び第4ライン各々の映像信号に基づく互いに走査線方向の位置が同一の画素同士による補間演算により、第3ラインの映像信号を求める。同様に、第4ライン及び第6ライン各々の映像信号に基づく互いに走査線方向の位置が同一の画素同士による補間演算により、第5ラインの映像信号を求める。尚、第1ラインは隣接ラインとして第2ラインしかないので、第2ラインの映像信号をそのまま第1ラインの映像信号として用いる。この結果、第1フィールドの映像に基づくフィールド内補間によって得られた1フレーム分の第1プログレッシブ映像信号PR1は全画素「黒」となる。又、第2フィールドにおいて、フィールド内補間回路5は、第1ライン及び第3ライン各々の映像信号に基づく互いに走査線方向の位置が同一の画素同士による補間演算により、第2ラインの映像信号を求める。同様に、第3ライン及び第5ライン各々の映像信号に基づく互いに走査線方向の位置が同一の画素同士による補間演算により、第4ラインの映像信号を求める。この結果、第2フィールドの映像に基づくフィールド内補間によって得られた1フレーム分の第1プログレッシブ映像信号PR1は全画素「白」となる。
フィールド組合せ回路6は、入力されたインタレース映像信号VDと、第1遅延映像信号FD1とを1表示ライン分ずつ交互に組み合わせることにより、1フレーム分の映像信号を生成し、これを第2プログレッシブ映像信号PR2として混合回路12に供給する。すなわち、フィールド組合せ回路6は、インタレース映像信号VDにおける隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号PR2を生成するのである。
以下に、図3(A)に示す如きインタレース映像信号VD(第1フィールド〜第3フィールド)が供給された場合を一例にとって、フィールド組合せ回路6の動作を説明する。
かかる図3(A)の如きインタレース映像信号VDに応じて、フィールド組合せ回路6は、図3(C)に示す如き第2プログレッシブ映像信号PR2を生成する。すなわち、フィールド組合せ回路6は、図3(A)に示す如き第1フィールドの第2ラインに対応した映像信号を、図3(C)に示す如く、第2フィールドにおける第2ラインに対応した映像信号とする。又、図3(A)に示す如き第1フィールドの第4ラインに対応した映像信号を、図3(C)に示す如く、第2フィールドにおける第4ラインに対応した映像信号とする。更に、図3(A)に示す如き第1フィールドの第6ラインに対応した映像信号を、図3(C)に示す如く、第2フィールドにおける第6ラインに対応した映像信号とする。その結果、第1フィールドの映像によって補われた第2フィールドの1フレーム分の第2プログレッシブ映像信号PR2は奇数ラインは全画素「白」、偶数ラインは全画素「黒」となる。
混合回路12は、混合比信号MXにて示される各画素毎の混合比にて、上記第1プログレッシブ映像信号PR1と、第2プログレッシブ映像信号PR2とを対応する画素同士で混合したものを最終的なプログレッシブ映像信号として出力する。つまり、混合回路12は、混合比信号MXにて示される混合比[k1:k2]に応じて、
PR1・k1+PR2・k2 (ただし、k1+k2=1)
なる混合を実行し、その混合結果をプログレッシブ映像信号として出力するのである。尚、混合回路12では、上記k1にk2を加算した値が必ず「1」になる、いわゆるαブレンド方式に基づく混合を行う。この際、画像の動きが大なるほど、混合比信号MXにて示される第1プログレッシブ映像信号PR1の混合比率が大になる。そこで、混合比信号MXによって示される値と、混合比[k1:k2]との対応関係を予め設定しておき、この対応関係に基づき混合比の制御を行うのである。
PR1・k1+PR2・k2 (ただし、k1+k2=1)
なる混合を実行し、その混合結果をプログレッシブ映像信号として出力するのである。尚、混合回路12では、上記k1にk2を加算した値が必ず「1」になる、いわゆるαブレンド方式に基づく混合を行う。この際、画像の動きが大なるほど、混合比信号MXにて示される第1プログレッシブ映像信号PR1の混合比率が大になる。そこで、混合比信号MXによって示される値と、混合比[k1:k2]との対応関係を予め設定しておき、この対応関係に基づき混合比の制御を行うのである。
要するに、混合回路12は、1フレーム分の入力映像信号が静止画を表すと判定された場合には第1混合比にて第1及び第2プログレッシブ映像信号を混合する。ここで第1混合比は画素毎のフレーム差分動き検出結果により決まる画素毎の混合比である。すなわち、一表示画面の入力映像信号が静止画と判定されたときはフレーム間差分では検出できないような高速な動きはないとの前提にて部分的動き部分を検出する。これにより横縞模様の如き垂直周波数成分の高い映像パターンをフィールド間差分により検出しても無視することにより、静止映像信号を誤って動画と検出することを防止するのである。
一方、1フレーム分の入力映像信号が静止画を表さないと判定された場合には第2混合比にて第1及び第2プログレッシブ映像信号を混合することによりプログレッシブ映像信号を生成する。ここで第2混合比は画素毎のフレーム間差分動き検出結果とフィールド間差分動き検出結果を合成した結果の混合比である。ここで、1フレーム分の入力映像信号が動画と判定された場合、フィールド間差分でしか検出できない高速の動きも考慮する必要がある。具体的にはフラッシュ画像のような画面全体が一瞬のみ明るくなるような画面や、飛行機が背景画面に対して明らかに動いているような飛行画面の中でプロペラの動きがフレーム周波数と同じ周期で動いているためにフレーム間差分では動き検出ができないような場合である。このような一画面全体として動画であることが明らかな画面ではフィールド間差分も考慮して第1及び第2プログレッシブ映像信号を混合(第2混合比)することにより、上述のフラッシュやプロペラの高速映像を再現することができる。
尚、合成回路11において、フレーム間差分動き検出結果とフィールド間差分動き検出結果とを合成する方法は各種ある。フレーム間差分は2フィールド時間の動きだが、フィールド間差分は1フィールド時間の動きのため、プログレシブ画面にしたときの隣接する走査線間の変化が充分小さい場合、フレーム間差分はフィールド間差分の2倍の値になるはずである。一方、実際にはフィールド間差分にはプログレシブ画面にしたときの隣接する走査線間の変化が加わる分大きくなる要因もある。そこで、フレーム間差分の重みを1とし、フィールド間差分の重みを好みの画質や、想定される入力映像信号により決め、重み付けされたフレーム間差分動き検出結果とフィールド間差分動き検出結果を比較する。この際、前述したように、両者の内の大きい方に基づき第2混合比を設定しても良いし、或いは、両者の和または平均を第2混合比に設定するようにしても良い。
又、上記実施例における静止画判定回路9においては、入力映像信号に基づく1画面分の画像毎に当該画像が静止画であるか否かを判定するようにしているが、1画面を複数の表示領域に分割して各表示領域毎に、その表示領域に表示されるべき画像が静止画であるか否かを判定するようにしても良い。
例えば、図4に示す如く1画面を4分割した際の表示領域A〜D各々に表示されるべき画像の各々毎に、静止画判定回路9は、かかる画像が静止画であるか否かを判定し、その判定結果を示す静止画判定信号STをセレクタ10に供給する。すなわち、静止画判定回路9は、図4に示す如き表示領域Aに表示されるべき画像が静止画であるか否かを示す静止画判定信号STA、表示領域Bに表示されるべき画像が静止画であるか否かを示す静止画判定信号STB、表示領域Cに表示されるべき画像が静止画であるか否かを示す静止画判定信号STC、表示領域Dに表示されるべき画像が静止画であるか否かを示す静止画判定信号STDを順次、セレクタ10に供給する。この際、フレーム差分算出回路7は、インタレース映像信号VDにおける各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和であるフレーム差分値Dfrを、上記表示領域A〜Dの各々毎に求めて静止画判定回路9に供給する。又、フィールド差分算出回路3は、インタレース映像信号VDにおける互いに隣接する2つのフィールド間での同一画素同士の差分値の総和であるフィールド差分値Dfiを、上記表示領域A〜Dの各々毎に求めて静止画判定回路9に供給する。要するに、静止画判定を行うにあたり、入力映像信号に基づく1フレーム分の画像、又は1フレームを複数の表示領域に分割した表示領域各々に対応した画像毎に当該画像が静止画であるか否かの判定を行うようにすれば良いのである。
尚、図4に示される実施例においては静止画判定の対象となる表示領域A〜Dは夫々異なる画素群からなるものであるが、これら静止画判定の対象となる表示領域各々の一部が互いに重複していても良い。すなわち、静止画判定の対象となる複数の表示領域各々の内で、互いに隣接する2つの表示領域各々が同一の画素を含んでいても良いのである。更に、上記混合回路12において為される各画素毎の混合動作に連動させて、その画素の周辺に隣接する画素群を判定対象とした静止画判定を各画素毎に実施するようにしても良い。
例えば、混合回路12において図5に示す如き画素P(1,1)に対応した混合処理が為される場合には、静止画判定回路9は、この画素P(1,1)を軸とした、
画素P(1,1)
画素P(1,2)
画素P(2,1)
画素P(2,2)
なる画素を含む表示領域(以下、第1静止画判定対象領域と称する)に対して静止画判定を行う。
画素P(1,1)
画素P(1,2)
画素P(2,1)
画素P(2,2)
なる画素を含む表示領域(以下、第1静止画判定対象領域と称する)に対して静止画判定を行う。
又、混合回路12において図5に示す如き画素P(2,1)に対応した混合処理が為される場合には、静止画判定回路9は、この画素P(2,1)を軸とした、
画素P(2,1)
画素P(1,1)
画素P(1,2)
画素P(2,2)
画素P(3,2)
画素P(3,1)
なる画素を含む表示領域(以下、第2静止画判定対象領域と称する)に対して静止画判定を行う。
画素P(2,1)
画素P(1,1)
画素P(1,2)
画素P(2,2)
画素P(3,2)
画素P(3,1)
なる画素を含む表示領域(以下、第2静止画判定対象領域と称する)に対して静止画判定を行う。
又、混合回路12において図5に示す如き画素P(1,2)に対応した混合処理が為される場合には、静止画判定回路9は、この画素P(1,2)を軸とした、
画素P(1,2)
画素P(1,3)
画素P(2,3)
画素P(2,2)
画素P(2,1)
画素P(1,1)
なる画素を含む表示領域(以下、第3静止画判定対象領域と称する)に対して静止画判定を行う。
画素P(1,2)
画素P(1,3)
画素P(2,3)
画素P(2,2)
画素P(2,1)
画素P(1,1)
なる画素を含む表示領域(以下、第3静止画判定対象領域と称する)に対して静止画判定を行う。
又、混合回路12において図5に示す如き画素P(2,2)に対応した混合処理が為される場合には、静止画判定回路9は、この画素P(2,2)を軸とした、
画素P(2,2)
画素P(1,2)
画素P(1,3)
画素P(2,3)
画素P(3,3)
画素P(3,2)
画素P(3,1)
画素P(2,1)
画素P(1,1)
なる画素を含む表示領域(以下、第4静止画判定対象領域と称する)に対して静止画判定を行う。
画素P(2,2)
画素P(1,2)
画素P(1,3)
画素P(2,3)
画素P(3,3)
画素P(3,2)
画素P(3,1)
画素P(2,1)
画素P(1,1)
なる画素を含む表示領域(以下、第4静止画判定対象領域と称する)に対して静止画判定を行う。
かかる静止画判定処理によれば、互いに隣接する表示領域各々内には、互いに同一の画素が含まれているので、図4に示す如き夫々異なる画素群からなる表示領域毎に静止画判定を行うのものに比して、その隣接境界部での静止画判定の精度が高くなる。
又、上記実施例においては、各フィールド毎の入力映像信号(VD)に補間演算を施すことにより1フレーム分の第1プログレッシブ映像信号PR1を生成しているが、入力映像信号(VD)に対して補外演算を施すことにより、第1プログレッシブ映像信号PR1を生成するようにしても良い。要するに、入力映像信号(VD)に対して各フィールド毎に補間演算又は補外演算を施すことにより、1フレーム分の第1プログレッシブ映像信号PR1を生成するようにすれば良いのである。
以上の如く、図1及び図2に示されるIP変換処理においては、先ず、インタレース方式の入力映像信号(VD)に対して補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号(RP1)を生成する。更に、入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号(RP2)を生成する。そして、入力映像信号が静止画である場合には第1混合比にて第1及び第2プログレッシブ映像信号を混合することによりプログレッシブ映像信号を生成する一方、静止画でない場合には第2混合比にて第1及び第2プログレッシブ映像信号を混合することによりプログレッシブ映像信号を生成する。
この際、図1に示されるIP変換回路においては、入力映像信号が静止画を表す場合と静止画を表さない場合とでその混合比を異ならせて(第1混合比、第2混合比)第1及び第2プログレッシブ映像信号を混合することにより最終的なプログレッシブ映像信号を生成する。
ここで、図1に示されるIP変換回路では、入力映像信号が静止画を表すか否かを判定するにあたり、表入力映像信号に基づく1フレーム分の画像、又は1フレームを複数の表示領域に分割した際の表示領域各々に対応した画像毎に当該画像が静止画であるか否かの判定を行うようにしている。
よって、かかる静止画判定によれば、1画面内の一部の領域に、垂直周波数成分の高い横縞模様の如き画像、又はフレーム単位で周期的に変化する炎や滝の画像が含まれていても、正確に静止画及び動画の判別が為されるようになる。従って、映像形態(動画又は静止画)に適したインタレース・プログレッシブ変換処理が為されるようになる。
尚、図1に示される実施例では、入力映像信号に基づく画像が静止画であると判定された場合には、フレーム動き信号Mfrにて示される混合比にて第1プログレッシブ映像信号PR1及び第2プログレッシブ映像信号PR2の混合が為される。この際、フレーム動き信号Mfrは、入力映像信号に基づく画像が静止画であるが故に比較的小なる値である。よって、かかるフレーム動き信号Mfrに基づく混合処理によると、第2プログレッシブ映像信号PR2の混合比が第1プログレッシブ映像信号PR1に比して急峻に大となるので、画像全体の質感の変化が視覚されてしまい、違和感のある画像が表示されてしまうという問題が生じる。
図6は、かかる問題点を解決すべく為された、IP変換回路の他の構成を示す図である。
尚、図6に示される構成においては、図1に示される静止画判定回路9に代わり静止画判定回路90を採用し、図1に示されるセレクタ10及び合成回路11に代わり混合比算出回路100を採用した点を除く他の構成は、図1に示されるものと同一である。
よって、以下に、静止画判定回路90及び混合比算出回路100の動作を中心にして図6に示されるIP変換回路の動作について説明する。
静止画判定回路90は、静止画判定回路9と同様に、図2に示される静止画判定フローに従って1フレーム分のインタレース映像信号VDにて表される画像が静止画であるか否かを判定する。すなわち、静止画判定回路90は、入力映像信号における互いに隣接するフィールド間での同一画素同士の差分値の総和(フィールド差分値Dfi)が第1閾値D1よりも小さく、且つ各フィールドの直前及び直後のフィールド間での同一画素同士の差分値の総和(フレーム差分値Df r)が第2閾値D2よりも小さい場合にこの入力映像信号が静止画であると判定する。この際、静止画判定回路90は、静止画であると判定された場合には論理レベル1、静止画ではないと判定された場合には論理レベル0を有する静止画判定信号STを生成し、これを混合比算出回路100に供給する。
更に、静止画判定回路90は、入力映像信号が静止画であると判定された場合には、以下の数式に基づき、その静止画の深度を表す静止画深度信号SDを1フィールド毎に生成し、これを混合比算出回路100に供給する。
SD=(1−Dfi/D1)+b・(1−Dfr/D2)
b:所定係数
Dfi<D1 Dfr<D2
すなわち、静止画判定回路90では、入力映像信号における互いに隣接するフィールド(又はフレーム)間での同一画素同士の差分値の総和(Dfi、Dfr)が0となるような完全な静止画でなくても、その総和(Dfi、Dfr)が所定の閾値(D1、D2)よりも小さければ、これを静止画と判定する。そして、静止画判定回路90は、かかる静止画判定処理によって静止画であると判定された場合には、上記閾値(D1、D2)に対する上記総和(Dfi、Dfr)の比率を、静止画の深度を表す静止画深度信号SDとして生成するのである。
b:所定係数
Dfi<D1 Dfr<D2
すなわち、静止画判定回路90では、入力映像信号における互いに隣接するフィールド(又はフレーム)間での同一画素同士の差分値の総和(Dfi、Dfr)が0となるような完全な静止画でなくても、その総和(Dfi、Dfr)が所定の閾値(D1、D2)よりも小さければ、これを静止画と判定する。そして、静止画判定回路90は、かかる静止画判定処理によって静止画であると判定された場合には、上記閾値(D1、D2)に対する上記総和(Dfi、Dfr)の比率を、静止画の深度を表す静止画深度信号SDとして生成するのである。
混合比算出回路100は、例えば、図7に示す如き、係数選択制御回路103、セレクタ104及び105、係数乗算器106及び107、最大選択回路108から構成される。
係数選択制御回路103は、上記静止画判定信号STに基づく第1係数選択処理(後述する)、または、静止画判定信号ST及び静止画深度信号SDに基づく第2係数選択処理(後述する)を実施する。係数選択制御回路103は、第1係数選択処理、または第2係数選択処理の実行により、係数乗算器106及び107各々に供給すべき係数を選択させるべき係数選択信号を生成して、セレクタ104及び105各々に供給する。セレクタ104は、夫々異なる係数を表す複数の係数Gi1〜Ginの内から、上記係数選択制御回路103から供給された係数選択信号にて示されるものを択一的に選択し、これを係数乗算器106に供給する。セレクタ105は、夫々異なる係数を表す複数の係数Gr1〜Grnの内から、上記係数選択制御回路103から供給された係数選択信号にて示されるものを択一的に選択し、これを係数乗算器105に供給する。係数乗算器106は、フィールド動き信号Mfiに、セレクタ104から供給された係数Giを乗算して得られた係数乗算フィールド動き信号GMfiを最大選択回路108に供給する。係数乗算器107は、フレーム動き信号Mfrに、セレクタ105から供給された係数Grを乗算して得られた係数乗算フレーム動き信号GMfrを最大選択回路108に供給する。最大選択回路108は、上記係数乗算フィールド動き信号GMfi及び係数乗算フレーム動き信号GMfrの内からその信号レベルが大なる方を選択し、これを混合比を示す混合比信号MXとして混合回路12に供給する。
以下に、係数選択制御回路103において為される第1係数選択処理による動作、第2係数選択処理による動作について順に説明する。
[第1係数選択処理の実施例]
係数選択制御回路103は、論理レベル0の静止画判定信号STが供給された場合、つまり入力映像信号に基づく画像が動画状態である場合には、この間、所定値を表す係数Gを選択させるべき係数選択信号をセレクタ104及び105に夫々供給する。セレクタ104(105)は、係数Gi1〜Gin(Gr1〜Grn)の内から上記所定値を表す係数Gを選択しこれを係数乗算器106(107)に供給する。よって、この際、最大選択回路108は、フレーム動き信号Mfrに上記所定値を乗算して得られた係数乗算フレーム動き信号GMfrと、フィールド動き信号Mfiに上記所定値を乗算して得られた係数乗算フィールド動き信号GMfiとの内からその信号レベルが大なる方を混合比信号MXとして混合回路12に供給する。
係数選択制御回路103は、論理レベル0の静止画判定信号STが供給された場合、つまり入力映像信号に基づく画像が動画状態である場合には、この間、所定値を表す係数Gを選択させるべき係数選択信号をセレクタ104及び105に夫々供給する。セレクタ104(105)は、係数Gi1〜Gin(Gr1〜Grn)の内から上記所定値を表す係数Gを選択しこれを係数乗算器106(107)に供給する。よって、この際、最大選択回路108は、フレーム動き信号Mfrに上記所定値を乗算して得られた係数乗算フレーム動き信号GMfrと、フィールド動き信号Mfiに上記所定値を乗算して得られた係数乗算フィールド動き信号GMfiとの内からその信号レベルが大なる方を混合比信号MXとして混合回路12に供給する。
一方、静止画判定信号STにより、入力映像信号に基づく画像が動画から静止画に遷移したと判定された場合には、係数選択制御回路103は、この静止画の状態を維持している期間に亘り、図8に示す如く、各フィールド毎に段階的に係数Gを低下させるべき係数選択信号を順次、セレクタ104及び105に供給する。尚、5フィールド表示期間以上に亘り静止画状態が継続する場合には、それ以降、この第5番目のフィールド表示期間において選択した係数を引き続き選択させるべき係数選択信号を継続してセレクタ104及び105に供給する。
従って、第1係数選択処理によると、入力映像信号に基づく画像が動画状態から静止画状態に遷移した際には、上記係数Gに応じて、その値が徐々に低下する混合比信号MXが生成されるのである。よって、この際、混合回路12は、時間経過に伴い徐々に第2プログレッシブ映像信号PR2の混合比を増加させつつ、第1プログレッシブ映像信号PR1及び第2プログレッシブ映像信号PR2の混合を実施する。つまり、入力映像信号に基づく画像が動画状態から静止画状態に遷移した直後は第2プログレッシブ映像信号PR2の混合比を小さくし、これを時間経過と共に徐々に増加させるのである。これにより、画像全体の質感が徐々に変化することになるので、その画質変化が視覚されにくい、いわゆる違和感の無い画像を表示することが可能になる。
一方、静止画状態から動画状態への切り替え時においては、直ちに第2プログレッシブ映像信号PR2の混合比を小さくしなければ画像が乱れるので、この際、係数選択制御回路103は、図8に示す如く、直ちに比較的大なる係数Gを係数乗算器106及び107に供給させるべき係数制御を実施する。
すなわち、係数選択制御回路103は、静止画判定回路90での判定結果が静止画ではないとの判定から静止画であるとの判定に変化したときには、静止画であるとの判定から静止画ではないとの判定に変化したときに比べて、時間経過に伴う第2プログレッシブ映像信号PR2の混合比の変化率、つまり増加率が小となるように、係数制御を実施するのである。
[第2係数選択処理の実施例]
係数選択制御回路103は、論理レベル0の静止画判定信号STが供給された場合、つまり入力映像信号に基づく画像が動画状態である場合には、この間、所定値を表す係数Gを選択させるべき係数選択信号をセレクタ104及び105に夫々供給する。セレクタ104(105)は、係数Gi1〜Gin(Gr1〜Grn)の内から上記所定値を表す係数Gを選択しこれを係数乗算器106(107)に供給する。よって、この際、最大選択回路108は、フレーム動き信号Mfrに上記所定値を乗算して得られた係数乗算フレーム動き信号GMfrと、フィールド動き信号Mfiに上記所定値を乗算して得られた係数乗算フィールド動き信号GMfiとの内からその信号レベルが大なる方を混合比信号MXとして混合回路12に供給する。
係数選択制御回路103は、論理レベル0の静止画判定信号STが供給された場合、つまり入力映像信号に基づく画像が動画状態である場合には、この間、所定値を表す係数Gを選択させるべき係数選択信号をセレクタ104及び105に夫々供給する。セレクタ104(105)は、係数Gi1〜Gin(Gr1〜Grn)の内から上記所定値を表す係数Gを選択しこれを係数乗算器106(107)に供給する。よって、この際、最大選択回路108は、フレーム動き信号Mfrに上記所定値を乗算して得られた係数乗算フレーム動き信号GMfrと、フィールド動き信号Mfiに上記所定値を乗算して得られた係数乗算フィールド動き信号GMfiとの内からその信号レベルが大なる方を混合比信号MXとして混合回路12に供給する。
一方、静止画判定信号STにより、入力映像信号に基づく画像が動画から静止画に遷移したと判定された場合には、係数選択制御回路103は、最大、5フィールド表示期間に亘り、各フィールド毎に供給される静止画深度信号SDの値を積算し、図9に示す如く、各フィールド毎の積算結果を得る。そして、係数選択制御回路103は、各フィールド毎に、その積算結果が大なるほど小なる係数Gを選択させるべき係数選択信号をセレクタ104及び105に供給する。例えば、係数選択制御回路103は、図10に示す如き特性に基づいて、各フィールド毎の静止画深度信号SDの積算結果から係数Gを求め、この係数Gを選択させるべき係数選択信号をセレクタ104及び105に供給する。この際、セレクタ104及び105は、図9に示す如く徐々に減少して行く係数Gを各フィールド毎に順次、係数乗算器106及び107に供給する。
従って、第2係数選択処理によっても上記第1係数選択処理を実施した場合と同様に、入力映像信号に基づく画像が動画状態から静止画状態に遷移した際には、図9に示す如き係数Gに応じて、その値が徐々に低下する混合比信号MXが生成される。よって、この際、混合回路12は、時間経過に伴い徐々に第2プログレッシブ映像信号PR2の混合比を増加させつつ、第1プログレッシブ映像信号PR1及び第2プログレッシブ映像信号PR2の混合を実施する。つまり、入力映像信号に基づく画像が動画状態から静止画状態に遷移した直後は第2プログレッシブ映像信号PR2の混合比を小さくし、これを時間経過と共に徐々に増加させるのである。これにより、画像全体の質感が徐々に変化することになるので、その画質変化が視覚されにくい、いわゆる違和感の無い画像を表示することが可能になる。
この際、第2係数選択処理では、各フィールド毎の静止画深度信号SDの積算結果に基づき係数Gの値を設定するようにしている。よって、第1係数選択処理の如き単に静止画状態の継続数(フィールド数)に基づいて係数Gを設定する場合に比して、動画状態から静止画状態への切り替え時の画質変化がより滑らかになる。
尚、第2係数選択処理を実施するにあたり、図9に示す実施例においては、最大、5フィールド表示期間に亘り静止画深度信号SDの値を積算するようにしているが、図11に示す如く、最大、4フィールド表示期間に亘り静止画深度信号SDの値を積算するようにしても良い。
次に、図6に示されるIP変換回路による作用効果について説明する。
図12(A)は、2表示ライン分の黒横線と、2表示ライン分の白横線と、が交互に現れる静止画像を表すインタレース映像信号VDにおける3フィールド分の形態を模式的に表す図である。
ここで、図12(A)に示す如き絵柄のインタレース映像信号VDに対して、フィールド内補間に基づくプログレッシブ変換を施すと、図12(B)の如き絵柄を表す第1プログレッシブ映像信号PR1が生成される。ところが、このようなフィールド内補間に基づくプログレッシブ変換によれば、白色表示部と黒色表示部との補間によって灰色の表示(斜線にて示す)部が形成されてしまい、本来の画像を再現することができない。
一方、図12(A)に示す如きインタレース映像信号VDに対して、フィールド組合せに基づくプログレッシブ変換を施すと、図12(C)の如く、元の絵柄を正しく再現した第2プログレッシブ映像信号PR2が生成される。この際、図12(A)に示す如き絵柄の場合、フレーム差分は発生しないが、フィールド差分は発生するので、静止画判定回路90によって静止画であるとの判定が為されても、その静止画深度は小なる値となる。
このように、入力映像信号によって表される画像が静止画の場合には、フィールド内補間に基づくプログレッシブ変換よりも、フィールド組合せに基づくプログレッシブ変換が適しているといえる。ところが、図12(A)に示す如き絵柄の静止画に対して静止画判定を行うと、その静止画深度が小であることから、時間経過に伴う多少の絵柄の変化により、ある時点では動画であるとの判定が為され、ある時点では静止画であるとの判定が為される場合がある。よって、動画であるとの判定から、静止画であるとの判定に遷移した際に、直ちに第2プログレッシブ映像信号の混合比を大に切り替えると、図12(B)の如き絵柄から図12(C)の如き絵柄に急峻に切り替わることになり、ちらついた画像が視覚されてしまう。
そこで、このような状況に鑑みて、図6に示されるIP変換回路では、入力映像信号によって表される画像が動画から静止画に切り替わった際には、第2プログレッシブ映像信号の混合比を時間経過に伴い徐々に増大させるようにしている。これにより、第1プログレッシブ映像信号に基づく画像から徐々に第2プログレッシブ映像信号に基づく画像へと切り替わるので、入力映像信号によって表される画像が動画から静止画に遷移した際にも、違和感の無い画像を提供することが可能となる。
又、図13(A)は、全面黒色の状態から全面白色の状態に切り替わる際のインタレース映像信号VDにおける4フィールド分の形態を模式的に表す図である。この際、第1及び第2フィールド間では、フィールド差分値が小となるので、静止画判定回路90は静止画であると判定し、第2及び第3フィールド間では、フィールド差分値が大となるので、動画であると判定する。
ここで、図13(A)に示す如き絵柄のインタレース映像信号VDに対して、フィールド内補間に基づくプログレッシブ変換を施すと、図13(B)の如き、元の絵柄を正しく再現した第1プログレッシブ映像信号PR1が生成される。
ここで、図13(A)に示す如き絵柄のインタレース映像信号VDに対して、フィールド内補間に基づくプログレッシブ変換を施すと、図13(B)の如き、元の絵柄を正しく再現した第1プログレッシブ映像信号PR1が生成される。
一方、図13(A)に示す如きインタレース映像信号VDに対して、フィールド組合せに基づくプログレッシブ変換を施すと、図13(C)の如き絵柄を表す第2プログレッシブ映像信号PR2が生成される。ところが、このようなフィールド組合せに基づくプログレッシブ変換によると、黒色から白色へと遷移する第2及び第3フィールド各々において、灰色の表示(斜線にて示す)部が形成されてしまい、本来の画像を再現することができない。このような静止画状態(第1及び第2フィールド)から動画状態(第2及び第3フィールド)への遷移時点において、第1プログレッシブ映像信号PR1及び第2プログレッシブ映像信号PR2の混合比を徐々に変化させると、第2及び第3フィールド各々で発生する灰色が強調され、これが視覚されてしまう。そこで、図6に示されるIP変換回路では、静止画から動画への遷移時点では、第1プログレッシブ映像信号PR1及び第2プログレッシブ映像信号PR2の混合比を速やかに変化させるようにしたのである。
尚、上記実施例においては、IP変換処理をハードウェアにて実現した場合を一例にとってその動作を説明したが、図1又は図6に示される各機能モジュールの動作を、ソフトウェアにて実現するようにしても良い。すなわち、コンピュータが読み取りこれを実行可能なプログラムの形態で、図1又は図6に示されるIP変換回路と同一機能のIP変換処理を実現するようにしても良いのである。
1,2 1フィールド遅延回路
3 フィールド差分算出回路
4 フィールド動き検出回路
5 フィールド内補間回路
6 フィールド組合せ回路
7 フレーム差分算出回路
8 フレーム動き検出回路
9,90 静止画判定回路
10 セレクタ
11 合成回路
12 混合回路
100 混合比算出回路
3 フィールド差分算出回路
4 フィールド動き検出回路
5 フィールド内補間回路
6 フィールド組合せ回路
7 フレーム差分算出回路
8 フレーム動き検出回路
9,90 静止画判定回路
10 セレクタ
11 合成回路
12 混合回路
100 混合比算出回路
Claims (13)
- インタレース方式の入力映像信号をプログレッシブ映像信号に変換する画像信号処理装置であって、
前記入力映像信号における各フィールド毎に補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成する第1変換回路と、
前記入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する第2変換回路と、
前記入力映像信号に基づく1フレーム分の画像、又は1フレームを複数の表示領域に分割した際の前記表示領域各々に対応した画像毎に当該画像が静止画であるか否かの判定を行う静止画判定回路と、
前記静止画判定回路において静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて前記第1及び第2プログレッシブ映像信号を混合することにより前記プログレッシブ映像信号を生成する混合手段と、を有することを特徴とする画像信号処理装置。 - 前記静止画判定回路は、前記入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和が所定の閾値よりも小さい場合に前記入力映像信号が静止画を表すと判定することを特徴とする請求項1記載の画像信号処理装置。
- 前記静止画判定回路は、前記入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値の総和が所定の第1閾値よりも小さく、且つ前記入力映像信号における各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値の総和が所定の第2閾値よりも小さい場合に前記入力映像信号が静止画を表すと判定することを特徴とする請求項1記載の画像信号処理装置。
- 前記静止画判定回路は、1フィールド分の前記入力映像信号が供給される度に、前記入力映像信号における互いに隣接する2つのフィールド間での同一画素同士の差分値であるフィールド差分値の総和が所定の第1閾値よりも小であるか否かを判定すると共に前記入力映像信号における各フィールドの直前及び直後の2つのフィールド間での同一画素同士の差分値であるフレーム差分値の総和が所定の第2閾値よりも小であるか否かを判定する手段と、
前記フィールド差分値が前記第1閾値よりも小であり且つ前記フレーム差分値が前記第2閾値よりも小であるとの判定が連続して為された回数を計数する手段と、
前記回数が所定数より大となった場合に前記入力映像信号が静止画であると判定する手段と、を含むことを特徴とする請求項1記載の画像信号処理装置。 - 前記入力映像信号における互いに隣接するフィールド間での画像の動き量を各画素毎に示すフィールド動き信号を生成するフィールド動き検出回路と、
前記入力映像信号における互いに隣接するフレーム間での画像の動き量を各画素毎に示すフレーム動き信号を生成するフレーム動き検出回路と、
前記フィールド動き信号及び前記フレーム動き信号に基づいて各画素毎に所定の演算を施すことにより合成動き信号を得る合成回路と、を更に備え、
前記混合手段は、前記静止画判定回路において静止画であると判定された場合には前記フレーム動き信号に基づく第1混合比にて各画素毎に前記第1及び第2プログレッシブ映像信号を混合する一方、前記静止画判定回路において静止画ではないと判定された場合には前記合成動き信号に基づく第2混合比にて各画素毎に前記第1及び第2プログレッシブ映像信号を混合することを特徴とする請求項1記載の画像信号処理装置。 - 前記演算は、前記フィールド動き信号に所定の重み係数を乗じた値と前記フレーム動き信号とを各画素毎に大小比較して大なる方を前記合成動き信号とすることを特徴とする請求項5記載の画像信号処理装置。
- 前記入力映像信号における互いに隣接するフィールド間での画像の動き量を各画素毎に示すフィールド動き信号を生成するフィールド動き検出回路と、
前記入力映像信号における互いに隣接するフレーム間での画像の動き量を各画素毎に示すフレーム動き信号を生成するフレーム動き検出回路と、を更に備え、
前記混合手段は、前記フィールド動き信号及び前記フレーム動き信号の内の大なる方の信号レベルに応じた混合比にて前記第1及び第2プログレッシブ映像信号を混合することを特徴とする請求項1記載の画像信号処理装置。 - 前記静止画判定回路での判定結果が静止画ではないとの判定から静止画であるとの判定に変化したときには、前記第2プログレッシブ映像信号の混合比を徐々に増加させるべき制御を行う混合比制御手段を更に備えたことを特徴とする請求項1記載の画像信号処理装置。
- 前記混合比制御手段は、前記静止画判定回路での判定結果が静止画ではないとの判定から静止画であるとの判定に変化したときには、静止画であるとの判定から静止画ではないとの判定に変化したときに比べて、時間経過に伴う前記混合比の変化率が小であることを特徴とする請求項8記載の画像信号処理装置。
- 前記混合比制御手段は、前記静止画判定回路での判定結果が静止画ではないとの判定から静止画であるとの判定に変化したときには、静止画であるとの判定結果が継続している間に亘り、1フィールド表示期間毎に前記第2プログレッシブ映像信号の混合比を増加させるべき制御を行うことを特徴とする請求項8記載の画像信号処理装置。
- 前記静止画判定回路は、前記入力映像信号にて示される画像の1フレーム内において夫々複数の画素からなる第1表示領域及び第2表示領域の各々毎に、当該表示領域内に表示されるべき画像が静止画であるか否かの判定を行い、
前記第1表示領域及び前記第2表示領域は互いに同一の画素を含むことを特徴とする請求項1記載の画像信号処理装置。 - インタレース方式の入力映像信号をプログレッシブ映像信号に変換するインターレース・プログレッシブ変換方法であって、
前記入力映像信号における各フィールド毎に補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成する第1変換ステップと、
前記入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する第2変換ステップと、
前記入力映像信号に基づく1画面分の画像、又は1画面を複数の表示領域に分割した際の前記表示領域各々に対応した画像毎に当該画像が静止画であるか否かを判定する静止画判定ステップと、
前記静止画判定ステップにおいて静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて前記第1及び第2プログレッシブ映像信号を混合することにより前記プログレッシブ映像信号を生成する混合ステップと、を有することを特徴とするインターレース・プログレッシブ変換方法。 - インタレース方式の入力映像信号からプログレッシブ映像信号への変換処理を実行するコンピュータ読取可能なプログラムであって、
前記入力映像信号における各フィールド毎に補間演算又は補外演算を施すことにより1フレーム分の第1プログレッシブ映像信号を生成する第1変換ステップと、
前記入力映像信号における隣接する2つのフィールド毎に一方のフィールド及び他方のフィールドを組み合わせることにより1フレーム分の第2プログレッシブ映像信号を生成する第2変換ステップと、
前記入力映像信号に基づく1画面分の画像、又は1画面を複数の表示領域に分割した際の前記表示領域各々に対応した画像毎に当該画像が静止画であるか否かを判定する静止画判定ステップと、
前記静止画判定ステップにおいて静止画であると判定された場合と静止画ではないと判定された場合とで異なる混合比にて前記第1及び第2プログレッシブ映像信号を混合することにより前記プログレッシブ映像信号を生成する混合ステップと、を有することを特徴とするプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227083A JP2007097150A (ja) | 2005-08-31 | 2006-08-23 | 画像信号処理装置及びインターレース・プログレッシブ変換方法 |
EP06018033A EP1761045A3 (en) | 2005-08-31 | 2006-08-29 | Image signal processing apparatus and interlace-to-progressive conversion method |
US11/512,417 US20070053013A1 (en) | 2005-08-31 | 2006-08-30 | Image signal processing apparatus and interlace-to-progressive conversion method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005251632 | 2005-08-31 | ||
JP2006227083A JP2007097150A (ja) | 2005-08-31 | 2006-08-23 | 画像信号処理装置及びインターレース・プログレッシブ変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007097150A true JP2007097150A (ja) | 2007-04-12 |
Family
ID=37492291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227083A Pending JP2007097150A (ja) | 2005-08-31 | 2006-08-23 | 画像信号処理装置及びインターレース・プログレッシブ変換方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070053013A1 (ja) |
EP (1) | EP1761045A3 (ja) |
JP (1) | JP2007097150A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093578A (ja) * | 2008-10-08 | 2010-04-22 | Canon Inc | 映像処理装置およびその方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8698954B2 (en) * | 2008-03-21 | 2014-04-15 | Nec Corporation | Image processing method, image processing apparatus and image processing program |
JP5408906B2 (ja) * | 2008-05-28 | 2014-02-05 | キヤノン株式会社 | 画像処理装置 |
US8405769B2 (en) * | 2009-12-22 | 2013-03-26 | Intel Corporation | Methods and systems for short range motion compensation de-interlacing |
JP5625371B2 (ja) * | 2010-01-29 | 2014-11-19 | ソニー株式会社 | 画像処理装置、および信号処理方法、並びにプログラム |
JP5714297B2 (ja) * | 2010-10-29 | 2015-05-07 | 株式会社キーエンス | 画像処理装置、画像処理方法および画像処理プログラム |
US8483516B2 (en) * | 2011-08-16 | 2013-07-09 | National Taiwan University | Super resolution system and method with database-free texture synthesis |
KR101910110B1 (ko) * | 2011-09-26 | 2018-12-31 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6272287A (ja) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | テレビジヨン信号処理装置 |
JPS62145983A (ja) * | 1985-12-20 | 1987-06-30 | Toshiba Corp | 動き検出回路 |
JPH07123296A (ja) * | 1993-10-27 | 1995-05-12 | Nippon Television Network Corp | 動き検出回路 |
JP2508685B2 (ja) * | 1987-02-25 | 1996-06-19 | ソニー株式会社 | 動き検出回路 |
JPH10174105A (ja) * | 1996-12-11 | 1998-06-26 | Toshiba Corp | 動き判定装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2138834C (en) * | 1994-01-07 | 2004-10-19 | Robert J. Gove | Video display system with digital de-interlacing |
US6067125A (en) * | 1997-05-15 | 2000-05-23 | Minerva Systems | Structure and method for film grain noise reduction |
KR100902315B1 (ko) * | 2002-07-25 | 2009-06-12 | 삼성전자주식회사 | 디인터레이싱장치 및 방법 |
FR2851398A1 (fr) * | 2003-02-19 | 2004-08-20 | St Microelectronics Sa | Procede et dispositif de de-entrelacement par analyse de pixels |
-
2006
- 2006-08-23 JP JP2006227083A patent/JP2007097150A/ja active Pending
- 2006-08-29 EP EP06018033A patent/EP1761045A3/en not_active Withdrawn
- 2006-08-30 US US11/512,417 patent/US20070053013A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6272287A (ja) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | テレビジヨン信号処理装置 |
JPS62145983A (ja) * | 1985-12-20 | 1987-06-30 | Toshiba Corp | 動き検出回路 |
JP2508685B2 (ja) * | 1987-02-25 | 1996-06-19 | ソニー株式会社 | 動き検出回路 |
JPH07123296A (ja) * | 1993-10-27 | 1995-05-12 | Nippon Television Network Corp | 動き検出回路 |
JPH10174105A (ja) * | 1996-12-11 | 1998-06-26 | Toshiba Corp | 動き判定装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093578A (ja) * | 2008-10-08 | 2010-04-22 | Canon Inc | 映像処理装置およびその方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1761045A3 (en) | 2008-10-01 |
EP1761045A2 (en) | 2007-03-07 |
US20070053013A1 (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007097150A (ja) | 画像信号処理装置及びインターレース・プログレッシブ変換方法 | |
JPH10105142A (ja) | インターレース処理されたビデオデータ変換方法および変換システム | |
JP5177828B2 (ja) | 画像レート変換方法及び画像レート変換装置 | |
JP2006165602A (ja) | フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法 | |
US20070008348A1 (en) | Video signal processing apparatus and video signal processing method | |
JP4031389B2 (ja) | 画像変換装置および画像変換方法 | |
JP4001110B2 (ja) | 走査変換装置 | |
WO2005015908A1 (ja) | 画像処理装置および画像処理方法 | |
JP2007274411A (ja) | プルダウン信号検出装置およびプルダウン信号検出方法並びに順次走査変換装置および順次走査変換方法 | |
JP4217543B2 (ja) | 動き情報処理装置及び方法 | |
JP5241632B2 (ja) | 画像処理回路および画像処理方法 | |
US20110298977A1 (en) | Video processing device | |
JP2006174123A (ja) | 順次走査変換装置 | |
KR20060030724A (ko) | 필드 선택이 가능한 영상처리 장치 및 그 방법 | |
KR100594780B1 (ko) | 영상변환 장치 및 그 방법 | |
JP4189645B2 (ja) | 画像処理方法および画像処理装置 | |
JP5164716B2 (ja) | 映像処理装置および映像表示装置 | |
US20040207754A1 (en) | De-interlacing device of digital television set | |
JP2009260539A (ja) | 画像処理装置 | |
JPH11261973A (ja) | 走査線補間方法 | |
JP4507841B2 (ja) | 画像信号処理装置、および画像信号処理方法 | |
TWI394457B (zh) | 文字保護裝置及動態適應性去交錯裝置 | |
JP2001024987A (ja) | 順次走査変換回路 | |
JP6117484B2 (ja) | クリップ処理によるip変換の映像処理方法とそのプログラム及びその映像処理装置 | |
JP4230903B2 (ja) | 映像信号処理装置及び映像信号処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111122 |