JP2007096101A - 撮像半導体デバイス及び固体撮像装置 - Google Patents
撮像半導体デバイス及び固体撮像装置 Download PDFInfo
- Publication number
- JP2007096101A JP2007096101A JP2005285167A JP2005285167A JP2007096101A JP 2007096101 A JP2007096101 A JP 2007096101A JP 2005285167 A JP2005285167 A JP 2005285167A JP 2005285167 A JP2005285167 A JP 2005285167A JP 2007096101 A JP2007096101 A JP 2007096101A
- Authority
- JP
- Japan
- Prior art keywords
- region
- contact
- light
- light shielding
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】応力歪みによる異常電荷の発生を抑制した固体撮像素子を提供する。
【解決手段】半導体層53の表面に画像セルが形成され、画像セルはN型領域54及びP型領域55により構成されたフォト・ダイオードPDと、フォト・ダイオードPDから出力される光検出信号を増幅する第2トランジスタを有している。第2トランジスタのゲートは、導出電極26を介してN型領域54から延出された延出領域24に接続されている。導出電極26と延出領域24は、絶縁膜59及び層間絶縁膜61に形成されたコンタクトホール63に埋め込まれたコンタクト25を介して接続されている。画像セルの上方には、少なくともコンタクト25に対する入射光を遮り、フォト・ダイオードPDに光を入射するための開口29を有する遮光膜28が形成されている。遮光膜28は、コンタクト25の形成により応力歪みが生じる半導体層の領域を覆うものである。
【選択図】図1
【解決手段】半導体層53の表面に画像セルが形成され、画像セルはN型領域54及びP型領域55により構成されたフォト・ダイオードPDと、フォト・ダイオードPDから出力される光検出信号を増幅する第2トランジスタを有している。第2トランジスタのゲートは、導出電極26を介してN型領域54から延出された延出領域24に接続されている。導出電極26と延出領域24は、絶縁膜59及び層間絶縁膜61に形成されたコンタクトホール63に埋め込まれたコンタクト25を介して接続されている。画像セルの上方には、少なくともコンタクト25に対する入射光を遮り、フォト・ダイオードPDに光を入射するための開口29を有する遮光膜28が形成されている。遮光膜28は、コンタクト25の形成により応力歪みが生じる半導体層の領域を覆うものである。
【選択図】図1
Description
本発明は、撮像半導体デバイス及び固体撮像装置に関するものである。
従来、種々の画像データを取得するために、MOS型の撮像デバイスが用いられている。この種の撮像デバイスは、フォト・ダイオードのpn接合容量に蓄積した電荷をMOS型のトランジスタ(例えば、電界効果型トランジスタ(FET))を介して読み出すようになっている。
一般に、MOS型等の撮像デバイスは、撮影に用いられるネガ・フィルムに比べてラティテュード、即ちダイナミック・レンジが狭いと言われている。ラティテュードが狭いことは、画像の暗い部分が黒い画素データとして記録され、画像の明るい部分が白い画素データとして記録される。
このダイナミック・レンジを拡大する技術として、対数変換型の撮像デバイスがある。例えば、特許文献1に開示された画像セルは、光受光素子を第1のMOSトランジスタの一方の端子と第2のMOSトランジスタのゲート端子との間に接続され、第1のMOSトランジスタの他方の端子は電圧供給源の一方の電極に接続されている。そして、サブ・スレッショルド領域にて動作する第1のMOSトランジスタにより画像セル中で対数変換を行い、その変換結果を複数のトランジスタにより構成される増幅回路を介して出力する。
米国特許5608204号明細書
ところで、フォト・ダイオードに直列接続された第1のMOSトランジスタと、増幅回路を構成する増幅用トランジスタとの接続は、半導体層表面の絶縁膜に開口を形成し、該開口にコンタクトを埋め込み、このコンタクトと増幅用トランジスタとを配線により接続している。このため、半導体層には、絶縁膜への開口形成に伴う応力歪みが生じる。この応力歪みが発生した領域は、入射光により電荷を発生させ、この発生電荷はフォト・ダイオードにより発生する光電電荷による光検出信号にノイズとして混入する。
この発明は、異常電荷の発生を抑制することを目的とする。
この発明による撮像半導体デバイスは、半導体層の表面に画像セルが形成され、前記画像セルは、一導電型の第1領域と該第1領域と逆導電型の第2領域とにより形成されたPNを有する受光素子と、前記受光素子から出力される光検出信号を増幅する増幅回路と、一端が前記第1領域又は第2領域とコンタクトを介して接続され、他端が前記増幅回路に接続された導出電極と、少なくとも前記コンタクトを覆い、前記受光素子に光を入射するための開口が形成された遮光層と、を備えたものである。
コンタクトとは、半導体層上の絶縁層に形成したコンタクトホールに埋め込まれ、絶縁層の上方に形成された配線と半導体層を接続するものであり、コンタクトを覆うことは、該コンタクトの形成により応力歪みが生じる半導体層の領域を覆うことである。
この発明によると、コンタクトの形成により半導体層に応力歪みが生じるが、遮光層によってコンタクト及びそのコンタクトの形成比より応力歪みが生じる領域には光が入射されない。従って、その応力歪みによる異常電荷の発生を抑制することができる。
この発明の一態様においては、前記遮光層は、前記導出電極より上方の層間絶縁膜上面を覆う金属層である。従って、コンタクト及びその周辺の領域に入射する光を遮ることができる。
この発明の一態様においては、前記コンタクトから前記遮光層の開口までの長さは、前記半導体層から前記遮光層までの層構造により設定されてなる。従って、コンタクト及びその周辺の入射光を遮るとともに、受光素子への入射光量を確保することができる。
この発明の一態様においては、前記コンタクトから前記遮光層の開口までの長さは、前記半導体層の界面から前記導出電極までの距離以上、且つ前記半導体層の界面から前記遮光層までの距離以下に設定されてなる。従って、コンタクト及びその周辺の入射光を遮るとともに、受光素子への入射光量を確保することができる。
この発明による固体撮像装置は、半導体層の表面に複数の行選択線と複数の列信号線の交点に接続されて行列配列された複数の画像セルを備え、前記画像セルは、一導電型の第1領域と該第1領域と逆導電型の第2領域とにより形成されたPNを有する受光素子と、前記受光素子から出力される光検出信号を増幅する増幅回路と、一端が前記第1領域又は第2領域とコンタクトを介して接続され、他端が前記増幅回路に接続された導出電極と、少なくとも前記コンタクトを覆い、前記受光素子に光を入射するための開口が形成された遮光層と、を備えたものである。
この発明によると、コンタクトの形成により半導体層に応力歪みが生じるが、遮光層によってコンタクト及びそのコンタクトの形成比より応力歪みが生じる領域には光が入射されない。従って、その応力歪みによる異常電荷の発生を抑制することができる。
以上記述したように、本発明によれば、異常電荷の発生を抑制することが可能な撮像半導体デバイス及び固体撮像装置を提供することができる。(代表クレーム(1つ)の発明がそうすることのできる効果を記載する)
以下、本発明を具体化した一実施の形態を図面に従って説明する。
図3に示すように、固体撮像装置10は、撮像部11、内部クロック発生回路12、垂直走査回路13、水平走査回路14、出力回路15を含む。
図3に示すように、固体撮像装置10は、撮像部11、内部クロック発生回路12、垂直走査回路13、水平走査回路14、出力回路15を含む。
撮像部11は、行列配列された複数の画像セルCaを備えている。尚、図3には、4行4列のマトリックス状に配列された画像セルCaからなる撮像部11を示している。
内部クロック発生回路12は、クロック信号Φ0が入力され、該クロック信号Φ0に基づいて垂直クロック信号Φwと水平クロック信号Φtを生成する。
内部クロック発生回路12は、クロック信号Φ0が入力され、該クロック信号Φ0に基づいて垂直クロック信号Φwと水平クロック信号Φtを生成する。
垂直走査回路13は、垂直方向のシフトレジスタであり、行選択線W1〜W4と、該行選択線W1〜W4と対を成すリセット線R1〜R4が接続されている。水平走査回路14は複数(図3において4個)の増幅回路16とシフトレジスタ17とを含む。また、各画像セルCaは、行選択線W1〜W4と対を成すリセット線R1〜R4が接続されている。
垂直走査回路13は、垂直クロック信号Φwに基づいて行選択線W1〜W4を順次駆動する。行選択線W1〜W4に接続された画像セルCaは、行選択線W1〜W4を介して供給される駆動信号に応答して光電変換信号を列信号線BL1〜BL4に出力する。
水平走査回路14を構成する各増幅回路16には各列信号線BL1〜BL4が接続されている。各増幅回路16は、列信号線BL1〜BL4を介して入力される光電変換信号を増幅する増幅部と、その増幅部の出力信号を水平クロック信号Φtに基づいてサンプリングしてデジタル信号に変換するアナログ−デジタル(A/D)変換部を含む。
水平走査回路14を構成するシフトレジスタ17は、増幅回路16から出力されるデジタル信号を水平クロック信号Φtに基づいて出力回路15に転送する。
出力回路15は、水平走査回路14から出力される信号のパルス幅を伸長した出力信号outを生成し出力する。
出力回路15は、水平走査回路14から出力される信号のパルス幅を伸長した出力信号outを生成し出力する。
次に、画像セルの構成を説明する。
図4は、行選択線W1と列信号線BL1との交点に接続された画像セルCaを示す。
画像セルCaは、受光素子としてのフォト・ダイオードPDと、3個のトランジスタT1〜T3を備えている。第1〜第3トランジスタT1〜T3は一導電チャネル型のトランジスタ(本実施形態ではNチャネル型MOSトランジスタ)であり、それらのバックゲートは低電位電源(本実施形態ではグランドGND)に接続されている。
図4は、行選択線W1と列信号線BL1との交点に接続された画像セルCaを示す。
画像セルCaは、受光素子としてのフォト・ダイオードPDと、3個のトランジスタT1〜T3を備えている。第1〜第3トランジスタT1〜T3は一導電チャネル型のトランジスタ(本実施形態ではNチャネル型MOSトランジスタ)であり、それらのバックゲートは低電位電源(本実施形態ではグランドGND)に接続されている。
フォト・ダイオードPDは、アノードが第1電源としての低電位電源(本実施形態ではグランドGND)に接続され、カソードが第1トランジスタT1に接続されている。第1トランジスタT1は、第1端子(ソース端子)がフォト・ダイオードPDに接続され、第2端子(ドレイン端子)が第2電源としての高電位電源Vddに接続されている。そして、第1トランジスタT1は、ゲート端子がリセット線R1に接続され、該ゲート端子にリセット線R1を介して後述するリセット信号Φr1が供給されている。第1トランジスタT1はリセット用トランジスタであり、リセット信号Φr1に応答してオン・オフし、オンした第1トランジスタT1はフォト・ダイオードPDのカソード端子の電位を高電位電源Vddレベルにリセットする。
フォト・ダイオードPDと第1トランジスタT1との間の接続点であるセンスノードN1は第2トランジスタT2に接続されている。第2トランジスタT2は、ゲートがセンスノードN1に接続され、ソースが第3トランジスタT3に接続され、ドレインが高電位電源Vddに接続されている。第2トランジスタT2は増幅用トランジスタであり、センスノードN1の電位を増幅した信号(光電変換信号)を出力する。従って、第2トランジスタT2は、フォト・ダイオードPDの出力端子(カソード)電位を増幅する増幅回路を構成する。
第3トランジスタT3は、第1端子(例えばソース端子)が第2トランジスタT2に接続され、第2端子(例えばドレイン端子)が列信号線BL1に接続されている。そして、第3トランジスタT3は、ゲート端子が行選択線W1に接続され、該ゲート端子に行選択線W1を介して後述する駆動信号Φw1が供給されている。第3トランジスタT3は行選択用トランジスタであり、行選択線W1を介して供給される駆動信号Φw1に応答してオン・オフし、第2トランジスタT2と列信号線BL1とを接離する。従って、第3トランジスタT3がオンしたときに、第2トランジスタT2から出力される信号(光電変換信号)が列信号線BL1に出力される。
このように構成された画像セルCaは、行選択線W1及びリセット線R1を介して供給される駆動信号Φw1とリセット信号Φr1に従って動作する。駆動信号Φw1及びリセット信号Φr1は所定の波形を持つ。フォト・ダイオードPDは、第1トランジスタT1により高電位電源Vddレベルにリセットされた後、光電変換による信号電荷を蓄積する。フォト・ダイオードPDは、リセットにより逆バイアス状態になっており等価的にキャパシタの働きをするので、信号電荷の蓄積によりセンスノードN1の電圧が変化する。第2トランジスタT2は、その電圧を増幅し、増幅された電圧がHレベルの駆動信号Φw1に応答してオンした第3トランジスタT3を介して列信号線BL1に出力される。その後、第1トランジスタT1は、Hレベルのリセット信号Φr1に応答してオンし、フォト・ダイオードPDをリセットする。
上記のように構成される画像セルCaを構成するフォト・ダイオードPD及びトランジスタT1〜T3は、例えば図2に示すように配置されている。
画像セルCaは矩形状に形成され、その画像セルCa内に同じく矩形状に形成されたフォト・ダイオードPDが配置されている。フォト・ダイオードPDに隣接した領域には、第1〜第3トランジスタT1〜T3が配置されている。各トランジスタT1〜T3は、それぞれ、所定の方向に沿って延びる矩形状に形成されたゲート配線21と、該ゲート配線21を挟むように形成されたドレイン領域22及びソース領域23とから構成されている。画像セルCaは、フォト・ダイオードPDから所定の方向(トランジスタT1,T2が形成された領域に向かう方向)に延出された延出領域24を備えている。該延出領域24は、フォト・ダイオードPDを構成するN型領域を延出して形成されている。
画像セルCaは矩形状に形成され、その画像セルCa内に同じく矩形状に形成されたフォト・ダイオードPDが配置されている。フォト・ダイオードPDに隣接した領域には、第1〜第3トランジスタT1〜T3が配置されている。各トランジスタT1〜T3は、それぞれ、所定の方向に沿って延びる矩形状に形成されたゲート配線21と、該ゲート配線21を挟むように形成されたドレイン領域22及びソース領域23とから構成されている。画像セルCaは、フォト・ダイオードPDから所定の方向(トランジスタT1,T2が形成された領域に向かう方向)に延出された延出領域24を備えている。該延出領域24は、フォト・ダイオードPDを構成するN型領域を延出して形成されている。
延出領域24は、第1トランジスタT1のソース領域23と接続されている。延出領域24と第1トランジスタT1のソース領域23は、延出領域24及びソース領域23が同じN型半導体層であるため、延出領域24とソース領域23とを重ねて形成することにより接続されている。
延出領域24の先端には、フォト・ダイオードPDと第1トランジスタT1との接続点(ノードN1)を第2トランジスタT2に接続するためのコンタクト25が形成されている。画像セルCaは、延出領域24よりも上層の金属配線層に形成された導出電極26を備え、該導出電極26の一端はコンタクト25に接続され、導出電極26の他端は第2トランジスタT2のゲート配線21と接続されている。金属配線層はゲート配線21を形成する層よりも上層であるため、導出電極26はゲート配線21上に形成されたコンタクト27を介して該ゲート配線21と接続されている。
更に、画像セルCaは、遮光層としての遮光膜28により覆われ、該遮光膜28にはフォト・ダイオードPDを露出する開口29が形成されている。この開口29は、矩形状のフォト・ダイオードPDに対応して矩形状に形成され、開口29からフォト・ダイオードPDに光が入射される。開口29の大きさは、フォト・ダイオードPDの大きさよりも小さく形成されている。従って、フォト・ダイオードPDの周辺、第1〜第3トランジスタT1〜T3、導出電極26及びコンタクト25,27は遮光膜28により覆われている。
図1は、固体撮像装置10であるチップ50の断面図である。一導電型半導体基板としてのチップ50は、P型のシリコン基板51と、その上方に形成されたP型エピタキシャル層52を備えている。これらP型のシリコン基板51とP型エピタキシャル層52により半導体層53が構成される。
P型エピタキシャル層52には、その上面から所定の深さまで第1領域としてのN型領域54が形成されている。N型領域54には、その上面をほぼ覆うように第2領域としてのP型領域55が形成され、該P型領域55はP型エピタキシャル層52とPウェル56を介して電気的に接続されている。これらN型領域54及びP型領域55によりフォト・ダイオードPDが構成されている。
また、P型エピタキシャル層52には、その上面から所定の深さまでN型領域であるドレイン領域22及びソース領域23が形成されている。P型エピタキシャル層52の上方には、酸化シリコンよりなる絶縁膜59が、チップ50の略全体を覆うように形成されている。ドレイン領域22及びソース領域23間には、絶縁膜59の上方にゲート配線21が形成され、このゲート配線21,ドレイン領域22及びソース領域23により第1トランジスタT1が構成されている。第1トランジスタT1を構成するソース領域23はフォト・ダイオードPDから延出形成されたN型領域である延出領域24と領域的に重なるように形成されている。
絶縁膜59の上方には、層間絶縁膜61,62が形成されている。第1の層間絶縁膜61は例えば窒化シリコンまたは酸化窒化シリコンからなり、その第1の層間絶縁膜61の上方に形成された第2の層間絶縁膜62は例えば酸化シリコンからなる。
絶縁膜59及び層間絶縁膜61には、所定位置に開口(コンタクトホール)63がエッチングにより形成され、該開口63には例えばタングステンからなるコンタクト25が埋め込まれている。
第1の層間絶縁膜61の上方にコンタクト25と接続される導出電極26と、該導出電極26を覆う層間絶縁膜66が形成されている。この導出電極26が形成された層が金属配線層67である。
層間絶縁膜66の上には遮光膜28が形成されている。この遮光膜28は、チップ50に照射される光を透過しない(遮光する)ように形成されたものであり、所定の金属(例えばアルミニウム)よりなる。この遮光膜28には、チップ50に照射される光をフォト・ダイオードPDに導くための開口29が形成されている。
上記した様に、遮光膜28は、光を透過しない、つまり該遮光膜28より下方に形成されたトランジスタT1や導出電極26に光が当らないようにしている。詳しくは、コンタクト25を埋め込むため、絶縁膜59及び層間絶縁膜61に対するコンタクトホール63の形成に伴い半導体層53(ソース領域23,延出領域24)に応力歪みが生じる。この応力歪みが発生した領域は、入射光により異常電荷を発生させる。そして、この応力歪みが発生した領域は、フォト・ダイオードPD及び第1トランジスタT1と増幅用の第2トランジスタT2とを接続する領域(ソース領域23,延出領域24)であるため、異常電荷はフォト・ダイオードPDにより発生する光電電荷により第2トランジスタT2に伝達される光検出信号にノイズとして混入する。
遮光膜28の開口端及びコンタクトホール63の位置は、応力歪みが発生した領域に光が入射されないように設定されている。応力歪みが発生する領域は、コンタクトホール63を囲む環状の領域であり、領域の幅は、絶縁膜の膜厚(絶縁膜59及び層間絶縁膜61の厚さ)以下である。膜厚以下であるのは、絶縁膜に発生する応力歪みにバラツキがあるためである。従って、図1に示すように、コンタクトホール63から遮光膜28の開口端までの長さWは、絶縁膜の膜厚H1(絶縁膜59の厚さと層間絶縁膜61の厚さの合計値)以上に設定されている。
尚、コンタクトホール63から遮光膜28の開口端までの長さWをあまり長く設定すると、開口29が小さくなってフォト・ダイオードPDに対する入射光の光量が減少する。この光量の減少はフォト・ダイオードPDから第2トランジスタT2に伝達される光検出信号のレベル低下となり、S/N比(signal-to-noise ratio )を低下させる。一方、チップ50に対して斜めに光が入射した場合、コンタクトホール63から遮光膜28の開口端までの長さWが短いと、応力歪みが発生した領域に光が入射される。これらを考慮すると、コンタクトホール63から遮光膜28の開口端までの長さWは、フォト・ダイオードPDの上面から遮光膜28までの高さ以下であることが好ましく、本実施形態では半導体層53と絶縁膜59との界面(P型エピタキシャル層52の上面)から遮光膜28までの高さH2以下に設定されている。つまり、コンタクトホール63から遮光膜28の開口端までの長さWと、絶縁膜の膜厚H1と、半導体層53と絶縁膜59との界面(P型エピタキシャル層52の上面)から遮光膜28までの高さH2は、H1≦W≦H2の関係にある。
上記のように設定された開口29を有する遮光膜28は、コンタクトホール63周辺の応力歪みが発生した領域に直接入射する光を遮る。従って、遮光膜28は、応力歪みが発生した領域において直接入射による異常電荷の発生を防止するため、従来例に比べてフォト・ダイオードPDの光検出信号に対するノイズが低減される。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1)半導体層53の表面に画像セルCaが形成されている。画像セルCaは、N型領域54及びP型領域55により構成されたフォト・ダイオードPDと、フォト・ダイオードPDから出力される光検出信号を増幅する第2トランジスタT2を有している。第2トランジスタT2のゲートは、導出電極26を介してフォト・ダイオードPDを構成するN型領域54から延出された延出領域24に接続されている。導出電極26と延出領域24は、絶縁膜59及び層間絶縁膜61に形成されたコンタクトホール63に埋め込まれたコンタクト25を介して接続されている。画像セルCaの上方には、少なくともコンタクト25に対する入射光を遮り、フォト・ダイオードPDに光を入射するための開口29を有する遮光膜28が形成されている。遮光膜28は、コンタクト25の形成により応力歪みが生じる半導体層の領域を覆うものである。従って、コンタクト25の形成により半導体層53に応力歪みが生じるが、遮光膜28によってコンタクト25及びそのコンタクト25の形成比より応力歪みが生じる領域には光が入射されない。従って、その応力歪みによる異常電荷の発生を抑制することができる。
(1)半導体層53の表面に画像セルCaが形成されている。画像セルCaは、N型領域54及びP型領域55により構成されたフォト・ダイオードPDと、フォト・ダイオードPDから出力される光検出信号を増幅する第2トランジスタT2を有している。第2トランジスタT2のゲートは、導出電極26を介してフォト・ダイオードPDを構成するN型領域54から延出された延出領域24に接続されている。導出電極26と延出領域24は、絶縁膜59及び層間絶縁膜61に形成されたコンタクトホール63に埋め込まれたコンタクト25を介して接続されている。画像セルCaの上方には、少なくともコンタクト25に対する入射光を遮り、フォト・ダイオードPDに光を入射するための開口29を有する遮光膜28が形成されている。遮光膜28は、コンタクト25の形成により応力歪みが生じる半導体層の領域を覆うものである。従って、コンタクト25の形成により半導体層53に応力歪みが生じるが、遮光膜28によってコンタクト25及びそのコンタクト25の形成比より応力歪みが生じる領域には光が入射されない。従って、その応力歪みによる異常電荷の発生を抑制することができる。
(2)遮光膜28は導出電極26より上方の層間絶縁膜66上面を覆う金属層である。従って、コンタクト25及びその周辺の領域に入射する光を遮ることができる。
(3)コンタクト25から遮光膜28の開口29までの長さWは、半導体層53から遮光膜28までの層構造により設定されてなる。従って、コンタクト25及びその周辺への入射光を遮るとともに、フォト・ダイオードPDへの入射光量を確保することができる。
(3)コンタクト25から遮光膜28の開口29までの長さWは、半導体層53から遮光膜28までの層構造により設定されてなる。従って、コンタクト25及びその周辺への入射光を遮るとともに、フォト・ダイオードPDへの入射光量を確保することができる。
(4)コンタクト25から遮光膜28の開口29までの長さWは、半導体層53界面から導出電極26までの高さH1以上、且つ半導体層53界面から遮光膜28までの高さH2以下に設定されてなる。従って、光がチップ50に入射されても、コンタクト25及びその周辺への入射光を遮るとともに、フォト・ダイオードPDへの入射光量を確保することができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、トランジスタT1〜T3をPチャネルMOSトランジスタとしてもよい。また、各トランジスタT1〜T3を異なる導電型のトランジスタとしてもよい。これらの場合、フォト・ダイオードPDや電源との接続がトランジスタの導電型に応じて変更されることは言うまでもない。
・上記実施形態において、トランジスタT1〜T3をPチャネルMOSトランジスタとしてもよい。また、各トランジスタT1〜T3を異なる導電型のトランジスタとしてもよい。これらの場合、フォト・ダイオードPDや電源との接続がトランジスタの導電型に応じて変更されることは言うまでもない。
・上記実施形態において、画像セルCaをフォト・ダイオードPD及び第1〜第3トランジスタT1〜T3を含む構成としたが、トランジスタの数を適宜変更しても良い。また、コンデンサ等の他の素子を含む構成としてもよい。
・上記実施形態では、一導電型半導体基板としてシリコン基板51にエピタキシャル層52を備えたチップ50に画像セルCaを形成したが、半導体基板としてシリコン基板そのもの、絶縁基板の表面に単結晶等を形成した基板を用いてもよい。また、張り合わせにより形成した基板を用いてもよい。
・上記実施形態において、フォト・ダイオードPDを構成するN型領域54をP型エピタキシャル層52に形成したが、エピタキシャル層にウェルを形成し、該ウェルにフォト・ダイオードPDを構成するN型領域及びP型領域を形成しても良い。
10…固体撮像装置、25…コンタクト、26…導出電極、28…遮光膜、29…開口、53…半導体層、61,66…層間絶縁膜、Ca…画像セル、BL1〜BL4…列信号線、PD…フォト・ダイオード、T1〜T3…トランジスタ、W…長さ、W1〜W4…行選択線。
Claims (5)
- 半導体層の表面に画像セルが形成された撮像半導体デバイスであって、
前記画像セルは、一導電型の第1領域と該第1領域と逆導電型の第2領域とにより形成されたPNを有する受光素子と、
前記受光素子から出力される光検出信号を増幅する増幅回路と、
一端が前記第1領域又は第2領域とコンタクトを介して接続され、他端が前記増幅回路に接続された導出電極と、
少なくとも前記コンタクトを覆い、前記受光素子に光を入射するための開口が形成された遮光層と、
を備えたことを特徴とする撮像半導体デバイス。 - 請求項1記載の撮像半導体デバイスにおいて、
前記遮光層は、前記導出電極より上方の層間絶縁膜上面を覆う金属層であることを特徴とする撮像半導体デバイス。 - 請求項1又は2記載の撮像半導体デバイスにおいて、
前記コンタクトから前記遮光層の開口までの長さは、前記半導体層から前記遮光層までの層構造により設定されたことを特徴とする撮像半導体デバイス。 - 請求項3記載の撮像半導体デバイスにおいて、
前記コンタクトから前記遮光層の開口までの長さは、前記半導体層の界面から前記導出電極までの距離以上、且つ前記半導体層の界面から前記遮光層までの距離以下に設定されたことを特徴とする撮像半導体デバイス。 - 半導体層の表面に複数の行選択線と複数の列信号線の交点に接続されて行列配列された複数の画像セルを備えた固体撮像装置であって、
前記画像セルは、一導電型の第1領域と該第1領域と逆導電型の第2領域とにより形成されたPNを有する受光素子と、
前記受光素子から出力される光検出信号を増幅する増幅回路と、
一端が前記第1領域又は第2領域とコンタクトを介して接続され、他端が前記増幅回路に接続された導出電極と、
少なくとも前記コンタクトを覆い、前記受光素子に光を入射するための開口が形成された遮光層と、
を備えたことを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285167A JP2007096101A (ja) | 2005-09-29 | 2005-09-29 | 撮像半導体デバイス及び固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285167A JP2007096101A (ja) | 2005-09-29 | 2005-09-29 | 撮像半導体デバイス及び固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007096101A true JP2007096101A (ja) | 2007-04-12 |
Family
ID=37981419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005285167A Pending JP2007096101A (ja) | 2005-09-29 | 2005-09-29 | 撮像半導体デバイス及び固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007096101A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180538A (ja) * | 2005-12-28 | 2007-07-12 | Dongbu Electronics Co Ltd | Cmosイメージセンサ及びその製造方法 |
-
2005
- 2005-09-29 JP JP2005285167A patent/JP2007096101A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007180538A (ja) * | 2005-12-28 | 2007-07-12 | Dongbu Electronics Co Ltd | Cmosイメージセンサ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7755118B2 (en) | Solid-state image pick-up device and imaging system using the same | |
KR101163624B1 (ko) | 고체 촬상 장치 및 고체 촬상 장치의 구동 방법 | |
JP2010016056A (ja) | 光電変換装置 | |
US8482646B2 (en) | Image sensing device and camera | |
US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
US6580106B2 (en) | CMOS image sensor with complete pixel reset without kTC noise generation | |
US20060124977A1 (en) | Solid-state image sensing device and camera system using the same | |
JP4165250B2 (ja) | 固体撮像装置 | |
JP4241527B2 (ja) | 光電変換素子 | |
US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
JPH0247912B2 (ja) | ||
JP2006041189A (ja) | 固体撮像素子 | |
JP4718169B2 (ja) | Cmos撮像デバイス回路 | |
JP2010021348A (ja) | 撮像装置 | |
JP4507847B2 (ja) | 撮像デバイス | |
JP2007096101A (ja) | 撮像半導体デバイス及び固体撮像装置 | |
US20060202235A1 (en) | Solid-state imaging apparatus in which a plurality of pixels each including a photoelectric converter and a signal scanning circuit are arranged two-dimensionally | |
JP3891125B2 (ja) | 固体撮像装置 | |
JP2005123280A (ja) | 固体撮像素子 | |
JP2011199050A (ja) | 固体撮像デバイスおよび電子機器 | |
JP5868451B2 (ja) | 光電変換装置 | |
JP4921345B2 (ja) | 固体撮像装置及びカメラ | |
JP2006173487A (ja) | 撮像デバイス | |
JP2006147708A (ja) | 撮像デバイス | |
JP2007104068A (ja) | 撮像装置および撮像方法 |