JP2007104068A - 撮像装置および撮像方法 - Google Patents

Abstract

【課題】転送トランジスタを設けて残像防止を図る場合であれ、基板に形成すべき必須の部品数を減らして、低照度領域におけるセンシング感度を、より高く維持することを可能とする撮像装置および撮像方法を提供する。
【解決手段】トランジスタＭ１（転送トランジスタ）およびトランジスタＭ２（リセットトランジスタ）を備えるリセット式の撮像装置として、トランジスタＭ３（増幅トランジスタ）のドレインをビット線ＢＬ（出力線）に、同トランジスタＭ３のソースをワード線ＷＬ３（制御線）にそれぞれ接続する。そうして、検出信号の取出期間の設定を、ワード線ＷＬ３のレベル遷移を通じて、トランジスタＭ３のソース電位が変更（基準レベルから負側へ変更）されることに基づいて行うようにする。
【選択図】図１

Description

この発明は、例えばカメラ等に採用されて、被写体の像を映像信号（電気信号）に変換する撮像装置および撮像方法に関し、特にＣＭＯＳイメージセンサに採用して好適な装置および方法に関する。

このような撮像装置としては、従来、例えば特許文献１に記載される装置が知られている。しかしながら、この装置は、光電変換に用いているフォトダイオードの電荷蓄積効果により発生する残像の問題が、課題として残されたものとなっている。すなわち、撮影（撮像）時、特に低照度領域での動画撮影においては、画質の低下がみられ、十分な画質を確保することが難しい。

そこで従来、光電変換部（例えばフォトダイオード）で生成される電荷信号の転送を制御すべく転送トランジスタを設けるようにした半導体撮像装置が提案されている。以下、図４および図５、並びに図６を参照して、この撮像装置の構成、並びにこの種の装置に対して従来一般採用されている撮像方法について説明する。

はじめに、図４を参照して、この装置の概略構成について説明する。なお、図４は、この装置の画素構造を模式的に示す平面図である。
同図４に示されるように、この装置は、駆動回路として、水平走査回路（Ｌｏａｄ回路）Ｃ１ａおよび水平走査回路（センス回路）Ｃ１ｂ、並びに垂直走査回路Ｃ２を備えて構成される、いわゆるＣＭＯＳイメージセンサである。この装置においては、これらの回路を通じて、各画素ＰＸＬにて生成される電荷信号、すなわち受光量に対応する信号を読み込んで（取り込んで）、これを、被写体の像に対応する映像信号（電気信号）として、出力することができるようになっている。詳しくは、各画素ＰＸＬにて生成された電荷信号が、ワード線およびビット線（ここでは便宜上、ワード線ＷＬ１_ｉ〜ＷＬ３_ｉおよびＷＬ１_ｉ＋１〜ＷＬ３_ｉ＋１、ビット線ＢＬ_ｉおよびＢＬ_ｉ＋１のみ図示）により定められるアドレス（ＸＹアドレス）をもって、水平走査回路Ｃ１ｂに取り込まれ、必要に応じて、ここで適宜の信号処理が施される。そして、こうして得られた信号（列信号）が、水平走査回路Ｃ１ｂに設けられたマルチプレクサＭＵＸにより順次選択されることによって、装置外部の信号処理回路（例えばＡ−Ｄコンバータ（ＡＤＣ）等）へと出力されるようになっている。

次に、図５を参照して、この装置の詳細構成、すなわち画素内の回路構成について説明する。なお、図５は、この装置の受光面に配設された１つの画素を例にとり、画素内部の回路構成を簡略化して示す回路図である。

同図５に示されるように、この装置の画素ＰＸＬは、基本的に、光電変換部としてのフォトダイオードＰＤと、信号変換部としてのフローティングディフュージョンアンプＦＤと、信号変調も含む大きな意味での信号制御用のＭＯＳ型トランジスタＭ１〜Ｍ４とを有して構成される、いわゆる４Ｔｒ（トランジスタ）型の画素（ピクセル）である。なお、図中に示される電圧（電位）Ｖｄｄは、トランジスタＭ２およびＭ３のドレインに印加される電位（基準電位）である。この電位は、例えばこれらトランジスタＭ２およびＭ３の特性や、リセット対象のリセットに必要とされる電位レベル等に応じて、所望の電位に定められる。

すなわち、こうした画素ＰＸＬにおいて、所定周波数領域に属する光の入射があると、フォトダイオードＰＤは、光電変換により、受光量に応じた電荷信号を生成、出力する。そして、アンプＦＤは、フォトダイオードＰＤからトランジスタＭ１（転送トランジスタ）を介して送られてくる電荷信号を電圧信号に変換する。すなわち、この装置においては、フォトダイオードＰＤからアンプＦＤへの電荷信号の転送が、ワード線ＷＬ２を通じたトランジスタＭ１の制御により、所望に制御されるようになっている。

また、例えばソース−フォロワ回路（詳しい図示は省略）を構成するトランジスタＭ３（増幅トランジスタ）は、上記アンプＦＤにより変換された電圧信号をゲートに受信してその増幅信号を出力する。そして、この増幅信号は、トランジスタＭ４を介して、ビット線ＢＬ（出力線）によって取り出される。すなわち、このビット線ＢＬによる検出信号の取出期間は、ワード線ＷＬ３（制御線）を通じたトランジスタＭ４の制御により、所望に設定されるようになっている。

また、トランジスタＭ２（リセットトランジスタ）は、ワード線ＷＬ１を通じて制御され、トランジスタＭ３のゲートやフォトダイオードＰＤ（光電変換部）を、リセット状態（基準電位）にするものである。

次に、図６を参照して、こうした装置に対して従来一般採用されている撮像方法について説明する。なお、図６は、この撮像方法における撮像装置の動作例を示すタイムチャートであり、（ａ）は図５中のワード線ＷＬ１の制御信号Φｒ、（ｂ）は図５中のワード線ＷＬ２の制御信号Φｔ、（ｃ）は図５中のワード線ＷＬ３の制御信号Φｗ、（ｄ）は図５中のビット線ＢＬの出力信号（電圧信号）Ｖ_ＢＬ、をそれぞれ示している。

同図６に示されるように、この方法において、ビット線ＢＬを通じて検出信号を取り出す（読み出す）際には、トランジスタＭ３のゲート、すなわちアンプＦＤの電圧信号がリセットされた状態で、タイミングｔ１にて、制御信号ΦｔによりトランジスタＭ１がオンされる。そして、これにやや遅れて、制御信号Φｗにより、トランジスタＭ３に直列に接続されたトランジスタＭ４がオンされる。これにより、図６（ｄ）に示されるように、フォトダイオードＰＤにて生成され、アンプＦＤにて形を変え、トランジスタＭ３により増幅された、受光量に対応する電荷信号（この図には受光量の相違に対応する複数の信号（電圧値が小さいほど光量は大きい）を図示）が、ビット線ＢＬに、出力信号（検出信号）Ｖ_ＢＬとして出力されることになる。

そして、こうしてビット線ＢＬから出力信号Ｖ_ＢＬを取り出した後、タイミングｔ２にて、トランジスタＭ１をオンしたままトランジスタＭ４をオフするとともに、制御信号ΦｒによりトランジスタＭ２をオンして、トランジスタＭ３のゲート共々、フォトダイオードＰＤにリセットをかける。これにより、トランジスタＭ３のゲート、ひいてはフォトダイオードＰＤがリセット状態になり、これに続くタイミングｔ３で、トランジスタＭ１およびＭ２をオフすることによって、次の検出信号の取出し準備が完了することになる（信号Φｒ、Φｔ、Φｗ、Ｖ_ＢＬはいずれもオフレベル（略「０」））。

この撮像方法においては、こうした処理を繰り返すことで、経時的に変化する光の入射量をとらえるようにしている。そして、受光面に配設された各画素（図４参照）において、同様の処理がなされることによって、被写体の像に対応した映像信号が得られることになる。
米国特許第５，６０８，２０４号

このように、トランジスタＭ１（転送トランジスタ）を設けて、光電変換部（フォトダイオードＰＤ）で生成される電荷信号の転送をコントロール（制御）するようにすれば、前述した残像の問題については、確かにこれを抑制することができる。しかしながら、こうした撮像装置あるいは撮像方法では、新たにトランジスタ（転送トランジスタ）を設けることに伴い、基板上にこのトランジスタの形成領域を、新たに確保する必要が生じるようになる。このため、こうしたトランジスタの形成領域を確保するために、フォトダイオードＰＤの面積を縮小して、低照度領域における感度低下が余儀なくされるものとなっていた。

この発明は、こうした実情に鑑みてなされたものであり、転送トランジスタを設けて残像防止を図る場合であれ、基板に形成すべき必須の部品数を減らして、低照度領域におけるセンシング感度を、より高く維持することを可能とする撮像装置および撮像方法を提供することを目的とする。

この発明による撮像装置は、光電変換によって受光量に応じた電荷信号を出力する光電変換部（例えばフォトダイオード）と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部（例えばフローティングディフュージョンアンプ）と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、前記増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備え、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を検出する撮像装置において、前記増幅トランジスタのドレインが前記出力線に、前記増幅トランジスタのソースが前記制御線にそれぞれ接続され、前記取出期間の設定が、前記制御線のレベル遷移を通じて、前記増幅トランジスタのソース電位が変更されることに基づいて行われることを特徴とするものである。

この発明によると、検出信号の取出し制御が増幅トランジスタを通じて行われるようになる。このため、検出信号の取出し（取出し期間）を制御（設定）するためのトランジスタ（例えば図５中のトランジスタＭ４）を別途設ける必要がなくなり、光電変換部（例えばフォトダイオード）の形成領域なども十分に、基板上に確保することが可能になる。

すなわち、例えば残像防止を図るべく、こうした撮像装置に対して、前記光電変換部と前記信号変換部との間に配設され、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに設けた場合であれ、基板に形成すべき必須の部品数が減ることで、光電変換部（例えばフォトダイオード）の形成領域を十分に確保することができ、ひいては低照度領域におけるセンシング感度についてもこれが、高く維持されるようになる。

しかも、トランジスタの数を削減することで、より詳しくは増幅トランジスタと直列に接続される検出信号を取り出すためのトランジスタ（例えば図５中のトランジスタＭ４）を割愛することで、利得（増幅度）ばらつきが抑えられるようにもなるため、画素間の信号出力のばらつきについても、これが好適に抑制されるようになる。ちなみに、発明者の実験においては、画素間の信号出力のばらつきが、従来と比べて半減（「５０％」改善）することが確認されている。

また、この発明の好ましい一実施態様においては、前記増幅トランジスタのゲートをリセット状態にする際に、前記転送トランジスタおよび前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲート共々、前記光電変換部もリセット状態にするようにする。

先の図５に例示した撮像装置もそうであるが、このように、転送トランジスタやリセットトランジスタを利用して、増幅トランジスタのゲート（ゲート電位）だけでなく、光電変換部（例えばフォトダイオード）についてもこれをリセット状態にすることとすれば、簡素な構成をもって、光電変換部のリセットを容易に行うことが可能になり、前述した残像等のより好適な防止が図られるようになる。

また、前記光電変換部には、種々の形態がある。その１つが、埋め込み型のフォトダイオードである。前記光電変換部として、こうした埋め込み型のフォトダイオードを採用することとすれば、固定パターンノイズ（暗時白点・白傷・ザラツキ等）の原因となる光電変換部の暗電流についても、これが好適に低減されるようになる。

また、こうした撮像装置の画素構造にも、種々の形態がある。その１つが、先の図４に例示したような画素構造である。そして、この種の画素構造に対してこの発明を適用することとすれば、当該撮像装置は、少なくとも前記光電変換部、前記信号変換部、前記転送トランジスタ、前記増幅トランジスタ、および前記リセットトランジスタの一式が、受光面にて行列をなす画素の各々に対して設けられて、前記出力線および前記制御線を、前記受光面の各画素のアドレスを定めるビット線およびワード線として、ＣＭＯＳイメージセンサを構成するものとなる。

こうした装置では、信号変換（電圧変換）、増幅、取出期間の設定が、画素ごとに行われることにより、信号線におけるノイズの影響が低減し、ひいては外来ノイズに対する耐性が高められるようになる。しかも、全画素を同時にリセットして、露光後、この電荷信号（光電変換による発生電荷）を、全画素について同時に前記信号変換部に読み出す（転送する）ことで、いわゆるグローバルシャッタが可能となる。

また、この発明による撮像方法は、光電変換によって受光量に応じた電荷信号を出力する光電変換部と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、前記増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備える撮像装置を用いて、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を求める撮像方法において、前記増幅トランジスタのドレインを前記出力線に、前記増幅トランジスタのソースを前記制御線にそれぞれ接続するとともに、前記取出期間の設定を、前記制御線のレベル遷移を通じて、前記増幅トランジスタのソース電位が変更されることに基づいて行い、基準レベルの設定された前記出力線の、該基準レベルからの落ち込み量に基づいて、前記光電変換部に対する受光量を求めることを特徴とする方法である。

この発明によれば、出力線の基準レベルからの落ち込み量から、精度よく受光量が求められるようになり、検出信号の取出し（取出し期間）を制御（設定）するトランジスタ（例えば図５中のトランジスタＭ４）を別途設けずとも、高い精度をもって、前記光電変換部に対する受光量を求めることが可能になる。

すなわち、例えば残像防止を図るべく、前記撮像装置として、前記光電変換部と前記信号変換部との間に配設されて、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに備えて構成されるものを用いた場合であれ、基板に形成すべき必須の部品数が減ることで、光電変換部（例えばフォトダイオード）の形成領域を十分に確保することができ、ひいては低照度領域におけるセンシング感度についてもこれが、高く維持されるようになる。

しかも、トランジスタの数を削減することで、利得（増幅度）ばらつきが抑えられるようにもなるため、画素間の信号出力のばらつきについても、これが好適に抑制されるようになる。

転送トランジスタを設けて残像防止を図る場合であれ、基板に形成すべき必須の部品数を減らして、低照度領域におけるセンシング感度を、より高く維持することを可能とする撮像装置および撮像方法を提供する。

以下、図１を参照して、この発明に係る撮像装置および撮像方法を具体化した一実施の形態について説明する。なお、この実施の形態に係る撮像装置としても、先の図４に示したような、フォトダイオード、フローティングディフュージョンアンプ、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの一式が、受光面にて行列をなす画素ＰＸＬの各々に対して設けられた、いわゆるＣＭＯＳイメージセンサを想定している。

図１は、この実施の形態に係る撮像装置の詳細構成、特にその受光面に配設された１つの画素の内部構成を簡略化して示す回路図である。まず、この図１を参照して、この装置の構成について説明する。ただし、この装置の画素構造も、基本的には、先の図４に示した画素構造に準じたものとなるため、共通する部分については、便宜上、その説明を割愛する。

同図１に示されるように、この装置の画素ＰＸＬも、大きくは、光電変換部としてのフォトダイオードＰＤと、信号変換部としてのフローティングディフュージョンアンプＦＤとを有して構成されている。ただし、この実施の形態においては、トランジスタＭ３（増幅トランジスタ）のドレインがビット線ＢＬ（出力線）に、同トランジスタＭ３のソースがワード線ＷＬ３（制御線）にそれぞれ接続されている。こうした構成を採用することにより、この装置は、実質的に３つのＭＯＳ型トランジスタＭ１〜Ｍ３だけで、残像の少ない高い精度の撮像を実現しながら、基板に形成すべき必須の部品数（具体的には、図５に例示した装置のトランジスタＭ４）を削減することに成功している。なお、図中に示される電圧（基準電位）Ｖｄｄは、トランジスタＭ２のドレインに印加される電位（リセット電圧）である。この電位は、例えばトランジスタＭ２の特性や、リセット対象のリセットに必要とされる電位レベル等に応じて、所望の電位に定められる。

すなわち、こうした画素ＰＸＬにおいて、所定周波数領域に属する光の入射があった場合にも、先の図５に例示した装置と同様、フォトダイオードＰＤは、光電変換により、受光量に応じた電荷信号を生成、出力する。そして、アンプＦＤは、フォトダイオードＰＤからトランジスタＭ１（転送トランジスタ）を介して送られてくる電荷信号を電圧信号に変換する。すなわち、この装置においても、フォトダイオードＰＤからアンプＦＤへの電荷信号の転送が、ワード線ＷＬ２を通じたトランジスタＭ１の制御により、所望に制御されるようになっている。

そして、例えばソース−フォロワ回路（詳しい図示は省略）を構成するトランジスタＭ３（増幅トランジスタ）は、上記アンプＦＤにより変換された電圧信号をゲートに受信してその増幅信号を出力する。ただし、この実施の形態においては、検出信号の取出し（取出し期間）を制御（設定）するためのトランジスタ（例えば図５中のトランジスタＭ４）を別途設けることなく、ワード線ＷＬ３（制御線）を通じたトランジスタＭ３の制御によって、検出信号の取出しを制御するようにしている。すなわち、増幅信号は、トランジスタＭ３を通じて、ビット線ＢＬ（出力線）に直接的に取り出されることになる。

またここでも、トランジスタＭ２（リセットトランジスタ）は、先の図５に例示した装置と同様、トランジスタＭ３のゲートやフォトダイオードＰＤ（光電変換部）を、リセット状態（基準電位）にするものである。すなわち、このトランジスタＭ２も、ワード線ＷＬ１を通じて制御されることになる。

また、この実施の形態においては、光電変換部となるフォトダイオードＰＤとして、埋め込み型のフォトダイオードを採用することを想定している。図２は、埋め込み型のフォトダイオードの構造の一例を、この装置（図１）の断面構造と共に示す断面図である。

すなわち同図２に示されるように、この装置は、例えばｐ型のシリコン（Ｓｉ）からなる半導体層１（シリコン基板）と、該半導体層１よりも低濃度のｐ型のシリコンからなるエピタキシャル層２と、例えば酸化シリコンからなる絶縁膜３および４とが、順次積層されて構成されている。そして、エピタキシャル層２に、ｎ型の拡散層２ａ、２ｂ、２ｃ、２ｄが形成されるとともに、同エピタキシャル層２上に絶縁膜３を介して、例えば多結晶シリコンからなるゲート電極Ｇ１およびＧ２が形成されることで、トランジスタＭ２およびＭ３、並びにフォトダイオードＰＤ（この図２中では隣のフォトダイオードＰＤ_ｉ＋１と区別するため、符号ＰＤ_ｉにて示す）が形成されている。なお、配線５ａおよび５ｂは、それぞれトランジスタＭ３および電源（基準電位Ｖｄｄ）に接続されるものである。また、ＬＯＣＯＳ膜３ａは、隣接する画素同士を分離（素子分離）する絶縁膜である。

ここで、フォトダイオードＰＤ（ＰＤ_ｉ）は、エピタキシャル層２に形成されたｐ型の拡散層からなるシールド層ＳＤによって覆われている。そして、表面にこうしたシールド層ＳＤが形成されることで、このシールド層ＳＤにホールが蓄積され、表面に大きな電界が加わりにくくなり、またホールが表面を埋めることで、外来ノイズに対する耐性が高められることになる。すなわち、こうした埋め込み型のフォトダイオードは、固定パターンノイズ（暗時白点・白傷・ザラツキ等）の原因となる暗電流を抑えるためには、理想的な構造となっている。

次に、図３を参照して、上記装置による撮像方法について説明する。なお、図３は、この撮像方法における撮像装置の動作例を示すタイムチャートであり、（ａ）は図１中のワード線ＷＬ１の制御信号Φｒ、（ｂ）は図１中のワード線ＷＬ２の制御信号Φｔ、（ｃ）は図１中のワード線ＷＬ３の制御信号Φｗ、（ｄ）は図１中のビット線ＢＬの出力信号（電圧信号）Ｖ_ＢＬ、をそれぞれ示している。

同図３に示されるように、この方法においては、制御信号Φｗの通常レベルが、基準レベルＮＬ１に設定されている。また平常時、出力信号Ｖ_ＢＬには、基準レベルＮＬ２が出力されている。なお、これら制御信号Φｗおよび出力信号Ｖ_ＢＬに対する基準レベルＮＬ１およびＮＬ２の設定は、垂直走査回路Ｃ２および水平走査回路（Ｌｏａｄ回路）Ｃ１ａ（図４）によって行われる。これら基準レベルの設定は、別々に行うことができるため、基準レベルＮＬ１およびＮＬ２は、同一のレベルにも、また互いに異なるレベルにも、自由に設定することができる。

そして、ビット線ＢＬを通じて検出信号を取り出す（読み出す）際には、トランジスタＭ３のゲート、すなわちアンプＦＤの電圧信号がリセットされた状態で、タイミングｔ１にて、制御信号ΦｔによりトランジスタＭ１がオンされる。そして、これと略同時に、基準レベルＮＬ１にあるワード線ＷＬ３（トランジスタＭ３のソースに接続）に対して、該基準レベルＮＬ１よりも低いレベルの信号（ここでは「０」）が入力されることにより、トランジスタＭ３のソース電位が基準レベルよりも低いレベル（ここでは「０」）に設定される。これにより、図３（ｄ）に示されるように、フォトダイオードＰＤにて生成され、アンプＦＤにて形を変え、トランジスタＭ３により増幅された、受光量に対応する電荷信号（この図には受光量の相違に対応する複数の信号を図示）が、ビット線ＢＬ（トランジスタＭ３のドレインに接続）に、出力信号（検出信号）Ｖ_ＢＬとして出力されることになる。またこのとき、フォトダイオードＰＤにて生成された電荷信号が大きいほど、出力信号Ｖ_ＢＬのレベルは基準レベルから落ち込むこと（反転出力）になるため、この実施の形態においては、この基準レベルからの落ち込み量に基づいて（落ち込み量が大きいほど光量は小さい）、フォトダイオードＰＤに対する受光量を求めることとする。

そして、こうしてビット線ＢＬから出力信号Ｖ_ＢＬを取り出した後、タイミングｔ２にて、トランジスタＭ１をオンしたまま、制御信号Φｗを基準レベルＮＬ１に戻す（トランジスタＭ３をオフする）とともに、制御信号ΦｒによりトランジスタＭ２をオンして、トランジスタＭ３のゲート共々、フォトダイオードＰＤにリセットをかける（リセット電圧の印加）。これにより、トランジスタＭ３のゲート、ひいてはフォトダイオードＰＤがリセット状態になり、これに続くタイミングｔ３で、トランジスタＭ１およびＭ２をオフすることによって、次の検出信号の取出し準備が完了することになる（信号Φｒ、Φｔはオフレベル（略「０」）、信号Φｗは基準レベルＮＬ１、信号Ｖ_ＢＬは基準レベルＮＬ２）。

この撮像方法においては、こうした処理を繰り返すことで、経時的に変化する光の入射量をとらえるようにしている。そして、受光面に配設された各画素（図４参照）において、同様の処理がなされることによって、被写体の像に対応した映像信号が得られることになる。

以上説明したこの実施の形態に係る撮像装置および撮像方法によれば、以下のような優れた効果が得られるようになる。
（１）リセット式の撮像装置として、トランジスタＭ３（増幅トランジスタ）のドレインをビット線ＢＬ（出力線）に、同トランジスタＭ３のソースをワード線ＷＬ３（制御線）にそれぞれ接続する。そうして、検出信号の取出期間の設定を、ワード線ＷＬ３のレベル遷移（基準レベルＮＬ１→「０」）を通じて、トランジスタＭ３のソース電位が変更（基準レベルから負側へ変更）されることに基づいて行う構成とした。こうすることで、検出信号の取出し（取出し期間）を制御（設定）するためのトランジスタ（例えば図５中のトランジスタＭ４）を別途設ける必要がなくなり、フォトダイオードＰＤ（光電変換部）の形成領域なども十分に、基板上に確保することが可能となる。

（２）そして、フォトダイオードＰＤとフローティングディフュージョンアンプＦＤとの間に、トランジスタＭ１（転送トランジスタ）を設けたことで、残像防止が図られるとともに、低照度領域におけるセンシング感度についても、基板に形成すべき必須の部品数が減ることで、これが向上することとなる。

（３）しかも、トランジスタの数を削減することで、より詳しくは増幅トランジスタと直列に接続される検出信号を取り出すためのトランジスタ（例えば図５中のトランジスタＭ４）を割愛することで、利得（増幅度）ばらつきが抑えられるようにもなるため、画素間の信号出力のばらつきについても、これが好適に抑制されるようになる。ちなみに、発明者の実験においては、画素間の信号出力のばらつきが、従来と比べて半減（「５０％」改善）することが確認された。

（４）トランジスタＭ３（増幅トランジスタ）のゲートをリセット状態にする際に、トランジスタＭ１（転送トランジスタ）およびトランジスタＭ２（リセットトランジスタ）の制御のもと、トランジスタＭ３のゲート共々、フォトダイオードＰＤもリセット状態にするようにした。こうすることで、簡素な構成をもって、フォトダイオードＰＤ（光電変換部）のリセットを容易に行うことが可能になり、前述した残像等のより好適な防止が図られるようになる。

（５）また、フォトダイオードＰＤ（光電変換部）として、埋め込み型のフォトダイオードを採用したことで、固定パターンノイズ（暗時白点・白傷・ザラツキ等）の原因となるフォトダイオードＰＤ（光電変換部）の暗電流についても、これが好適に低減されるようになる。

（６）フォトダイオード、フローティングディフュージョンアンプ、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの一式を、受光面にて行列をなす画素ＰＸＬ（図４）の各々に対して設ける。こうして、ワード線ＷＬ１〜ＷＬ３およびビット線ＢＬ（図１）によって、受光面の各画素（図４参照）のアドレス（ＸＹアドレス）の定められるＣＭＯＳイメージセンサ（撮像装置）を構成することとした。こうした装置では、信号変換（電圧変換）、増幅、取出期間の設定が、画素ＰＸＬ（図４）ごとに行われることにより、信号線におけるノイズの影響が低減し、ひいては外来ノイズに対する耐性が高められるようになる。しかも、全画素を同時にリセットして、露光（フォトダイオードＰＤによる受光）後、この電荷信号（光電変換による発生電荷）を、全画素について同時にフローティングディフュージョンアンプＦＤ（信号変換部）に読み出す（転送する）ことで、いわゆるグローバルシャッタが可能となる。

（７）また、こうした撮像装置によって撮像を行う際には、検出信号の取出期間の設定を、ワード線ＷＬ３のレベル遷移を通じてトランジスタＭ３のソース電位が変更（基準レベルから負側へ変更）されることに基づいて行う。そうして、ビット線ＢＬに出力される信号レベル（反転出力）、すなわち基準レベルＮＬ２からの落ち込み量に基づいて、フォトダイオードＰＤ（光電変換部）に対する受光量を求めるようにした。こうした方法によれば、基準レベルＮＬ２からの落ち込み量から（落ち込み量が大きいほど光量は小さい、図３（ｄ）参照）、精度よく受光量が求められるようになる。

なお、上記実施の形態は、以下のように変更して実施してもよい。
・上記実施の形態においては、光電変換を行う光電変換部として、埋め込み型のフォトダイオード（図２）を採用する場合について言及した。しかし、これに限定されることなく、任意の光電変換素子を用いることができる。すなわち、例えばｐｎ接合フォトダイオードや、ＭＯＳダイオードなども、この光電変換部として採用することができる。

・上記実施の形態においては、電荷信号（光電変換による発生電荷）の転送を制御するトランジスタＭ１（転送トランジスタ）を備えるリセット式の撮像装置について言及した。しかし、この転送トランジスタは必須の構成ではない。こうした転送トランジスタをもたない撮像装置に対して、この発明を適用した場合にも、少なくとも前記（１）の効果と同様もしくはそれに準じた効果は得ることができる。

・上記実施の形態においては、トランジスタＭ３（増幅トランジスタ）のゲートをリセット状態にする際に、トランジスタＭ１（転送トランジスタ）およびトランジスタＭ２（リセットトランジスタ）の制御のもと、トランジスタＭ３のゲート共々、フォトダイオードＰＤもリセット状態にするようにした。しかし、これに限定されることはなく、フォトダイオードＰＤ（光電変換部）のリセット方法は任意である。また、必要がなければ、同光電変換部のリセット自体を割愛するようにしてもよい。

・受光量を求める際の算出方法（演算方法）は任意である。例えば、ワード線ＷＬ３（制御線）のレベル遷移を通じて、トランジスタＭ３（増幅トランジスタ）をサブスレッショルド状態にして、対数変換により受光量を求めることもできる。

・図４に例示した画素構造は、あくまで一例にすぎない。すなわち、この発明は、任意の画素構造の撮像装置に対して同様に適用することができる。

この発明に係る撮像装置および撮像方法の一実施の形態について、同実施の形態に係る撮像装置の詳細構成、特にその受光面に配設された１つの画素の内部構成を簡略化して示す回路図。 上記撮像装置に用いられている埋め込み型のフォトダイオードの構造の一例を、同装置の断面構造と共に示す断面図。 （ａ）〜（ｄ）は、同実施の形態に係る撮像方法について、撮像装置の動作例を示すタイムチャート。 撮像装置の画素構造の一例を示す平面図。 従来の撮像装置の詳細構成、特にその受光面に配設された１つの画素の内部構成を簡略化して示す回路図。 （ａ）〜（ｄ）は、従来の位置決め方法の一例について、撮像装置の動作例を示すタイムチャート。

符号の説明

１…半導体層、２…エピタキシャル層、２ａ、２ｂ、２ｃ、２ｄ…拡散層、３、４…絶縁膜、３ａ…ＬＯＣＯＳ膜、５ａ、５ｂ…配線、ＢＬ、ＢＬ_ｉ、ＢＬ_ｉ＋１…ビット線、Ｃ１ａ…水平走査回路（Ｌｏａｄ回路）、Ｃ１ｂ…水平走査回路（センス回路）、Ｃ２…垂直走査回路、ＦＤ…フローティングディフュージョンアンプ、Ｇ１、Ｇ２…ゲート電極、Ｍ１〜Ｍ４…トランジスタ、ＭＵＸ…マルチプレクサ、ＰＤ、ＰＤ_ｉ、ＰＤ_ｉ＋１…フォトダイオード、ＰＸＬ…画素、ＳＤ…シールド層、ＷＬ１〜ＷＬ３、ＷＬ１_ｉ〜ＷＬ３_ｉ、ＷＬ１_ｉ＋１〜ＷＬ３_ｉ＋１…ワード線。

Claims (7)

1. 光電変換によって受光量に応じた電荷信号を出力する光電変換部と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、前記増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備え、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を検出する撮像装置において、
   前記増幅トランジスタのドレインが前記出力線に、前記増幅トランジスタのソースが前記制御線にそれぞれ接続され、前記取出期間の設定が、前記制御線のレベル遷移を通じて、前記増幅トランジスタのソース電位が変更されることに基づいて行われる
   ことを特徴とする撮像装置。
2. 前記光電変換部と前記信号変換部との間に配設されて、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに備える
   請求項１に記載の撮像装置。
3. 前記増幅トランジスタのゲートをリセット状態にする際には、前記転送トランジスタおよび前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲート共々、前記光電変換部もリセット状態にする
   請求項２に記載の撮像装置。
4. 前記光電変換部は、埋め込み型のフォトダイオードである
   請求項１〜３のいずれか一項に記載の撮像装置。
5. 少なくとも前記光電変換部、前記信号変換部、前記転送トランジスタ、前記増幅トランジスタ、および前記リセットトランジスタの一式が、受光面にて行列をなす画素の各々に対して設けられて、前記出力線および前記制御線を、前記受光面の各画素のアドレスを定めるビット線およびワード線として、ＣＭＯＳイメージセンサを構成する
   請求項２〜４のいずれか一項に記載の撮像装置。
6. 光電変換によって受光量に応じた電荷信号を出力する光電変換部と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、前記増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備える撮像装置を用いて、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を求める撮像方法において、
   前記増幅トランジスタのドレインを前記出力線に、前記増幅トランジスタのソースを前記制御線にそれぞれ接続するとともに、前記取出期間の設定を、前記制御線のレベル遷移を通じて、前記増幅トランジスタのソース電位が変更されることに基づいて行い、基準レベルの設定された前記出力線の、該基準レベルからの落ち込み量に基づいて、前記光電変換部に対する受光量を求める
   ことを特徴とする撮像方法。
7. 前記撮像装置として、前記光電変換部と前記信号変換部との間に配設されて、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに備えて構成されるものを用いる
   請求項６に記載の撮像方法。

Images